CN1090352C - 串行数据传送装置 - Google Patents

串行数据传送装置 Download PDF

Info

Publication number
CN1090352C
CN1090352C CN97115487A CN97115487A CN1090352C CN 1090352 C CN1090352 C CN 1090352C CN 97115487 A CN97115487 A CN 97115487A CN 97115487 A CN97115487 A CN 97115487A CN 1090352 C CN1090352 C CN 1090352C
Authority
CN
China
Prior art keywords
data
transmission
clock
bus
serial data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN97115487A
Other languages
English (en)
Other versions
CN1187647A (zh
Inventor
前田弘美
铃木胜则
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1187647A publication Critical patent/CN1187647A/zh
Application granted granted Critical
Publication of CN1090352C publication Critical patent/CN1090352C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1405—Saving, restoring, recovering or retrying at machine instruction level
    • G06F11/1407—Checkpointing the instruction stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)

Abstract

一种串行数据发送装置，包括保持期间确定部件，根据预先设定的所述总线时钟的整数倍，确定所述传送数据TXD的最末位的保持期间T，能够任意地设定最末位的保持期间T。

Description

串行数据传送装置
技术领域
本发明涉及进行串行数据发送的串行数据传送装置，特别涉及通过总线与多个外部从机相连的串行数据传送装置。
背景技术
图3是先有串行数据传送装置的结构图，在图中，31是CPU32和数据传送装置构成的主装置(主机)，CPU32包括16位单片微计算机的M31002，输出总线时钟BCLK。数据传送装置33包括传送时钟生成部件34、控制部件35、数据传送部件36。37a-37n是通过总线381、382、383与传送时钟生成部件34、控制部件35、数据传送部件36相连的多个外部从机。
发送时钟生成部件34接收从CPU32来的总线时钟BCLK，用“n”将控制部件35设定的总线时钟BCLK的分频值进行“n+1”分频，再进行二分频，生成传送时钟SCLKO。
图4是表示在数据传送装置33的控制部件35将分频值设定为“3”时的发送时序的例子。
接着对操作进行说明。
如果主机开始操作的话，那么首先，CPU32输出总线时钟BCLK、如果在控制部件35中设定的分频值例如为“3”，那么，接收该总线时钟BCLK的数据发送装置33的发送时钟生成部件34就将总线时钟BCLK“3+1”分频，且二分频生成传送时钟SCLKO。
在该状态中，如果控制部件35通过总线382接收来自多个外部从机37a～37n中任一的传送数据请求信号CST的话，则控制部件35就从传送时钟生成部件34和数据传送部件36分别地输出传送时钟SCLKO和传送数据TXD。
在数据传送部件36中包括计数器，每检测到传送时钟SCLKO的脉冲下降沿(ァサ-ェッヅ)AG，就通过总线383将分成八位D7-D0的传送数据输出到外部从机37a～37n。各外部从机37a～37n接收到传送时钟SCLKO时，就由该传送时钟SCLKO的脉冲上升沿(ネダトェッジ)NG锁存传送数据TXD。传送数据一位位从传送时钟SCLKO的下降沿AG到下一个下降沿AG输出，最末位在从传送时钟SCLKO的上升沿NG到保持期间成为HiZ状态。因此，HiZ状态在数据传送结束后释放总线381、382、383，其目的在于能够利用总线。
先有的串行数据传送装置如以上所述来构成，因此，发送数据以1位1位地输出，但最末位的值从传送时钟SCLKO的上升沿NG开始只保持固定期间，因此，在多个外部从机间的数据保持值不同时，存在着必须增大调整在最需保持值的外部从机和控制部件35中设定的总线时钟BCLK的分频值的问题。
发明内容
本发明系为解决上述问题而做，其目的在于得到能够改变传送数据的最末位的保持期间的串行数据传送装置。
与本发明有关的串行数据传送装置包括保持期间确定寄存器，它根据预设定的总线时钟的整数倍，确定传送数据最末位的保持期间。
附图说明
图1是表示本发明的实施方案的串行数据传送装置的结构的概略图；
图2是表示图1所示串行数据传送装置的发送时序图；
图3是表示先有串行数据传送装置的结构的概略图；
图4是先有串行数据传送装置的发送时序图。
下面说明本发明的一个实施方案。
具体实施方式
图1是本发明的实施方案1的串行数据发送装置的结构图。在图中，1是由CPU2和数据传送装置3构成的主装置(主机)，CPU2包括16位单片微计算机的M31002，输出总线时钟BCLK。数据传送装置3包括传送数据时钟生成部件4、控制部件5、数据传送部件6以及作为确定传送数据TXD的最末位保持期间的保持期间确定部件的保持期间确定寄存器9。7a～7n是通过总线81、82、83与传送时钟生成部件4、控制部件5、数据传送部件6相连的多个外部从机。
传送时钟生成部件4从CPU2接收总线时钟BCLK，由“n”将在控制部件5设定的分频值“n+1”分频，再二分频生成传送时钟SCLKO。
图2示出了在数据传送装置3的控制部件5将总线时钟BCLK的分频值设定为“3”、在保持期间确定寄存器9中设定了总线时钟BCLK的整数倍m＝4时的发送时序的例子。因此，对保持期间确定寄存器9，根据CPU2从程序中读出的值自动进行总线时钟BCLK的整数倍设定，其他用外部设定装置(未图示)手动设定。
接着说明操作。
主机1开始操作时，首先，CPU2输出总线时钟BCLK。在控制部件5中设定的分频值例如为“3”时，接收该总线时钟BCLK的数据传送装置3的传送时钟生成部件4，“3+1”分频总线时钟BCLK，再进行二分频，生成传送时钟SCLKO。在该状态中，控制部件5通过总线82从多个外部从机7a～7n接收传送数据请求信号CST时，就从传送时钟生成部4件和数据传送部件6分别输出传送时钟SCLKO和传送数据TXD。
数据传送部件6包括计数器，每当检测到传送时钟CLKO的下降沿AG，就通过总线83将分成8位D7～D0的传送数据TXD输出到外部从机7a～7n。如果在各外部从机7a～7n接收传送时钟SCLKO的话，就由该传送时钟SCLKO的上升沿NG锁存传送数据TXD。传送数据一位位从传送时钟SCLKO的下降沿AG开始到下一下降沿AG为止输出，在最末位中，在保持期间确定寄存器9中设定的值“m”例如为4时，保持期间T从传送时钟SCLKO的上升沿NG变成4×总线时钟BCLK，在该保持期间T后，就成为用保持期间确定寄存器9的输出控制数据传送部件6的HiZ状态。
如上所述，根据本实施方案1，只改变保持期间确定寄存器9的设定值，就能任意地设定传送数据TXD的最末位的保持期间，因此，在连接具有不同保持值的多个外部从机7a～7n时，就能够容易地对应。
如上所述，根据本发明，构成为包括用于根据预设定的总线时钟的整数倍、确定传送数据最末位的保持期间的保持期间确定寄存器那样的结构，因此，只改变保持期间确定寄存器的设定值就能任意地设定传送数据最末位的保持期间，在连接具有不同保持值的多个外部从机时，能够容易地对应。结果，在数据传送后，具有能够迅速地使总线变空、能够提高总线的利用效率的效果。

Claims (1)

1.一种串行数据发送装置，包括：CPU，用于输出总线时钟；传送时钟生成部件，用于接收上述总线时钟，生成连续的传送时钟；控制部件，用于在通过总线连接的多个外部从机输入要求传送数据的信号时通过所述总线将从所述传送时钟生成部件来的传送时钟和从数据传送部件来的传送数据分别输出到所述外部从机；该装置的特征在于，包括保持期间确定寄存器，根据预先设定的所述总线时钟的整数倍，确定所述传送数据的最末位的保持期间；和数据传送部件，输出上述传送的数据。
CN97115487A 1997-01-08 1997-07-28 串行数据传送装置 Expired - Fee Related CN1090352C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP001388/97 1997-01-08
JP9001388A JPH10198633A (ja) 1997-01-08 1997-01-08 シリアルデータ転送装置

Publications (2)

Publication Number Publication Date
CN1187647A CN1187647A (zh) 1998-07-15
CN1090352C true CN1090352C (zh) 2002-09-04

Family

ID=11500113

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97115487A Expired - Fee Related CN1090352C (zh) 1997-01-08 1997-07-28 串行数据传送装置

Country Status (7)

Country Link
US (1) US5835736A (zh)
JP (1) JPH10198633A (zh)
KR (1) KR100225717B1 (zh)
CN (1) CN1090352C (zh)
DE (1) DE19724715A1 (zh)
FR (1) FR2758196B1 (zh)
TW (1) TW328124B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19652617C1 (de) * 1996-12-18 1997-09-11 Bosch Gmbh Robert Verfahren und Verwaltung von Weckzeiten und Vorrichtung zur Ausführung dieses Verfahrens
DE10153862B4 (de) * 2001-11-02 2004-01-29 Texas Instruments Deutschland Gmbh Verfahren zum Übertragen von Daten zwischen wenigstens zwei über einen seriellen Datenbus miteinander verbundenen Modulen und serielle Schnittstelle zur Durchführung des Verfahrens
KR100440975B1 (ko) * 2002-08-19 2004-07-21 삼성전자주식회사 직렬 데이터 전송방법 및 장치
CN1295901C (zh) * 2003-07-23 2007-01-17 威盛电子股份有限公司 多信道串行联机装置及方法
US7624297B2 (en) * 2006-12-13 2009-11-24 International Business Machines Corporation Architecture for a physical interface of a high speed front side bus
US7814250B2 (en) * 2007-04-27 2010-10-12 Atmel Corporation Serialization of data for multi-chip bus implementation
US7769933B2 (en) * 2007-04-27 2010-08-03 Atmel Corporation Serialization of data for communication with master in multi-chip bus implementation
US7761632B2 (en) 2007-04-27 2010-07-20 Atmel Corporation Serialization of data for communication with slave in multi-chip bus implementation
US7743186B2 (en) * 2007-04-27 2010-06-22 Atmel Corporation Serialization of data for communication with different-protocol slave in multi-chip bus implementation
US9880949B1 (en) * 2015-12-11 2018-01-30 Microsemi Solutions (U.S.), Inc. Cross clock compensation between layers in peripheral component interconnect express
US20170371830A1 (en) * 2016-06-28 2017-12-28 Qualcomm Incorporated Accelerated i3c master stop

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376928A (en) * 1992-09-18 1994-12-27 Thomson Consumer Electronics, Inc. Exchanging data and clock lines on multiple format data buses
US5512888A (en) * 1991-03-29 1996-04-30 Hitachi, Ltd. Communications system having a semiconductor integrated circuit for simultaneous mode control and a system control method
US5590371A (en) * 1993-10-29 1996-12-31 Mitsubishi Denki Kabushiki Kaisha Serial communication circuit on an LSI chip and communicating with another microcomputer on the chip

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8005976A (nl) * 1980-10-31 1982-05-17 Philips Nv Tweedraads-bussysteem met een kloklijndraad en een datalijndraad voor het onderling verbinden van een aantal stations.
US4689740A (en) * 1980-10-31 1987-08-25 U.S. Philips Corporation Two-wire bus-system comprising a clock wire and a data wire for interconnecting a number of stations
US4805194A (en) * 1985-10-17 1989-02-14 Ampex Corporation Serial data communication system
US5195055A (en) * 1987-11-30 1993-03-16 Mitsubishi Denki Kabushiki Kaisha Serial data input circuit for the shifting-in of variable length data
JPH01307335A (ja) * 1988-06-06 1989-12-12 Hitachi Micro Comput Eng Ltd 受信データ同期化回路及びシリアルデータ転送システム
US4859815A (en) * 1988-12-19 1989-08-22 International Business Machines Corporation Serial link transparent mode disparity control
JP3088180B2 (ja) * 1992-03-26 2000-09-18 日本電気アイシーマイコンシステム株式会社 シリアル入力インタフェース回路
US5678017A (en) * 1995-03-24 1997-10-14 Micron Technology, Inc. Automatic reloading of serial read operation pipeline on last bit transfers to serial access memory in split read transfer operations
US5687326A (en) * 1995-10-20 1997-11-11 I. Q. Systems, Inc. Methods and apparatus for implementing a high speed serial link and serial data bus
US5740189A (en) * 1996-10-03 1998-04-14 Ford Motor Company Integrity check method and system for serial-based communication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5512888A (en) * 1991-03-29 1996-04-30 Hitachi, Ltd. Communications system having a semiconductor integrated circuit for simultaneous mode control and a system control method
US5376928A (en) * 1992-09-18 1994-12-27 Thomson Consumer Electronics, Inc. Exchanging data and clock lines on multiple format data buses
US5590371A (en) * 1993-10-29 1996-12-31 Mitsubishi Denki Kabushiki Kaisha Serial communication circuit on an LSI chip and communicating with another microcomputer on the chip

Also Published As

Publication number Publication date
US5835736A (en) 1998-11-10
KR100225717B1 (ko) 1999-10-15
CN1187647A (zh) 1998-07-15
KR19980069779A (ko) 1998-10-26
JPH10198633A (ja) 1998-07-31
FR2758196A1 (fr) 1998-07-10
DE19724715A1 (de) 1998-07-16
FR2758196B1 (fr) 2001-07-06
TW328124B (en) 1998-03-11

Similar Documents

Publication Publication Date Title
CN1090352C (zh) 串行数据传送装置
CN102023953B (zh) 具有多路i2c总线的系统的控制方法
US5392422A (en) Source synchronized metastable free bus
CA2259257A1 (en) Parallel packetized intermodule arbitrated high speed control and data bus
US5793946A (en) Run-time diagnostic system
US5175820A (en) Apparatus for use with a computing device controlling communications with a plurality of peripheral devices including a feedback bus to indicate operational modes
WO2001069333A3 (en) Hardware architecture and method for distributed machine control
US6721810B2 (en) Universal controller expansion module system, method and apparatus
KR20000018869A (ko) 교환기에서 프로세서간의 통신 시스템 및 방법
US4989203A (en) Apparatus for providing multiple controller interfaces to a standard digital modem and including separate contention resolution
CN101281510B (zh) 一种双i2c总线设置方法和双i2c总线系统
JPH0259949A (ja) ディジーチェーン割込み処理装置
US5539666A (en) Data communications method and system coupling device
CN1105977C (zh) 装有总线控制模块的多处理器系统
CN1202642C (zh) 基于两线两态通讯总线系统的集线器
CN1160896C (zh) 传输方向切换装置与切换方法
CN1828568A (zh) 解决传输接口双向信号冲突的方法与装置
US7336209B2 (en) Method and device for data transmission
CN215526657U (zh) Arm芯片与fpga芯片的高速通信模块及变频控制器
CN1067477C (zh) 以串行编码方式进行芯片组间信号传输的装置
US6738830B2 (en) Universal controller expansion module system, method and apparatus
CN202205196U (zh) 一种串行设备共用通信总线的系统
CN2522937Y (zh) 延伸总线架构及其中桥接器
EP0473279B1 (en) Communication control apparatus for computing systems
JPH02208704A (ja) プログラマブルコントローラのｉ／ｏバス拡張装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee