FR2676131A1 - Systeme de communication. - Google Patents
Systeme de communication. Download PDFInfo
- Publication number
- FR2676131A1 FR2676131A1 FR9205358A FR9205358A FR2676131A1 FR 2676131 A1 FR2676131 A1 FR 2676131A1 FR 9205358 A FR9205358 A FR 9205358A FR 9205358 A FR9205358 A FR 9205358A FR 2676131 A1 FR2676131 A1 FR 2676131A1
- Authority
- FR
- France
- Prior art keywords
- signal
- communication
- data
- communication system
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title claims abstract description 148
- 230000004044 response Effects 0.000 claims abstract description 14
- 230000005540 biological transmission Effects 0.000 claims description 57
- 238000012545 processing Methods 0.000 claims description 25
- 238000012546 transfer Methods 0.000 claims description 18
- 238000012550 audit Methods 0.000 claims 1
- 230000000630 rising effect Effects 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 abstract description 7
- 230000015654 memory Effects 0.000 description 45
- 238000010586 diagram Methods 0.000 description 25
- 238000000034 method Methods 0.000 description 17
- 238000010276 construction Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000012795 verification Methods 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- 101100172132 Mus musculus Eif3a gene Proteins 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Computer And Data Communications (AREA)
- Selective Calling Equipment (AREA)
Abstract
Système de communication dans lequel un micro-ordinateur de commande (1) pour un dispositif électronique et un dispositif périphérique de celui-ci sont connectés l'un à l'autre au moyen d'un nombre réduit de lignes de signaux en utilisant une fonction d'interface de communication en série (SIO) intégrée à un micro-ordinateur, dans lequel, étant donné qu'un signal de demande d'accès (signal REQ: premier signal) provenant du micro-ordinateur de commande (1) vers un CI de communication (3) est aussi utilisé comme signal de réponse à un signal de demande d'accès provenant du CI de communication (3) vers le micro-ordinateur de commande (1) et où en revanche, un signal de demande d'accès (signal INT: troisième signal) provenant du CI de communication (3) vers le micro-ordinateur de commande (1) est aussi utilisé comme signal de réponse à un signal de demande d'accès provenant du micro-ordinateur de commande (1) vers le CI de communication (3), le nombre de signaux de commande peut être réduit.
Description
SYSTEME DE COMMUNICATION
ARRIERE-PLAN DE L'INVENTION
Domaine de l'invention La présente invention concerne un système de communication qui connecte un microprocesseur de commande d'un dispositif électrique à l'un des dispositifs périphériques.
Description de l'art antérieur
On a installé récemment sur une automobile différents types de dispositifs électriques tels que celui destiné à la commande du moteur, celui destiné à la commande de la suspension et du conditionneur d'air On a utilisé souvent pour la commande de la transmission du réseau de communication entre de tels dispositifs électriques montés sur une automobile, un procédé à accès multiples par détection de porteuse / détection de collision, désigné ci-après par CSMA/CD compte tenu des possibilités d'extension du système, de la facilité de la commande de la transmission et autres (utilisé, par exemple, dans le système CAN de
Bosch, dans le système PALMNET de Mazda et dans d'autres systèmes).
Généralement, un dispositif de commande de transmission de ces dispositifs de communication de données est constitué par un circuit intégré (désigné ci-après par CI) à une seule puce, afin de faciliter le montage de différents types de dispositifs électriques comme mentionnés ci-dessus Ainsi, dans ce qui va suivre, le dispositif de commande de transmission de ce dispositif de communication de données est désigné par CI de communication (Circuit
Intégré de communication).
La Figure 1 est un diagramme-fonctionnelreprésentant la construction d'un CI de communication classique décrit par exemple dans la demande de brevet japonais ouverte à l'examen du public Né 61-195453 ( 1986) Dans la construction de cet exemple classique, une mémoire RAM à double port (désignée ci-après par DPRAM Dual Port Random Acces Memory) est utilisée comme mémoire- tampon émettrice/réceptrice. Sur la Figure 1, la référence numérique 100 désigne le CI de communication qui est connecté à une ligne de bus (ligne de transmissionl 101 Dans le DPRAM 102, un processeur de gestion d'interface (désigné ci-après par IMP Interface Management Processor) 103, qui commande les données transmises depuis la ligne de bus 101 et qui les émet et les reçoit, est connecté par un bus parallèle intérieur au CI de communication 100 et un microprocesseur
200 est connecté par un bus parallèle extérieur.
Dans le dispositif de connexion mentionné ci-dessus du micro-ordinateur de commande 200 au CI de communication , un total de 19 lignes de signaux, à savoir huit bus de données, huit bus d'adresses, trois lignes de commande, sont nécessaires dans le cas o l'on suppose que l'on utilise un micro-ordinateur à 8 bits comme micro-ordinateur de commande avec une capacité de mémoire du CI de communication 100 de 256 octets, et douze lignes de signaux sont nécessaires même si l'on emploie un bus à multiplexage
de bus de données et de bus d'adresses.
On expliquera ensuite les modes de fonctionnement d'un CI de communication classique décrit dans la demande de brevet japonais ouverte à l'examen du public mentionnée
ci-dessus N' 61-195453 ( 1986).
Sur la Figure 1, une chaîne de données (désignée ci-après par séquence) reçue depuis la ligne de bus 101 est stockée dans le DPRAM 102 par l'intermédiaire d'une branche réceptrice 105, d'une branche émettrice 106, d'un registre de décalage 104 et ainsi de suite Le micro- ordinateur de commande 200 assure le fonctionnement en lecture/écriture du CI de communication 100 de la même façon qu'une mémoire à accès sélective (désignée ci-après par RAM), en connectant les lignes de signaux d'adresses, les lignes de signaux de données et les lignes de signaux de commande au DPRAM 102 pour effectuer de la sorte l'accès La Figure 2 représente un organigramme dans lequel la procédure de commande de la communication du micro- ordinateur de commande 200 dans le cas o la transmission des données entre le micro-ordinateur de commande 200 et le CI de communication 100 est effectuée en utilisant une DPRAM 102
mentionnée ci-dessus.
Au début, à l'étape SOO, on détermine s'il existe une demande de transmission depuis le micro-ordinateur de commande 200; si ce n'est pas le cas, on passe à l'étape de traitement 507 et aux étapes suivantes qui effectuent un traitement de réception Dans le cas o il existe une demande de transmission, l'accès depuis le IMP 103 vers le DPRAM 102 est interdit à l'étape 501, et l'on vérifie à l'étape 502 si l'accès depuis le micro-ordinateur de commande 200 vers le DPRAM 102 est possible Si l'accès est impossible, le traitement est interrompu, et si l'accès est possible, on passe à l'étape 503 de traitement d'enregistrement d'une donnée de transmission sur le DPRAM 102 Ensuite, on établit à l'étape 504 un état de transmission et l'on traite une demande de transmission à l'étape 507 respectivement; ensuite, l'accès à l'IMP 103 est autorisé à l'étape 506 pour compléter le traitement de
la transmission.
De plus, en ce qui concerne la réception depuis la ligne de bus 101, on détermine à l'étape 507 si une demande de transmission est confirmée et si tel est le cas, on détermine à l'étape 508 si l'accès depuis le micro-ordinateur de commande 200 vers le DPRAM 102 est possible; si l'accès est impossible le traitement est mis en état d'attente et la réception sur le DPRAM 102 est lue à l'étape 510 après que la demande de transmission a été temporairement suspendue à l'étape 509 en attente d'une
possibilité d'accès.
Etant donné que le CI de communication classique est connecté à un microordinateur de commande par un bus parallèle comme mentionné ci-dessus, il est nécessaire de prévoir un nombre de ports d'entrée/sortie égal à sensiblement une dizaine sur le micro-ordinateur de commande pour les signaux exigés par la connexion Par conséquent, il est nécessaire d'augmenter les ports d'entrée/sortie
d'un micro-ordinateur de commande.
Le CI de communication du type i 82526 fabriqué par Intel Co Ltd incorporé à l'invention objet de la demande de brevet japonais ouverte à l'examen du public N 61-195453 ( 1986) représenté sur la Figure 1 comme un exemple classique de semi-conducteur, évite le problème ci-dessus en prévoyant une augmentation du nombre de ports dans le CI de communication Mais s'il est utilisé en vue de la miniaturisation d'un dispositif électronique il ne
peut y être connecté comme dispositif périphérique.
Alors qu'il est possible d'effectuer une telle connexion comme mentionné ci-dessus en utilisant une interface de communication série synchrone ou non synchrone (UART, USRT, S Pl et autres) intégrée généralement à un micro-ordinateur, dans le cas o il est nécessaire de commander une opération d'états telle qu'une émission/réception et une gestion d'erreur, il est très difficile de ne réaliser la connexion que par un protocole de commande de la transmission au moyen d'une unité à
8 bits dont la procédure n'est pas déterminée.
RESUME DE L'INVENTION
La présente invention a été faite afin de résoudre le problème mentionné ci-dessus, et son objet consiste à réaliser la commande d'un CI pour dispositif périphérique prévue pour commander des états de fonctionnement d'un CI de communication ou autres, en utilisant une fonction d'interface de communication série (désignée ci-après par SIO Serial Interface Operation) intégrée à un
micro-ordinateur.
Le système de communication suivant l'invention utilise un premier signal et un troisième signal l'un et l'autre comme signaux de demande d'accès entre un micro-ordinateur de commande et un CI de communication et un signal de réponse qui y correspond en les connectant à un micro-ordinateur de commande qui joue le rôle d'un dispositif de commande d'un CI de communication celui-ci servant de dispositif de communication à un SIO intégré à un micro-ordinateur de communication, et en utilisant trois signaux, à savoir un signal REQ, un signal TXEN, et un signal INT, désignés par premier, deuxième et troisième signal respectivement; le système de communication utilise celui des premier ou troisième signal dont le niveau logique augmente le plus rapidement comparativement l'un à l'autre, comme signal de demande d'accès, l'autre
fonctionnant comme signal de réponse correspondant.
De plus, le système est construit de manière à transférer d'abord une information d'état représentant l'état de fonctionnement d'un CI de communication depuis un CI de communication jusqu'à un micro- ordinateur de commande
pendant le transfert de données.
Dans le système de communication suivant l'invention, étant donné qu'un signal de demande d'accès provenant d'un micro-ordinateur de commande vers un CI de communication est aussi utilisé comme signal de réponse à un signal de demande d'accès provenant du CI de communication vers le micro-ordinateur de commande, et que inversement, un signal de demande d'accès provenant du CI de communication vers le micro-ordinateur de commande est aussi utilisé comme un signal de réponse à un signal de demande d'accès provenant du micro-ordinateur de commande vers le CI de communication, le nombre de signaux de commande est réduit; et, étant donné qu'au début de la séquence de transfert de données suivant une fonction d'interface de communication série entre un CI de communication et un micro-ordinateur de commande, une information d'état du CI de communication est transmise en série au micro- ordinateur de commande, celui-ci exécute un traitement de transmission ou de réception correspondant à l'état de fonctionnement du
CI de communication.
Ce qui précède ainsi que d'autres objets et caractéristiques de l'invention apparaîtront avec évidence
de la description détaillée qui va suivre faite en liaison
avec les dessins annexés.
BREVE DESCRIPTION DES DESSINS
La Figure 1 est un diagramme-fonctionnelreprésentant une construction d'un CI de communication décrit dans la demande de brevet Japonais ouverte à l'examen du public N 61-195453 ( 1986) à titre d'exemple classique; la Figure 2 est un organigramme représentant la procédure de commande de la communication d'un CI de communication d'un exemple classique; la Figure 3 est un diagramme-fonctionnel représentant un mode de réalisation du système de communication suivant l'invention; la Figure 4 est un diagramme- fonctionnel représentant un mode de réalisation d'un système de communication suivant l'invention; la Figure 5 est un diagrammefonctionnel représentant un mode de de formats de séquences mis en oeuvre sur une ligne de transmission; la Figure 6 est un chronogramme représentant un exemple de chronométrage de transmission de SIO entre un micro-ordinateur de commande et un CI de communication; la Figure 7 est un chronogramme représentant une procédure dans le cas o une séquence optionnelle est transmise depuis un micro-ordinateur de commande vers une ligne de transmission; la Figure 8 est un diagramme schématique représentant un exemple de contenu d'un registre de statut; la Figure 9 est un chronogramme représentant une procédure de transfert au moment de la réception; la Figure 10 est un chronogramme destiné à expliquer le mode opératoire dans le cas o les demandes d'accès sont produites à partir d'un micro-ordinateur de commande et d'un CI de communication presque simultanément et entrent en compétition l'une avec l'autre; la Figure 11 est diagramme schématique représentant un exemple de contenu d'une information d'erreur à la réception; la Figure 12 est un diagramme schématique représentant un exemple de contenu d'une information d'erreur à l'émission; la Figure 13 est un chronogramme représentant une procédure d'une information d'erreur dans le cas o l'accès à un CI de communication est obtenu à partir d'un micro-ordinateur de commande; la Figure 14 est un chronogramme représentant une procédure d'information d'erreur dans le cas o l'accès à un micro-ordinateur de commande est obtenu à partir d'un CI de communication; et la Figure 15 est un organigramme représentant une procédure d'un traitement de commande de la communication d'un
micro-ordinateur de commande.
DESCRIPTION DES MODES PREFERES DE REALISATION
Dans ce qui va suivre, on expliquera les modes de
réalisation de l'invention en se référant aux dessins.
La Figure 3 et la Figure 4 sont des diagrammes-fonctionnels représentant un mode de réalisation d'un système de communication suivant l'invention, c'est-à-dire représentant les modes de construction d'un CI de communication 3 qui joue le rôle de dispositif de communication et d'un micro-ordinateur de commande 1 qui joue le rôle de dispositif de commande De plus, le CI de communication 3 est construit comme un dispositif terminal connecté à une ligne de bus 5, c'est-à-dire comme un dispositif électronique intégré à un réseau de communication En outre, la Figure 3 représente principalement le micro-ordinateur de commande 1 et la moitié de gauche du CI de communication 3, et la Figure 3 représente principalement la moitié de droite du CI de
communication 3 et la ligne de bus 5.
Pour connecter le micro-ordinateur de commande 1 au CI de communication 3, on utilise dans ce mode de réalisation, trois signaux SIO, c'est-à- dire une fonction d'interface de communication série (désignée par SIO), un signal de transmission (désigné ci-après par signal RX) 21 du micro-ordinateur de commande 1, un signal de transmission SIO (désigné ci-après par signal TX) 22, du CI de communication 3 et une horloge de synchronisation (désignée ci-après par SCLK) 23 du SIO mentionné ci-dessus et trois signaux de commande à savoir, un signal 24 (deuxième signal désigné ci-après par signal TXEN) permettant l'émission en sortie du signal TX vers le CI de communication 3, un signal de demande 25 (troisième signal désigné ci-après par signal INT) provenant du CI de communication 3 vers le micro-ordinateur de commande 1, et un signal de demande 26 (premier signal désigné ci-après par signal REQ) provenant du micro-ordinateur de commande 1 vers le CI de communication 3 De plus, la communication avec la ligne de bus 5 du CI de communication 3 est effectuée par un moyen de commande de communication 391 situé à l'intérieur du CI de communication 3 par l'intermédiaire d'un amplificateur
de ligne 41 et d'un récepteur 42.
Le mode de construction intérieur du CI de
communication 3 sera expliqué ci-après.
Comme représenté sur les diagrammes-fonctionnels de la Figure 3 et de la Figure 4, ce CI de communication 3 est constitué par une unité d'interface de micro-ordinateur 51 et d'une unité d'interface de communication 52 avec une
mémoire tampon 37 intermédiaire.
L'unité d'interface 51 du micro-ordinateur comprend un registre de décalage qui traite des données d'émission et de réception entre le SIO du micro-ordinateur de commande 1 et le CI de communication 3, une mémoire tampon 37 comprenant une pluralité de blocs de mémoire, un registre d'état 35 qui stocke les informations d'état représentant l'état de fonctionnement du CI de communication 3, un circuit 34 de sélection de blocs de mémoire qui sélectionne le bloc de mémoire à l'intérieur de la mémoire tampon 37 dont l'accès est obtenu par le registre à décalage 31 en fonction du contenu du registre d'état 35, un circuit d'autorisation de sortie 32 du signal TX qui autorise la sortie du signal TX 22 depuis le registre de décalage 31, un circuit générateur 33 de signal INT qui émet un signal INT 25 correspondant au contenu du registre d'état 35 ou à l'état du signal REQ 26, un circuit générateur d'adresses de blocs de mémoire intérieure 36 qui émet des adresses à l'intérieur de chaque bloc de mémoire dans la mémoire
tampon 37 et ainsi de suite.
L'unité d'interface de communication 52 comporte un moyen de commande de communication 391 qui effectue l'émission ou la réception d'une chaîne de données de communication (désignée ci-après par séquence donnée à titre d'exemple et représentée sur la Figure 5) vers la ligne de bus 5 par l'intermédiaire de l'amplificateur de ligne 41 et du récepteur 42, un moyen de détection d'erreur 392 qui détecte une erreur de communication à l'émission ou à la réception, un moyen 38 de commande périphérique de la mémoire tampon qui commande l'information d'erreur d'écriture/lecture et une séquence d'émission ou de réception vers la mémoire tampon 37 et qui transfère et stocke l'état de fonctionnement à cet instant dans le
registre d'état 35 et ainsi de suite.
Le mode de fonctionnement du système suivant la présente invention dont la configuration est représentée sur le diagramme- fonctionnel de la Figure 3 et de la Figure 4,
sera ensuite expliqué.
La Figure 5 est un diagramme schématique représentant un exemple de formats de séquences mis en oeuvre sur la ligne de bus 5, chaque séquence étant constituée par un nombre N de données d'unités à un octet ( 8 bits) De façon spécifique, trois octets de données 1, 2, 3 sont des données de commande et les données 4, 5 N sont des
données de communication.
La Figure 6 est un chronogramme représentant un exemple de chronométrage d'émission de SIO entre le micro- ordinateur de commande et le CI de communication 3, et chaque bit 1 de donnée de transmission, comme représenté sur la Figure 6 (b) est transmis depuis le micro-ordinateur de commande 1 vers le CI de communication 3 ou vice-versa, comme le signal RX 21 ou le signal TX 22 en synchronisme avec chaque signal d'horloge SCLK 23 représenté sur la
Figure 6 (a).
Dans ce qui va suivre, on expliquera la procédure de transmission de données qui utilise le SIO entre le micro-ordinateur de commande 1 et le CI de communication 3 à l'émission et à la réception dans l'exemple de configuration représenté sur la Figure 3 et la Figure 4 dans le cas o chaque format est employé comme mentionné ci-dessus. On expliquera tout d'abord la procédure dans le cas d'une émission d'une séquence optionnelle depuis le micro-ordinateur de commande 1 vers la ligne de bus 5 en se référant au chronogramme de la Figure 7 qui correspond à ce cas. Tout d'abord, le micro-ordinateur de commande 1 transmet une demande d'émission au CI de communication 3 sous forme d'un signal de demande d'accès en élevant le niveau logique du signal REQ 26 comme représenté sur la Figure 7 (a) Le signal REQ 26 est reçu par le circuit générateur 33 de INT, et comme représenté sur la Figure 7 (b) le niveau logique du signal INT 25 est élevé ce qui correspond à un signal de confirmation correspondant Ensuite, le CI de communication 3 transmet le contenu du registre d'état 35 au micro-ordinateur de commande 1 par le signal TX 22 comme représenté sur la Figure 7 (e) par l'intermédiaire du circuit de sélection de
bloc de mémoire 34 et du registre à décalage 31.
La Figure 8 est un diagramme schématique représentant un exemple du contenu du registre d'état 35 Ce dernier a une configuration à 8-bits dans le mode de réalisation représenté sur la Figure 8 et comporte divers drapeaux représentant des états de fonctionnement du CI de communication tels que le drapeau (D 2) d'achèvement de réception qui indique l'achèvement d'une séquence de réception depuis la ligne de bus 5, un drapeau (D 3) correspondant à un tampon d'émission vide qui indique que le tampon d'émission est vide, un drapeau (D 4) indicateur il d'embouteillage qui s'établit dans le cas o une séquence de réception est introduite à partir de la ligne de bus 5 en plus du fait que le tampon récepteur est dans un état saturé par l'admission continue d'une séquence de réception, un drapeau (Dl) générateur d'erreur de transmission et un drapeau (DO) générateur d'erreur de réception qui indiquent l'occurrence d'une erreur
d'émission et d'une erreur de réception.
Le micro-ordinateur de commande 1 vérifie chaque drapeau du registre d'état 35 mentionné ci-dessus et au cas o seul le drapeau (D 3) de tampon de transmission vide est établi, il divise la séquence représentée sur la Figure 5 en une pluralité de données unitaires depuis la donnée 1 jusqu'à la donnée n, et les transmet comme représenté sur la Figure 7 (f) au CI de communication 3 par le signal
RX 21.
A l'état de réception du traitement, le micro- ordinateur de commande 1 interdit la sortie du signal TX depuis le CI de communication 3 lorsqu'il n'est pas en état de recevoir le signal continu TX 22, en ramenant le signal TXEN 24 au niveau logique " O " comme représenté sur la Figure 7 (c) i Dans le CI de communication 3, les données de transmission du signal RX 21 sont stockées dans le bloc de mémoire de la mémoire tampon 37 désignée par le circuit de sélection de bloc de mémoire 34 par l'intermédiaire du
registre de décalage 31.
Par exemple, dans le cas o un premier bloc de mémoire 37 est utilisé comme tampon d'émission sur la ligne de bus 5, le circuit de sélection de bloc de mémoire 34 transmet une donnée unitaire de bloc du registre de décalage 31 au premier bloc de mémoire 371 et l'y enregistre A ce moment, le circuit 36 générateur d'adresses de blocs de mémoire intérieure compte la valeur d'adresse chaque fois qu'une donnée unitaire est transférée à l'intérieur du registre de décalage 31, et établit une commande de telle sorte qu'une donnée unitaire est stockée dans le premier bloc de mémoire 371 de façon séquentielle depuis la donnée 1 jusqu'à la
donnée n.
De plus, le circuit 36 générateur d'adresses de blocs de mémoire intérieure est ramené à son état initial chaque fois que le niveau logique du signal INT 25 s'élève et effectue un adressage pour stocker une chaîne de données d'une séquence suivant un ordre, dans le bloc de mémoire, pendant la période qui s'écoule depuis l'élévation jusqu'à
la chute du niveau logique du signal INT 25.
Le CI de communication 3 après que la chaîne de données provenant-d'une séquence a été stockée temporairement dans un premier bloc de mémoire 371 dans la mémoire tampon 37, détecte l'achèvement du traitement de transfert par la chute du niveau logique du signal REQ 26, et transmet la chaîne de données d'une fréquence stockée dans le premier bloc de mémoire 371 à la ligne de bus 5 par l'intermédiaire du moyen de commande périphérique de mémoire tampon 38, du moyen de commande de communication 391 et de
l'amplificateur de bus 41.
Comme représenté sur la Figure 7 (a) et sur la Figure 7 (b), le CI de communication 3 abaisse le niveau logique du signal INT 25 après la détection de la chute du niveau logique du signal REQ 26 complétant ainsi une série
de traitements de transfert.
La description qui précède correspond à une
transmission courante Dans ce qui va suivre, on expliquera le mode opératoire de réception d'une séquence sur la ligne de bus 5 dans le cas o un deuxième bloc de mémoire 372 est
utilisé comme tampon de réception.
La séquence transmise sur la ligne de bus 5 est stockée temporairement dans le deuxième bloc de mémoire 372 par l'intermédiaire du récepteur 42, du moyen de commande de communication 391 et du moyen de commande de mémoire tampon 38 Après l'achèvement du traitement de stockage, le CI de communication 3 transmet le contenu du deuxième bloc de mémoire 372 au micro-ordinateur de commande 1 La Figure 9 est un chronogramme représentant un traitement de
transmission à l'extrémité réceptrice.
Comme représenté sur la Figure 9 (a), le CI de communication 3 élève le niveau logique du signal INT 25 en vue d'une demande d'accès au microordinateur de commande 1 Lorsque le micro-ordinateur de commande 1 détecte l'élévation du niveau logique du signal INT 25, il élève en réponse, le niveau logique du signal REQ 26 comme représenté sur la Figure 9 (b) Lorsque le signal TXEN 24 représenté sur la Figure 9 (c) est d'un niveau logique '1 ", le CI de communication 3 transmet d'abord le contenu (l'état) du registre d'état 35 par le signal TX 22 représenté sur la Figure 9 (e) Le micro-ordinateur 1 vérifie chaque drapeau du registre d'état 35 représenté sur la Figure 8 après avoir reçu une information d'état; lorsqu'il détecte que le drapeau (D 2) d'achèvement de réception est établi, il effectue un traitement de réception du signal TX 22 suivant l'état De la sorte, les données 1, 2, 3 sont transmises en ordre depuis le CI de
communication 3 vers le micro-ordinateur 1.
Pendant le traitement de réception mentionné ci-dessus, le microordinateur de commande 1 peut interdire la transmission du signal TX 22 représenté sur la Figure 9 (e), en élevant au niveau logique " 1 " le signal TXEN 24 représenté sur la Figure 9 (c) correspondant à
l'état o le traitement de réception ne peut être effectué.
Dans un traitement de transmission de données par le CI de communication 3, le circuit de sélection de blocs de mémoire 34 sélectionne le deuxième bloc de mémoire 372 puisque le drapeau (D 2) d'achèvement de réception du registre d'état 35 est établi et que le contenu du deuxième bloc de mémoire 372 est transmis au micro-ordinateur de commande 1 en ordre par l'intermédiaire du registre de décalage 31 et par le signal TX 22 correspondant à une valeur d'adresse émise par le circuit 36 générateur
d'adresses de blocs de la mémoire intérieure.
Une telle série de traitements de transmission est complétée, en informant le micro-ordinateur de commande 1 par l'élévation du niveau logique du signal INT 25, le micro-ordinateur détectant la chute du niveau logique du signal TNT 25 qui entraîne la chute du niveau logique du
signal REQ 26.
L'explication qui précède concerne un exemple de transmission de données entre le micro-ordinateur de commande 1 et le CI de communication 3 pour une transmission et une réception courantes; dans ce qui va suivre on expliquera le mode opératoire correspondant au cas o des demandes d'accès sont émises presque simultanément par le micro-ordinateur de commande 1 et le CI de communication 3, ces demandes d'accès entrant en
concurrence l'une avec l'autre.
La Figure 10 représente un chronogramme expliquant le mode de fonctionnement dans le cas o des demandes d'accès sont émises presque simultanément depuis le micro-ordinateur de commande 1 et le CI de communication 3 et o ces demandes d'accès entrent en concurrence l'une
avec l'autre.
Comme représenté par exemple sur les Figures 10 (a) et (b), même dans le cas o le niveau logique du signal REQ 26 augmente plus rapidement que celui du signal INT 25 suivant une demande d'accès provenant du micro-ordinateur de commande 1, le CI de communication 3 effectue une transmission d'une séquence réceptrice vers le micro-ordinateur de commande de préférence si le drapeau (D 2) d'achèvement de réception d'un état représenté sur la Figure 8 est établi Le micro-ordinateur de commande 1 détecte la demande simultanée d'accès par un bit de vérification de chaque drapeau du registre d'état 35, pour effectuer un traitement de réception des données de
transmission depuis le CI de communication 3.
Comme expliqué ci-dessus, essentiellement, le signal REQ 26 est un signal de demande d'accès du micro-ordinateur de commande 1 ou le signal INT 25 est un signal de demande d'accès du CI de communication 3; celui des deux dont le niveau logique augmente le plus rapidement obtient le droit d'accès, et dans le cas o les demandes d'accès sont simultanées, cet état peut être évité en abandonnant temporairement le droit d'accès, lorsque le micro- ordinateur de commande détecte l'état correspondant à une demandesimultanée d'accès, en vérifiant chaque drapeau
de l'état du registre 35.
Dans le mode de réalisation mentionné ci-dessus, une procédure qui consiste à émettre vers la ligne de bus 5 et à recevoir depuis celle-ci une séquence de transmission et de réception, tout en disposant cependant de moyens de détection d'erreur 392 représentés sur la Figure 4 dans le CI de communication 3, le micro-ordinateur de commande 1 est en mesure de lire une information d'erreur suivant la même procédure que celle du mode de réalisation mentionné ci-dessus, en stockant l'information d'erreur détectée par les moyens de détection d'erreur 392, dans un bloc de
mémoire spécifique de la mémoire tampon.
Comme représenté par exemple sur les diagrammes schématiques de la Figure 11 et de la Figure 12, une information d'erreur est divisée en une erreur à la réception depuis la ligne de bus 5 (désignée ci-après par erreur de réception) et une erreur de transmission vers la ligne de bus 5 (désignée ci-après par erreur de transmission); l'erreur de réception doit être stockée dans une des (n-1) ème mémoire du bloc 373 et l'erreur de transmission doit être stockée dans une des(n) èRe mémoire du bloc de mémoire 374 respectivement par l'intermédiaire des moyens de commande périphériques 38 Dans le cas o l'on adopte une telle construction, il est possible de transmettre une information d'erreur depuis le CI de communication 3 vers le micro-ordinateur de commande 1 de la même façon que dans le mode de réalisation mentionné ci-dessus, suivant le chronométrage du chronogramme représenté sur la Figure 13, lorsqu'on a accès au CI de communication 3 depuis le micro-ordinateur de commande 1 et suivant le chronométrage du chronogramme représenté sur la Figure 14 lorsqu'on a accès au micro-ordinateur de commande
1 depuis le CI de communication 3 respectivement.
La procédure du traitement de commande de la communication du micro-ordinateur 1 sera ensuite expliqué en se référant à la Figure 15 qui représente l'organigramme
de cette opération.
Au début, le micro-ordinateur de commande 1 détermine la présence d'une demande de transmission qui lui est adressée à l'étape 520; si une telle demande existe, il détecte l'élévation du niveau logique du signal INT 25 qui est un signal de réponse à l'étape 523, et décale l'étape de l'opération de vérification après l'élévation-du niveau logique du signal REQ 26, à l'étape 522 Dans le cas o il n'existe pas de demande de transmission à l'étape 520, l'ordinateur de commande détermine si le niveau logique du signal INT 25 qui est une demande de réception provenant du CI de communication 3 augmente, et si tel est le cas, il démarre une vérification d'état à l'étape 525 et pendant les étapes suivantes après l'élévation du niveau logique du signal REQ 26 à l'étape 524 en réponse à l'élévation du
niveau logique du signal INT 25.
Au cas o il n'existe pas de demande de réception à
l'étape 521, le traitement est complété.
La vérification d'état 1 à l'étape 525 est une vérification de traitement du drapeau (D 2) d'achèvement de réception Il en résulte que lorsque le drapeau est détecté, la séquence de réceptions est effectuée à l'étape 531 Dans le cas o les conditions de l'étape 525 ne sont pas remplies, le drapeau (D 3) de tampon de transmission vide est vérifié à l'étape 526 Dans le cas o le drapeau (D 3) de tampon de transmission vide est établi, et qu'il existe une demande de transmission à l'étape 520, le traitement passe à l'étape 530 qui est un traitement de
transmission de séquence en cours.
Si la condition correspondant à l'étape 526 n'est pas remplie, on estime qu'une erreur s'est produite et un mode
de détermination d'erreur est mis en oeuvre à l'étape 527.
Un report d'information d'erreur correspondant aux états respectifs est effectué de la même façon que dans le mode de réalisation mentionné cidessus à l'étape 528 lorsque le drapeau (DO) indicateur d'une erreur à la réception ou le drapeau (D 4) indicateur d'embouteillage est établi, et à l'étape 529 lorsque le drapeau (Dl) indicateur d'erreur de
transmission est établi.
Au cours de l'un ou l'autre des traitements mentionnés ci-dessus, le niveau logique du signal REQ 26 est abaissé à
l'étape 532 pour compléter la série des traitements.
L'organigramme représenté sur la Figure 15 est obtenu en traitant la partie de commande de communication du logiciel du micro-ordinateur de commande 1 comme un sous-programme, et la commande du fonctionnement du CI de communication 3 est réalisée facilement par la commande du
logiciel du micro-ordinateur de commande 1.
Comme décrit ci-dessus, suivant le système de communication de la présente invention, la commande de fonctionnement du CI de communication 3 peut être réalisée avec seulement quatre signaux de commande comportant le signal SIO, la mémoire tampon intérieure du CI de communication étant divisée en une pluralité de mémoires; on peut avoir accès automatiquement à un espace de mémoire nécessaire par le contenu du registre d'état représentant un état de fonctionnement du CI de communication et en
utilisant un SIO intégré à un micro-ordinateur.
En transmettant le contenu du registre d'état au micro-ordinateur de commande au début de la transmission des données entre le CI de communication et le micro-ordinateur, on peut éviter la demande simultanée d'accès du CI de communication et du micro-ordinateur de commande. La présente invention peut comporter divers modes de réalisation sans s'écarter de ses caractéristiques
essentielles; la description du mode de réalisation est
par conséquent représentative et non restrictive étant donné que l'objet de l'invention est défini dans les
revendications annexées et non dans la description qui
précède; toute variante à l'intérieur des bornes et
limites des revendications ou à l'intérieur d'éléments
équivalents à ces bornes et limites qui sont incorporés
dans les revendications.
Claims (8)
1 Système de communication comportant un dispositif de commande et un dispositif de communication qui comporte un moyen de dispositif de commande pouvant être contrôlé par ledit dispositif de commande, effectuant de façon continue des entrées et des sorties d'une pluralité de chaînes de données,chacune d'entre elles étant constituée par une pluralité de données unitaires, et des moyens de stockage pour stocker une pluralité desdites chaînes de données, dans lequel ledit dispositif de commande comporte des moyens générateurs d'un premier signal de demande de droit d'accès vers l'extérieur et d'un deuxième signal d'établissement de synchronisation de chaque donnée unitaire en transférant la chaîne de données de transfert entre ledit dispositif de commande et ledit dispositif de communication, ledit dispositif de communication comportant des moyens générateurs d'un troisième signal de demande de droit d'accès vers l'extérieur, par lequel, dans le cas o le dispositif de commande demande l'accès audit dispositif de communication, un droit d'accès est établi en émettant en sortie ledit premier signal provenant dudit dispositif de commande, et en émettant en sortie ledit troisième signal comme signal de réponse audit premier signal provenant dudit dispositif de communication, et dans le cas o ledit dispositif de communication demande l'accès audit dispositif de commande, un droit d'accès est établi en émettant en sortie ledit troisième signal depuis ledit dispositif de communication, et en émettant en sortie ledit premier signal comme réponse audit troisième signal provenant dudit dispositif de commande, et après que le droit d'accès a été établi, une synchronisation de chaque donnée unitaire des chaînes de données de transfert vers ledit dispositif de communication est établie en émettant en sortie ledit deuxième signal provenant dudit dispositif de commande et, par ce moyen, le transfert mutuel de chaînes de données entre ledit dispositif de commande et ledit dispositif de communication 2 Système de communication selon la revendication 1, comportant un moyen de sélection automatique des chaînes de données devant être lues depuis ledit moyen de stockage suivant une information indiquant l'état de fonctionnement
dudit dispositif de communication.
3 Système de communication selon la revendication 1, comportant un registre de décalage qui modifie chacune des données unitaires en données en série, et qui les transfére. 4 Système de communication selon la revendication 1, dans lequel l'un ou l'autre dudit premier signal ou dudit troisième signal suivant celui dont le niveau logique augmente le plus rapidement, obtient un droit d'accès comme signal de demande de transfert, le niveau logique de l'autre signal s'élevant comme signal de réponse audit
signal de demande de transfert.
Système de communication selon la revendication 4, comportant des moyens de sélection automatique de chaînes de données devant être lues depuis ledit moyen de stockage en fonction d'une information indiquant un état de
fonctionnement dudit dispositif de communication.
6 Système de communication selon la revendication 4, comportant un registre à décalage qui modifie lesdites données unitaires en données en série, et qui les
transfére.
7 Système de communication selon la revendication 4, dans lequel des chaînes de données sont transférées dans la direction conforme à l'état de fonctionnement de la transmission ou de la réception dudit dispositif de communication, en fonction d'une information indicative d'un état d'opération dudit dispositif de communication dans l'état o des demandes d'accès accordées audit premier signal et audit troisième signal ainsi que des réponses à ceux-ci
sont établis pour décider d'un droit d'accès.
8 Système de communication selon la revendication 7, comportant des moyens de sélection automatique de chaînes de données devant être lues à partir de moyens de stockage suivant une information indiquant l'état
d'opération dudit dispositif de communication.
9 Système de communication selon la revendication 7, comportant un registre de décalage qui modifie lesdites données unitaires en données en série, et qui les transfére. Système de communication selon la revendication 7, dans lequel des séries de traitements de transfert de données sont complétées par la chute du niveau logique du signal de demande de transfert à l'achèvement du transfert de données et à la chute consécutive du niveau logique du
signal de réponse.
11 Système de communication selon la revendication , comportant des moyens de sélection automatique des chaînes de données devant être lues à partir de moyens de stockage suivant une information indicative de l'état de
fonctionnement dudit dispositif de communication.
12 Système de communication suivant la revendication , comportant un registre de décalage qui modifie lesdites données unitaires en données en série, et qui les transfére.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3098422A JP2598178B2 (ja) | 1991-04-30 | 1991-04-30 | 通信システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2676131A1 true FR2676131A1 (fr) | 1992-11-06 |
| FR2676131B1 FR2676131B1 (fr) | 1994-11-10 |
Family
ID=14219381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9205358A Expired - Fee Related FR2676131B1 (fr) | 1991-04-30 | 1992-04-30 | Systeme de communication. |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5367644A (fr) |
| JP (1) | JP2598178B2 (fr) |
| DE (1) | DE4214303C2 (fr) |
| FR (1) | FR2676131B1 (fr) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950003880B1 (ko) * | 1992-07-02 | 1995-04-20 | 한국전기통신공사 | 버스 인터페이스 방식에 의한 집중관리 시스템 |
| US7290072B2 (en) * | 1999-10-06 | 2007-10-30 | Igt | Protocols and standards for USB peripheral communications |
| US6899627B2 (en) * | 1999-10-06 | 2005-05-31 | Igt | USB device protocol for a gaming machine |
| US6251014B1 (en) | 1999-10-06 | 2001-06-26 | International Game Technology | Standard peripheral communication |
| US7704147B2 (en) * | 1999-10-06 | 2010-04-27 | Igt | Download procedures for peripheral devices |
| US7819750B2 (en) * | 1999-10-06 | 2010-10-26 | Igt | USB software architecture in a gaming machine |
| US6682423B2 (en) | 2001-04-19 | 2004-01-27 | Igt | Open architecture communications in a gaming network |
| US6722985B2 (en) | 2001-04-19 | 2004-04-20 | Igt | Universal player tracking system |
| US20030178774A1 (en) * | 2002-03-19 | 2003-09-25 | Marcilio Fernando Mauro | Card game |
| SE0401530D0 (sv) * | 2004-06-15 | 2004-06-15 | Hms Ind Networks Ab | Status indicator |
| JP2007027473A (ja) * | 2005-07-19 | 2007-02-01 | Denso Corp | 半導体装置 |
| DE102005042493A1 (de) * | 2005-09-07 | 2007-03-08 | Robert Bosch Gmbh | Steuergerät mit Rechengerät und Peripheriebaustein, die über einen seriellen Mehrdrahtbus miteinander in Verbindung stehen |
| US8362503B2 (en) * | 2007-03-09 | 2013-01-29 | Cree, Inc. | Thick nitride semiconductor structures with interlayer structures |
| US8357034B2 (en) | 2007-11-08 | 2013-01-22 | Igt | Gaming system and method providing third party promotions |
| US8506378B2 (en) | 2011-09-21 | 2013-08-13 | Igt | Gaming system, gaming device, and method providing advertising messages to players based on a determination of a positive winning gaming session |
| KR102468653B1 (ko) | 2016-03-11 | 2022-11-21 | 삼성디스플레이 주식회사 | 표시 패널의 구동 장치 |
| US11940891B2 (en) * | 2021-07-29 | 2024-03-26 | Texas Instruments Incorporated | Low latency fault and status indicator in serial communication |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4292623A (en) * | 1979-06-29 | 1981-09-29 | International Business Machines Corporation | Port logic for a communication bus system |
| EP0288650A1 (fr) * | 1987-04-28 | 1988-11-02 | International Business Machines Corporation | Protocole et appareil pour assurer le lien entre une unité de commande et plusieurs périphériques |
| EP0380845A2 (fr) * | 1989-02-03 | 1990-08-08 | Digital Equipment Corporation | Interface entre une unité de contrôle du système et un processeur de service dans un ordinateur |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4344132A (en) * | 1979-12-14 | 1982-08-10 | International Business Machines Corporation | Serial storage interface apparatus for coupling a serial storage mechanism to a data processor input/output bus |
| US4446459A (en) * | 1981-02-18 | 1984-05-01 | The United States Of America As Represented By The Administrator Of The National Aeronautics & Space Administration | Digital interface for bi-directional communication between a computer and a peripheral device |
| DE3546662C3 (de) * | 1985-02-22 | 1997-04-03 | Bosch Gmbh Robert | Verfahren zum Betreiben einer Datenverarbeitungsanlage |
-
1991
- 1991-04-30 JP JP3098422A patent/JP2598178B2/ja not_active Expired - Fee Related
-
1992
- 1992-04-16 US US07/869,339 patent/US5367644A/en not_active Expired - Lifetime
- 1992-04-30 FR FR9205358A patent/FR2676131B1/fr not_active Expired - Fee Related
- 1992-04-30 DE DE4214303A patent/DE4214303C2/de not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4292623A (en) * | 1979-06-29 | 1981-09-29 | International Business Machines Corporation | Port logic for a communication bus system |
| EP0288650A1 (fr) * | 1987-04-28 | 1988-11-02 | International Business Machines Corporation | Protocole et appareil pour assurer le lien entre une unité de commande et plusieurs périphériques |
| EP0380845A2 (fr) * | 1989-02-03 | 1990-08-08 | Digital Equipment Corporation | Interface entre une unité de contrôle du système et un processeur de service dans un ordinateur |
Non-Patent Citations (1)
| Title |
|---|
| IBM TECHNICAL DISCLOSURE BULLETIN. vol. 27, no. 4B, Septembre 1984, NEW YORK US pages 2539 - 2540 YONEMOCHI 'Data Transmission System' * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4214303A1 (de) | 1992-11-12 |
| FR2676131B1 (fr) | 1994-11-10 |
| JP2598178B2 (ja) | 1997-04-09 |
| JPH04328936A (ja) | 1992-11-17 |
| US5367644A (en) | 1994-11-22 |
| DE4214303C2 (de) | 1995-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2676131A1 (fr) | Systeme de communication. | |
| EP0333558B1 (fr) | Testeur de réseau local à méthode d'accès à test de porteuse et détection de collision (CSMA/CD) | |
| FR2571871A1 (fr) | Systeme de commande pour bus serie | |
| FR2519441A1 (fr) | Systeme de selection de priorite pour l'acces a un bus utilise en mode partage | |
| FR2503899A1 (fr) | Procede et dispositif de transmission de donnees numeriques | |
| FR2528195A1 (fr) | Systeme de communication entre ordinateurs | |
| EP0048781A1 (fr) | Adaptateur de lignes de communication destiné à un contrôleur de communications | |
| FR2665276A1 (fr) | Procede et appareil de transfert de donnees utilisant un bus de donnees synchrone-asynchrone. | |
| EP0493215A1 (fr) | Architecture informatique distribuée utilisant en réseau local de type CSMA/CD | |
| EP0917062B1 (fr) | Dispositif d'échange entre unités de traitement d'informations à processeurs interconnectés par un bus commun | |
| EP0769748A1 (fr) | Cellule intégrable DDC dédiée à un microprocesseur | |
| FR2543767A1 (fr) | Dispositif d'echange de messages codes entre stations | |
| FR2837296A1 (fr) | Dispositif et procede d'acquisition de mesures a l'aide d'un bus de communication numerique, utilises notamment lors des essais d'un aeronef | |
| EP0410860A1 (fr) | Dispositif passerelle de connexion d'un bus d'ordinateur à un réseau fibre optique en forme d'anneau | |
| EP0166837B1 (fr) | Dispositif de rebouclage pour un système de communication de données sur une liaison multiplex | |
| FR2632139A1 (fr) | Reseau de transmission d'informations numeriques entre plusieurs stations | |
| FR2695495A1 (fr) | Procédé et appareil de transfert de données fonctionnant à deux fréquences. | |
| EP0884223A1 (fr) | Dispositif et procédé de communication pour outil de diagnostic d'un véhicule automobile | |
| EP0589743B1 (fr) | Dispositif modulaire permettant le couplage et le multiplexage de bus de différents types | |
| EP0481896B1 (fr) | ContrÔleur de communication entre un ordinateur et une pluralité de terminaux, appartenant à un réseau de type CSMA/CD | |
| EP0777941B1 (fr) | Reseau local industriel ou domestique | |
| FR2607648A1 (fr) | Procede et dispositif de transmission rapide de donnees entre un emetteur et un recepteur par liaison serie standard | |
| EP0466555A1 (fr) | Réseau local d'intercommunication de modules de traitement de données | |
| EP0470875A1 (fr) | Contrôleur de communication entre un ordinateur et une pluralité de terminaux de type RNIS | |
| FR2656970A1 (fr) | Transmission de mssages sur bus partage. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20091231 |