FR2723462A1 - Procede d'adressage optimise d'ecran a cristaux liquides et dispositif pour sa mise en oeuvre - Google Patents
Procede d'adressage optimise d'ecran a cristaux liquides et dispositif pour sa mise en oeuvre Download PDFInfo
- Publication number
- FR2723462A1 FR2723462A1 FR9409586A FR9409586A FR2723462A1 FR 2723462 A1 FR2723462 A1 FR 2723462A1 FR 9409586 A FR9409586 A FR 9409586A FR 9409586 A FR9409586 A FR 9409586A FR 2723462 A1 FR2723462 A1 FR 2723462A1
- Authority
- FR
- France
- Prior art keywords
- line
- signal
- addressing method
- liquid crystal
- slope
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
La présente invention concerne un procédé d'adressage optimisé d'écrans à cristaux liquides. Conformément à l'invention, le procédé d'adressage matriciel balayant périodiquement chaque ligne par un signal de tension VA (t) en fonction du temps est caractérisé en ce que chaque période de ce signal est constituée par un palier jusqu'à TF puis une courbe qui peut être une portion de droite de pente alpha entre TF et TF' . Application aux écrans à cristaux liquides.
Description
PROCEDE D'ADRESSAGE OPTIMISE D'ECRAN A CRISTAUX
LIQUIDES ET DISPOSITIF POUR SA MISE EN OEUVRE
La présente invention concerne un procédé d'adressage d'écran à cristaux liquides permettant un affichage de qualité uniforme sur toute la ligne de l'écran, ainsi qu'un dispositif de mise en oeuvre de ce procédé.
LIQUIDES ET DISPOSITIF POUR SA MISE EN OEUVRE
La présente invention concerne un procédé d'adressage d'écran à cristaux liquides permettant un affichage de qualité uniforme sur toute la ligne de l'écran, ainsi qu'un dispositif de mise en oeuvre de ce procédé.
Un écran à cristaux liquides est constitué d'un ensemble d'éléments images ("Pixels" pour Picture Element en langue anglaise) formés chacun d'une électrode et d'une contre-électrode encadrant le cristal liquide, la valeur du champ entre ces électrodes modifiant les propriétés optiques du cristal liquide. La tension aux bornes des électrodes des pixels est délivrée via des colonnes d'adressage par des circuits périphériques ("Driver" en langue anglaise) grâce aux transistors de commande de ces pixels, I'état passant et non passant de ces transistors étant déterminés par des lignes de sélection issues d'autres
Drivers-lignes.
Drivers-lignes.
La figure 1 représente une ligne de sélection Lj d'un écran à cristal liquide à m lignes et n colonnes, commandant les transistors T1 à
Tn des pixels P1 à Pn. Cette ligne est connectée à un driver-lignes qui délivre en A le signal de sélection carré VA (t) tel que représenté sur la figure 2. Le signal VA (t) rend passant les transistors T1 à Tn de la ligne
Lj et permet ainsi la polarisation des électrodes des pixels Pj par le signal vidéo issu des colonnes C1 à Cn. Les capacités Ccl représentent les couplages capacitifs entre la ligne Lj et la contre-électrode CE au travers du cristal liquide. Cette ligne Lj dont l'extrémité est flottante constitue une ligne de retard qui se traduit par une déformation du signal de sélection au point B par rapport au point A, ce signal Vs(t) au point B est représenté sur la figure 2. Cela est particulièrement visible lorsque l'on désire afficher une image uniforme et que l'on applique la même tension sur toutes les colonnes C1 à Cn de l'écran. A l'instant tF, la tension aux bornes des capacités Cp constituée par les électrodes des pixels Pi et la contre-électrode CE est la même. Cependant, après l'instant tF cela n'est plus le cas du fait de la différence entre les formes des signaux VA(t) et Vg(t).
Tn des pixels P1 à Pn. Cette ligne est connectée à un driver-lignes qui délivre en A le signal de sélection carré VA (t) tel que représenté sur la figure 2. Le signal VA (t) rend passant les transistors T1 à Tn de la ligne
Lj et permet ainsi la polarisation des électrodes des pixels Pj par le signal vidéo issu des colonnes C1 à Cn. Les capacités Ccl représentent les couplages capacitifs entre la ligne Lj et la contre-électrode CE au travers du cristal liquide. Cette ligne Lj dont l'extrémité est flottante constitue une ligne de retard qui se traduit par une déformation du signal de sélection au point B par rapport au point A, ce signal Vs(t) au point B est représenté sur la figure 2. Cela est particulièrement visible lorsque l'on désire afficher une image uniforme et que l'on applique la même tension sur toutes les colonnes C1 à Cn de l'écran. A l'instant tF, la tension aux bornes des capacités Cp constituée par les électrodes des pixels Pi et la contre-électrode CE est la même. Cependant, après l'instant tF cela n'est plus le cas du fait de la différence entre les formes des signaux VA(t) et Vg(t).
En effet, au point A, la chute de tension est très rapide, le transistor T1 est donc bloqué immédiatement après tF. Par ailleurs, il existe une capacité parasite Cp entre la ligne Lj et les pixels Pi. La chute de tension AVG au point A entraîne ainsi par couplage capacitif une chute de tension sur le pixel qui est
AVa = Cp/Cpi x AVG
Si V1 est la tension fournie au pixel P1 par la colonne C1, la chute de tension AV1 sur le pixel à l'instant où le transistor T1 devient non-passant est illustrée par la figure 3a, Vce étant la tension de la contre-électrode.
AVa = Cp/Cpi x AVG
Si V1 est la tension fournie au pixel P1 par la colonne C1, la chute de tension AV1 sur le pixel à l'instant où le transistor T1 devient non-passant est illustrée par la figure 3a, Vce étant la tension de la contre-électrode.
Au point B, le phénomène de couplage capacitif est identique, mais dans ce cas, le transistor Tn reste passant tant que la tension Vg(t) est supérieure à V1 + Vt, où Vt est la tension de seuil du transistor. Le couplage AVn entre la ligne Lj et le dernier pixel Pn est donc plus faible que AV1, car tant que le transistor Tn est passant, la tension au bornes des pixels reste égale à la tension délivrée par la colonne Cn. Le couplage capacitif entraîne donc une chute de tension pour le pixel Pn
AVn = Cp/Cpi x V',
dV' étant la chute de tension au point B.
AVn = Cp/Cpi x V',
dV' étant la chute de tension au point B.
La tension qui permet aux pixels de modifier les propriétés optiques du cristal liquide est donc Vpixl = Vî-Vce pour le pixel P1 et
Vpixn = Vn-Vce pour le pixel Pn, Vpixl étant différent de Vpixn. C'est ce qui est représenté sur la figure 3b. Le niveau de gris n'est donc pas le même en début et en fin de ligne. Ce problème dit de dégradé horizontal" est particulièrement important pour les écrans de grande taille.
Vpixn = Vn-Vce pour le pixel Pn, Vpixl étant différent de Vpixn. C'est ce qui est représenté sur la figure 3b. Le niveau de gris n'est donc pas le même en début et en fin de ligne. Ce problème dit de dégradé horizontal" est particulièrement important pour les écrans de grande taille.
Une solution fréquemment utilisée et décrite dans le document
SID 94 Digest, page 263, consiste à utiliser une contre impulsion pour diminuer cet effet. Cette solution est coûteuse car elle oblige à réaliser des "drivers" plus compliqués.
SID 94 Digest, page 263, consiste à utiliser une contre impulsion pour diminuer cet effet. Cette solution est coûteuse car elle oblige à réaliser des "drivers" plus compliqués.
Une autre solution fréquemment utilisée consiste à réduire la résistivité des lignes. Cependant, cela implique d'augmenter l'épaisseur du métal utilisé pour réaliser la ligne, ce qui rend le procédé plus coûteux et plus difficile à maîtriser.
La présente invention propose une solution simple et efficace à ce problème de "dégradé horizontal".
En effet, le procédé selon l'invention consiste à balayer périodiquement chaque ligne par un signal de tension en fonction du temps dont chaque période est constituée par un palier et une pente de préférence négative et dont la valeur est inférieure à la valeur de la pente caractéristique de la ligne à retard en bout de ligne.
Ces caractéristiques peuvent être facilement mises en oeuvre grâce à des drivers ayant une entrée analogique VDD permettant de contrôler le niveau haut VH comme par exemple les drivers de Toshiba du type T6A02/T6A03.
D'autre part, ce procédé permet également de diminuer le couplage et donc les tensions parasites sur un écran.
La présente invention sera mieux comprise et des avantages supplémentaires apparaîtront à la lecture de la description qui va suivre illustrée par les figures suivantes
- la figure 1 déjà décrite est un schéma d'un exemple de lignes d'un écran à cristaux liquides,
- la figure 2 déjà décrite représente le signal de sélection tel qu'il est reçu en début de ligne et en fin de ligne, et illustre le problème posé du retard de la ligne,
- les figures 3a et 3b représentent les tensions des pixels en début et fin de ligne,
- les figures 4a et 4b représentent respectivement les signaux selon l'invention reçus respectivement en début et fin de ligne,
- les figures 5a et 5b représentent les tensions des pixels commandés selon l'invention respectivement en début et en fin de ligne,
- et la figure 6 représente la forme du niveau haut de référence d'un driver permettant la mise en oeuvre de l'invention.
- la figure 1 déjà décrite est un schéma d'un exemple de lignes d'un écran à cristaux liquides,
- la figure 2 déjà décrite représente le signal de sélection tel qu'il est reçu en début de ligne et en fin de ligne, et illustre le problème posé du retard de la ligne,
- les figures 3a et 3b représentent les tensions des pixels en début et fin de ligne,
- les figures 4a et 4b représentent respectivement les signaux selon l'invention reçus respectivement en début et fin de ligne,
- les figures 5a et 5b représentent les tensions des pixels commandés selon l'invention respectivement en début et en fin de ligne,
- et la figure 6 représente la forme du niveau haut de référence d'un driver permettant la mise en oeuvre de l'invention.
Un mode de réalisation de la présente invention est représenté par la figure 4a et consiste à modifier la forme du signal délivré par le circuit de sélection afin de compenser l'effet de retard de la ligne responsable du dégradé horizontal. Après un palier d'une largeur par exemple de 281ls et selon une caractéristique importante de l'invention, le signal VA (t) ne décroît pas brutalement (après un palier de durée tF ti), mais à partir de tF avec une pente a de préférence plus faible ou égale à la pente caractéristique de la ligne à retard au point B, c'est-à dire que a est inférieur à AV/x, T étant le temps caractéristique de la ligne à retard en B et AV la chute de potentiel au point A. Un exemple de valeur de a peut être de quelques volts par ps. Ce signal décroît ainsi jusqu'à ce que la tension VA (t) soit égale à VF, tension pour laquelle les transistors T1 à Tn sont bloqués. A partir de cet instant tF', le signal chute instantanément.
Ainsi, entre tF et tF' (la durée tF-tF peut être par exemple égale à 3lls pour 6 volts), le signal est le même au point A et B, tous les transistors de la ligne maintenant les tensions constantes sur les pixels.
Le signal de sélection avec retard muni d'une pente a entre tF et tF' est représenté sur les figures 4b.
A partir de l'instant TF, les transistors T1 et Tn sont bloqués, le couplage est donc AV1 = AV2 = Cp/C x AV. Les tensions aux bornes des pixels P1 et Pn sont illustrées respectivement par les figures 5a et 5b. On constate que les tensions des pixels P1 à Pn sont égales et qu'il n'y a par conséquent plus de dégradé horizontal.
Un raffinement de la méthode consiste à utiliser entre tF et tF' une courbe qui n'est pas une portion de droite mais une portion d'une fonction f(t) qui reste inchangée par la fonction de transfert de la ligne à retard : appliquer f(t) sur T1 résulte à appliquer f(t - T) sur Tn, T étant un retard. f(t) peut être par exemple une sinusoïde ou une somme de sinusoïdes.
Ce procédé selon l'invention peut être mis en oeuvre par un "driver" ayant une entrée qui permet de contrôler le courant de sortie.
En limitant fortement le courant de sortie entre tF et tF', on peut modifier le signal standard pour obtenir la forme d'onde désirée.
On peut aussi utiliser des "drivers" qui ont une entrée analogique qui permet de définir le niveau haut VH. On obtient le signal désiré en sortie du "driver" en modulant cette entrée de manière à obtenir une onde VH ayant une forme en dents de scie inversées telle qu'illustrée par la figure 5. C'est-à-dire chaque ligne 1, 2, 3, 4, etc . . le niveau haut VH est maintenu sur un palier pendant une période ligne jusqu'à l'instant TF, puis descendu linéairement jusqu'à l'instant TF pour être instantanément remonté à nouveau audit palier et balayer la ligne suivante.
La présente invention peut être utilisée pour la réparation d'écran plat à cristaux liquides. En effet, il existe des procédures connues de réparation mais qui ne fonctionnent pas car elles augmentent le RC de la ligne réparée, ce qui la rend visible car elle ne subit pas le même couplage que les lignes voisines. En prenant pour T le plus grand des temps caractéristiques ligne réparée ou lignes normales, les lignes réparées deviennent semblables aux lignes voisines.
La présente invention s'applique à la commande d'écrans plats à cristaux liquides comportant des drivers périphériques ou intégrés, et en particulier à des écrans de grandes tailles.
Claims (9)
1. Procédé d'adressage matriciel balayant périodiquement chaque ligne (Lj) par un signal de tension (VA(t)) en fonction du temps caractérisé en ce que chaque période de ce signal (VA(t)) est constituée par un palier puis une courbe f(t).
2. Procédé d'adressage matriciel selon la revendication 1, caractérisé en ce que f(t) est une portion de droite de pente (a).
3. Procédé d'adressage matriciel selon la revendication 1, caractérisé en ce que f(t) est une portion de sinusoïde d'amplitude A et de pulsation w.
4. Procédé d'adressage matriciel selon la revendication 1, caractérisé en ce que f(t) est une portion de somme de sinusoïdes d'amplitudes Ai et de pulsation wi.
5. Procédé d'adressage matriciel selon la revendication 3 ou 4, caractérisé en ce que les coefficients de la ou des sinusoïdes sont calculés de façon à ce que f(t) soit inchangé au début et à la fin de la ligne.
6. Procédé d'adressage matriciel selon la revendication 2, caractérisé en ce que la valeur de la pente (a) du signal est inférieure à la valeur de la pente caractéristique de la ligne à retard en bout de ligne (B).
7. Procédé d'adressage selon l'une des revendications 2 et 6, caractérisé en ce que la pente (a) est une pente négative.
8. Procédé d'adressage selon l'une des revendications 1 à 7, caractérisé en ce que le signal (VA(t)) est délivré par un circuit d'adressage périphérique ayant une entrée qui permet de contrôler le courant de sortie.
9. Procédé d'adressage selon l'une des revendications 1 à 7, caractérisé en ce que ce signal (VA(t)) est délivré par un circuit d'adressage ayant une entrée analogique permettant de définir le niveau haut en sortie et modulé par un signal en dents de scie inversées de période ligne.
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9409586A FR2723462B1 (fr) | 1994-08-02 | 1994-08-02 | Procede d'adressage optimise d'ecran a cristaux liquides et dispositif pour sa mise en oeuvre |
| KR1019970700874A KR100366476B1 (ko) | 1994-08-02 | 1995-08-02 | 매트릭스 어드레싱 방법 |
| JP8506264A JPH10504911A (ja) | 1994-08-02 | 1995-08-02 | 液晶表示の最適化されたアドレス指定方法及びそれを実現する装置 |
| US08/776,272 US5995075A (en) | 1994-08-02 | 1995-08-02 | Optimized method of addressing a liquid-crystal screen and device for implementing it |
| DE69523601T DE69523601T2 (de) | 1994-08-02 | 1995-08-02 | Verfahren zur optimierten adressierung einer flüssigkristallanzeigetafel |
| EP95927008A EP0774150B1 (fr) | 1994-08-02 | 1995-08-02 | Procede d'adressage optimise d'ecran a cristaux liquides |
| PCT/FR1995/001038 WO1996004640A1 (fr) | 1994-08-02 | 1995-08-02 | Procede d'adressage optimise d'ecran a cristaux liquides et dispositif pour sa mise en ×uvre |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9409586A FR2723462B1 (fr) | 1994-08-02 | 1994-08-02 | Procede d'adressage optimise d'ecran a cristaux liquides et dispositif pour sa mise en oeuvre |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2723462A1 true FR2723462A1 (fr) | 1996-02-09 |
| FR2723462B1 FR2723462B1 (fr) | 1996-09-06 |
Family
ID=9466000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9409586A Expired - Fee Related FR2723462B1 (fr) | 1994-08-02 | 1994-08-02 | Procede d'adressage optimise d'ecran a cristaux liquides et dispositif pour sa mise en oeuvre |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5995075A (fr) |
| EP (1) | EP0774150B1 (fr) |
| JP (1) | JPH10504911A (fr) |
| KR (1) | KR100366476B1 (fr) |
| DE (1) | DE69523601T2 (fr) |
| FR (1) | FR2723462B1 (fr) |
| WO (1) | WO1996004640A1 (fr) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3406508B2 (ja) | 1998-03-27 | 2003-05-12 | シャープ株式会社 | 表示装置および表示方法 |
| KR100796787B1 (ko) * | 2001-01-04 | 2008-01-22 | 삼성전자주식회사 | 게이트 신호 지연 보상 액정 디스플레이 장치, 패널 및 방법 |
| KR100830098B1 (ko) * | 2001-12-27 | 2008-05-20 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 구동방법 |
| WO2003068924A2 (fr) | 2002-02-13 | 2003-08-21 | Ludwig Institute For Cancer Research | Proteines de fusion d'anticorps specifiques humanises g250 et leurs applications |
| KR100796298B1 (ko) * | 2002-08-30 | 2008-01-21 | 삼성전자주식회사 | 액정표시장치 |
| TWI251183B (en) * | 2003-05-16 | 2006-03-11 | Toshiba Matsushita Display Tec | Active matrix display device |
| TWI253051B (en) * | 2004-10-28 | 2006-04-11 | Quanta Display Inc | Gate driving method and circuit for liquid crystal display |
| JP4667904B2 (ja) * | 2005-02-22 | 2011-04-13 | 株式会社 日立ディスプレイズ | 表示装置 |
| CN101300619B (zh) * | 2005-11-04 | 2010-11-17 | 夏普株式会社 | 显示装置 |
| WO2008032468A1 (fr) * | 2006-09-15 | 2008-03-20 | Sharp Kabushiki Kaisha | Appareil d'affichage |
| JP2008304513A (ja) * | 2007-06-05 | 2008-12-18 | Funai Electric Co Ltd | 液晶表示装置、および液晶表示装置の駆動方法 |
| CN101779227B (zh) * | 2007-10-24 | 2012-03-28 | 夏普株式会社 | 显示面板和显示装置 |
| TWI409743B (zh) * | 2008-08-07 | 2013-09-21 | Innolux Corp | 修正電路、顯示面板及顯示裝置 |
| JP2011128642A (ja) * | 2011-02-03 | 2011-06-30 | Sharp Corp | 表示装置 |
| WO2016163299A1 (fr) * | 2015-04-07 | 2016-10-13 | シャープ株式会社 | Dispositif d'affichage à matrice active et son procédé d'entraînement |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0539185A1 (fr) * | 1991-10-22 | 1993-04-28 | Sharp Kabushiki Kaisha | Dispositif et méthode de commande pour un dispositif d'affichage à cristaux liquides à matrice active |
| EP0574920A2 (fr) * | 1992-06-18 | 1993-12-22 | Sony Corporation | Dispositif d'affichage à matrice active |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0683416B2 (ja) * | 1986-10-24 | 1994-10-19 | 株式会社日立製作所 | 液晶表示装置用駆動回路 |
| JPH05181113A (ja) * | 1991-12-27 | 1993-07-23 | Sharp Corp | 液晶プロジェクタ |
| JPH0749670A (ja) * | 1993-08-09 | 1995-02-21 | Sharp Corp | 液晶駆動回路 |
| JPH07287554A (ja) * | 1994-04-18 | 1995-10-31 | Casio Comput Co Ltd | 液晶表示装置 |
-
1994
- 1994-08-02 FR FR9409586A patent/FR2723462B1/fr not_active Expired - Fee Related
-
1995
- 1995-08-02 US US08/776,272 patent/US5995075A/en not_active Expired - Lifetime
- 1995-08-02 JP JP8506264A patent/JPH10504911A/ja active Pending
- 1995-08-02 EP EP95927008A patent/EP0774150B1/fr not_active Expired - Lifetime
- 1995-08-02 WO PCT/FR1995/001038 patent/WO1996004640A1/fr active IP Right Grant
- 1995-08-02 DE DE69523601T patent/DE69523601T2/de not_active Expired - Lifetime
- 1995-08-02 KR KR1019970700874A patent/KR100366476B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0539185A1 (fr) * | 1991-10-22 | 1993-04-28 | Sharp Kabushiki Kaisha | Dispositif et méthode de commande pour un dispositif d'affichage à cristaux liquides à matrice active |
| EP0574920A2 (fr) * | 1992-06-18 | 1993-12-22 | Sony Corporation | Dispositif d'affichage à matrice active |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10504911A (ja) | 1998-05-12 |
| KR100366476B1 (ko) | 2003-03-06 |
| US5995075A (en) | 1999-11-30 |
| EP0774150A1 (fr) | 1997-05-21 |
| EP0774150B1 (fr) | 2001-10-31 |
| FR2723462B1 (fr) | 1996-09-06 |
| WO1996004640A1 (fr) | 1996-02-15 |
| DE69523601D1 (de) | 2001-12-06 |
| DE69523601T2 (de) | 2002-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0774150B1 (fr) | Procede d'adressage optimise d'ecran a cristaux liquides | |
| EP0815562B1 (fr) | Perfectionnement aux registres a decalage utilisant des transistors "mis" de meme polarite | |
| KR100417181B1 (ko) | 액정표시장치 및 그 구동방법 | |
| FR2720185A1 (fr) | Registre à décalage utilisant des transistors M.I.S. de même polarité. | |
| FR2553218A1 (fr) | Ecran d'affichage a matrice active sans croisement des lignes et des colonnes d'adressage | |
| FR2868589A1 (fr) | Registre a decalage et son procede de commande | |
| WO1997025706A1 (fr) | Procede d'adressage d'un ecran plat utilisant une precharge des pixels, circuit de commande permettant la mise en oeuvre du procede et son application aux ecrans de grandes dimensions | |
| US20060007084A1 (en) | Liquid crystal display device and method of driving liquid crystal display device | |
| EP1774505B1 (fr) | Afficheur matriciel a cristaux liquides | |
| EP0972282B1 (fr) | Dispositif de commande d'une cellule d'un ecran matriciel | |
| EP1139329A2 (fr) | Dispositif d'affichage à matrice active | |
| EP0236198A1 (fr) | Ecran d'affichage à matrice active permettant l'affichage de niveaux de gris | |
| EP1958182B1 (fr) | Systeme video comprenant un afficheur matriciel a cristaux liquides a procede d'adressage ameliore | |
| EP0487389A1 (fr) | Ecran plat à matrice active | |
| EP0435750B1 (fr) | Procédé d'adressage de chaque colonne d'un écran LCD de type matriciel | |
| JPH06230746A (ja) | 能動マトリックス液晶表示システム及び該システムの動作方法 | |
| EP0477100B1 (fr) | Circuit échantillonneur-bloqueur pour écran d'affichage à cristal liquide | |
| FR2739712A1 (fr) | Procede et appareil de modulation de niveaux de gris d'un affichage matriciel | |
| US6057822A (en) | Liquid crystal display device and a method for driving the same | |
| EP1234300B1 (fr) | Procede de compensation des perturbations dues au demultiplexage d'un signal analogique dans un afficheur matriciel | |
| US8723096B2 (en) | Active photosensing pixel with two-terminal photosensing transistor | |
| US8445829B2 (en) | Active photosensing pixel | |
| JPH07218896A (ja) | アクティブマトリックス型液晶表示装置 | |
| FR2615993A1 (fr) | Procede et dispositif d'elimination de couplage dans des ecrans a cristaux liquides a transistors en couches minces adresses matriciellement | |
| JP2001075523A (ja) | 補正システムおよびその動作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |