FR2707789B1 - Dispositif de mémoire à semiconducteur pouvant être utilisé comme mémoire tampon de ligne, et procédé de lecture et d'écriture associé. - Google Patents

Dispositif de mémoire à semiconducteur pouvant être utilisé comme mémoire tampon de ligne, et procédé de lecture et d'écriture associé.

Info

Publication number
FR2707789B1
FR2707789B1 FR9408728A FR9408728A FR2707789B1 FR 2707789 B1 FR2707789 B1 FR 2707789B1 FR 9408728 A FR9408728 A FR 9408728A FR 9408728 A FR9408728 A FR 9408728A FR 2707789 B1 FR2707789 B1 FR 2707789B1
Authority
FR
France
Prior art keywords
memory device
semiconductor memory
line buffer
write method
associated read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
FR9408728A
Other languages
English (en)
Other versions
FR2707789A1 (fr
Inventor
Hiizu Okubo
Hideyuki Aota
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Publication of FR2707789A1 publication Critical patent/FR2707789A1/fr
Application granted granted Critical
Publication of FR2707789B1 publication Critical patent/FR2707789B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
FR9408728A 1993-07-14 1994-07-13 Dispositif de mémoire à semiconducteur pouvant être utilisé comme mémoire tampon de ligne, et procédé de lecture et d'écriture associé. Expired - Fee Related FR2707789B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5174177A JPH0729376A (ja) 1993-07-14 1993-07-14 半導体メモリ装置及びデータ読み書き方法

Publications (2)

Publication Number Publication Date
FR2707789A1 FR2707789A1 (fr) 1995-01-20
FR2707789B1 true FR2707789B1 (fr) 1997-04-04

Family

ID=15974064

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9408728A Expired - Fee Related FR2707789B1 (fr) 1993-07-14 1994-07-13 Dispositif de mémoire à semiconducteur pouvant être utilisé comme mémoire tampon de ligne, et procédé de lecture et d'écriture associé.

Country Status (3)

Country Link
US (1) US5495444A (fr)
JP (1) JPH0729376A (fr)
FR (1) FR2707789B1 (fr)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07311842A (ja) * 1994-05-19 1995-11-28 Konica Corp 画像記憶装置
US5737273A (en) * 1995-04-06 1998-04-07 Ricoh Company, Ltd. Sense amplifier and reading circuit with sense amplifier
US5598374A (en) * 1995-07-14 1997-01-28 Cirrus Logic, Inc. Pipeland address memories, and systems and methods using the same
US5636174A (en) * 1996-01-11 1997-06-03 Cirrus Logic, Inc. Fast cycle time-low latency dynamic random access memories and systems and methods using the same
JP3280867B2 (ja) * 1996-10-03 2002-05-13 シャープ株式会社 半導体記憶装置
US5881016A (en) * 1997-06-13 1999-03-09 Cirrus Logic, Inc. Method and apparatus for optimizing power consumption and memory bandwidth in a video controller using SGRAM and SDRAM power reduction modes
JP3297392B2 (ja) * 1999-01-28 2002-07-02 沖電気工業株式会社 半導体記憶装置
US6766381B1 (en) 1999-08-27 2004-07-20 International Business Machines Corporation VLSI network processor and methods
US6178129B1 (en) * 1999-10-19 2001-01-23 Advanced Micro Devices, Inc. Separate output power supply to reduce output noise for a simultaneous operation
US6646954B2 (en) * 2001-02-02 2003-11-11 Broadcom Corporation Synchronous controlled, self-timed local SRAM block
US6714467B2 (en) * 2002-03-19 2004-03-30 Broadcom Corporation Block redundancy implementation in heirarchical RAM's
US6921199B2 (en) * 2002-03-22 2005-07-26 Ricoh Company, Ltd. Temperature sensor
JP4263056B2 (ja) * 2003-08-26 2009-05-13 株式会社リコー 基準電圧発生回路
JP4673008B2 (ja) * 2004-06-11 2011-04-20 株式会社リコー 半導体記憶装置
JP4849249B2 (ja) * 2004-12-16 2012-01-11 日本電気株式会社 半導体記憶装置
US7995409B2 (en) * 2007-10-16 2011-08-09 S. Aqua Semiconductor, Llc Memory with independent access and precharge
JP2012142562A (ja) 2010-12-17 2012-07-26 Semiconductor Energy Lab Co Ltd 半導体記憶装置
JP5810782B2 (ja) * 2011-09-16 2015-11-11 株式会社リコー 非同期吸収回路、画像処理装置及びプログラム
US9935143B2 (en) * 2015-09-30 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6211977A (ja) * 1985-07-10 1987-01-20 Toshiba Corp 画像メモリ
JPS6233391A (ja) * 1985-08-06 1987-02-13 Nec Corp メモリ回路
JPS63898A (ja) * 1986-06-19 1988-01-05 Fujitsu Ltd 半導体記憶装置
JPS6383815A (ja) * 1986-09-29 1988-04-14 Toshiba Corp キ−スイツチを有する電子装置
JPS63263695A (ja) * 1987-04-20 1988-10-31 Sharp Corp 半導体記憶装置
JPH01112592A (ja) * 1987-10-26 1989-05-01 Matsushita Electric Ind Co Ltd 半導体記憶装置
FR2626693B1 (fr) * 1987-12-03 1990-08-10 France Etat Dispositif et procede a memoire tampon, notamment pour la transposition matricielle ligne-colonne de sequences de donnees
JPH01224993A (ja) * 1988-03-04 1989-09-07 Nec Corp マルチポートメモリ
JPH0373495A (ja) * 1989-02-15 1991-03-28 Ricoh Co Ltd 半導体メモリ装置
DE69021666D1 (de) * 1989-08-02 1995-09-21 Fujitsu Ltd Abtastwandlerregelkreis mit Speichern und Adressengenerator zur Erzeugung eines den Speichern zugeführten Zickzackadressensignals.
WO1991007754A1 (fr) * 1989-11-13 1991-05-30 Cray Research, Inc. Memoire de lecture et d'ecriture simultanees
JP2891504B2 (ja) * 1990-03-13 1999-05-17 三菱電機株式会社 マルチポートメモリ
JP2662822B2 (ja) * 1990-03-20 1997-10-15 三菱電機株式会社 半導体記憶装置
JPH03296993A (ja) * 1990-04-16 1991-12-27 Hitachi Ltd 半導体集積回路装置ならびに記憶装置及びディジタル処理装置
JP3481263B2 (ja) * 1992-02-19 2003-12-22 株式会社リコー シリアル記憶装置
US5309395A (en) * 1992-10-22 1994-05-03 At&T Bell Laboratories Synchronous static random access memory

Also Published As

Publication number Publication date
FR2707789A1 (fr) 1995-01-20
JPH0729376A (ja) 1995-01-31
US5495444A (en) 1996-02-27

Similar Documents

Publication Publication Date Title
FR2707789B1 (fr) Dispositif de mémoire à semiconducteur pouvant être utilisé comme mémoire tampon de ligne, et procédé de lecture et d'écriture associé.
FR2702067B1 (fr) Procédé et dispositif de fabrication de cartes à mémoire.
DE69606214D1 (de) Datenverarbeitungsverfahren und -geräte, die eine Schreibvorrichtung verwenden
FR2701153B1 (fr) Composant et module de mémoire à semi-conducteur.
DE69426138D1 (de) Bilddatenverarbeitungs-Einrichtung und -Verfahren
MX9200192A (es) Metodo y aparato para combinar y descombinar datos.
FR2713492B1 (fr) Guide tubulaire orientable, notamment pour un dispositif médico-chirurgical.
FR2712395B1 (fr) Procédé et dispositif pour l'exploitation d'un détecteur à ultrasons.
FR2712721B1 (fr) Circuit et procédé à redondance de rangées pour dispositif de mémoire à semi-conducteurs avec décodeur de rangées double.
FR2656729B1 (fr) Dispositif memoire a semi-conducteurs pour la realisation d'un test d'ecriture en parallele et sa methode d'application.
DE69331041D1 (de) Bildverarbeitungsvorrichtung und -verfahren sowie Bildlesevorrichtung
DE69229771D1 (de) Datenverarbeitungsverfahren und -vorrichtung
FR2634047B1 (fr) Pilote d'amplificateur de lecture pour dispositif a memoire
DE69427946D1 (de) Datenspeichereinrichtung
FR2706672B1 (fr) Dispositif de mémoire à semiconducteurs.
FR2705400B1 (fr) Dispositif d'ancrage déployable à coins de retenue pour puits de forage.
FR2717926B1 (fr) Dispositif et procédé de combinaison d'images.
NO944440L (no) Datamottakingsapparat
FR2709036B1 (fr) Procédé et dispositif pour réduire les demandes en mémoire dans un système d'affichage à adressage actif et à ligne réduite.
FR2705484B1 (fr) Dispositif d'affichage.
FR2683927B1 (fr) Memoire tampon d'image.
DE69431827D1 (de) Bildwiedergabevorrichtung und -verfahren und rechner.
DE69114041D1 (de) Bildleseverfahren und -gerät.
FR2772989B1 (fr) Dispositif de memoire multiniveaux a blocage de coulomb, procede de fabrication et procede de lecture/ecriture/ effacement d'un tel dispositif
LV11509A (lv) Metode un ierice informacijas parraidei

Legal Events

Date Code Title Description
ST Notification of lapse