FR2696610A1 - Dispositif de traitement de signaux pour un élément de formation d'images à l'état solide. - Google Patents
Dispositif de traitement de signaux pour un élément de formation d'images à l'état solide. Download PDFInfo
- Publication number
- FR2696610A1 FR2696610A1 FR9311619A FR9311619A FR2696610A1 FR 2696610 A1 FR2696610 A1 FR 2696610A1 FR 9311619 A FR9311619 A FR 9311619A FR 9311619 A FR9311619 A FR 9311619A FR 2696610 A1 FR2696610 A1 FR 2696610A1
- Authority
- FR
- France
- Prior art keywords
- state imaging
- adder
- amplifier
- solid
- imaging element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
- H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
- H04N25/672—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction between adjacent sensors or output registers for reading a single image
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
L'invention concerne un dissitif de traitement de signaux pour un élément de formation d'images à l'état solide. Ce dispositif comprend deux éléments de formation d'images (1, 2), un amplificateur (3) raccordé à un premier des deux éléments, un multiplexeur (5) délivrant au choix un signal de sortie de l'amplificateur ou un niveau préréglé en réponse à un signal de commande envoyé, un amplificateur (4) raccordé à une borne de sortie du second élément (2) pour combiner les signaux de sortie de cet élément et du multiplexeur, et un convertisseur de balayage (8) pour convertir les signaux des amplificateurs en un format permettant leur affichage (en 19). Application notamment en télévision.
Description
La présente invention concerne un dispositif de traitement de signaux pour un élément de formation d'images à l'état solide.
Les figures 5A-5C, représentent un exemple de fonctionnement d'un élément de formation d'images à l'état solide, typique. La figure 5A représente un concept pour la combinaison de signaux de sortie de pixels dans une trame de numéro impair, la figure 5B représente un concept pour la combinaison de signaux de sortie de pixels dans une trame portant un numéro pair et la figure 5C représente la relation de cadencement des signaux de sortie de pixels représentés sur les figures 5A et 5B.
Sur ces figures, le chiffre de référence 50 désigne une rangée de pixels, le chiffre de référence 51 désigne un signal de sortie de pixels équivalent à une ligne supérieure de télévision dans la trame de numéro impair ; le chiffre de référence 52 désigne un signal de sortie de pixels équivalent à une ligne finale de télévision dans la trame de numéro impair ; le chiffre de référence 53 désigne un signal de sortie de pixels équivalent à une ligne supérieure de télévision dans la trame de numéro pair ; et le chiffre de référence 54 désigne un signal de sortie de pixels équivalent à une ligne finale de té lévision dans la trame à numéro pair.
Comme cela est représenté sur ces figures, un procédé d'affectation d'une somme de signaux de sortie de deux pixels à une ligne de télévision au moyen d'une alternance de la combinaison en fonction du type de trame, sans affectation d'un élément de pixel à chaque ligne, est désigné sous le terme de mode d'intégration de trame.
Bien que, dans ce mode, la résolution dans la direction de combinaison des pixels (par exemple la direction verticale dans l'exemple représenté) soit légèrement réduite, ce procédé a été largement utilisé étant donné que le temps d'intégration nécessaire pour obtenir la même sensibilité peut être réduit de moitié, ce qui permet d'obtenir une réponse dans le temps excellente et la quantité de charges saturées déterminée par la surface de pixels peut être doublée.
D'autre part, un accroissement de la vitesse de lecture des signaux dans l'élément était un obstacle technique à l'accroissement de la fréquence d'images. Par exemple, bien que dans le cas d'un équipement présent dans le commerce équivalent au système S-VHS, le nombre de pixels est égal à environ 300 000 avec une cadence de lecture d'environ 10 MHz, dans un élément comportant 2 000 000 de pixels pour la haute définition, la vitesse de lecture pourrait devenir supérieure à 70 MHz, ce qui est à peine réalisable au moyen de la technique actuelle de transfert à dispositif CCD (à couplage de charges) du point de vue de la vitesse de lecture.Pour résoudre ce problème, on envisage actuellement d'utiliser un procédé, selon lequel un élément est divisé en une pluralité de zones de pixels, et il est prévu une pluralité de bornes de sortie, de sorte que des signaux présents dans une pluralité de zones séparées pendant une période d'une image sont lues en parallèle.
La figure 6, annexée à la présente demande, représente un élément qui est divisé horizontalement par moitié. Sur la figure 6, les chiffres de référence 60 et 61 désignent respectivement des zones supérieure et inférieure séparées de pixels; les chiffres de référence 62 et 63 désignent des sections supérieure et inférieure de transfert horizontal; et les chiffres de référence 64 et 65 désignent des circuits de sortie supérieur et inférieur.
Dans la forme de réalisation représentée, il est fondamentalement nécessaire de lire en série dans le temps la zone supérieure de pixels 60 et la zone inférieure de pixels 61 pendant une période d'une image. Cependant sous l'effet de cette division, on peut effectuer une lecture en parallèle. C'est pourquoi, en termes simples, on a envisagé de réduire la vitesse de lecture d'une manière inversement proportionnelle au nombre de division.
Ce mode d'intégration de trames présente d'excellentes caractéristiques comme par exemple une bonne caractéristique de réponse dans le temps et une quantité élevée de charges saturées par pixels en raison de la réduction de moitié de la durée d'intégration pour un pixel. Mais si la division en zones est réalisée dans le cas d'un élément dans le mode d'intégration de trames, une ligne discontinue apparaît dans une position de l'écran qui correspond à la ligne de division, étant donné que le niveau de sortie de la ligne supérieure de télévision et de la ligne finale de télévision dans la trame à numéro pair est 1/2. I1 en résulte qu'un tel élément fonctionnant dans le mode d'intégration de trames ne peut pas être utilisé pour l'exécution d'une division en zones.
C'est pourquoi un but de la présente invention est de fournir un dispositif de traitement de signaux dans lequel aucune ligne discontinue n'apparaît dans une position de l'écran qui correspond à la ligne de division même lors du fonctionnement dans le mode d'intégration de trame.
Conformément à la présente invention, dans un élément, qui a été soumis à l'opération de division, un amplificateur fonctionnant en tant qu'additionneur et multiplexeur avec un cadencement correspondant à la ligne de division, additionne les signaux de sortie des zones séparées de pixel.
La présente invention prévoit en outre l'utilisation d'un multiplexeur et d'un amplificateur agissant en tant qu'additionneur fonctionnant à un cadencement correspondant à une ligne de division lorsqu'une fonction de commande automatique de niveau est prévue pour commander à une valeur constante le niveau de luminosité de l'écran, dans un élément qui a été divisé en zones. L'amplificateur additionne les signaux de sortie des zones de pixels séparés. En outre, un intégrateur recevant un signal de sortie de la zone respective de pixels et intégrant le signal de sortie additionné avec une certaine constante de temps est prévu pour chaque zone de pixels, et le signal de sortie de cet intégrateur est utilisé pour la commande automatique du niveau.
Le multiplexeur et l'amplificateur corrigent la ligne supérieure de télévision et la ligne finale de télévision pendant la trame à numéro pair, dans laquelle le niveau est réduit de moitié par le calcul d'addition.
L'intégrateur additionne les signaux de sortie provenant des zones séparées de pixel, les intègre sur la base d'une constante de temps prédéterminée et exécute une commande automatique de niveau en utilisant ce résultat.
Selon une première forme de réalisation, l'invention concerne un dispositif de traitement de signaux pour un élément bidimensionnel de formation d'images à l'état solide, qui est constitué par le couplage mutuel de premier et second éléments de formation d1 image à l'état solide dans le mode d'intégration de trames dans la direction de balayage verticale, caractérisé en ce qu'il comporte : un premier amplificateur raccordé à une borne de sortie dudit premier élément d e formation d'images à l'état solide; un multiplexeur pour délivrer de façon sélective soit un signal de sortie dudit premier amplificateur, soit un niveau préréglé en réponse à un signal de commande envoyé à un cadencement prédéterminé; un second amplificateur raccordé à une borne de sortie dudit second élément de formation d'images à l'état solide pour combiner le signal de sortie dudit second élément de formation d'images à l'état solide et un signal de sortie dudit multiplexeur; et un convertisseur de balayage pour convertir les signaux de sortie desdits premier et second amplificateurs en un format permettant leur affichage sur un dispositif d'affichage.
Selon une autre forme de réalisation, l'invention concerne un dispositif de traitement de signaux pour un élément bidimensionnel de formation d'images à l'état solide, qui est constitué par le couplage mutuel de premier et second éléments de formation d'images à l'état solide dans un mode d'intégration de trame dans une direction de balayage vertical, caractérisé en ce qu'il comprend : un premier amplificateur raccordé à une borne de sortie dudit premier élément d'image de formation dlimages à l'état solide; un multiplexeur pour délivrer de façon sélective soit un signal de sortie dudit premier amplificateur, soit un niveau préréglé en réponse à un signal de commande envoyé à un cadencement prédéterminé; un second amplificateur raccordé à une borne de sortie dudit second élément de formation d'images à l'état solide pour combiner un signal de sortie dudit second élément de formation d'images à l'état solide et un signal de sortie dudit multiplexeur; -un premier additionneur raccordé à une borne de sortie dudit premier amplificateur; un second additionneur raccordé à une borne de sortie dudit second amplificateur; un premier intégrateur possédant une constante de temps déterminée pour intégrer la somme du signal de sortie dudit premier additionneur et du signal de sortie dudit second additionneur et la renvoyer audit premier additionneur; un second intégrateur possédant une constante de temps prédéterminée pour l'intégration de l'ensemble du signal de sortie dudit premier additionneur et du signal de sortie dudit second additionneur pour la renvoyer audit second additionneur; et un convertisseur de balayage servant à convertir les signaux de sortie dudit premier additionneur et le signal de sortie dudit second additionneur en un format destiné à être affiché sur un dispositif d'affichage.
Selon une autre forme de réalisation, l'invention concerne un dispositif de traitement de signaux pour un élément bidimensionnel de formation d'images à l'état solide, qui est constitué par le couplage mutuel de premier et second éléments d'image à l'état solide dans le mode d'intégration de trames dans une direction de balayage verticale, caractérisé en ce qu'il comporte : un premier amplificateur raccordé à une borne de sortie dudit premier élément de formation d'images à l'état solide; un multiplexeur servant à sélectionner la délivrance soit d'un signal de sortie dudit premier amplificateur, soit d'un niveau prédéterminé en réponse à un signal de commande délivré à un cadencement prédéterminé; un second amplificateur raccordé à une borne de sortie dudit second élément de formation d'images à l'état solide pour combiner un signal de sortie dudit second élément de formation d'images à l'état solide et un signal de sortie dudit multiplexeur; un premier additionneur raccordé à une borne de sortie dudit premier amplificateur; un second additionneur raccordé à une borne de sortie dudit second amplificateur; un intégrateur possédant une constante de temps prédéterminée pour intégrer le signal de sortie du premier additionneur et le signal de sortie dudit second additionneur pour les renvoyer auxdits premier et second additionneurs; et un convertisseur de balayage servant à convertir le signal de sortie dudit premier additionneur et le signal de sortie dudit second additionneur en un format destiné à être affiché sur le dispositif d'affichage.
D'autres caractéristiques et avantages de la présente invention ressortiront de la description détaillée donnée ci-après, prise en référence aux dessins annexés, sur lesquels
- la figure 1 représente un dispositif de traitement de signaux pour un élément de formation d'images à l'état solide selon une première forme de realisation de l'invention ;
- la figure 2 représente un dispositif de traitement de signaux pour un élément de formation d'images à l'état solide selon une seconde forme de réalisation de la présente invention ;;
- la figure 3 représente un dispositif de traitement de signaux pour un élément de formation d'image à l'état solide selon une troisième forme de realisa tion de 1 invention
- les figures 4A-4C, représentent un exemple de fonctionnement d'un convertisseur de balayage
- les figures 5A-5C dont il a déjà été fait mention, montrent un schéma explicatif du fonctionnement d'un élément bidimensionnel de formation d'images à l'état solide dans le cas où une zone de pixels est divisée en deux parties
- la figure 6, dont il a déjà été fait mention, représente le cas où un élément d'images est divisé horizontalement par moitié.
- la figure 1 représente un dispositif de traitement de signaux pour un élément de formation d'images à l'état solide selon une première forme de realisation de l'invention ;
- la figure 2 représente un dispositif de traitement de signaux pour un élément de formation d'images à l'état solide selon une seconde forme de réalisation de la présente invention ;;
- la figure 3 représente un dispositif de traitement de signaux pour un élément de formation d'image à l'état solide selon une troisième forme de realisa tion de 1 invention
- les figures 4A-4C, représentent un exemple de fonctionnement d'un convertisseur de balayage
- les figures 5A-5C dont il a déjà été fait mention, montrent un schéma explicatif du fonctionnement d'un élément bidimensionnel de formation d'images à l'état solide dans le cas où une zone de pixels est divisée en deux parties
- la figure 6, dont il a déjà été fait mention, représente le cas où un élément d'images est divisé horizontalement par moitié.
La figure 1 représente une première forme de réalisation de la présente invention, dans laquelle le chiffre de référence 31 désigne un élément de formation d'image à l'état solide, le chiffre de référence 1 designe une zone de pixels divisée ; le chiffre de référence 2 désigne une autre zone de pixels divisée ; le chiffre de référence 3 désigne un premier amplificateur tel qu'un amplificateur différentiel ; le chiffre de référence 4 désigne un second amplificateur ; le chiffre de référence 5 désigne un multiplexeur comportant deux entrées et une sortie ; le chiffre de référence 6 désigne un premier convertisseur analogique/numérique ; le chiffre de réf é- rence 7 désigne un second convertisseur analogiqueZnu- mérique ; le chiffre de référence 8 désigne un convertisseur d e balayage ; 1 e c h i f f r e de référence 19 désigne un tube cathodique; le chiffre de référence 30 désigne un signal de cadencement de la ligne de division; et la référence R désigne une résistance. Sur la figure 1, le signal de sortie provenant de la zone 1 de pixels traverse le premier amplificateur 3 pour être envoyé au premier amplificateur analogique/numérique 6 pour y subir une conversion numérique et pénètre dans le convertisseur de balayage 8. Par ailleurs, le signal de sortie délivré par l'autre zone 2 de pixels traverse de façon analogue le second amplificateur 4 pour être introduit dans le second convertisseur analogique/numérique 7 pour y subir une conversion numérique, et pénètre dans le convertisseur de balayage 8.Cependant, le signal de sortie du premier amplificateur 3 ou le niveau zéro est envoyé à la borne d'entrée + du second amplificateur 4 par l'intermédiaire du multiplexeur 5. Celui des deux signaux, qui doit être introduit, est fixé par un signal 30 de cadencement de la ligne de division. Le signal de sortie du premier amplificateur 3 est envoyé à la borne d'entrée + du second amplificateur uniquement à un cadencement correspondant à la ligne de division de sorte que la ligne de télévision axe niveau 1/2 peut etre corrigée.
Le convertisseur de balayage 8 reçoit les signaux de sortie provenant du premier convertisseur analogique/ numérique 6 et du second convertisseur analogique/numérique 7 pour les convertir en un format destiné à être affiché sur le tube cathodique 19. Les figures 4A-4C représentent un exemple de fonctionnement du convertisseur de balayage 8, la figure 4A représentant un schéma-bloc montrant le signal d'entrée/sortie du convertisseur de balayage 8, la figure 4B,une position d'une ligne de pixels du signal de sortie provenant de la zone de pixels divisée, et la figure 4C, un chronogramme représentant le cadencement du signal de sortie délivré par la ligne de pixels.Sur ces figures, le chiffre de référence 71 désigne le signal de sortie délivré par le premier convertisseur analogique/numérique 6; le chiffre de référence 72 désigne le signal de sortie délivré par le second convertisseur analogique/numérique 7; le chiffre de référence 73 désigne le signal de sortie délivré par le convertisseur de balayage 8; le chiffre de référence 74 désigne une ligne supérieure de pixels de la zone de pixels 1; le chiffre de référence 75 désigne une seconde ligne de pixels de la zone de pixels 1; le chiffre de référence 76 désigne une ligne finale de pixels de la zone de pixels 1; le chiffre de référence 77 désigne une ligne supérieure de pixels de la zone de pixels 2; le chiffre de référence 78 désigne une seconde ligne de pixels de la zone de pixels 2; et le chiffre de référence 79 désigne une ligne finale de pixels de la zone de pixels 2.
Les chronogrammes des signaux de sortie 71 et 72 délivrés par les premier et second convertisseurs analogique/numérique 6 et 7 sont respectivement délivrés en parallèle à partir de celle qui est en position supérieure des zones de pixels 1 et 2. Le convertisseur de balayage 8 réarrange l'ordre des deux signaux d'entrée, c'est-à-dire le signal de sortie 71 du premier convertisseur analogique/numérique 6 et le signal de sortie 72 du second convertisseur analogique/numérique 7 conformément à l'ordre de balayage du tube cathodique 19, et délivre ces signaux de sortie. Bien que les figures 5a é 5c représentent un cas n'utilisant pas le mode d'intégration de trames, à titre de simplification, naturellement ceci est vrai également dans le cas du mode d'intégration de trame.
On va décrire maintenant la seconde forme de réalisation. La figure 2 représente une seconde forme de réalisation de la présente invention, sur laquelle le chiffre de référence 1 désigne un premier additionneur, le chiffre de référence 10 désigne un second additionneur, le chiffre de référence 11 désigne un premier intégrateur, le chiffre de référence 12 désigne une première résistance d'addition; le chiffre de référence 13 désigne une seconde résistance d'addition, le chiffre de référence 14 désigne un premier condensateur d'intégration; le chiffre de référence 15 désigne un premier niveau de référence; le chiffre de référence 21 désigne un second intégrateur; le chiffre de référence 22 désigne une troisième résistance d'addition; le chiffre de référence 23 désigne une quatrième résistance d'addition; le chiffre de référence 24 désigne un second condensateur d'intégration; et le chiffre de référence 25 désigne un second niveau de préférence. Sur la figure 2, comme dans le cas de la première forme de réalisation, le second amplificateur 4 et le multiplexeur 5 exécute la correction de la ligne de télévision équivalente à la ligne de division pour qu'elle passe au niveau 1/2
Cette forme de réalisation se caractérise par le fait qu'il est prévu une fonction de commande automatique de niveau destinée à empêcher que l'écran soit moins visible en raison du fait que la luminosité du fond de la cible de formation d'images devient trop intense ou trop faible, ou bien en raison du fait que la luminosité de l'écran devient trop élevée ou trop faible.
Cette forme de réalisation se caractérise par le fait qu'il est prévu une fonction de commande automatique de niveau destinée à empêcher que l'écran soit moins visible en raison du fait que la luminosité du fond de la cible de formation d'images devient trop intense ou trop faible, ou bien en raison du fait que la luminosité de l'écran devient trop élevée ou trop faible.
Sur la figure 2, le signal de sortie du premier additionneur 9 et le signal de sortie du second additionneur 10 sont intégrés par le premier intégrateur 11, et le résultat intégré est envoyé au premier additionneur 9 pour la réaction. La constante d'intégration à cet instant est déterminé par les valeurs de la première résistance d'addition 12, de la seconde résistance d'addition 13 et du premier condensateur d'intégration 14.
De façon typique, une durée de stabilisation de l'intégrateur est déterminée de manière à ne pas rendre non naturelle la variation de luminosité de l'écran. Par ailleurs, dans une autre zone divisée de pixels, le signal de sortie du premier additionneur 9 et le signal de sortie du second additionneur 10 sont intégrés de la même manière par le second intégrateur 21, et le résultat intégré est envoyé au second additionneur 10 pour la réaction. La constante d'intégration à cet instant est déterminée par les valeurs de la troisième résistance d'addition 22, de la quatrième résistance d'addition 23 et du second condensateur d'intégration 24.
Avec une telle structure de circuit, la somme des niveaux de sortie des premier et second additionneurs 9 et 10 est traitée de manière à être égale au premier niveau de référence 15, et la somme des niveaux de sortie du second additionneur 10 et du premier additionneur 9 est commandée de manière à être égale au second niveau de référence 25.
Si le premier niveau de référence 15 et le second niveau de référence 25 sont accordés, la valeur moyenne de la luminosité des deux écrans divisés peut être commandée de manière à fournir un niveau de référence avec une constante de temps.
On va décrire une troisième forme de réalisation de l'invention. La figure 3 représente une troisième forme de réalisation de la présente invention. Sur la figure 3, le signal de sortie du premier additionneur 9 et le signal de sortie du second additionneur 10 sont intégrés par le premier intégrateur 11, et le résultat intégré est envoyé au premier additionneur 9 pour la réaction, comme dans la seconde forme de réalisation. Dans une autre zone divisée de pixels, le premier intégrateur 11 est utilisé en commun avec la première zone de pixels et le signal de sortie de cet intégrateur 11 est envoyé au second additionneur 10 pour la réaction. Par conséquent, on peut avoir le même fonctionnement que dans la seconde forme de réalisation.
Dans les première et seconde et troisième formes de réalisation, les additionneurs 9 et 10 et les intégrateurs 11 et 21 sont constitués de circuits analogiques, mais natelîement il est, selon une variante, possible de prévoir des convertisseurs analogique/numérique sur les bornes de sortie des premier et second amplificateurs 3 et 4 et de réaliser les additionneurs 9 et 10 et les intégrateurs 11 et 21 à l'aide de circuits numériques
Comme mentionné précédemment, conformément à la présente invention, dans l'élément de formation d'images à l'état solide, même dans le cas du fonctionnement dans le mode d'intégration de trames, les signaux de sortie des régions sont combinés, et ce avec un cadencement correspondant à la ligne de division, de sorte qu'aucune ligne discontinue n'apparaît dans des positions de l'écran correspondant à la ligne de division.
Comme mentionné précédemment, conformément à la présente invention, dans l'élément de formation d'images à l'état solide, même dans le cas du fonctionnement dans le mode d'intégration de trames, les signaux de sortie des régions sont combinés, et ce avec un cadencement correspondant à la ligne de division, de sorte qu'aucune ligne discontinue n'apparaît dans des positions de l'écran correspondant à la ligne de division.
En outre, conformément à la présente invention, le niveau de luminosité de l'écran peut être automatiquement commandé de manière que la valeur moyenne de la luminosité de l'écran divisé soit constante.
Claims (17)
1. Dispositif de traitement de signaux pour un élément bidimensionnel de formation d'images à l'état solide (31), qui est constitué par le couplage mutuel de premier et second éléments de formation d' image à l'+at solide (1,2) dans le mode d'intégration de trames dans la direction de balayage verticale, caractérisé en ce qu'il comporte
un premier amplificateur (3), raccordé à une borne de sortie dudit premier élément de formation d'images à l'état solide
un multiplexeur (5), pour délivrer de façon sélective soit un signal de sortie dudit premier amplificateur, soit un niveau préréglé en réponse à un signal de commande envoyé à un cadencement prédéterminé;;
un second amplificateur (4), raccordé à une borne de sortie dudit second élément de formation d'images à l'état solide pour combiner le signal de sortie dudit second élément de formation d'images à l'état solide et un signal de sortie dudit multiplexeur; et
un convertisseur de balayage (8), pour convertir les signaux de sortie desdits premier et second amplificateurs en un format permettant leur affichage sur un dispositif d'affichage.
2. Dispositif de traitement de signaux pour un élément de formation d'images à l'état solide selon la revendication 1, caractérisé en ce que lesdits premier et second amplificateurs (3,4) sont constitués d'amplificateurs différentiels.
3. Dispositif de traitement de signaux pour un élément de formation d'images à l'état solide selon la revendication 1, caractérisé en ce que ledit niveau préréglé est le niveau zéro.
4. Dispositif de traitement de signaux pour un élément de formation d'images à l'état solide selon la revendication 1, caractérisé en ce que ledit dispositif comporte en outre des convertisseurs analogique/numérique (6,7) disposés entre ledit premier amplificateur (3) et ledit convertisseur de balayage (8), et entre ledit second amplificateur (4) et ledit convertisseur de balayage (8)
5.Dispositif de traitement de signaux pour un élément de formation d'images à l'état solide selon la revendication 1, caractérisé en ce que
le signal de commande commande ledit multiplexeur (5) selon une séquence correspondant à la partie de liaison mutuelle desdits premier et second éléments de formation d'images à l'état solide (1,2); et
ledit multiplexeur (5) sélectionne et délivre le signal de sortie dudit premier amplificateur (3) à un cadencement correspondant à la partie de liaison, et, autrement, délivre ledit niveau prérnrglé
6.Dispositif de traitement de signaux pour un élément de formation d'images à l'état solide selon la revendication 1, caractérisé en ce que ledit convertisseur (8) délivre les signaux de sortie desdits premier et second amplificateurs (3,4) après réarrangement de ces signaux dans un ordre formel pour leur affichage sur un dispositif d'affichage (19).
7. Dispositif de traitement de signaux pour un élément bidimensionnel de formation d'images à l'état solide (31), qui est constitué par le couplage mutuel de premier et second éléments de formation d'images à l'état solide (1,2) dans un mode d'intégration de trame dans une direction de balayage vertical, caractérisé en ce qu il comprend
un premier amplificateur (3) raccordé à une borne de sortie dudit premier élément de formation d'imagesà l'état solide ;
un multiplexeur (5) pour délivrer de façon sélective soit un signal de sortie dudit premier amplificateur, soit un niveau préréglé en réponse à un signal de commande envoyé à un cadencement prédéterminé;;
un second amplificateur raccordé à une borne de sortie dudit second élément de formation d'images à l'état solide pour combiner le signal de sortie dudit second élément de formation d'images à l'état solide et un signal de sortie dudit multiplexeur; et
un premier additionneur (9) raccordé à une borne de sortie dudit premier amplificateur;
un second additionneur (10) raccordé à une borne de sortie dudit second amplificateur;
un premier intégrateur (11) possédant une constante de temps déterminée pour intégrer la somme du signal de sortie dudit premier additionneur et du signal de sortie dudit second additionneur et la renvoyer audit premier additionneur;;
un second intégrateur (21) possédant une constante de temps prédéterminée pour l'intégration de l'ensemble du signal de sortie dudit premier additionneur et du signal de sortie dudit second additionneur pour la renvoyer audit second additionneur; et
un convertisseur de balayage (8) servant à convertir les signaux de sortie dudit premier additionneur et le signal de sortie dudit second additionneur en un format destiné à être affiché sur un dispositif d'affichage (19).
8. Dispositif de traitement de signaux pour un élément de formation d'images à l'état solide selon la revendication 7, caractérisé en ce qu'une tension de référence pour le premier intégrateur (11) et une tension de référence pour le second intégrateur (21) sont identiques.
9. Dispositif de traitement de signaux pour un élément de formation d'images à l'état solide selon la revendication 7, caractérisé en ce que des convertisseurs analogique/numérique (6,7) sont prévus entre ledit premier additionneur (9) et ledit convertisseur de balayage (8) et entre ledit second additionneur (10) et ledit convertisseur de balayage (8).
10. Dispositif de traitement de signaux pour un élément de formation d'images à l'état solide selon la revendication 7, caractérisé en ce que des convertisseurs analogique/numérique sont prévus entre ledit premier amplificateur (11) et ledit premier additionneur (9) et entre ledit second amplificateur (21) et ledit second additionneur (10).
11. Dispositif de traitement de signaux pour un élément de formation d'images à l'état solide selon la revendication 7, caractérisé en ce que
ledit signal de commande est un signal servant à commander ledit multiplexeur (5) à une cadence correspondant à une partie de liaison présente entre ledit premier élément d'image à l'état solide (1) et ledit second élément d'image à l'état solide (2);
ledit multiplexeur (5) sélectionne et délivre le signal de sortie dudit premier amplificateur (11) à une cadence correspondant à ladite partie de liaison et, autrement, délivre le niveau prédéterminé.
12. Dispositif de traitement de signaux pour un élément de formation d'images à l'état solide selon la revendication 7, caractérisé en ce que ledit convertisseur de balayage (8) délivre les signaux de sortie desdits premier et second amplificateurs (11,21) après réarrangement de-ces signaux selon un ordre formel pour leur affichage sur un dispositif d'affichage (19).
13. Dispositif de traitement de signaux pour un élément bidimensionnel de formation d'images à l'état solide (31), qui est constitué par le couplage mutuel de premier st secDnd élEments de formation d'image a l'et solide (1,2) dans le mode d'intégration de trames dans la direction de balayage verticale, caractérisé en ce qu'il comporte
un premier amplificateur (3) raccordé à une borne de sortie dudit premier élément de formation d'images à l'état solide;
un multiplexeur (5) servant à sélectionner la délivrance soit d'un signal de sortie dudit premier amplificateur, soit d'un niveau prédéterminé en réponse à un signal de commande délivré à un cadencement prédéterminé;;
un second amplificateur (4) raccordé à une borne de sortie dudit second élément de formation d'images à l'état solide pour combiner un signal de sortie dudit second élément de formation d'images à l'état solide (2) et un signal de sortie dudit multiplexeur (5);
un premier additionneur (9) raccordé à une borne de sortie dudit premier amplificateur;
un second additionneur (10) raccordé à une borne de sortie dudit second amplificateur;
un intégrateur (11) possédant une constante de temps prédéterminée pour intégrer le signal de sortie du premier additionneur et le signal de sortie dudit second additionneur pour les renvoyer auxdits premier et second additionneurs; et
un convertisseur de balayage (8) servant à convertir le signal de sortie dudit premier additionneur et le signal de sortie dudit second additionneur en un format destiné à être affiché sur un dispositif d'affichage (19).
14. Dispositif de traitement de signaux pour un élément de formation d'images à l'état solide selon la revendication 13, caractérisé en ce qu'un convertisseur analogique/numérique (6,7) est disposé entre ledit premier additionneur (9) et ledit convertisseur de balayage (8) et entre ledit second additionneur (10) et ledit convertisseur de balayage (8).
15. Dispositif de traitement de signaux pour un élément de formation d'images à l'état solide selon la revendication 13, caractérisé en ce qu'un convertisseur analogique/numérique est disposé entre ledit premier amplificateur et ledit premier actionneur et entre ledit second amplificateur et ledit second additionneur.
16. Dispositif de traitement de signaux pour un élément de formation d'images à l'état solide selon la revendication 3, caractérisé en ce que ledit signal de commande est un signal servant à commander ledit multiplexeur (5) avec un cadencement correspondant à une partie de liaison entre ledit premier élément de formation d'images à l'état solide (1) et ledit second élément de formation d'images à l'état solide (2), et
ledit multiplexeur (5) sélectionne et délivre le signal de sortie dudit premier amplificateur (11) à un cadencement correspondant à la partie de liaison et, autrement, délivre le niveau prédéterminé.
17. Dispositif de traitement de signaux pour un élément de formation d'images à l'état solide selon la revendication 13, caractérisé en ce que ledit convertisseur (8) délivre les signaux de sortie desdits premier et second amplificateurs (3,4) après leur réarrangement dans un ordre formel, pour leur affichage sur un dispositif d'affichage (19).
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25960492 | 1992-09-29 | ||
| JP5216128A JP2953265B2 (ja) | 1992-09-29 | 1993-08-31 | 固体撮像素子用信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2696610A1 true FR2696610A1 (fr) | 1994-04-08 |
| FR2696610B1 FR2696610B1 (fr) | 1995-04-28 |
Family
ID=26521248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9311619A Expired - Fee Related FR2696610B1 (fr) | 1992-09-29 | 1993-09-29 | Dispositif de traitement de signaux pour un élément de formation d'images à l'état solide. |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5483281A (fr) |
| JP (1) | JP2953265B2 (fr) |
| FR (1) | FR2696610B1 (fr) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4459099B2 (ja) | 2005-03-18 | 2010-04-28 | キヤノン株式会社 | 固体撮像装置及びカメラ |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2151878A (en) * | 1983-12-19 | 1985-07-24 | Rca Corp | Charged coupled device imagers with partitioned registers |
| US4580170A (en) * | 1984-12-21 | 1986-04-01 | Rca Corporation | Suppression of frame-rate flicker in CCD imagers using field interlace |
| EP0243157A2 (fr) * | 1986-04-23 | 1987-10-28 | Canon Kabushiki Kaisha | Appareil de prise de vue |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62281574A (ja) * | 1986-05-30 | 1987-12-07 | Hitachi Ltd | カラ−テレビジヨンカメラ |
| JP2512447B2 (ja) * | 1986-10-14 | 1996-07-03 | オリンパス光学工業株式会社 | 画像信号処理装置 |
| FR2606242B1 (fr) * | 1986-10-31 | 1989-02-24 | Thomson Csf | Circuit melangeur video, utilisable pour l'imagerie haute resolution avec des cameras a capteurs matriciels solides |
| JPS63294081A (ja) * | 1987-05-26 | 1988-11-30 | Matsushita Electric Ind Co Ltd | 撮像装置 |
| JPH0287784A (ja) * | 1988-09-26 | 1990-03-28 | Canon Inc | 原稿読取装置 |
| JP2804782B2 (ja) * | 1989-04-21 | 1998-09-30 | オリンパス光学工業株式会社 | 撮像装置 |
| JPH03129978A (ja) * | 1989-10-16 | 1991-06-03 | Sony Corp | 固体撮像装置 |
-
1993
- 1993-08-31 JP JP5216128A patent/JP2953265B2/ja not_active Expired - Lifetime
- 1993-09-23 US US08/125,588 patent/US5483281A/en not_active Expired - Lifetime
- 1993-09-29 FR FR9311619A patent/FR2696610B1/fr not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2151878A (en) * | 1983-12-19 | 1985-07-24 | Rca Corp | Charged coupled device imagers with partitioned registers |
| US4580170A (en) * | 1984-12-21 | 1986-04-01 | Rca Corporation | Suppression of frame-rate flicker in CCD imagers using field interlace |
| EP0243157A2 (fr) * | 1986-04-23 | 1987-10-28 | Canon Kabushiki Kaisha | Appareil de prise de vue |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2953265B2 (ja) | 1999-09-27 |
| US5483281A (en) | 1996-01-09 |
| FR2696610B1 (fr) | 1995-04-28 |
| JPH06169434A (ja) | 1994-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0265302B1 (fr) | Système de prise de vues en vidéographie rapide utilisant un capteur optique matriciel à transfert de charges | |
| US4065788A (en) | Realtime image processor | |
| US5255081A (en) | Color television camera apparatus and method for producing an analog video signal for use with a plurality of video standard system | |
| FR2628280A1 (fr) | Appareil de traitement adaptif pour l'etalement d'un signal video | |
| FR2541842A1 (fr) | Reglage de l'image pour camera de television a circuits integres | |
| FR2546643A1 (fr) | Dispositif de traitement de signaux, notamment des signaux de chrominance d'un televiseur couleur | |
| EP0575220A1 (fr) | Caméra d'observation multistandard et système de surveillance utilisant une telle caméra | |
| JP2003032695A (ja) | 画像信号処理装置 | |
| JPS6086980A (ja) | 固体撮像装置 | |
| FR2622379A1 (fr) | Dispositif de traitement de signaux pour camera numerique a imageur a semi-conducteur | |
| EP0412003B1 (fr) | Dispositif de transformation d'une information de mouvement en un signal de détection de mouvement à la fréquence trame et au nombre de lignes souhaitées pour un récepteur de télévision haute définition | |
| JP4294810B2 (ja) | 固体撮像装置および信号読出し方法 | |
| JP2710317B2 (ja) | カラー撮像装置 | |
| FR2475337A1 (fr) | Camera de television comportant un capteur d'image en technique etat solide | |
| FR2696610A1 (fr) | Dispositif de traitement de signaux pour un élément de formation d'images à l'état solide. | |
| JP5094656B2 (ja) | 撮像装置、その制御方法及びプログラム | |
| JP2003101815A (ja) | 信号処理装置及び信号処理方法 | |
| FR2638310A1 (fr) | Procede et dispositif de conversion du rythme temporel d'images de television a haute definition, et decodeur d'images de television comprenant un tel dispositif | |
| FR2606242A1 (fr) | Circuit melangeur video, utilisable pour l'imagerie haute resolution avec des cameras a capteurs matriciels solides | |
| JPS59204804A (ja) | カラ−フイルタ− | |
| JPH04142892A (ja) | 画像処理装置 | |
| US20040179748A1 (en) | System with a random number generator used to remove contouring in CMOS imager data having an extended dynamic range | |
| JPS6090484A (ja) | カラ−固体撮像装置 | |
| EP0391760A1 (fr) | Dispositif de conversion de fréquence trame pour un récepteur de télévision haute définition, et procédé de détection du mouvement dans une image de télévision codée | |
| FR2475387A1 (fr) | Appareil de radiodiagnostic comportant une chaine de television a amplificateur d'image |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20110531 |