FR2636775A1 - Procede pour realiser le contact minimal sur un dispositif semiconducteur - Google Patents

Procede pour realiser le contact minimal sur un dispositif semiconducteur Download PDF

Info

Publication number
FR2636775A1
FR2636775A1 FR8906556A FR8906556A FR2636775A1 FR 2636775 A1 FR2636775 A1 FR 2636775A1 FR 8906556 A FR8906556 A FR 8906556A FR 8906556 A FR8906556 A FR 8906556A FR 2636775 A1 FR2636775 A1 FR 2636775A1
Authority
FR
France
Prior art keywords
contact
dimension
semiconductor device
resolution
realizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR8906556A
Other languages
English (en)
Inventor
Han-Su Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of FR2636775A1 publication Critical patent/FR2636775A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G03F7/2014—Contact or film exposure of light sensitive plates such as lithographic plates or circuit boards, e.g. in a vacuum frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Electron Beam Exposure (AREA)

Abstract

Cette invention fournit un procédé pour réaliser le contact minimal du dispositif semiconducteur, dans lequel la résolution est améliorée lorsque le contact est réalisé en utilisant un type rectangulaire de masque D2, D3 pour le contact minimal, dans le processus de lithographie, une étape parmi les processus de fabrication du dispositif semiconducteur. Le procédé selon l'invention permet de minimiser la partie de contact et de réduire la dimension de microplaquette du dispositif semiconducteur à haute densité.

Description

-1- Procede -our réaliser le contact minirmal
sur un dispositif semiconducteur.
Cette invention concerne un processus de lithographie,
une etape parmi les processus de fabrication de semi-
ccnducteurs. en particulier un procédé pour réaliser un contact minimal sur un dispositif semiconducteur en utilisant "l'effet de proximité" d'une manière qui permette de réaliser un contact plus petit que la valeur
lir.mite du contact classique connue jusqu'à présent.
Lors de la réalisation d'un contact sur la couche supérieure, la configuration de masque utilisée de facon générale est carrée et le contact est de type circulaire s'il est petit. Jusqu'à présent, la dimension du contact est déterminée par la possibilité du processus de photolithographie lorsqu'on utilise une résine photosensible de sorte que la dimension minimale du contact est limitée. En d'autres termes, si D1 est une dimension de la configuration de masque qui permet de réaliser le contact minimal en fonction de la limite de résolution de la résine photosensible, comme représenté aux Fig. 1(A) & (C), la configuration de masque de contact d'une dimension D2 inférieure à la limite de résolution de la résine photosensible 1 ne peut réaliser le contact souhaité. C'està-dire que le contact n'est pas créé avec le substrat, la couche conductrice ou la
couche isolante 2.
La présente invention est basée sur cette constatation et a pour but de fournir un procédé pour réaliser un contact de dimension inférieure à la dimension limite
classique du contact minimal du dispositif semi-
conducteur. Selon la présente invention, on fournit un procédé pour réaliser le contact minimal du dispositif semiconducteur, dans lequel la résolution est améliorée lorsque le contact est formé en utilisant un type de raecue rectangulaire en vue du contact minimal, dans le Drzssius de lithographie, une Étape parmi les processus
de fabrication du dispositif semiconducteur.
On va maintenant décrire l'invention à l'aide des dessins annexés dans lesquels: la Fig. 1(A) est une vue en plan du contact présentant a dimension limite Dl du processus de lithographie classique, la Fig. I(B) est une vue en coupe le long de la ligne 01 ii-II de la Fig. I(A), la Fig. I(C) est une vue en coupe le long de la ligne I-I de la Fig. l(A), la Fig. 2(A) est une vue en plan du contact présentant une dirrension D2 inférieure à la dimension limite Dl du Drocessus de lithographie, la Fig. 2(B) est une vue en coupe le long de la ligne II-II de la Fig. 2(A), la Fig. 2(C) est une vue en coupe le long de la ligne I-I de la Fig. 2(A>, la Fig. 3(A) est une vue en plan du contact selon le mode de réalisation de la présente invention, la Fig. 3(B) est une vue en coupe le long de la ligne II-II de la Fig. 3(A), la Fig. 3(C) est une vue en coupe le long de la ligne I-I de la Fig. 3(A), la Fig. 4(A) est une vue en plan du contact selon un autre mode de réalisation de la présente invention, la Fig. 4(B) est une vue en coupe le long de la ligne II-II de la Fig. 4(A), la Fig. 4(C) est une vue en coupe le long de la ligne
I-I de la Fig. 4(A).
Après avoir déposé la résine photosensible sur le substrat 2, (c'est-àdire sur la couche supérieure, conductrice ou isolante, de la microplaquette) comme représenté à la Fig. 3, la configuration de masque du contact est réalisée sous la forme d'un rectangle dont ï:-e dimension D3 est supérieure à la dimernsi:n limite :,ale e résolution D1 et l'autre dimension D2 est nr.t &ieure à D1. En développant la résine chotosensicle sur la configuration de contact, la dimension D3 aide au déve1ooDement de la dimension D2 inférieure à D1, c'est à dire aue l'on observe "l'effet de proximité", qui permet de réaliser de la dimension D2 inférieure à la dimension limite minimale D1 de résolution. De plus, la izngueur de la dimension plus faible D2 du contact peut varier selon la longueur de la dimension D3, de sorte que la longueur du contact peut varier en ajustant
ladite longueur D3.
La Fig. 4 représente par ailleurs un procédé pour réaliser un contact plus petit que dans le cas d'utilisation d'un masque rectangulaire. Celui- ci utilise le type de masque en croix, dans lequel une Aimension D5 est inférieure à la dimension limite minimale D1 de résolution et la dimension D4 est supérieure à D1, et la dimension D4 supérieure à D1 influence la résolution de ladite dimension D5, ce qui permet de réaliser un contact plus petit que le contact classique. En particulier, dans ce cas, l'utilisation d'une résine photosensible à rapport de gravure plus
élevé par rapport au substrat 2 est plus efficace.
Comme mentionné ci-dessus, la présente invention a pour unique effet de permettre la réduction de dimension de microplaquette du dispositif semiconducteur à haute
densité en réduisant la partie de contact.
L'invention n'est en aucun cas limitée au mode de réalisation décrit cidessus. Diverses variantes du mode de réalisation décrit ainsi que d'autres modes de réalisation de l'invention apparaîtront aux spécialistes
en se référant à la description de l'invention. Les
revendications annexées doivent donc couvrir tout
variante ou mode de réalisation qui peuvent se trouver a
l'intérieur du véritable domaine de l'invention.
-4 -.evendications !. Procede Bour réaliser le contact minimal du dispositif semiconducteur, dans lequel la résolution est améliorée lorsque le contact est réalisé en utilisant un type rectangulaire de masque (D2, D3) pour le contact minimal, dans le processus de lithographie du processus
de fabri-cation du dispositif semiconducteur.
2. Frocèdé selon la revendication 1, dans lequel la cni {icur-ation masque du contact est réalisée avec un
type en croix (D4, D5).
3. Procédé selon la revendication 1, dans lequel la petite dimension (D2, D5) de la configuration de masque pour le contact minimal est inférieure à ladite dimension limite de résolution (D1) et la grande dimension (D3, D4) est supérieure à ladite dimension
limite de résolution (D1).
4. Procédé selon la revendication 1 dans lequel la dimension du contact est commandée en ajustant la grande dimension (D3, D4) de la configuration du masque du contact.
FR8906556A 1988-09-16 1989-05-19 Procede pour realiser le contact minimal sur un dispositif semiconducteur Pending FR2636775A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880012029A KR920004910B1 (ko) 1988-09-16 1988-09-16 반도체 장치의 최소 접속창 형성방법

Publications (1)

Publication Number Publication Date
FR2636775A1 true FR2636775A1 (fr) 1990-03-23

Family

ID=19277820

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8906556A Pending FR2636775A1 (fr) 1988-09-16 1989-05-19 Procede pour realiser le contact minimal sur un dispositif semiconducteur

Country Status (5)

Country Link
JP (1) JPH0291920A (fr)
KR (1) KR920004910B1 (fr)
DE (1) DE3916329A1 (fr)
FR (1) FR2636775A1 (fr)
GB (1) GB2222893A (fr)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62198861A (ja) * 1986-02-27 1987-09-02 Hoya Corp レテイクル
JPS62264052A (ja) * 1986-05-10 1987-11-17 Sony Corp 露光用マスク

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2755399A1 (de) * 1976-12-14 1978-06-22 Ernst Prof Dipl Phys Froeschle Elektronenstrahlbelichtungsverfahren mit kompensation des proximityeffekts
US4099062A (en) * 1976-12-27 1978-07-04 International Business Machines Corporation Electron beam lithography process
EP0043863B1 (fr) * 1980-07-10 1984-05-16 International Business Machines Corporation Procédé pour la compensation de l'effet de proximité dans les dispositifs de projection de rayonnement électronique
JPS58102939A (ja) * 1981-12-15 1983-06-18 Canon Inc マスクアライナ−用マスク及びマスクアライナ−
JPS5948924A (ja) * 1982-09-14 1984-03-21 Nec Corp 電子線露光用位置合せマ−ク
JPS60210839A (ja) * 1984-03-05 1985-10-23 Fujitsu Ltd レチクルおよびその検査方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62198861A (ja) * 1986-02-27 1987-09-02 Hoya Corp レテイクル
JPS62264052A (ja) * 1986-05-10 1987-11-17 Sony Corp 露光用マスク

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 12, no. 144 (P-697)(2991) 6 Mai 1988 & JP-A-62 264 052 ( SONY ) *
PATENT ABSTRACTS OF JAPAN vol. 12, no. 51 (P-667)(2898) 16 Février 1988 & JP-A-62 198 861 ( HOYA ) *

Also Published As

Publication number Publication date
KR920004910B1 (ko) 1992-06-22
DE3916329A1 (de) 1990-03-22
KR900005553A (ko) 1990-04-14
GB2222893A (en) 1990-03-21
GB8911307D0 (en) 1989-07-05
JPH0291920A (ja) 1990-03-30

Similar Documents

Publication Publication Date Title
EP0487380B1 (fr) Procédé de gravure de couches de circuit intégré à profondeur fixée
FR2891066A1 (fr) Systeme et procede de photolithographie dans la fabrication de semi conducteurs
EP0001030A1 (fr) Procédé de fabrication d'un masque selon une configuration donnée sur un support
FR2518816A1 (fr) Transistor a effet de champ metal-oxyde-semi-conducteur de puissance
FR2794897A1 (fr) Plaquette a semi-conducteur et dispositif a semi-conducteur fabrique a partir d'une telle plaquette
US5888678A (en) Mask and simplified method of forming a mask integrating attenuating phase shifting mask patterns and binary mask patterns on the same mask substrate
FR2636775A1 (fr) Procede pour realiser le contact minimal sur un dispositif semiconducteur
FR2699327A1 (fr) Procédé de production d'un transistor à effet de champ et masque de transfert d'un motif à y utiliser.
EP0690506B1 (fr) Procédé de réalisation d'un dispositif semiconducteur comprenant au moins deux transistors à effet de champ ayant des tensions de pincement différentes
EP0441450A1 (fr) Procédé de réalisation par autoalignement, d'un dispositif semiconducteur intégré, comprenant au moins la formation d'un premier contact d'électrode encapsulé et muni d'espaceurs et d'un second contact d'électrode autoaligné sur celui-ci
EP1439580A1 (fr) Réalisation de tranchées fines et rapprochées
ES2165515T3 (es) Estratificado para formar un electrodo ohmico y electrodo ohmico.
FR2694657A1 (fr) Dispositif à semiconducteurs et procédé de fabrication.
EP0115650B1 (fr) Dispositif MOS FET de puissance à structure plane multicellulaire
EP0642176B1 (fr) Diode de shockley bidirectionnelle
FR2815472A1 (fr) Diac planar
US11502041B2 (en) Method of forming a pattern
JPH07307333A (ja) パターン形成方法
FR2718287A1 (fr) Procédé de fabrication d'un transistor à effet de champ à grille isolée, en particulier de longueur de canal réduite, et transistor correspondant.
US20070009838A1 (en) Method of manufacturing a pattern structure and method of forming a trench using the same
FR2975824A1 (fr) Structures de schottky formees par recroissance pour dispositifs hemt gan
FR2481381A1 (fr) Structure d'accouplement pour enveloppes de servocommande
JPH07240535A (ja) 薄膜パターンの形成方法
WO1991006125A1 (fr) Capteur a semi-conducteurs
KR980006058A (ko) 반도체 소자의 제조방법