FR2517886A1 - Circuit limitateur-transducteur de signaux en alternatif codes en forme binaire, servant d'etage d'entree d'un circuit integre igfet - Google Patents
Circuit limitateur-transducteur de signaux en alternatif codes en forme binaire, servant d'etage d'entree d'un circuit integre igfet Download PDFInfo
- Publication number
- FR2517886A1 FR2517886A1 FR8219851A FR8219851A FR2517886A1 FR 2517886 A1 FR2517886 A1 FR 2517886A1 FR 8219851 A FR8219851 A FR 8219851A FR 8219851 A FR8219851 A FR 8219851A FR 2517886 A1 FR2517886 A1 FR 2517886A1
- Authority
- FR
- France
- Prior art keywords
- circuit
- input
- voltage
- integrated circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
LE CIRCUIT PRESENTE, EN PARALLELE SUR L'ENTREE, UN TRANSISTOR T3 DONT LA BORNE DE "GACHETTE" EST POLARISEE A UNE TENSION PREALABLEMENT FIXEE. LORSQUE LA DEMI-ONDE NEGATIVE DU SIGNAL D'ENTREE DESCEND AU-DESSOUS D'UN NIVEAU PREALABLEMENT FIXE, SUPERIEUR A LA TENSION POUR LAQUELLE LA JONCTION D'ENTREE DU CIRCUIT INTEGRE, PAR EXEMPLE LA DIODE DE PROTECTION USUELLE D, PASSERAIT EN CONDUCTION DIRECTE EN PROVOQUANT UNE INJECTION NUISIBLE DE CHARGES MINORITAIRES DANS LE SUBSTRAT, LE TRANSISTOR PASSE EN CONDUCTION, CE QUI REDUIT RADICALEMENT L'IMPEDANCE D'ENTREE DU CIRCUIT.
Description
La présente invention concerne les circuits intégrés à transistors à effet
de champ à gâchette isolée (IGFET) et, plus précisément, un circuit limitateur-transducteur de signaux en alternatif codés en forme binaire, servant d'étage d'entrée d'un circuit intégré de ce type. Un circuit intégré IGFET présente ordinairement, entre la borne d'entrée et le substrat de matière semiconductrice dans lequel il est formé, une jonction redresseuse qui est polarisée
en sens inverse pendant le fonctionnement normal du circuit.
Dans bien des cas, cette jonction est celle d'une diode qui fait partie d'un dispositif de protection, prévu spécialement pour
éviter la formation de tensions trop élevées sur la borne d'en-
trée Cette dernière est d'habitude raccordée à l'électrode de "gâchette" d'un transistor et elle présente par conséquent une inmpdance extrêmement élevée par rapport au substrat La diode est dimensionnée de manière à se mettre en conduction inverse avant que la tension sur la borne de "gâchette" du transistor
d'entrée n'atteigne la valeur de rupture du diélectrique de "gâ-
chette".
Lorsque l'étage d'entrée du circuit intégré est un transduc-
teur de signaux en alternatif qui peuvent prendre des grandeurs suffisantes pour mettre en conduction directe la jonction d'entrée,
il faut tenir compte du phénomène de l'émission de charges mino-
ritaires par cette jonction dans les intervalles de temps o celle-ci se trouve en conduction directe De telles charges, en diffusant à travers le substrat, peuvent atteindre des noeuds de circuit voisins qui sont momentanément "flottants", c'est-à-dire
qui présentent une impédance élevée par rapport aux bornes d'ali-
mentation du circuit, ce qui nuit finalement au fonctionnement
correct du circuit.
Un procédé connu pour éviter l'inconvénient évoqué ci-dessus consiste, selon ce qui est décrit par exemple dans le brevet des Etats-Unis n O 3 934 159, à utiliser une diode entre la borne d'entrée et le substrat Cette diode ueut être extérieure au circuit intégré, ou bien comprise dans celui-ci, mais isolée soigneusement des autres composants du circuit, et elle est choisie ou dimensionnée de manière à avoir, en conduction directe, une chute de tension inférieure à celle de la jonction d'entrée, ou bien une caractéristique courant-tension en conduction directe plus rapide que celle de la jonction d'entrée Toutefois, une diode extérieure ne semble pas résoudre le problème, ou bien elle n'est pas acceptable par le fait qu'elle va à l'encontre de la tendance actuelle vers une intégration de plus en plus poussée, et Une diode intérieure isolée n'est pas à conseiller, car elle nécessite des phases opératoires supplémentaires et, par suite,
un surcroît de coût.
le but de la présente invention est de réaliser, dans un
circuit intégré IGFET, un limitateur-transducteur qui ne nécessi-
te pas de composants extérieurs au circuit intégré, ni des phases
opératoires supplémentaires.
Ce but est atteint, d'après l'invention, avec un circuit limitateurtransducteur de signaux en alternatif codés en forme
binaire, servant d'étage d'entrée d'un circuit intégré à transis-
tors à effet de champ à "gchette" isolée comprenant deux bornes d'alimentation pour sa connexion a une source de tension, une borne d'entrée pour le couplage en alternatif avec un générateur de signaux ayant une impédance interne donnée, et une borne de
sortie, comprenant en outre des moyens de polarisation qui déter-
minent la tension de repos sur la borne d'entrée, ce circuit
présentant, entre la borne d'entrée et l'une des bornes d'alimen-
tation, une jonction redresseuse normalement polarisée en sens
inverse, caractérisé en ce qu'il comprend un transistor de limi-
tation, inséré avec son trajet "source,"-"drain" entre la borne d'entrée et l'autre borne d'alimentation et avec son électrode de "gâchette" raccordée à la borne de sortie d'un générateur de tension de polarisation, cette tension de polarisation étant choisie de telle manière que le transistor de limitation passe en conduction lorsque la tension sur la borne d'entrée, due au signal, varie dans le sens d'une réduction de la tension de polarisation inverse de la jonction redresseuse, est supérieure à la valeur minimale décelable par le circuit et est inférieure
à la valeur pour laquelle la jonction redresseuse passe en con-
duction directe, le transistor de limitation ayant en conduction
une résistance de-canal qui est très basse par rapport à l'impé-
dance interne du générateur de signaux.
L'invention pourra être bien comprise à l'aide de la des-
cription qui suit de l'une de ses formes de réalisation, donnée à titre d'exemple et, par conséquent, sans caractère limitatif,
en référence aux dessins ci-annexés.
La fig 1 est le schéma de c-ircuit d'un amplificateur-
inverseur, de type connu, qui constitue l'étage d'entrée d'un
circuit intégré IGFET.
La fig 2 est le schéma de circuit d'un étage d'entrée sem-
blable à celui de la fig 1, avec un limitateur fonctionnant
suivant le principe de l'invention.
La fig 3 est le schéma de circuit d'un amplificateur avec li Thitateur d'entrée, suivant une forme de réalisation pratique
de l'invention.
Conmme on le voit sur les dessins, le circuit de la fig 1 est Un amplificateur à polarisation automatique qui fait partie d'un circuit intégré IGFET, non autrement représenté, délimité par une ligne de tirets sur le dessin La borne d'entrée N du
circuit intégré est raccordée, par l'intermédiaire d'un conden-
sateur Ci, à un générateur de signaux à impulsions dont la gran-
deur peut varier dans de larges limites en fonction des conditions
d'utilisation Ce générateur est représenté par son schéma équiva-
lent, comprenant une source G et une impédance Z montée en série entre le condensateur Cl et la masse Ce pourrait être par exemple le groupe constitué par le transducteur opto-électronique et par un préamplificateur d'entrée d'un appareil de commande à distance à rayons infra-rouges d'un téléviseur, qui utilise, pour la transmission des informations, des signaux à impulsions codés en forme binaire De tels signaux ont une grandeur qui varie en fonction de la distance entre émetteur et récepteur Dans un tel cas, l'amplificateur de la fig 1 constitue l'étage d'entrée d'un
circuit qui amplifie, décode et élabore les signaux à la récep-
tion et qui délivre des instructions correspondantes aux organes
de commande du téléviseur.
Plus précisément, le circuit comprend deux transistors 21 et T 2 du type à enrichissement à canal n, montés de manière à former un inverseur, c'est-à-dire que l'électrade de "source" de Tl, qui est l'élément actif de l'amplificateur, est raccordé au pôle d'alimentation négatif, représenté par le symbole de masse, que les électrodes de "gâchette" et de "drain" de T 2, qui joue le rôle de charge, sont raccordées ensemble au pôle positif, indiqué par +VDD, de la source d'alimentation et que les électrodes de "drain" de T 1 et de "source" de 22 sont raccordées ensemble en
un noeud de circuit S qui constitue la borne de sortie de l'ampli-
ficateur On notera que le transistor T 2 pourrait être également du type à appauvrissement Mais dans un tel cas, l'électrode de "gâchette" devrait être raccordée à la borne S, plutôt qu'à la borne d'alimentation +VDD Deux résistances en série, Rl et R 2, sont insérées entre la borne N et le noyeu S et leur point de jonction I-I est raccordé directement à l'électrode de "gâchette" de T 1 Entre la borne N et la masse est montée une diode D qui, en combinaison avec la résistance Rl, constitue le dispositif de
protection d'entrée du circuit intégré Cette diode est normale-
ment polarisée en sens inverse et, par suite, n'influe pas sur le fonctionnement du circuit Entre la borne d'entrée N et la masse est également représenté un condensateur 02 qui figure la
capacité associée à l'*entrée du circuit intégré.
De façon connue des spécialistes dlu projetage des circuits
intégrés IGFET, les composants du circuit peuvent être dimension-
nés de telle manière que l'amplificateur se polarise au point de gain maximal, c'est-à-dire comme on peut le voir d'après la disposition du circuit de telle manière que la tension de repos VR sur la borne d'entrée N soit sensiblement égale à celle qui est présente sur la borne de sortie S Les résistances Rl et R 2 sont choisies de telle manière que leur résistance totale soit suffisamment grande pour garantir un découplage satisfaisant entre sortie et entrée de l'amplificateur, sans nuire toutefois à la vitesse de retour à la tension de repos, vitesse qui, en l'absence de signal, est déterminée par le temps de décharge de la capacité d'entrée C 2 à travers les résistance en série Rl et R 2. Lors du fonctionnement du circuit de la fig 1, quand la
demi-onde négative du signal sur la borne d'entrée N a une gran-
deur supérieure à la somme de la tension de repos VR et de la tension de seuil VD pour la conduction en direct de la diode D, il se produit une injection d'électrons dans le substrat du
circuit intégré, avec les inconvénients mentionnés précédemment.
Dans le circuit de la fig 2, dont les symboles de référence semblables à ceux de la fig 1 désignent les mêmes éléments, il est prévu, suivant l'invention, un transistor T 3 du même type que Tl, dont les électrodes de "source" et de "drain" sont raccordées
respectivement à la borne d'entrée N et à la source d'alimenta-
tion +VDD; et dont l'électrode de "gâchette" est raccordée à un générateur de tension de polarisation Vp, non représenté sur le
dessin.
La tension Vp est choisie de telle manière que le transistor T 3 passe en conduction lorsque la demi-onde négative du signal d'entrée descend audessous d'un niveau préalablement fixé qui est supérieur au niveau pour lequel la diode D passe en conduction directe En d'autres termes, si l'on désigne par VT la tension de seuil du transistor T 3, la tension Vp doit satisfaire l'inégalité À
V -V V 1,I
La tension de polarisation V doit aussi satisfaire à une conditio P imposée par la sensibilité d'entrée de l'amplificateur Si l'on désigne par VS la grandeur minimale du signal décelable en toute sécurité par l'amplificateur, cette condition est exarimée par 1 ' inégalité | vp VTI<IVR vs En outre, le transistor T 3 est dimensionné de manière à avroir une résistance de canal en conduction très basse, ce qui Fait que l'impédance d'entrée du circuit est réduite radicalement
dès que T 3 entre en conduction En conséquence, pendant l'inter-
valle dans lequel la demi-onde négative tend à descendre au-
dessous du niveau préalablement fixé, la tension sur la borne d'entrée reste pratiquement à la valeur correspondant au début de la conduction de T 3 et la diode de protection D ne peut pas tasser en conduction Naturellement, l'action du transistor T 3 provoque une coupure de la demionde négative du signal, mais cela ne constitue pas un inconvénient, par le fait qu'il n'est pas indispensable que le signal d'entrée soit transmis intégralement dans sa forme: il suffit que l'information binaire qui y est
contenue reste non modifiée.
Dans une application pratique de l'invention, la tension de polarisation Vp est choisie égale à la tension de repos VR, par exemple dans le mode représenté sur la fig 3 Le circuit est formé d'une partie amplificatrice qui comprend deux transistors T 4 et T 5 montés comme les transistors T 1 et T 2 des fig 1 et 2,
mais sans aucune connexion entre les bornes de sortie S et d'en-
trée N, et d'une partie de polarisation qli comprend deux tran-
sistors T 6 et T 7 qui sont tout à fait semblables structurellement et, par suite, fonctionnellement à T 4 et 25 respectivement et qui sont montés comme 121 et T 2 des fig 1 et 2, sauf en ce qui concerne la gâchette de T 6 qui est raccordée au point de jonction P entre la borne de drain de T 6 et la borne de source de T 7 Le point P
est également raccordé à la g Tâhette du transistor T 3.
3 N l'absence de signal d'entrée, les points N, P et S sont équipotentiels et, plus précisément, se trouvent à une tension de repos V que l'on détermine en agissant sur les caractéristiques R structurelles des transistors T 6 et T 7 En particulier, on voit que la tension VR est présente sur la borne de sortie S parce que les transistors T 4 et T 5 sont respectivement semblables à T 6 et T 7, sont raccordés de la même manière aux bornes d'alimentation
et ont leurs bornes de gâchette aux mêmes tensions respectivement.
Le fonctionnement du circuit de la fig 3 est exactement semblable à celui qui a été décrit à propos de la fig 2, à condition que l'on suppose Vp = VR Eu égard au fait qu'il a été représenté et décrit une seule forme d'exécution de la présente invention, il va de soi que diverses variantes peuvent être imaginées, sans Liue l'on s'écarte
l O du cadre de l'invention Par exemple, un circuit tout à fait sem-
blable à celui qui a été décrit pourrait àtre réalisé avec des transistors du type à canal p, à la place de transistors du type
à canal n.
R-VBNDI CATI ONS
1 Circuit limitateur-transducteur de signaux en alternatif codés en forme binaire, servant d'étage d'entrée d'un circuit
intégré à transistors à effet de champ à "gâchette"' isolée, com-
prenant deux bornes d'alimentation pour sa connexion à une source de tension, une borne d'entrée pour le couplage en alternatif avec un générateur de signaux ayant une impédance interne donnée,
et une borne de sortie, comprenant en outre des moyens de polari-
sation qui déterminent la tension de repos (VR) sur la borne d'entrée, ce circuit présentant, -entre la borne d'entrée et
l'une des bornes d'alimentation, une jonction redresseuse norma-
lement polarisée en sens inverse, caractérisé en ce qu'il comprend
un transistor de limitation (T 3), inséré avec son trajet "source"-
"drain" entre la borne d'entrée et l'autre borne d'alimentation et avec son électrode de "gâchette" raccordée à la borne de sortie d'un générateur de tension de polarisation (VP), cette tension de polarisation étant choisie de telle manière que le transistor de limitation (T 3) passe en conduction lorsque la tension sur la borne d'entrée, due au signal, varie dans le sens d'une réduction de la tension de polarisation inverse de la jonction redresseuse, est supérieure à la valeur minimale décelable par le circuit et est inférieure à la valeur pour laquelle la jonction redresseuse passe en conduction directe, le transistor de limitation (T 3) ayant une résistance de canal en conduction qui est très basse
par rapport à l'impédance interne du générateur de signaux.
2 Circuit limitateur-transducteur selon la revendication 1, caractérisé en ce que la tension de polarisation (Vp) est égale
à la tension de repos (VR).
Circuit limitateur-transducteur selon la revendication 2, comprenant un premier transistor (T 4) dont les électrodes de
"source" et de "drain" sont raccordées directement, respective-
ment à l'une des bornes d'alimentation et à la borne de sortie
(S) et dont l'électrode de "gâchette" est raccordée opérative-
ment à la borne d'entrée (N), et un second transistor (T 5) dont l'électrode de "source" est raccordée à la borne de sortie (S) et les électrodes de "drain" et de "gâchette" sont raccordées ensemble à l'autre borne d'alimentation (+VDD), caractérisé en ce que les moyens de polarisation comprennent un troisième (T 6) et un quatrième (T 7) transistors, semblables respectivement au premier (T 4) et au second (T 5) transistors et raccordés entre eux et à la source d'alimentation de la même manière que ces premier (T 4) et second (T 5) transistors, l'électrode de "gâchette" du troisième transistor (T 6) étant raccordée au point de jonction (P) entre l'électrode de "drain" du même troisième transistor (T 6) et l'électrode de "source" du quatrième transistor (T 7), ce point
de jonction (P) étant raccordé à la borne d'entrée (N) par l'in-
termédiaire d'un élément résistant (Rl, R 2), et en ce que le générateur de tension de polarisation coïncide avec les moyens de polarisation, sa borne de sortie étant le point de jonction (P) entre les électrodes de "drain" et de "source" du troisième
(T 6) et du quatrième (T 7) transistors.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT8125446A IT1211141B (it) | 1981-12-04 | 1981-12-04 | Circuito limitatore-trasduttore disegnali in alternata codificati in forma binaria, come stadio d'ingresso di un circuito integrato a igfet. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2517886A1 true FR2517886A1 (fr) | 1983-06-10 |
| FR2517886B1 FR2517886B1 (fr) | 1987-01-16 |
Family
ID=11216727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8219851A Expired FR2517886B1 (fr) | 1981-12-04 | 1982-11-26 | Circuit limitateur-transducteur de signaux en alternatif codes en forme binaire, servant d'etage d'entree d'un circuit integre igfet |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4580063A (fr) |
| JP (1) | JPS58125914A (fr) |
| DE (1) | DE3244630A1 (fr) |
| FR (1) | FR2517886B1 (fr) |
| GB (1) | GB2114839B (fr) |
| IT (1) | IT1211141B (fr) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3382726D1 (de) * | 1982-06-30 | 1994-01-27 | Fujitsu Ltd | Integrierte Halbleiterschaltungsanordnung. |
| JPS60176121A (ja) * | 1984-02-22 | 1985-09-10 | Toshiba Corp | 電圧降下回路 |
| SE453784B (sv) * | 1986-07-04 | 1988-02-29 | Ericsson Telefon Ab L M | Krets |
| US5016982A (en) * | 1986-07-22 | 1991-05-21 | Raychem Corporation | Liquid crystal display having a capacitor for overvoltage protection |
| US4679112A (en) * | 1986-07-31 | 1987-07-07 | General Motors Corporation | Transistor protection circuit for automotive motor control applications |
| US4744369A (en) * | 1986-10-06 | 1988-05-17 | Cherne Medical, Inc. | Medical current limiting circuit |
| US4716302A (en) * | 1986-12-22 | 1987-12-29 | Motorola, Inc. | Identity circuit for an integrated circuit using a fuse and transistor enabled by a power-on reset signal |
| US4987465A (en) * | 1987-01-29 | 1991-01-22 | Advanced Micro Devices, Inc. | Electro-static discharge protection device for CMOS integrated circuit inputs |
| GB2205701A (en) * | 1987-05-28 | 1988-12-14 | Emco Display Technology Ltd | Diode clamp |
| JPH0695545B2 (ja) * | 1988-01-07 | 1994-11-24 | 株式会社東芝 | 半導体集積回路 |
| US4890143A (en) * | 1988-07-28 | 1989-12-26 | General Electric Company | Protective clamp for MOS gated devices |
| EP0354435B1 (fr) * | 1988-08-12 | 1995-12-20 | Hitachi, Ltd. | Circuit d'attaque pour transistor à grille isolée; et son utilisation dans un circuit de commutation, dans un dispositif de commutation de courant, et dans un système à moteur à induction |
| US4906904A (en) * | 1989-06-27 | 1990-03-06 | Digital Equipment Corporation | Cathode ray tube deflection circuit with solid state switch |
| US5032742A (en) * | 1989-07-28 | 1991-07-16 | Dallas Semiconductor Corporation | ESD circuit for input which exceeds power supplies in normal operation |
| GB9115699D0 (en) * | 1991-07-19 | 1991-09-04 | Philips Electronic Associated | An overvoltage protected semiconductor switch |
| JP2657019B2 (ja) * | 1992-03-13 | 1997-09-24 | 三菱電機株式会社 | Ｍｏｓトランジスタ出力回路 |
| US6100747A (en) * | 1994-05-30 | 2000-08-08 | Stmicroelectronics, S.R.L. | Device for selecting design options in an integrated circuit |
| US5745323A (en) * | 1995-06-30 | 1998-04-28 | Analog Devices, Inc. | Electrostatic discharge protection circuit for protecting CMOS transistors on integrated circuit processes |
| US5751525A (en) * | 1996-01-05 | 1998-05-12 | Analog Devices, Inc. | EOS/ESD Protection circuit for an integrated circuit with operating/test voltages exceeding power supply rail voltages |
| US5761019A (en) * | 1996-01-11 | 1998-06-02 | L.Vad Technology, Inc. | Medical current limiter |
| US5723916A (en) * | 1996-05-17 | 1998-03-03 | Delco Electronics Corporation | Electrical load driving device including load current limiting circuitry |
| US5917689A (en) * | 1996-09-12 | 1999-06-29 | Analog Devices, Inc. | General purpose EOS/ESD protection circuit for bipolar-CMOS and CMOS integrated circuits |
| US5838146A (en) * | 1996-11-12 | 1998-11-17 | Analog Devices, Inc. | Method and apparatus for providing ESD/EOS protection for IC power supply pins |
| EP0856893B1 (fr) | 1996-12-31 | 2002-05-02 | STMicroelectronics, Inc. | Structure et dispositif pour la sélection d'options de conception dans un circuit intégré |
| US5815354A (en) * | 1997-03-21 | 1998-09-29 | International Business Machines Corporation | Receiver input voltage protection circuit |
| US6094087A (en) * | 1997-07-30 | 2000-07-25 | Lucent Technologies Inc. | Gate drive circuit for isolated gate devices and method of operation thereof |
| JP6680102B2 (ja) * | 2016-06-16 | 2020-04-15 | 富士電機株式会社 | 半導体集積回路装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2026143A1 (de) * | 1969-05-30 | 1970-12-03 | Sescosem-Societe Europeenne De Semiconducteurs Et De Microelectroniques, Paris | Rauschunempfindliche logische Anordnung |
| US3832576A (en) * | 1970-08-21 | 1974-08-27 | Texas Instruments Inc | Encoder circuit to reduce pin count for data entry into insulated gate field effect transistor integrated circuits |
| US3934159A (en) * | 1967-11-13 | 1976-01-20 | Hitachi, Ltd. | Semiconductor circuit devices using insulated gate-type field effect elements having protective diodes |
| US4011467A (en) * | 1975-03-26 | 1977-03-08 | Hitachi, Ltd. | Gate input circuit for insulated gate field effect transistors |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3712995A (en) * | 1972-03-27 | 1973-01-23 | Rca Corp | Input transient protection for complementary insulated gate field effect transistor integrated circuit device |
| US4160923A (en) * | 1975-02-05 | 1979-07-10 | Sharp Kabushiki Kaisha | Touch sensitive electronic switching circuit for electronic wristwatches |
| JPS52131422A (en) * | 1976-04-28 | 1977-11-04 | Hitachi Ltd | Input circuit |
| JPS54116887A (en) * | 1978-03-02 | 1979-09-11 | Nec Corp | Mos type semiconductor device |
| JPS54136278A (en) * | 1978-04-14 | 1979-10-23 | Nec Corp | Semiconductor device |
| JPS5563871A (en) * | 1978-11-06 | 1980-05-14 | Nec Corp | Protector for field-effect transistor with insulated gate |
| JPS6048106B2 (ja) * | 1979-12-24 | 1985-10-25 | 富士通株式会社 | 半導体集積回路 |
| JPS57109375A (en) * | 1980-12-26 | 1982-07-07 | Fujitsu Ltd | Mis type transistor protection circuit |
| JPS57211272A (en) * | 1981-06-23 | 1982-12-25 | Toshiba Corp | Semiconductor device |
| US4408245A (en) * | 1981-12-28 | 1983-10-04 | Rca Corporation | Protection and anti-floating network for insulated-gate field-effect circuitry |
-
1981
- 1981-12-04 IT IT8125446A patent/IT1211141B/it active
-
1982
- 1982-11-26 FR FR8219851A patent/FR2517886B1/fr not_active Expired
- 1982-11-30 GB GB08234029A patent/GB2114839B/en not_active Expired
- 1982-12-01 US US06/445,858 patent/US4580063A/en not_active Expired - Lifetime
- 1982-12-02 DE DE19823244630 patent/DE3244630A1/de active Granted
- 1982-12-03 JP JP57211519A patent/JPS58125914A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3934159A (en) * | 1967-11-13 | 1976-01-20 | Hitachi, Ltd. | Semiconductor circuit devices using insulated gate-type field effect elements having protective diodes |
| DE2026143A1 (de) * | 1969-05-30 | 1970-12-03 | Sescosem-Societe Europeenne De Semiconducteurs Et De Microelectroniques, Paris | Rauschunempfindliche logische Anordnung |
| US3832576A (en) * | 1970-08-21 | 1974-08-27 | Texas Instruments Inc | Encoder circuit to reduce pin count for data entry into insulated gate field effect transistor integrated circuits |
| US4011467A (en) * | 1975-03-26 | 1977-03-08 | Hitachi, Ltd. | Gate input circuit for insulated gate field effect transistors |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2517886B1 (fr) | 1987-01-16 |
| GB2114839B (en) | 1985-08-14 |
| IT8125446A0 (it) | 1981-12-04 |
| DE3244630A1 (de) | 1983-07-14 |
| IT1211141B (it) | 1989-09-29 |
| GB2114839A (en) | 1983-08-24 |
| US4580063A (en) | 1986-04-01 |
| JPS58125914A (ja) | 1983-07-27 |
| DE3244630C2 (fr) | 1990-01-25 |
| JPH038127B2 (fr) | 1991-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2517886A1 (fr) | Circuit limitateur-transducteur de signaux en alternatif codes en forme binaire, servant d'etage d'entree d'un circuit integre igfet | |
| FR2567340A1 (fr) | Relais a semi-conducteur protege contre les surcharges de courant | |
| EP2369622A1 (fr) | Procédé et dispositif de contremesure contre une attaque par injection d'erreur dans un microcircuit électronique | |
| FR2493636A1 (fr) | Circuit comparateur mos | |
| FR2524714A1 (fr) | Transistor a couche mince | |
| EP0543742A1 (fr) | Diode de protection monolithique basse tension à faible capacité | |
| EP0583203B1 (fr) | Circuit de tirage vers un état déterminé d'une entrée de circuit intégré | |
| FR2756682A1 (fr) | Cellule photoelectrique a amplification stabilisee | |
| FR2651881A1 (fr) | Circuit de detection de seuil de temperature. | |
| FR2623018A1 (fr) | Circuit integre protege contre les decharges electrostatiques avec seuil de protection variable | |
| FR2694119A1 (fr) | Circuit de lecture pour mémoire, avec recharge et équilibrage avant lecture. | |
| EP0700141B1 (fr) | Détecteur de température sur circuit intégré | |
| FR2484740A1 (fr) | Circuit de protection pour un transistor de commutation et son procede de realisation | |
| FR2759456A1 (fr) | Procede, circuit et systeme d'ajustement automatique d'un circuit de mesure de temperature | |
| EP0568440B1 (fr) | Circuit de détection de seuils de tension | |
| FR3072481B1 (fr) | Dispositif de generation d'un signal aleatoire | |
| EP0022015B1 (fr) | Dispositif amplificateur et procédé d'amplification pour audio-fréquences | |
| EP0506531B1 (fr) | Circuit de détection d'un seuil haut d'une tension d'alimentation | |
| FR2508745A1 (fr) | Circuit redresseur a pont de transistors a usage telephonique | |
| EP0716508A1 (fr) | Circuit de commande pour interrupteur électronique et interrupteur en faisant application | |
| EP0404634A1 (fr) | Circuit d'interface entre deux circuits numériques de natures différentes | |
| EP0050583B1 (fr) | Convertisseur d'une tension alternative en un courant continu et circuit d'oscillateur comportant ce convertisseur | |
| FR2558660A1 (fr) | Dispositif de protection pour un etage final push-pull contre le court-circuit entre la borne de sortie de celui-ci et le pole positif de l'alimentation | |
| FR2653951A1 (fr) | Convertisseur de niveau. | |
| EP0457397B1 (fr) | circuit pour réguler le courant de ligne dans un poste téléphonique |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| CD | Change of name or company name | ||
| D6 | Patent endorsed licences of rights |