FR2487125A1 - Procede de formation de zones etroites dans des circuits integres, notamment pour la formation de grilles, l'isolement de composants, la formation de regions dopees et la fabrication de transistors - Google Patents

Procede de formation de zones etroites dans des circuits integres, notamment pour la formation de grilles, l'isolement de composants, la formation de regions dopees et la fabrication de transistors Download PDF

Info

Publication number
FR2487125A1
FR2487125A1 FR8114109A FR8114109A FR2487125A1 FR 2487125 A1 FR2487125 A1 FR 2487125A1 FR 8114109 A FR8114109 A FR 8114109A FR 8114109 A FR8114109 A FR 8114109A FR 2487125 A1 FR2487125 A1 FR 2487125A1
Authority
FR
France
Prior art keywords
layer
forming
silicon
region
silica
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8114109A
Other languages
English (en)
French (fr)
Other versions
FR2487125B1 (enExample
Inventor
Dale Thomas Trenary
Allen Harland Frederick
Robert Michael Whelton
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EMC Corp
Original Assignee
Data General Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Data General Corp filed Critical Data General Corp
Publication of FR2487125A1 publication Critical patent/FR2487125A1/fr
Application granted granted Critical
Publication of FR2487125B1 publication Critical patent/FR2487125B1/fr
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D64/0133—
    • H10P76/4085—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/947—Subphotolithographic processing

Landscapes

  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Weting (AREA)
FR8114109A 1980-07-21 1981-07-20 Procede de formation de zones etroites dans des circuits integres, notamment pour la formation de grilles, l'isolement de composants, la formation de regions dopees et la fabrication de transistors Granted FR2487125A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/170,833 US4318759A (en) 1980-07-21 1980-07-21 Retro-etch process for integrated circuits

Publications (2)

Publication Number Publication Date
FR2487125A1 true FR2487125A1 (fr) 1982-01-22
FR2487125B1 FR2487125B1 (enExample) 1984-04-20

Family

ID=22621451

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8114109A Granted FR2487125A1 (fr) 1980-07-21 1981-07-20 Procede de formation de zones etroites dans des circuits integres, notamment pour la formation de grilles, l'isolement de composants, la formation de regions dopees et la fabrication de transistors

Country Status (6)

Country Link
US (1) US4318759A (enExample)
JP (1) JPS5787136A (enExample)
DE (1) DE3128629A1 (enExample)
FR (1) FR2487125A1 (enExample)
GB (1) GB2081187B (enExample)
IT (1) IT1138064B (enExample)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2496982A1 (fr) 1980-12-24 1982-06-25 Labo Electronique Physique Procede de fabrication de transistors a effet de champ, a grille auto-alignee, et transistors ainsi obtenus
US4546066A (en) * 1983-09-27 1985-10-08 International Business Machines Corporation Method for forming narrow images on semiconductor substrates
US4631113A (en) * 1985-12-23 1986-12-23 Signetics Corporation Method for manufacturing a narrow line of photosensitive material
US4906585A (en) * 1987-08-04 1990-03-06 Siemens Aktiengesellschaft Method for manufacturing wells for CMOS transistor circuits separated by insulating trenches
DE3817326A1 (de) * 1988-05-20 1989-11-30 Siemens Ag Verfahren zur herstellung von gitterstrukturen mit um eine halbe gitterperiode gegeneinander versetzten abschnitten
DE3915650A1 (de) * 1989-05-12 1990-11-15 Siemens Ag Verfahren zur strukturierung einer auf einem halbleiterschichtaufbau angeordneten schicht
EP0518418A1 (en) * 1991-06-10 1992-12-16 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device whereby field oxide regions are formed in a surface of a silicon body through oxidation
DE10052955A1 (de) * 2000-10-25 2002-06-06 Tesa Ag Verwendung von Haftklebemassen mit anisotropen Eigenschaften für Stanzprodukte
ITMI20042243A1 (it) * 2004-11-19 2005-02-19 St Microelectronics Srl Processo per la realizzazione di un dispositivo mos di potenza ad alta densita' di integrazione
US7875936B2 (en) 2004-11-19 2011-01-25 Stmicroelectronics, S.R.L. Power MOS electronic device and corresponding realizing method
FR2880471B1 (fr) * 2004-12-31 2007-03-09 Altis Semiconductor Snc Procede de nettoyage d'un semiconducteur
CN111696912B (zh) * 2019-03-12 2025-02-25 长鑫存储技术有限公司 半导体结构及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2312856A1 (fr) * 1975-05-27 1976-12-24 Fairchild Camera Instr Co Procede de gravure des bords et structure pour produire des ouvertures etroites aboutissant a la surface de matieres
FR2316733A1 (fr) * 1975-06-30 1977-01-28 Ibm Procede de fabrication de dispositifs a semi-conducteurs isoles dielectriquement
US4053349A (en) * 1976-02-02 1977-10-11 Intel Corporation Method for forming a narrow gap

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1559608A (enExample) * 1967-06-30 1969-03-14
NL157662B (nl) * 1969-05-22 1978-08-15 Philips Nv Werkwijze voor het etsen van een oppervlak onder toepassing van een etsmasker, alsmede voorwerpen, verkregen door toepassing van deze werkwijze.
US3764865A (en) * 1970-03-17 1973-10-09 Rca Corp Semiconductor devices having closely spaced contacts
DE2139631C3 (de) * 1971-08-07 1979-05-10 Deutsche Itt Industries Gmbh, 7800 Freiburg Verfahren zum Herstellen eines Halbleiterbauelements, bei dem der Rand einer Diffusionszone auf den Rand einer polykristallinen Siliciumelektrode ausgerichtet ist
US4124933A (en) * 1974-05-21 1978-11-14 U.S. Philips Corporation Methods of manufacturing semiconductor devices
JPS5131186A (enExample) * 1974-09-11 1976-03-17 Hitachi Ltd
US4063992A (en) * 1975-05-27 1977-12-20 Fairchild Camera And Instrument Corporation Edge etch method for producing narrow openings to the surface of materials
US4040168A (en) * 1975-11-24 1977-08-09 Rca Corporation Fabrication method for a dual gate field-effect transistor
US4239559A (en) * 1978-04-21 1980-12-16 Hitachi, Ltd. Method for fabricating a semiconductor device by controlled diffusion between adjacent layers
DE2902665A1 (de) * 1979-01-24 1980-08-07 Siemens Ag Verfahren zum herstellen von integrierten mos-schaltungen in silizium-gate- technologie

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2312856A1 (fr) * 1975-05-27 1976-12-24 Fairchild Camera Instr Co Procede de gravure des bords et structure pour produire des ouvertures etroites aboutissant a la surface de matieres
FR2316733A1 (fr) * 1975-06-30 1977-01-28 Ibm Procede de fabrication de dispositifs a semi-conducteurs isoles dielectriquement
US4053349A (en) * 1976-02-02 1977-10-11 Intel Corporation Method for forming a narrow gap

Also Published As

Publication number Publication date
GB2081187A (en) 1982-02-17
GB2081187B (en) 1984-03-07
IT8122944A0 (it) 1981-07-15
FR2487125B1 (enExample) 1984-04-20
IT1138064B (it) 1986-09-10
DE3128629A1 (de) 1982-06-09
JPS5787136A (en) 1982-05-31
US4318759A (en) 1982-03-09

Similar Documents

Publication Publication Date Title
FR2477771A1 (fr) Procede pour la realisation d'un dispositif semiconducteur a haute tension de blocage et dispositif semiconducteur ainsi realise
EP0005721A1 (fr) Procédé de fabrication d'un transistor bipolaire comportant un contact de base en silicium polycristallin et un contact d'émetteur en silicium polycristallin ou en métal
FR2593640A1 (fr) Dispositif semi-conducteur monolithique integre comportant des transistors a jonction bipolaire, des transistors cmos et dmos, des diodes a faible fuite et procede pour sa fabrication
EP0098775A2 (fr) Procédé de réalisation de l'oxyde de champ d'un circuit intégré
EP0258141A1 (fr) Circuit intégré MIS tel qu'une cellule de mémoire EPROM et son procédé de fabrication
FR2487125A1 (fr) Procede de formation de zones etroites dans des circuits integres, notamment pour la formation de grilles, l'isolement de composants, la formation de regions dopees et la fabrication de transistors
EP0005720A1 (fr) Procédé de fabrication de transistors à effet de champ et à porte isolée à canal efficace très court
EP0013342B1 (fr) Procédé de fabrication de transistors à effet de champ auto-alignés du type métal-semi-conducteur
FR2586860A1 (fr) Dispositif semi-conducteur mos a structure d'isolement perfectionnee et son procede de preparation.
FR2823010A1 (fr) Procede de fabrication d'un transistor vertical a grille isolee a quadruple canal de conduction, et circuit integre comportant un tel transistor
FR2748157A1 (fr) Dispositif a semiconducteurs comportant une structure silicium sur isolant et procede de fabrication de ce dispositif
FR2533371A1 (fr) Structure de grille pour circuit integre comportant des elements du type grille-isolant-semi-conducteur et procede de realisation d'un circuit integre utilisant une telle structure
FR3067516A1 (fr) Realisation de regions semiconductrices dans une puce electronique
EP1132955A1 (fr) Procédé de fabrication d'un transistor bipolaire double-polysilicium autoaligné.
EP0690506B1 (fr) Procédé de réalisation d'un dispositif semiconducteur comprenant au moins deux transistors à effet de champ ayant des tensions de pincement différentes
FR3068507A1 (fr) Realisation de regions semiconductrices dans une puce electronique
EP0190243B1 (fr) Procede de fabrication d'un circuit integre de type mis
EP1218942A1 (fr) Dispositif semi-conducteur combinant les avantages des architectures massives et soi, et procede de fabrication
FR2764733A1 (fr) Transistor hyperfrequence a structure quasi-autoalignee et son procede de fabrication
EP0021931B1 (fr) Procédé d'auto-alignement de régions différemment dopées d'une structure de semiconducteur, et application du procédé à la fabrication d'un transistor
FR3040538A1 (fr) Transistor mos et son procede de fabrication
FR2734403A1 (fr) Isolement plan dans des circuits integres
FR2718287A1 (fr) Procédé de fabrication d'un transistor à effet de champ à grille isolée, en particulier de longueur de canal réduite, et transistor correspondant.
FR2564241A1 (fr) Procede de fabrication de circuits integres du type silicium sur isolant
EP1166362A1 (fr) Nouveau dispositif semi-conducteur combinant les avantages des architectures massive et soi, et procede de fabrication

Legal Events

Date Code Title Description
ST Notification of lapse