FI93913B - Integroitu piiri, joka käsittää logiikkapiirejä ja ainakin yhden vuorovaiheasteen - Google Patents
Integroitu piiri, joka käsittää logiikkapiirejä ja ainakin yhden vuorovaiheasteen Download PDFInfo
- Publication number
- FI93913B FI93913B FI890412A FI890412A FI93913B FI 93913 B FI93913 B FI 93913B FI 890412 A FI890412 A FI 890412A FI 890412 A FI890412 A FI 890412A FI 93913 B FI93913 B FI 93913B
- Authority
- FI
- Finland
- Prior art keywords
- transistor
- phase
- current
- control
- control electrode
- Prior art date
Links
- 101100286980 Daucus carota INV2 gene Proteins 0.000 claims description 8
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 claims description 8
- 101150110971 CIN7 gene Proteins 0.000 claims description 7
- 101150110298 INV1 gene Proteins 0.000 claims description 7
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 claims description 7
- 230000036962 time dependent Effects 0.000 claims description 4
- 238000007599 discharging Methods 0.000 claims description 3
- 230000006698 induction Effects 0.000 description 8
- 230000007423 decrease Effects 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
- H03K17/166—Soft switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
- H03K17/163—Soft switching
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
9391 3
Integroitu piiri, joka käsittää logiikkapiirejä ja ainakin yhden vuorovaiheasteen
Keksintö liittyy integroituun piiriin, joka käsit-5 tää logiikkapiirejä ja ainakin yhden vuorovaiheasteen, joka käsittää, kytkettynä ensimmäiselle reitille ensimmäisen tehonsyöttölinjan, jolla on korkea syöttöjännite, ja asteen ulostulon välissä, työntövaihetransistorin vir-takanavan ja, kytkettynä toiselle reitille asteen ulos-10 tulon ja toisen tehonsyöttölinjan välissä, jolla on matala syöttöjännite, vetovaihetransistorin virtakanavan, integroidun piirin lisäksi käsittäessä ohjausvälineet, jotka on kytketty työntövaihetransistorin ja vetovaihetransistorin ohjauselektrodeihin ajasta riippuvaisten ohjaus-15 jännitteiden kehittämiseksi kun asteen logiikkatila muuttuu, jotta pienennettäisiin tehonsyöttölinjoilla jännite-kohinaa, jonka aiheuttavat virtavaihtelut asteen ulostulossa.
Tällainen IC, joka käsittää vuorovaiheasteen, on 20 tunnettu hollantilaisesta patenttihakemuksesta 8601558.
Tämä tunnettu vuorovaiheaste käsittää ohjausvälineet ajasta riippuvaisten ohjausjännitteiden synnyttämiseksi työntövaihetransistorin ja vetovaihetransistorin ohjauselek-trodeille jännitekohinan pienentämiseksi piirin sisäisillä • 25 tehonsyöttölinjoilla. Seurauksena vaihteluista kuorma- virrassa, jolla vuorovaiheaste syöttää ulostulon kuormaa, induktiojännitteitä kehittyy tehonsyöttölinjoissa olevien induktanssien yli. Ohjausvälineet säätävät työntövaihetransistorin ja vetovaihetransistorin läpikulkevia virtoja 30 siten, että virtoja muutetaan kytkennän aikana vakiomää-: rällä aikayksikköä kohti. Tämän seurauksena mainittu kuor- mavirta, joka on näiden virtojen välinen ero, myös muuttuu vakiomäärällä aikayksikköä kohti. Kun kuormavirta on tehty muuttumaan lineaarisesti ajan mukana, sen indusoimien häi-35 riöjännitteiden maksimiarvo on rajoitettu.
» · 2 9391 3
Esillä olevan keksinnön päämääränä on parantaa tunnettua vuorovaiheastetta vielä edelleen pienentämällä induktio jännitteitä, jotka esiintyvät tehonsyöttölinjoilla. Tämän saavuttamiseksi esillä olevan keksinnön mukaiselle 5 integroidulle piirille on tunnusomaista, että vuorovai-heasteen kytkennän aikana ohjausvälineet pitävät asteen yhden transistorin kautta kulkevan ensimmäisen virran oleellisesti vakiona kunnes suurin nousu on tapahtunut asteen toisen transistorin kautta kulkevassa toisessa vir-10 rassa. Tunnetussa vuorovaiheasteessa työntövaihetransis-torin ja vetovaihetransistorin kautta kulkevat virrat muuttuvat oleellisesti samanaikaisesti, yhden virran kasvaessa lineaarisesti ajan mukana määrällä, joka on yhtä suuri kuin määrä, jolla toinen virta pienenee. Koska kuor-15 mavirta on näiden kahden virran välinen ero, kuormavirran vaihtelu on kumulatiivista. Pitämällä yksi virta oleellisesti vakiona kunnes toisen virran vaihtelu on tapahtunut oleellisesti täydellisesti, kehitetyn induktiojännitteen maksimiarvo pienenee ilman kytkentänopeuden heikkenemistä. 20 Keksinnön mukaisen integroidun piirin suoritusmuo to, jossa ohjausvälineet käsittävät ohjattavat varausrei-tit ja varauksenpurkureitit, jotka on kytketty työntövai-hetransistorin ja vetovaihetransistorin ohjauselektrodei-hin, on tunnettu siitä, että sen johtavassa tilassa va-i 25 rauksenpurkureitti vetovaihetransistorin ohjauselektrodin ja toisen tehonsyöttölinjan välillä johtaa oleellisesti pienemmän maksimivirran kuin varausreitti ensimmäisen tehonsyöttölinjan ja työntövaihetransistorin ohjauselektrodin välillä mainitun varausreitin johtavassa tilassa. 30 Työntövaihetransistori on siten täysin johtava ennenkuin vetovaihetransistorin läpikulkeva virta voi vaihdella oleellisesti; tämä johtuu toisaalta vetovaihetransistorin yli olevan käyttävän jännitteen noususta ja toisaalta vetovaihetransistorin ohjausjännitteen pienenemisestä.
35 Keksinnön mukaisen integroidun piirin lisäsuoritus-
II
3 9391 3 muoto on tunnettu siitä, että varauksenpurkureitti työntö-vaihetransistorin ohjauselektrodia varten käsittää va-rauksenpurkutransistorin virtakanavan, joka virtakanava kytkee työntövaihetransistorin ja vetovaihetransistorin 5 virtakanavien välisen solmupisteen työntövaihetransistorin ohjauselektrodiin. Juuri ennen työntövaihetransistorin sulkemista tämän transistorin kautta kulkeva virta on oleellisesti riippumaton sen virtakanavan yli olevasta jännitteestä, jota kutsutaan tässä käyttäväksi jännitit) teeksi. Täten kytkemällä työntövaihetransistorin ohjaus-elektrodi, kun tämä transistori on sulkeutumassa, työntövaihetransistorin ja vetovaihetransistorin virtakanavien väliseen solmupisteeseen varauksenpurkutransistorin kautta, minkä operaation aikana vetovaihetransistori tehdään 15 johtavaksi, työntövaihetransistori aluksi jatkaa oleellisesti vakion virran syöttämistä. Tämä tilanne muuttuu vain silloin kun mainitussa solmupisteessä oleva jännite on pudonnut niin paljon varauksenpurkutransistorin ohjaus-elektrodilla olevan jännitteen alapuolelle, että viimeksi 20 mainittu transistori alkaa purkaa työntövaihetransistorin sisääntuloa.
Esillä olevan keksinnön mukaisen vuorovaiheasteen eräs suoritusmuoto on tunnettu siitä, että ohjausvälineet käsittävät ohjauspiirin, joka sisältää kytkentätransisto-: 25 rin, jonka virtakanava on kytketty työntövaihetransistorin ohjauselektrodiin sarjassa relevantin varauksenpurkureitin kanssa, joka kytkentätransistori muodostaa invertteripii-rin yhdessä varauksenpurkutransistorin kanssa, ohjausvälineiden käsittäessä toisen ohjauspiirin, joka sisältää toi-30 sen invertteripiirin, jolla on ulostulo kytkettynä vetovaihetransistorin ohjauselektrodiin ja joka on muodostettu toisella kytkentätransistorilla, jolla on virtakanava kytkettynä vetovaihetransistorin ohjauselektrodin ja relevantin varausreitin väliin, ja toisella varauksenpurku-35 transistorilla, jolla on virtakanava kytkettynä veto- 4 9391 3 vaihetransistorin ohjauselektrodin ja toisen tehonsyöttö-linjan väliin, ensimmäisen ja toisen ohjauspiirin varaus-reittien kummankin käsittäessä, kytkettynä toiseen tehon-syöttölinjaan, vastaavan kaskoditransistorin virtakanavan, 5 jonka ohjauselektrodi on kytketty vastaavan invertteri-piirin ulostuloon ja, edelleen käsittäessä, kytkettynä rinnan vastaavan kaskoditransistorin virtakanavan kanssa, vastaavan lisäkaskoditransistorin virtakanavan, ensimmäisen ja toisen invertteripiirin sisääntulon ollessa kytket-10 tynä vastaavasti ensimmäisen ja toisen viive-elementin kautta vastaavasti ensimmäisen kaskoditransistorin ja toisen lisäkaskoditransistorin ohjauselektrodiin. Lisäkas-koditransistori tehdään johtavaksi viiveen jälkeen. Aluksi tämä kaskoditransistori ei vaikuta jännitteisiin invertte-15 ripiirissä, joka synnyttää, kuten tekniikan tasossa on selostettu, sopivan ohjausjännitteen, joka varmistaa vuo-rovaiheasteen transistoreiden kytkemien virtojen lineaarisen vaihtelun ajan mukana. Lisäkaskoditransistori nostaa invertteripiirin ulostulojännitteeseen ensimmäisen tehon-20 syöttölinjan jännitetasolle ainoastaan tietyn aikajakson kulumisen jälkeen. Verrattaessa tekniikan tasoon tämä on parempi tapa pitää virran vaihtelu ajan mukana oleellisesti lineaarisena. Tekniikan tason mukaan lisäkaskoditransistori saatetaan johtavaksi viiveettä, niin että mai-; 25 nittuun ajan mukana tapahtuvaan virranvaihteluun työntö- vaihetransistorissa ja vetovaihetransistorissa vaikutetaan heti alusta alkaen.
Keksinnön mukaisen vuorovaiheasteen eräälle suoritusmuodolle on vielä tunnusomaista, että varauksenpurku-30 reitti vetovaihetransistorin ohjauselektrodin ja toisen • tehonsyöttölinjan välillä käsittää ainakin kaksi rin nakkaista reittiä, joista ensimmäinen reitti voidaan kytkeä pois ohjausvälineille syötettävästä ohjaussignaalista riippuen, kun taas toinen reitti voidaan kytkeä pois lo-35 giikkaveräjän veräjäulostulossa olevasta jännitteestä 5 93913 riippuen, jonka logiikkaveräjän veräjäsisääntulot on kytketty vetovaihetransistorin ohjauselektrodiin ja asteen ulostuloon. Esimerkiksi tapauksessa, jossa asteen ulostulossa on äärimmäisen suuri kapasitiivinen kuorma, veto-5 vaihetransistori voitaisiin sulkea ennenaikaisesti, täten aiheuttaen suuria virranvaihteluita ja tätä kautta suuria induktiojännitteitä. Kytkemällä pois osa varauksenpurku-reitistä näissä olosuhteissa saavutetaan asteittaisempi virranvaihtelu vetovaihetransistorin kautta.
10 Keksintö tullaan selostamaan yksityiskohtaisemmin tämän jälkeen viitaten piirrokseen, jossa: kuvio 1 esittää vuorovaiheasteen piirikaavion, kuviot 2A ja 2B havainnollistavat virran vaihtelua tekniikan tason mukaisessa vuorovaiheasteessa, 15 kuviot 3A ja 3B esittävät virranvaihtelun vuoro vaiheasteessa keksinnön mukaisessa integroidussa piirissä, kuvio 4 esittää vuorovaiheasteen edullisen suoritusmuodon keksinnön mukaisessa integroidussa piirissä, ja kuvio 5 esittää yksityiskohdan vuorovaiheasteesta 20 kuviossa 4 esitetyssä integroidussa piirissä.
Kuvio 1 esittää vuorovaiheasteen piirikaavion. Aste käsittää kaskodikytkennän, jossa on työntövaihetransistori T2 ja vetovaihetransistori T2 tehonsyöttölinjojen välillä, joilla on syöttöjännitteet VDD ja Vss. Asteen ulostuloa K
• 25 kuormitetaan esimerkiksi TTL-piirillä, jota edustavat ku viossa resistanssit Rx ja R2 , jotka on kytketty sarjaan tehonsyöttölinjojen väliin, ja kapasitanssi CQ, joka on kytketty rinnan resistanssin R2 kanssa. Aste käsittää myös ohjauspiirin CC, jonka sisääntulot vastaanottavat logiik-30 kasignaalit D ja D. Transistoreita T2 ja T2 ohjataan kes- • kenään loogisesti komplementaaristen ohjaussignaaleiden • > avulla. Kuormavirta I0 on joka hetki yhtä suuri kuin transistorin Tt johtaman virran Ii ja transistorin T2 johtaman virran I2 välinen ero. Esimerkiksi kun työntövaihetran-35 sistori Tx tehdään johtavaksi ja vetovaihetransistori T2 $ 9391 5 6 suljetaan oleellisesti samanaikaisesti, virran I, vaihtelu aikayksikköä kohti on määrältään: dl, /dt, positiivinen, ja virran I2 vaihtelu aikayksikköä kohti on: dl2/dt, negatiivinen. Kuormavirran I0 vaihtelu aikayksikköä kohti 5 (dl0/dt) = I, :n ja I2:n vaihteluiden absoluuttiarvojen summa: dl0/dt = Idi, /dt | + |dl2/dt|.
10 Sisäisillä tehonsyöttölinjoilla, jotka väistämättä muodostavat loisinduktanssit L, ja L2 ja jotka on kytketty loiskapasitanssin Cp kautta, tämä virranvaihtelu dl0/dr aiheuttaa suuren induktiojännitteen, mikä aiheuttaa kasvua häiriölle (esimerkiksi integroidun piirin, johon vuoro-15 vaiheaste on sisällytetty, muiden osien logiikkatilassa).
Kuviot 2A ja 2B havainnollistavat virtojen I, ja I2 ja kuormavirran I0 vaihtelua ajan mukana sekä niiden aikaderivaattoja nykyisen tekniikan tason mukaiselle piirille. Kun merkittävimmät vaihtelut virroissa I, ja I2 20 osuvat ajallisesti oleellisesti kohdakkain, vaihtelu dl0/dt kehittää maksimaalisen induktiojännitteen, joka on yhtä suuri kuin dl,/dt:n ja dl2/dt:n absoluuttisten ääriarvojen summa.
Kuviot 3A ja 3B havainnollistavat virtojen I, ja : 25 I2 ja kuormavirran I0 vaihtelua ajan mukana sekä niiden aikaderivaattoja keksinnön mukaiselle piirille. Koska dl,/dt:n ja dl2/dt:n ääriarvoja on siirretty ajallisesti toinen toistensa suhteen, maksimaalinen induktiojännite dl0/dt on oleellisesti kertoimen 2 verran pienempi kuin 30 tapauksessa, jota havainnollistettiin viitaten kuvioihin | 2A ja 2B.
Kuvio 4 esittää keksinnön mukaisen vuorovaiheasteen edullisen suoritusmuodon. TTL-kuorma, jota edustavat vastukset R, , R2 ja kapasitanssi C0, on kytketty asteen ulos-35 tulonapaan K, joka aste käsittää työntövaihetransistorin «
II
7 9391 3 T3 ja vetovaihetransistorin T2. Työntövaihetransistori Τχ vastaanottaa ohjaussignaalin V3 ensimmäiseltä ohjauspiiriltä INV1 ja vetovaihetransistori T2 vastaanottaa ohjaussignaalin V2 toiselta ohjauspiiriltä INV2. Molemmat oh-5 jauspiirit INV1 ja INV2 käsittävät ohjattavan varauksen-purkureitin, jonka muodostavat vastaavasti transistori T3 ja transistori T8 . Transistorin T3 , joka on kytketty vetovaihetransistorin T3 ohjauselektrodin ja ulostulonavan K väliin, toiminta tullaan selostamaan viitaten kuvioon 5. 10 Ohjauspiirien INV1 ja INV2 varausreitit käsittävät vastaavasti transistorit T4-T7 ja T9-T32. Koska varausreiteillä on sama rakenne, ainoastaan ohjauspiirin INV1 varausreitti tullaan selostamaan tämän jälkeen. Samanlainen ajattelu soveltuu ohjauspiirin INV2 varausreittiin. Tämän vuoksi 15 kun viitataan ohjauspiiriin INV1 komponenttiin, viittaus vastaavan ohjauspiirin INV2 vastaavaan komponenttiin annetaan suluissa. Transistori T4 (Tg ) palvelee kytkimenä transistorille T5 (T10), joka on kytketty virtalähteeksi ja jolla on ohjauselektrodi kytkettynä työntövaihetran-20 sistorin T2 (vetovaihetransistorin T2 ) ohjauselektrodiin. Tätä kokoonpanoa käyttäen muodostetaan sellainen ajasta riippuvainen ohjaussignaali Vx (V2 ), että, kun työntövaihetransistori T3 (vetovaihetransistori T2 ) aktivoidaan, sen läpi kulkeva virta kasvaa suurin piirtein lineaari-v 25 sesti ajan mukana. Tämä lineaarinen aikariippuvuus rajoittaa niiden häiriöjännitteiden maksimiarvoa, joita virran-vaihtelut vuorovaiheasteessa indusoivat. Koska T5 (T3 0) kytkeytyy pois lisää kun ohjausjännite V3 (V2) kasvaa, on muodostettu rinnakkaistransistori T6 (T13), joka nostaa 30 ohjausjännitettä V3 (V2 ) syöttöjännitteeseen VDD viiveen DL1 (DL2) kautta tapahtuvan viivästämisen jälkeen. Rinnakkaisen transistorin viivästetyn päällekytkennän vuoksi sillä ei ole aluksi mitään vaikutusta ohjausjännitteen vaihteluun, jonka transistori T5 (T10) realisoi. Jotta 35 parannettaisiin V3 :n (V2:n) ohjausjännitteen vaihtelua 8 9391 3 virralle, joka vaihtelee lineaarisesti ajan mukana työn-tövaihetransistorissa Tx (vetovaihetransi s torissa T2), kun ohjausjännite V2 (V2) saavuttaa syöttöjännitteen VDD, on muodostettu epälineaarinen kapasitanssi, joka realisoidaan 5 transistorin T7 (T12 ) avulla. Koska tämä kapasitanssi pienenee voimakkaasti kun ohjausjännite V1 (V2 ) kasvaa ohi jännitteen, joka on yhtä suuri kuin VDD vähennettynä kynnysarvolla, transistoreiden T5 ja T6 (T10 ja Tn ) kautta kulkeva liian pieni varausvirta työntövaihetransistorin 10 Tj (vetovaihetransistorin T2 ) ohjauselektrodille kompensoidaan mainitussa ohjausjänniteaikavälissä. Jotta mahdollistettaisiin vetovaihetransistorin T2 kautta kulkevan virran pitäminen oleellisesti vakiona kun työntövaihe-transistori T7 on kytketty päälle, vetovaihetransistorin 15 T2 ohjauselektrodin varauksenpurkureitti, joka käsittää transistorit T8 , T13 ja T14, on suhteutettu työntövaihetransistorin Ίί ohjauselektrodin varausreittiin, joka käsittää transistorit T4 , Ts ja T6, sillä tavoin, että maksimi varauksenpurkuvirta edellisen varauksenpurkureitin 20 kautta on kertoimen 1,5-10 verran pienempi kuin maksimi varausvirta viimeksimainitun varausreitin kautta. Kun W/L-suhde on 535/1,3 työntövaihetransistorille T1 ja 531/1,3 vetovaihetransistorille T2 , on havaittu, että seuraavat W/L-suhteet pätevät: 25 -T4 : 80/1,3 - T5 : 30/1,3 - T6 : 40/1,3 -T8 : 2/1,3 - T10 : 14/1,3 - T1A : 14/1,3.
Näin saavutetaan se, että työntövaihetransistori 30 Tt on jo täysin johtava ennenkuin virta vetovaihetransistorin T2 kautta muuttuu oleellisesti. Vetovaihetransistori T2 toimii sitten lineaarisella alueella. Ohjausjännitteen pieneneminen T2:n ohjauselektrodille ja T2:n virtakanavan yli olevan käyttävän jännitteen kasvaminen vastustavat 35 toinen toistaan niin kauan kuin kyseessä on virranvaihte- • · « • t1 9391 5 9 lu. Varauksenpurkureitti INV2:ssa käsittää ensimmäisen reitin, jossa on transistorit Τβ, ja toisen reitin, jossa on transistorit Tj 3 ja TM. Transistorit T8 ja T14 vastaanottavat saman ohjaussignaalin, transistorin T13 vas-5 taanottaessa signaalin loogiselta NAND-veräjältä Pj. Veräjää Pj syötetään toisaalta vetovaihetransistorin T2 (V2 ) ohjaussignaalilla ja toisaalta navassa K olevalla ulostulo jännitteellä V0 . Esimerkiksi jos kuormakapasitanssi C0 tai kuormaresistanssi Rx olisivat hyvin suuria, veto-10 vaihetransistorin T2 poiskytkeminen olisi liian nopea kun varauksenpurkureitti on täysin johtava, mikä näin aiheuttaisi liian suuren virranvaihtelun ja tätä kautta liian suuren induktiojännitteen. Tämä voidaan välttää kytkemällä väliaikaisesti pois osa varauksenpurkureitistä. Kun oh-15 jaussignaali V2 on ylhäällä ja ulostulojännitteellä V0 on yhä taso, joka on ennaltamäärätyn arvon yläpuolella, transistori Tj3 suljetaan NAND-veräjän Pj kautta. Transistorin Tj 3 päälle-tai poiskytkemishetki riippuu muun muassa veräjän Pj muutospisteestä, veräjän muodostavien transistorei-20 den dimensioista sekä veräjän Pj veräjäulostulon ja transistorin Tj 3 ohjauselektrodin välisestä viiveestä DL3, jos sellaista on. Kapasitanssi Tx5 palvelee transistorin Tx3 asteittaisen kytkemisen saavuttamista.
Kuvio 5 esittää yksityiskohdan vuorovaiheasteesta, : 25 joka on esitetty kuviossa 4. Työntövaihetransistori Tx ja vetovaihetransistori T2 on esitetty ja myös TTL-kuorma, jota edustavat resistanssit Rj , R2 ja kapasitanssi C0 , joka kuorma on kytketty ulostulonapaan K. Navat A ja B on kytketty ohjauspiirin (ei esitetty) lisäosiin. Työntövai-30 hetransistorin Tj ohjauselektrodin ja ulostulonavan K väliin on muodostettu varauksenpurkureitti, joka sisältää varauksenpurkutransistorin T3 . Juuri ennen poiskytkemis-hetkeä työntövaihetransistori Tj toimii kyllästyneessä tilassa. Johdettu virta on täten riippumaton virtakanavan 35 yli olevasta käyttävästä jännitteestä. Ulostulojännite V0 • · 9391 3 10 ulostulonavassa K on silloin suuri. Työntövaihetransis-torin Tx poiskytkemistä edeltää vetovaihetransistorin T2 päällekytkeminen, navan A kytkeminen irti ohjauspiirin loppuosasta sekä lisätransistorin T3 aktivoiminen suuren 5 jännitteen avulla. Navan E kautta lisätransistori T3 ajetaan täyteen ulostuloon, kun työntövaihetransistori Tx on kytketty pois; koska ulostulojännite V0 on yhä korkea tällä hetkellä, lisätransistori T3 toimii kynnysjännitteensä ulkopuolella tai lähellä sitä, mistä seuraa, että työntö-10 vaihetransistorin Tx ohjauselektrodi ei purkaudu tai purkautuu juuri ja juuri. Ulostulojännitteen V0 pienenemisen aikana työntövaihetransistori Tx pysyy kyllästyneenä ja välittää vakiovirran. Vain silloin kun ulostulojännite V0 on pienentynyt riittävän pitkälle niin että lisätran-15 sistori T3 alkaa johtaa siten, että työntövaihetransis-torin Tj ohjauselektrodia puretaan lisää.
Claims (9)
1. Integroitu piiri vuorovaiheasteella, käsittäen: työntövaihetransistorin (Tl), jolla on virtakanava 5 järjestettynä korkean syöttöjännitteen (VDD) johtamiseksi järjestetyn ensimmäisen tehonsyöttölinjan ja asteen ulostulon (K) väliin; - vetovaihetransistorin (T2), jolla on virtakanava järjestettynä ulostulon (K) ja matalan syöttöjännitteen 10 (VSS) johtamiseksi järjestetyn toisen tehonsyöttölinjan väliin; ohjausvälineet (CC) aikariippuvaisten ohjausjännitteiden tuomiseksi työntövaihetransistorin (Tl) ohjauselekt-rodille ja vetovaihetransistorin (T2) ohjauselektrodille 15 vuorovaiheasteen loogisten tilojen kytkemiseksi ja tehon-syöttölinjoilla virranvaihtelujen asteen ulostulossa (K) aiheuttaman jännitekohinan pienentämiseksi; tunnettu siitä, että mainitut ohjausvälineet (CC) loogisten tilojen kytkemisen aikana pitävät yhden mainitun 20 transistorin (Tl vast. T2) kautta kulkevan ensimmäisen virran (Il vast. 12) oleellisesti vakiona, kunnes mainitun toisen transistorin (T2 vast. Tl) kautta kulkevan toisen virran (Il vast. 12) suurin nousu on tapahtunut, jonka jäl-. keen ensimmäinen virta (Il vast 12) välittömästi pienenne- 25 tään.
2. Patenttivaatimuksen 1 mukainen integroitu piiri, jossa mainitut ohjausvälineet (CC) käsittävät signaalin va-rauksenpurkureitin (T8, T13, T14), joka on kytketty vetovaihetransistorin (T2) ohjauselektrodin ja toisen tehon- 30 syöttölinjan väliin, sekä toisen signaalin varausreitin (T4, T5, T6), joka on kytketty työntövaihetransistorin (Tl) ohjauselektrodin ja ensimmäisen tehonsyöttölinjan väliin, tunnettu siitä, että johtavassa tilassaan varauk-senpurkureitti (T8, T13, T14) johtaa pienemmän maksimivir-35 ran kuin varausreitti (T4, T5, T6) sen ollessa johtavassa 12 9391 3 tilassa.
3. Patenttivaatimuksen 2 mukainen integroitu piiri, tunnettu siitä, että varausreitin (T4, T5, T6) johtaman maksimivirran ja varauksenpurkureitin (T8, T13, T14) 5 johtaman maksimivirran välinen suhde on välillä 1,5-10.
4. Patenttivaatimuksen 2 tai 3 mukainen integroitu piiri, tunnettu siitä, että mainitut ohjausvälineet (CC) käsittää lisävarauksenpurkureitin työntövaihetransis-torin (Tl) ohjauselektrodin purkamiseksi, jolloin lisävalo rauksenpurkureitti käsittää virtakanaVan varauksen purku- transistorissa (T3), joka kytkee työntövaihetransistorin (Tl) ohjauselektrodin työntövaihetransistorin (Tl) virtaka-navan ja vetovaihetransistorin (T2) virtakanavan väliseen solmupisteeseen (K).
5. Patenttivaatimuksen 4 mukainen integroitu piiri, tunnettu siitä, että mainitut ohjausvälineet käsittävät ohjauspiirin (INV1), jossa varausreitin (T4, T5, T6) kytkentätransistorin (T4) virtakanava on kytketty työntövaihetransistorin (Tl) ohjauselektrodille, jolloin kytken-20 tätransistori (T4) muodostaa invertteripiirin yhdessä varauksen purkutransistorin (T3) kanssa.
6. Patenttivaatimuksen 5 mukainen integroitu piiri, jossa mainitut ohjausvälineet (CC) käsittävät toisen ohjauspiirin (INV2), joka sisältää toisen invertteripiirin 25 (T8, T9), jolla on ulostulo kytkettynä vetovaihetransisto rin (T2) ohjauselektrodille ja joka on muodostettu toisella kytkentätransistorilla (T9), jolla on virtakanava kytkettynä vetovaihetransistorin (T2) ohjauselektrodiin ja järjestettynä vetovaihetransistorin (T2) ohjauselektrodin signaa-30 Iin varausreitille (T9, T10, Tll), ja toisella varauksen-purkutransistorilla (T8), jolla on virtakanava kytkettynä vetovaihetransistorin (T2) ohjauselektrodin ja toisen te-honsyöttölinjän väliin; jolloin varausreitit (T4, T5, T6; T9, T10, Tll) ensimmäisen ja toisen ohajuspiirin (INV1 ja 35 INV2) kummankin käsittäessä vastaavan kaskoditransistorin 13 9391 3 (T5; Τ10), jolla on virtakanava kytkettynä ensimmäiseen te-honsyöttölinjaan, ja ohjauselektrodi kytkettynä vastaavan invertteripiirin (T3, T4; T8, T9) ulostuloon, ja käsittäessä lisäkaskoditransistorin (T6; Tll), jolla on virtakana-5 va kytkettynä rinnan vastaavan kaskoditransistorin (T5; T10) virtakanavan kanssa, tunnettu siitä, että ensimmäisen ja toisen invertteripiirin (T3, T4; T8, T9) sisääntulot on kytketty vastaavasti ensimmäisen ja toisen viive-elementin (DL1; DL2) kautta vastaavan lisäkaskodi-10 transistorin (T6; Tll) vastaavalle ohjauselektrodille.
7. Patenttivaatimuksen 2, 3, 4, 5 tai 6 mukainen integroitu piiri, tunnettu siitä, että varauksen-purkureitti (T8, T13, T14) vetovaihetransistorin (T2) oh-jauselektrodin ja toisen tehonsyöttölinjan välissä käsittää 15 ainakin kaksi rinnakkaista signaalireittiä, joista ensimmäinen signaalireitti (T8) voidaan kytkeä pois mainituille ohjausvälineille (CC) syötettävästä ohjaussignaalista riippuen, ja toinen signaalireitti (T13, T14) voidaan kytkeä pois ohjaamalla logiikkaveräjän (Pl) veräjäulostulolla ole-20 vaa jännitettä, jolla logiikkaveräjällä (Pl) on ensimmäinen veräjäsisääntulo kytkettynä vetotransistorin (T2) ohjaus-elektrodiin ja toinen verääjäsisääntulo kytkettynä asteen ulostuloon (K).
8. Patenttivaatimuksen 7 mukainen integroitu piiri, 25 tunnettu siitä, että lisäviive-elementti (DL3) on kytketty veräjäulostulon ja erityisen transistorin (T13) ohjauselektrodin väliin, jolla transistorilla on virtakanava kytkettynä toiseen signaalireittiin (T13, T14).
9. Patenttivaatimuksen 8 mukainen integroitu piiri, 30 tunnettu siitä, että mainitun erityisen transistorin (T13) ohjauselektrodi kytketty toiseen tehonsyöttölin-jaan lisäkapasitanssin (T15) kautta. • « 14 9391 3
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8800234A NL8800234A (nl) | 1988-02-01 | 1988-02-01 | Geintegreerde schakeling met logische circuits en ten minste een push-pull-trap. |
NL8800234 | 1988-02-01 |
Publications (4)
Publication Number | Publication Date |
---|---|
FI890412A0 FI890412A0 (fi) | 1989-01-27 |
FI890412A FI890412A (fi) | 1989-08-02 |
FI93913B true FI93913B (fi) | 1995-02-28 |
FI93913C FI93913C (fi) | 1995-06-12 |
Family
ID=19851685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FI890412A FI93913C (fi) | 1988-02-01 | 1989-01-27 | Integroitu piiri, joka käsittää logiikkapiirejä ja ainakin yhden vuorovaiheasteen |
Country Status (7)
Country | Link |
---|---|
US (1) | US4973861A (fi) |
EP (1) | EP0327160B1 (fi) |
JP (1) | JP2685271B2 (fi) |
KR (1) | KR0132781B1 (fi) |
DE (1) | DE68910337T2 (fi) |
FI (1) | FI93913C (fi) |
NL (1) | NL8800234A (fi) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4973865A (en) * | 1989-12-20 | 1990-11-27 | Vlsi Technology, Inc. | Auto-delay gain circuit |
US5028818A (en) * | 1990-02-28 | 1991-07-02 | Integrated Device Technology, Inc. | Ground bounce limiting driver using non-linear capacitor |
US5151620A (en) * | 1991-03-25 | 1992-09-29 | Industrial Technology Research Institute | CMOS input buffer with low power consumption |
JP2759577B2 (ja) * | 1992-05-14 | 1998-05-28 | 三菱電機株式会社 | バッファ回路 |
JPH077404A (ja) * | 1992-11-03 | 1995-01-10 | Texas Instr Deutschland Gmbh | トランジスタ駆動回路配置 |
GB9404013D0 (en) * | 1994-03-02 | 1994-04-20 | Inmos Ltd | Current generating unit |
US5473263A (en) * | 1994-12-19 | 1995-12-05 | Advanced Micro Devices, Inc. | Negative feedback to reduce voltage oscillation in CMOS output buffers |
GB2309112B (en) * | 1996-01-11 | 1999-12-08 | Guy Edward John Margetson | Visual information system arrangements |
US6091260A (en) * | 1998-11-13 | 2000-07-18 | Integrated Device Technology, Inc. | Integrated circuit output buffers having low propagation delay and improved noise characteristics |
US6242942B1 (en) | 1998-11-13 | 2001-06-05 | Integrated Device Technology, Inc. | Integrated circuit output buffers having feedback switches therein for reducing simultaneous switching noise and improving impedance matching characteristics |
US6356102B1 (en) | 1998-11-13 | 2002-03-12 | Integrated Device Technology, Inc. | Integrated circuit output buffers having control circuits therein that utilize output signal feedback to control pull-up and pull-down time intervals |
DE10040092A1 (de) * | 2000-08-16 | 2002-03-07 | Infineon Technologies Ag | Schaltungsanordnung zur Erkennung eines Fehlerzustands |
US6515502B1 (en) * | 2001-09-05 | 2003-02-04 | Silicon Integrated Systems Corporation | Termination circuit with voltage-independent characteristics |
US6870895B2 (en) * | 2002-12-19 | 2005-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Shift register and driving method thereof |
JP4555588B2 (ja) * | 2004-03-30 | 2010-10-06 | 旭化成エレクトロニクス株式会社 | 基準電圧発生回路およびミュート回路 |
US9413165B2 (en) * | 2012-10-30 | 2016-08-09 | National Instruments Corporation | Programmable protected input circuits |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4199695A (en) * | 1978-03-03 | 1980-04-22 | International Business Machines Corporation | Avoidance of hot electron operation of voltage stressed bootstrap drivers |
DE3114132A1 (de) * | 1980-11-13 | 1982-11-04 | Robert Bosch Gmbh, 7000 Stuttgart | Elektronischer schalter |
DE3339253A1 (de) * | 1983-10-28 | 1985-05-09 | Siemens AG, 1000 Berlin und 8000 München | Cmos-inverter |
JPS60182488A (ja) * | 1984-02-29 | 1985-09-18 | 日本電気株式会社 | 駆動用電子回路 |
US4612466A (en) * | 1984-08-31 | 1986-09-16 | Rca Corporation | High-speed output driver |
JPS6214520A (ja) * | 1985-07-12 | 1987-01-23 | Sony Corp | メモリの出力バツフア回路 |
US4638187A (en) * | 1985-10-01 | 1987-01-20 | Vtc Incorporated | CMOS output buffer providing high drive current with minimum output signal distortion |
US4645947A (en) * | 1985-12-17 | 1987-02-24 | Intel Corporation | Clock driver circuit |
JPS62220026A (ja) * | 1986-03-20 | 1987-09-28 | Toshiba Corp | 出力バツフア回路 |
NL8601558A (nl) * | 1986-06-17 | 1988-01-18 | Philips Nv | Geintegreerde logische schakeling voorzien van een uitgangsschakeling voor het opwekken van een in de tijd begrensd toenemende uitgangsstroom. |
JPS635553A (ja) * | 1986-06-25 | 1988-01-11 | Fujitsu Ltd | バツフア回路 |
US4818901A (en) * | 1987-07-20 | 1989-04-04 | Harris Corporation | Controlled switching CMOS output buffer |
US4797579A (en) * | 1987-07-27 | 1989-01-10 | Raytheon Company | CMOS VLSI output driver with controlled rise and fall times |
JPH0666681B2 (ja) * | 1987-08-05 | 1994-08-24 | 株式会社東芝 | 論理回路 |
US4857770A (en) * | 1988-02-29 | 1989-08-15 | Advanced Micro Devices, Inc. | Output buffer arrangement for reducing chip noise without speed penalty |
US4880997A (en) * | 1988-08-18 | 1989-11-14 | Ncr Corporation | Low noise output buffer circuit |
-
1988
- 1988-02-01 NL NL8800234A patent/NL8800234A/nl not_active Application Discontinuation
-
1989
- 1989-01-10 US US07/295,718 patent/US4973861A/en not_active Expired - Fee Related
- 1989-01-25 EP EP89200159A patent/EP0327160B1/en not_active Expired - Lifetime
- 1989-01-25 DE DE89200159T patent/DE68910337T2/de not_active Expired - Fee Related
- 1989-01-27 FI FI890412A patent/FI93913C/fi not_active IP Right Cessation
- 1989-01-30 KR KR1019890000986A patent/KR0132781B1/ko not_active IP Right Cessation
- 1989-01-30 JP JP1017831A patent/JP2685271B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR890013891A (ko) | 1989-09-26 |
KR0132781B1 (ko) | 1998-10-01 |
JPH027621A (ja) | 1990-01-11 |
EP0327160A1 (en) | 1989-08-09 |
EP0327160B1 (en) | 1993-11-03 |
JP2685271B2 (ja) | 1997-12-03 |
NL8800234A (nl) | 1989-09-01 |
FI890412A0 (fi) | 1989-01-27 |
FI890412A (fi) | 1989-08-02 |
FI93913C (fi) | 1995-06-12 |
DE68910337D1 (de) | 1993-12-09 |
DE68910337T2 (de) | 1994-05-05 |
US4973861A (en) | 1990-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FI93913B (fi) | Integroitu piiri, joka käsittää logiikkapiirejä ja ainakin yhden vuorovaiheasteen | |
EP0707758B1 (en) | Integrated circuit comprising an output stage with a miller capacitor | |
US5760637A (en) | Programmable charge pump | |
US7304530B2 (en) | Utilization of device types having different threshold voltages | |
US4236199A (en) | Regulated high voltage power supply | |
US7675346B2 (en) | Switching control system to reduce coil output voltage when commencing coil charging | |
US5633600A (en) | Output buffer circuit having a minimized output voltage propagation | |
US7199641B2 (en) | Selectably boosted control signal based on supply voltage | |
US6844762B2 (en) | Capacitive charge pump | |
KR100300077B1 (ko) | 가변 오실레이션 주기를 갖는 차지펌프회로 | |
US20010001230A1 (en) | Apparatus for translating a voltage | |
US5315187A (en) | Self-controlled output stage with low power bouncing | |
EP0086090B1 (en) | Drive circuit for capacitive loads | |
EP0581580B1 (en) | Gate drive circuit for a MOS power transistor | |
US7098703B2 (en) | Resonant logic driver circuit | |
US5397928A (en) | Voltage tripler using a charge pump having a single multiplexed charge transfer capacitor | |
US6915442B2 (en) | Precision-controlled duty cycle clock circuit | |
US6466079B1 (en) | High voltage charge pump for providing output voltage close to maximum high voltage of a CMOS device | |
EP0848868B1 (en) | Resonant driver circuit with reduced power consumption | |
JPS60259020A (ja) | 非再生形電圧制御式スイツチング半導体素子のタ−ンオフ電圧変化速度を制御する回路 | |
US20160261261A1 (en) | Methods and Apparatus for a Burst Mode Charge Pump Load Switch | |
US5760655A (en) | Stable frequency oscillator having two capacitors that are alternately charged and discharged | |
US6784696B1 (en) | Low power dynamic logic gate with full voltage swing operation | |
CN115102384B (zh) | 软启动控制电路及其控制方法和供电电路 | |
KR20000022571A (ko) | 알씨 지연시간 안정화 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
BB | Publication of examined application | ||
HC | Name/ company changed in application |
Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V. |
|
TC | Name/ company changed in patent |
Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V. |
|
MM | Patent lapsed |
Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V. |