FI93284C - Bittisarjaintegraattoripiiri - Google Patents

Description

93284

Blttisarjaintegraattoripiiri Tämä keksintö liittyy piiriin, jolla saadaan in-tegrointitoiminto kellolla avainnetussa bittisarjajärjes-5 telmässä.

Digitaalisten piirien alalla on tunnettua integroinnin suorittaminen käyttämällä viive-elementtiä ja summauspiiriä. Integroitava signaali viedään summauspiirin yhteen tuloon (kasvattava). Summauspiirin lähtö kytketään 10 viive-elementin tuloon, jonka lähtö kytketään summauspiirin toiseen tuloon (kasvava). Integroitu signaali voidaan ottaa joko summauspiirin lähdöstä tai viive-elementin lähdöstä. Esimerkiksi artikkeli H. Urkowitz, "Analysis and Synthesis of Delay Line Periodic Filters", IRE Trans. 15 on Circuit Theory, June 1957, pp 41-53.

Usein halutaan integraattorin antamat arvot sekä skaalata että katkaista. Katkaisu suoritetaan prosessoitavien näytebittien lukumäärän pienentämiseksi, proses-sointipiirin koon pienentämiseksi tai prosessointiajän 20 minimoimiseksi. On havaittu, että saattaa esiintyä ei-toivottuja ilmiöitä, mikäli katkaisu suoritetaan integ-raattorisilmukassa, ts viive-elementin ja summaajan välissä. Nämä ilmiöt näkyvät prosessoitujen signaalien epätarkkuuksina, ei-toivottuna liikasignaalimuodostuksena .·.· 25 tiettyjen signaalien tapauksessa ja mahdollisina värähtelyinä ja rajajaksoina. Esillä olevan keksinnön päämääränä on bittisarjaintegraattoripiiri, joka suorittaa sekä skaalauksen ja katkaisun ja jolla integrointi saadaan täydellä bittitarkkuudella käyttämällä minimimäärää laitteistoa.

30 Esillä oleva keksintö kohdistuu bittisarjainte- grointipiiriin, johon kuuluu signaalin yhdistämisvälineet, jotka on kytketty sarjaan R-asteisen siirtorekisterin kanssa. R-asteisen siirtorekisterin lähtö on kytketty N-asteisen siirtorekisterin kautta yhdistämisvälineitten 35 ensimmäiseen liitäntään ja integroitava signaali on kyt- 2 93284 ketty yhdistämisvälineitten toiseen tuloliitäntään. Avain-nettu kellolähde, joka antaa ainakin R+N pulssia näytejaksolla, on kytketty siirtorekistereihin näytebittien siirtämiseksi sarjana niitten lävitse. Katkaistut, skaalatut 5 ja integroidut R-bittiset näytteet saadaan R-asteisen siirtorekisterin lähtöliitännästä.

Kuvio 1 on lohkokaavio esillä olevan keksinnön toteuttavasta bittisarj aintegrointipiiristä.

Kuvio 2 on aaltomuotokaavio, joka on hyödyllinen 10 keksintöä kuvattaessa.

Kuvio 3 on lohkokaavio piiristä, jolla poistetaan bittisarjasignaalin tasakomponentti, sisältää kuvion 1 integrointipiirin.

Keksintö kuvataan kellolla avainnetun bittisarja-15 järjestelmän ympäristössä. Prosessoitavat näytteet ovat R-bittisiä, kahden komplementin bittisarjanäytteitä. Tarkastellaan kuviota 2, näytteet esiintyvät synkronisesti näytekellon SC määrittämällä taajuudella. Näytebitit esiintyvät tahdissa kellosignaalin CLOCK R kellopulssi-20 purskeen kanssa niin, että vähiten merkitsevä bitti (LSB) tulee ensimmäisenä ja merkitsevin, eli merkkibitti (MSB), viimeisenä. CLOCK R:n kellopulssipurskeen jakso on pienempi kuin näytejakso. Kellotussignaalin CLOCK R pulssit kehitetään järjestelmäkellosta CLOCK, joka on jatkuva 25 aaltomuodoltaan.

Tarkastellaan kuviota 1, integrointipiiri sisältää summaajan 12, jolla on ensimmäinen tuloliitin 10, johonka integroitavat näytteet viedään. Summaajan 12 lähtö on kytketty merkin laajennus siirtorekisteriin, sign-extend-30 -shift-register (SXSR) 14, johon kuuluvat R-asteinen sar-j* jasiirtorekisteri 16 ja tuntumaton salpa (TL) 18. Tuntu matonta salpaa 18 ohjaa kaksitasoinen ohjaussignaali XND ja se päästää näytebitit muuttumattomina signaalin XND ollessa ensimmäisessä tilassa ja salpaa bitin, joka esiin-35 tyy samanaikaisesti kun signaalissa XND on siirtymä ensim- 3 93284 mäisestä tilasta toiseen tilaan ja pitää tämän bitin sekä antaa sen lähdössään koko sen ajan kun signaali XND on toisessa tilassa. Tuntumattoman salvan lähtö on integroidun signaalin skaalattu lähtö. Sarjarekisterin 16 lähtö 5 on kytketty N-asteiseen sarjasiirtorekisteriin 22, jonka lähtö on kytketty summaajan 12 toiseen tuloon. Siirtore-kisterit 22 ja 16 kellotetaan (R+N) kellopulssia per näyte jakso sisältävillä purskeilla kellosignaalista CLOCK (R+N), jonka suhde signaaliin CLOCK (R) on esitetty ku-10 viossa 2.

Ohjaussignaali XND (kuvio 2) suorittaa siirtymisen ensimmäisestä tilasta toisen R:nnen kellopulssin aikana niin, että rekisterin 16 antama R:s näytebitti salpautuu ja näin ollen toistuu vallitsevan näytejakson loppuajan. 15 Kellosignaalit synnytetään, esimerkiksi, oskillaat torilla 23, joka kehittää järjestelmäkellon CLOCK, ja kel-logeneranattorilla 24. Kellogeneraattori 24 toimii järjestelmäkellon ohjaamana ja synnyttää signaalit CLOCK (R), CLOCK (R+N), XND ja tarvittaessa signaalin SC. Nämä sig-20 naalit kehitetään kellogeneraattorissa 24 tavanomaisesti, jotka yksityiskohdat eivät ole tämän keksinnön osana ja jonka piirin signaaliprosessointialaa tunteva pystyy helposti suunnittelemaan tuntiessa kuviossa 2 esitetyt ajoi-tussuhteet.

.25 Tarkastellaan sarjaa R-bittisiä, kahden komplemen tin bittisarjanäytteitä, jotka viedään tuloliitäntään 10 niin, että kunkin näytteen R:s eli merkkibitti toistetaan asianomaisen näytejakson keston ajan R-l arvobitin esiintymisen jälkeen. Merkkibitin toisto voidaan suorittaa esi-30 merkiksi viemällä näytteet liitäntään 10 ohjaussignaalin ' XND ohjaaman tuntumattoman salvan kautta. Oletetaan myös, että rekisterien 16 ja 22 sisällöt ovat alunperin arvoltaan nolla ja että summain 12 ei aiheuta prosessointiviivettä siihen tuotuun signaaliin. Ensimmäisen näytteen näy-35 tejakson kuluessa, koska rekisterien 16 ja 22 sisältö on 4 93284 arvoltaan nolla, ensimmäinen näyte kulkee summaajän 12 lävitse muuttumattomana ja, kellosignaalin CLOCK (R+N) R:n ensimmäisen pulssin jälkeen, näyte on siirtorekisterissä 16. Tämän aikavälin kuluessa lähtö OUT on arvoltaan nolla, 5 toisin sanoen, rekisterin 16 alunperin nolla-arvoinen sisältö kulkee tuntumattoman salvan 18 lävitse. Salpa 18 salpaa R:nnen lähtöbitin ja toistaa sen näytejakson keston ajan estäen näin, näytejakson aikana, rekisteristä 16 tämän jälkeen tulevia bittejä menemästä liittimeen OUT.

10 Rekisteriä 16 kellotetaan vielä N kellojaksoa, jolloin saadaan näytteen N LSB:tä N-asteiseen siirtorekis-teriin 22. Seuraavan näytejakson alkaessa ensimmäinen näyte on näin ollen summaa jän 12 toisessa tulossa ja on oikein tasattu seuraavaan näytteeseen lisäämistä varten. 15 Toisin sanoen rekisterissä 22 olevan ensimmäisen näytteen LSB ja sitä seuraavat bitit esiintyvät yhteen sattuvasti liitäntään 10 tuodun seuraavan (toisen) näytten LSB:n ja vastaavien bittien kanssa.

Ensimmäisen näytejakson (ja jokaisen seuraavan 20 näytejakson) lopussa ainoastaan R MSB:tä summanäytteistä on rekisterissä 16, koska rekisteri 16 on R-asteinen rekisteri ja sitä kellotetaan R+N:llä pulssilla. (On huomattava, että vaikka tulonäytteet ovat R-bittiä leveitä, summanäytteet voivat laajeta R+N bittiä leveiksi). Kunkin 25 seuraavan näytejakson aikana summien R MSB:tä muodostaa lähtösignaalin OUT tuntumattoman salvan 18 kautta. Summa-näytteiden R MSBrtä ovat lähdössä yhteen saattuvia kel-lopulssipurskeen R:n ensimmäisen pulssin kanssa. Lähtö-näytteet edustavat summaajän 12 antamia summanäytteitä, 30 jotka on katkaistu ja siirretty N:n verran vähemmän mer-kitsevään bittipaikkaan. Summanäytteiden siirtäminen N:n verran vähemmän merkitsevään bittipaikkaan on sama kuin summanäytteiden skaalaaminen tekijällä 2~N.

Näytteet, jotka syötetään takaisin summaajaan 12 35 rekisterin 22 kautta, eivät kuitenkaan ole katkaistuja 5 93284 eivätkä skaalattuja. Näin ollen integrointi suoritetaan täydellä tarkkuudella.

Merkitään tulonäytteiden arvoja A: 11a ja summanäyt-teitä B:llä, sekä rekisterin 22 kautta takaisin syötet-5 täviä näytteitä C:llä, piirin siirtofunktio johdetaan seuraavasti. Näyte C on sama kuin näyte B viivästettynä yhdellä näytejaksolla, käyttämällä tavanomaista Z-muunnos merkintätapaa.

10 C=BZ-1 (1)

Summanäytteet B ovat B-A+C (2) 15 eli B*A+BZ"1 (3) keräämällä termit ja järjestämällä uudelleen yhtälö (3) 20 (B/A*l/(1-Z”1 ) (4)

Yhtälö (4) kuvaa integrointifunktion Z-muunnos merkintätavassa.

Merkitsemällä lähtönäytteitä OUT D:llä . . 25 D»2" * BZ* 1 (5)

ja sijoittamalla (4) (5):een saadaan siirtofunktio D/A

30 D/A«2~M Z" 1 /(1-Z" 1 ) (6) ♦# joka ilmaisee, että lähtö on yhtä kuin tulosignaaln in tegrointi viivästettynä yhdellä näytejaksolla ja skaalattuna tekijällä 2'H.

Kuvion 1 järjestelmässä summaajan 12 antamat summat

35 voivat levitä bittileveyksiin R+N, koska käytetään R+N

6 93284 siirtorekisteriasteen kokonaissarjayhdistelmää. Edelleen, mikäli halutaan takaislnsyöttää summaajaan 12 summanäyt-teltä, jotka on skaalattu tekijällä 2~x, voidaan rekisterin 22 asteiden lukumäärää pienentää X:llä ja sijoittaa 5 tuntumaton salpa rekisterin 22 ja summaajan 12 väliin, joka salpa on asetettu salpaamaan ja toistamaan näytebi-tin, joka esiintyy (R+N-X):nnellä kellopulssilla.

Kuvion 1 järjestelmässä oletettiin, että summaaja 12 ei aiheuttanut prosessointiviivettä. Jos kuitenkin 10 summaaja 12 aiheutta Y bittijaksoa prosessointiviivettä, tulevat näytteet B kerrotuiksi tekijällä 2Y ja siirtofunktio B/A muuttuu.

Tätä tekijää voidaan osittain kompensoida vähentämällä rekisterin 22 asteita Y:llä asteella. Tässä tapauk-15 sessa siirtofunktiot B/A ja D/A ovat B/A=2Y /( 1-Z' 1 ) (7)

Ja D/A=2* ( ' Y > Z'1 /(1-Z" 1 ) (8) 20

Vaihtoehtoisesti, mikäli summaaja aiheuttaa Y bittijaksoa prosessointiviivettä, yhtälöitten (4) ja (6) siirtofunktiot voidaan pitää muuttumattomina lisäämällä kunkin kellopulssipurskeen pulssien lukumäärää Y:llä ilman *.·,< 25 että tehdään muita muutoksia piirielimiin 16 ja 22. Tässä tapauksessa rekistereihin 16 ja 22 vietävät kellosignaalit sisältävät R+N+Y pulssia kussakin purskeessa.

Tarkastellaan seuraavaksi kuviota 3. Ne elementit kuviossa 3, jotka on merkitty samoilla numeroilla kuin ku-30 vion 1 elementit, oletetaan identtisiksi kuvion 1 element'll tien kanssa. Kuvion 3 piiriä voidaan käyttää poistamaan tasakomponentti bittisarjasignaalista, kuten bittisarja audiosignaali. Oletetaan esimerkiksi että liittimeen 32 tuotava signaali on merkitön suora binäärisignaali analo-35 gia/digitaalimuuntimesta ja että kaikki arvot ovat posi- 93284 7 tiivisia. Muunnosprosessi aiheuttaa luontaisesti tasakom-ponentin digitoituun signaaliin. Audiosignaali, joka tulee esimerkiksi radiolähteestä, on nimellisesti vaihtovirta-signaali. Tasakomponentti, jos sitä ei poisteta, edellyt-5 tää yleensä, että prosessointipiiri pystyy prosessoimaan signaalin, jolla on suurempi dynaaminen alue, kuin mitä vaihtovirta-audiosignaali edellyttää. Näin ollen signaa-liprosessointilaitteiston minimoimiseksi on tasakomponen-tin poistaminen toivottavaa.

10 Kuvion 3 piiriin kuuluu bittisarja-, kahden komp lementti vähennyspiiri 30 ja kuvion 1 yhteydessä kuvattu integraattoripiiri. Tulosignaali (AIN) kytketään vähentäjän 30 vähennettävä-tuloon ja integraattori liitin OUT kytketään vähentäjän 30 vähentäjä-tuloon. On huomattava, 15 että itse asiassa vähentäjä 30 ja summaaja 22 voidaan vaihtaa keskenään, mikäli signaali AC0„Tkytketään summaa-jan 12 kanssa vaihdetun vähentäjän vähentäjä-tuloon.

Signaali ACOUT on yhtäsuuri kuin signaali AIN miinus integraattorin lähtö OUT. Integraattorista tuleva 20 signaali OUT on, yhtälöstä (6), OUT=ACOOI 2' " Z" 1 /(1-Z" 1 ). (9)

Joten

AcOUT=AIN-ACout2-"Z-1/(l-Z-1 ) (10) - 25

Keräämällä termit ja järjestämällä uudelleen, kuvion 3 siirtofunktion ACOUT/AIN voidaan osoittaa olevan ACOUI/AIN-(Z-l)/(Z-l+2-"). (11) 30 I'. Näytejaksoilla, jotka ovat pieniä verrattuna käsiteltävään signaaliin, tässä siirtofunktiossa on nollakohta 0 Hz:ssa ja napa suunnilleen kohdassa 2’Kfs/2irHz, missä fs on näy-tetaajuus. Audiokaistanleveys on 20Hz-20kHz. Oletetaan 35 näytetaajuudeksi 300 kHz, jolloin kriteerio, että näyte- 8 93284 jakso on pieni verrattuna suurimman audiotaajuuden jaksoon, täyttyy. Jotta ei menetettäisi mitään audiosignaalin spektristä, navan täytyy esiintyä taajuudella pienempi kuin 20 Hz, eli 5 2'H fs/2ff < 20. (12) Tämä ehto toteutuu N:n arvolla pienempi kuin 11. Kun N on 12, 3 dB:n piste on 11.6 Hz:ssa ja kun N on 13, 3 dB:n 10 piste pienenee 5.8 Hz:iin. Näin ollen vaihtovirta-audiosignaali kulkee oleellisesti ilman amplitudin menetystä ja tasakomponentti eliminoituu täydellisesti.

Oletetaan nyt, että vähentäjä 30 ja summaaja 12 kumpikin aiheuttaa yhden bitin jakson viiveen signaali-15 näytteisiin. Verrattuna kellolla avainnetun järjestelmän näytedataan, yhden bitin jakson viive aiheuttaa kertomisen tekijällä kaksi. Vähentäjän 30 lähtö on nyt ACout=2(AIN-OUT) (13) 20

Signaali OUT, yhtälön (8) mukaan, on nyt 0UT=ACo„T2-<"-1>Z-1/(l-Z-1 ) (14) -#-t. 25 Sijoittamalla (14) (13):sta, keräämällä termit ja siirtämällä, siirtofunktion voidaan nyt osoittaa olevan ACOUT/AIN=2(Z-l)/(Z-l+2- < " ' 2 > ). (15) 30 Jälleen nollakohta on nollassa Hertsissä, mutta tässä " tapauksesssa napa on 2'(N_2)fs/2π Hz ja amplitudi kasvaa tekijällä kaksi. Jotta napa saataisiin samalle taajuudelle kuin edellisessä esimerkissä, N:ää tulee kasvattaa kahdella.

35 Seuraavissa vaatimuksissa käytetään ilmaisua "kel- n 93284 9 lopulssipurske". "Kellopulssipurske" voi täyttää koko näytejakson tai se voi täyttää vähemmän kuin koko näyte-jakson riippuen nimenomaisista valituista piirielementeis-tä, ts rekisteriasteiden lukumäärästä ja näytejaksosta.

5 Mikäli purske täyttää koko näytejakson, kellosignaali esiintyy jatkuvana pulssijonona, toisin sanoen, peräkkäiset purskeet ovat välittömästi toistensa jäljessä ilman näkyvää eroa. Patenttivaatimuksissa käytettynä termi "kellopulssipurske11 sisältää tämän tapauksen.

1' · 1 · « · • «

Claims (4)

1. 93284 10
2. 1. Bittisarjaintegraattoripiiri bittisarjasignaalin integroimiseksi, sisältää: 5 signaalituloliittimen (IN) bittisarjasignaalin tuo miseksi; yhdistämisvälineet (12) bittisarjasignaalien yhdistämiseksi, joissa välineissä on signaalituloliittimeen kytketty ensimmäinen tuloliitin, toinen tuloliitin ja 10 lähtöliitin; ensimmäisen sarjasiirtorekisterin (16), jossa on R astetta, R:n ollessa kokonaisluku, yhdistämisvälineitten (12) lähtöliittimeen kytketty tuloliitin, lähtöliitin ja kellotuloliitin; on tunnettu 15 toisesta sarjasiirtorekisteristä (22), jossa on N astetta, N:n ollessa kokonaisluku, ensimmäisen sarjasiir-torekisterin (16) lähtöliittimeen kytketty tuloliitin, yhdistämisvälineitten toiseen tuloliittimeen kytketty lähtö-liitin ja kellotuloliitin; 20 välineistä (23, 24), jolla viedään kellopulssipurs- ke ensimmäisen (16) ja toisen (22) sarjasiirtorekisterin kellopulssituloon, kun purskeen pulssit esiintyvät synkronisesti bittisarjasignaalin bittien kanssa ja kun purskeen pulssien määrä on ainakin R+N per näytejakso; ja -- 1 25 tuntumaton salpa (18) -välineistä, jotka on kytket ty ensimmäisen sarjasiirtorekisterin (16) lähtöliittimeen, näytebittien välittämiseksi ensimmäisen ennaltamäärätyn purskeen osan aikana ja ennalta määrätyn näytebitin sal-paamiseksi ja antamiseksi lähdössä kunkin näytejakson osan .. 30 aikana, joka seuraa ennalta määrättyä osaa. • 2. Patenttivaatimuksen 1 mukainen bittisarjainte- graattori, tunnettu siitä, että kellopulssipurs-keen antavat välineet (23, 24) antavat pulssipurskeen, jossa pulssien lukumäärä on yhtä suuri, kuin bittiviive-35 jaksojen määrää yhdistämisvälineitten (12) tuloliittimen II 11 93284 ja toisen sarjasiirtorekisterin (22) lähtöliittimen välillä kuvaava kokonaisluku.
3. 3. Patenttivaatimuksen 2 mukainen bittisarjainte-graattori, tunnettu siitä, että yhdistämisväli- 5 neillä (12) on yhden bittijakson pituinen prosessointivii-ve tulo- ja lähtöliittimiensä välillä ja että kellopuls-sipurskeen antavat välineet antavat pulssipurskeen, jossa pulssien lukumäärä on R+N+l.
4. 4. Patenttivaatimuksen 3 mukainen yhdistelmä, 10 tunnettu edelleen: bittisarjayhdistämisvälineistä (30), jossa on tuntumattomien bittisar jasalpavälineiden (18) lähtöliittimeen kytketty ensimmäinen tuloliitin, yhdistämisvälineitten (12) ensimmäiseen tuloliittimeen kytketty lähtöliitin, 15 josta prosessoitu signaali saadaan, ja toinen tuloliitin; ja välineistä (AIN), jolla tuodaan bittisarjasignaali bittisarjayhdistämisvälineitten (30) toiseen tuloliittimeen. < · < 1 « » · 93284 12