FI88548B - Cellstrukturerad digital multiplicerare med halvsystolisk uppbyggnad - Google Patents

Cellstrukturerad digital multiplicerare med halvsystolisk uppbyggnad Download PDF

Info

Publication number
FI88548B
FI88548B FI853534A FI853534A FI88548B FI 88548 B FI88548 B FI 88548B FI 853534 A FI853534 A FI 853534A FI 853534 A FI853534 A FI 853534A FI 88548 B FI88548 B FI 88548B
Authority
FI
Finland
Prior art keywords
cells
input
row
bits
multiplier
Prior art date
Application number
FI853534A
Other languages
English (en)
Swedish (sv)
Other versions
FI853534A0 (fi
FI88548C (fi
FI853534L (fi
Inventor
Tobias Noll
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Publication of FI853534A0 publication Critical patent/FI853534A0/fi
Publication of FI853534L publication Critical patent/FI853534L/fi
Application granted granted Critical
Publication of FI88548B publication Critical patent/FI88548B/fi
Publication of FI88548C publication Critical patent/FI88548C/fi

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52Multiplying; Dividing
    • G06F7/523Multiplying only
    • G06F7/53Multiplying only in parallel-parallel fashion, i.e. both operands being entered in parallel
    • G06F7/5306Multiplying only in parallel-parallel fashion, i.e. both operands being entered in parallel with row wise addition of partial products
    • G06F7/5312Multiplying only in parallel-parallel fashion, i.e. both operands being entered in parallel with row wise addition of partial products using carry save adders
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/38Indexing scheme relating to groups G06F7/38 - G06F7/575
    • G06F2207/3804Details
    • G06F2207/386Special constructional features
    • G06F2207/388Skewing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/38Indexing scheme relating to groups G06F7/38 - G06F7/575
    • G06F2207/3804Details
    • G06F2207/386Special constructional features
    • G06F2207/3884Pipelining

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)
  • Finger-Pressure Massage (AREA)
  • Road Paving Structures (AREA)
  • Immobilizing And Processing Of Enzymes And Microorganisms (AREA)
  • Steroid Compounds (AREA)

Description

Kennorakenteinen digitaalinen kertolaskin, jossa on semisys- tolinen rakenne 1 88548
Keksinnön kohteena on kennorakenteinen digitaalinen kertolaskin, jossa on semisystolinen rakenne, patenttivaatimuksen 1 johdanto-osan mukaisesti.
Tämän LyyppLncn ka r to task in tunne taan k i i jo i tiikse·; l n J.H. Jump ja S.R. Ahuja "Effective Pipelining of Digital Systems" aikakauslehdestä IEEE Transactions on Computers Voi. C-27, n:o 9, syyskuu 1978 s. 855-865, etenkin kuviosta 7. Haitallista on tällöin se, että toiset sisäänmenojohdot, joiden kautta kulloinkin yksi kertojabitti syötetään rivin kaikkiin kennoihin, on varustettava etenkin suuria sanaleveyksiä omaavien kerrottavien yhteydessä ohjauskytkennöillä, joiden kulkuajat hidastavat yhdessä ohjauskytkentöjen ja toisten sisäänmenojohtojen kyseisten kennojen välissä olevien osien kulkuaikojen kanssa herkästi kertojabittien syöttöä. Näin syntyy vaihekulkuajan olennainen kasvu, joka kuluu summien ja siirtosignaalien yhden rivin siirtorekisteriasteiden ulostuloissa tapahtuvan luovutuksen ja seuraavan rivin siirtorekisteriasteiden ulostuloissa tapahtuvan . vastaavien signaalien luovutuksen välillä.
Keksinnön tehtävänä on esittää alussa mainitun tyyppinen kennorakenteinen kertolaskin, jossa mainittu viivästys kertojabitte-: jä syötettäessä ei vaikuta haitallisesti vaihekulkuaikaan.
Tämä saadaan keksinnön mukaisesti aikaan muodostamalla kertolaskin patenttivaatimuksen 1 tunnusmerkkiosan mukaisesti.
Keksinnöllä saavutettava etu on etenkin se, että viivästys, joka esiintyy syötettäessä kertojabitteja tarkastellun rivin kennoihin, tapahtuu astekulkuajän aikana, joka on järjestetty : : edellisellä rivillä yhdistettyjä kennoja varten. Tämän aste- kulkua jän kuluessa tapahtuu myös osatulobittien muodostus ja välitallennus tarkasteltua riviä varten. Tästä syystä voidaan 2 88548 tarkastellulle riville syöttää sekä tarvittavat, rckistorias-teisiin välitallennetut edeltävän rivin kennojen summasignaa-lit ja siirtosignaalit että tämän edeltävän rivin muihin re-kisteria^tpisiin välitallennetut, tarkastellulle riville kuuluvat osatulobitit samanaikaisesti, niin että tarkastellun rivin astekulkuaika voidaan vähentää siinä olevan kokosummaimen käsittelyaikaan. Vastaava pätee kaikkien rivien astekulkuaikojen kohdalla.
Patenttivaatimukset 2-6 koskevat keksinnön etusijalla olevia sovellutusmuotoja ja edelleenkehitysmuotoja.
Keksintöä selitetään seuraavassa lähemmin piirustuksen avulla. Piirustuksessa kuvio 1 esittää lohkokaaviokuvaa tunnetusta kennorakentoisosta digitaalisesta kertolaskimesta, jossa on semisvstolinen rakenne, kuvio 2 esittää lohkokaaviokuvaa kuvion 1 mukaisen kertolaski-men kennosta, kuvio 3 esittää lohkokaaviokuvaa keksinnön mukaisesti muodostetusta kertolaskimesta, kuvio 4 esittää lohkokaaviokuvaa kuvion 3 mukaisen kertolaski-men kennosta, kuvio 5 esittää kuvion 3 mukaisen kertolaskimen yksinkertaistettua kennoa ja kuvio 6 esittää kuvion 4 mukaisen kennon kytkentäteknistä muodostusta.
Kuviossa 1 esitetty lohkokaaviokuva vastaa olennaisesti tunnettua yllä mainitun IEEE-kirjoituksen kuvion 7(b) mukaista kerto-laskinta. Tällöin on järjestetty ensimmäiset sisäänmenojohdot L0-L3, joiden ylemmät liitännät on varattu binäärisignaali-na esiintyvien kerrottavien MD biteillä Xq-x^. Tällöin merkitsee Xq MD:n alhaisimman arvon omaavaa bittiä. Toiset sisään-menojohdot ZL0-ZL3 on kytketty ylemmistä liitännöistään samoin binäärisignaalina esiintyvän kertojan MT bitteihin y0~y3, 3 88548 jolloin yQ merkitsee alhaisimman arvon omaavaa bittiä. Merkinnöillä Z11-Z14 on merkitty kortolaskimen neljää ensimmäisellä rivillä yhdistettyä kennoa. Tällöin Zll:ssa on bitti Xq JA-liitetty bitin y^ kanssa, Zl2:ssa bitit ja yQf Z13:ssa bitit X2 ja yQ ja Z14:ssa bitit x^ ja y^. Kuviossa 1 nämä kytkennät on esitetty johtojen LO-L3 ja johdon ZLO risteyskohdilla. Liitäntätuloksia, joilla on joko looginen arvo 0 tai 1, nimitetään osatuotebittien ensimmäiseksi ryhmäksi. Toiselle riville on järjestetty neljä muuta kennoa Z21-Z24, joissa tapahtuu x^:n JA-liitännät y^:n kanssa, x^:n JA-liitännät y^:n kanssa, X2:n JA-liitännät y^:n kanssa ja x^:n JA-liitännät y-^tn kanssa, mikä osoitetaan jälleen johtojen L0-L3 ja ZL1 risteyskohdilla. Viimeksi mainitut liitäntätulokset esittävät osatuotebittien toista ryhmää. Vastaavalla tavalla kahdella muulla rivillä, jotka sisältävät kulloinkin kennot Z31-Z34 ja Z41-Z44, muodostetaan kaksi muuta osatulobittien ryhmää.
Näiden olennaisesti keskenään samankaltaisesta muodostettujen kennojen, esim. Z33 rakennetta, joka voidaan myös nähdä mainitun kirjoituksen sivulla 862 olevasta kuviosta 4, selitetään lähemmin kuvioon 2 viitaten. Tällöin johdot L2 ja ZL2, joissa on Z33:n alueella risteyskohta, on yhdistetty JA-elimen 1 kahteen sisäänmenoon, jonka ulostulo on asetettu kokosummainen 3 . sisäänmenoon 2. Kokosummaimen 3 toinen sisäänmeno on kytketty . · myöhemmin lähemmin selitettävän yhteenlaskutien 5 osaan. Edel- ... leen 3:n kolmas sisäänmeno 6 on yhdistetty samoin myöhemmin 1 ! lähemmin esitettävän siirtotien 7 osaan, jonka kautta vastaan- • · otetaan siirtosignaali. 3:n summaulostulo 8 on kytketty summa- • ·' tien 5 toiseen osaan, jonka kautta luovutetaan summasignaali.
Lopuksi on 3:n siirtoulostulo 9 kytketty siirtotien 7 toiseen osaan, jonka kautta luovutetaan siirtosignaali.
Summatie 5 kulkee kuvion 1 mukaisesti kennojen Z24, Z33 ja ··. Z42 kautta. Muita summateitä on merkitty numeroilla 10-14 T ja ne kulkevat kulloinkin Z14:n, Z23:n, Z32:n ja Z41:n kautta, ." Z13:n, Z22:n ja Z31:n kautta, Z12:n ja Z21:n kautta, Z34:n ja Z43:n tai vast. Z44:n kautta. Numerolla 15 merkitty tie voidaan 4 88548 samoin käsittää summatieksi, mutta se kulkee ainoastaan kennon Zll kautta. Kennot Z11-Z14 voi olla sikäli muodostettu yksinkertaisemmin kuin muut kennot, että niiden ei tarvitse sisältää kokosummainta. Niiden kohdalla JA-elimen 1 ulostulo voi olla yhdistetty kulloinkin oikeaan alempaan kohtaan liitettyyn summatien osaan, jonka kautta luovutetaan signaali. Jokainen summateiden 5 ja 10-15 merkityistä osakappaleista merkitsee, että kennon oikeassa alakulmassa ulostuleva signaali syötetään seurnnvan kyse istvl Ι.,'ί sumin.» L Lo l l ,'l olevat» konnun va se»»»| »aan yl.'l-kulmapisteeseen ja siten sen kokosummaimen 3 sisäänmenoon 4.
Siirtotie 7 kulkee kuviossa 1 kennojen Z23, Z33 ja Z43 kautta. Muita siirtoteitä on merkitty numeroilla 16-18 ja ne kulkevat kulloinkin kennojen Z24, Z34 ja Z44, kennojen Z22, Z32 ja Z42 tai vast, kennojen Z21, Z31 ja Z41 kautta. Jokainen näiden siirtoteiden merkitty osakappale merkitsee, että kennon alarajassa luovutettu, tämän kennon siirtoulostulosta 9 peräisin oleva siir-tosignaali syötetään seuraavan tiellä olevan kennon ylärajaan ja sieltä sen kokosummaimen 3 sisäänmenoon.
Summateiden 15, 12, 11 ja 10 alapäissä on otettavissa suoraan alhaisemman arvon omaavat tuotebitit P0-P3' Korkeamman arvon omaavat tulobitit yhdistetään siirtoteiden 18, 17, 7 ja 16 pääpuolen liitännöissä 19-22 ja summateiden 5, 13 ja 14 pääpuolen liitännöissä 23-25 esiintyvistä signaaleista. Tätä tarkoitusta varten on järjestetty summausasteet 26-35, joista asteet 26-29 ovat yhteydessä kulloinkin pidennettyjen siirtoteiden 18, 17, 7 ja 16 kautta kennojen Z41-Z44 kanssa. Pidennetty siirtotie 7 yhdistää lisäksi asteet 28 ja 32 keskenään, pidennetty siirtotie 17 yhdistää asteet 27, 31 ja 34 keskenään ja pidennetty siirtotie 18 yhdistää asteet 26, 30, 33 ja 35 keskenään.
Lisäksi pidennetty summatie 5 kulkee asteen 26 kautta, pidennetty summatie 13 kulkee asteiden 27 ja 30 kautta, pidennetty summatie 14 kulkee asteiden 28, 31 ja 33 kautta sekä vielä yksi summatie 36 kulkee asteiden 29, 32, 34 ja 35 kautta. Tällöin merkitsee jokainen pidennetyn siirtotien osakappale sitä, että 5 88548 siirtotie otetaan summainasteen alarajassa ja siten siinä olevan summaimen siirtoulostulossa ja syötetään kulloinkin seu-raavan siirtotiellä olevan summainasteen ylärajaan ja sieltä siinä olevan summaimen yhteen sisäänmenoon. Toisaalta jokainen pidennetyn summatien osakappale merkitsee sitä, että asteen oikeassa alakulmassa otetaan siinä olevan summaimen summaulos-tulossa esiintyvä summasignaali ja syötetään seuraavaan summa-tiellä olevaan summainasteeseen sen rajan vasemman yläkulman kautta siinä olevan summaimen sisäänmenoon. Koulia asioisi in 26-35 syötetään korkeintaan vain kaksi sisäänmenosignaalia, voi niiden summaimet olla muodostettu puolisummaimiksi, mitä on merkitty merkinnällä HA. Summateiden 5, 13, 14 ja 36 alapäässä voidaan ottaa sitten tulobitit P -p_. r- 4 7
Kuviossa 1 yksittäisten kennojen, esim. Z33, summa- ja siirto-ulostuloihin, esim. 8 ja 9 (kuvio 2) on järjestetty jokaiseen siirtorekisteriasteet, esim. 37 ja 38, joihin välitallennetaan kuhunkin luovutetut summa- ja siirtosignaalit. Tämän lisäksi muita siirtorekisteriasteita, esim. 39, on liitetty sisäänmeno-johtoihin L0-L3 siten, että tällaisen johdon, joka on kennon, esim. Z33, alueella, haaroituksen, esim. 39a eteen on liitetty edellä olevien rivien määrää vastaava määrä rekisteriasteita. Haaroituksen 39a tai vast, kennon Z33 tarkastellussa tapauksessa kysymys on kolmannella rivillä olevasta kennosta, niin että ' :*· on olemassa kaksi edellä olevaa riviä. Siten kaksi muuta siirto- rekisteriastetta 40 ja 41 on johdon L2 siinä osassa, joka on kennon Z33 haaroituksen yläpuolella. Vastaavalla tavalla myös toisiin sisäänmenojohtoihin, esim. ZL2, joista jokainen on järjestetty kennojen, esim. Z31-Z34 määrätylle riville, on liitetty niin monta siirtorekisteriastetta, esim. 42 ja 43, kuin vastaa edellä olevien rivien määrää. Koska sisäänmenojohto * Z12 on järjestetty tarkastellussa tapauksessa kolmannella ri villä oleville kennoille Z31-Z34, se sisältää siten kaksi siir-.···. torekisteriastetta 42 ja 43. Siirtorekisteriasteet, esim.
37 ja 38, yksittäisten kennojen, esim. Z33, ulostuloissa, sekä muut siirtorekisteriasteet, esim. 39, ensimmäisissä sisäänmeno-johdoissa on liitetty tarkoituksenmukaisesti yksittäisiin 6 88548 kennoihin, esim. Z33, vaikka ne on esitetty selvyyden vuoksi kuviossa 1 kennojen ulkopuolella.
Kuvio 1 esittää vaakasuorasti kulkevia katkoviivoja HI,1-111,4, jotka osoittavat kulloinkin siirtorekisteriasteiden aseman kennojen ulostuloissa yksittäisillä riveillä. Siirtorekisteri-asteet tahdistetaan nyt niin, että kaikki rivin kennojen, esim. Z11-Z14 ulostuloissa esiintyvät ja viivalla HL1 esitettyihin siirtorekisteriastcisiin välitallennetut signaalit siirretään tahtijakson aikana seuraavalle kennojen, esim. Z2 1-7.24 riville, seuraavan tahtijakson aikana sitten tämän rivin ulostuloissa esiintyvät signaalit tämän jälkeen olevalle riville, esim.
Z31-Z34 jne. Koska myös summainasteet 26-35 on otettu mukaan vastaavilla viivoilla HL5-HL8 esitetyillä siirtorekisteri-asteilla tahtikaavioon, ovat tuotebitit Pq-P-^ käytettävissä vasta tapahtuneen signaalisiirron jälkeen viivan HL8 kautta. Muiden siirtorekistereiden, esim. 42 ja 43 johdosta toisissa sisäänmenojohdoissa ZL0-ZL3 sekä tulobittien, esim. P tahdistetun toiston johdosta summateihin, esim. 15, liitettyjen siirtorekisteriasteiden, esim. 44-49a, avulla kaikki tulonmuodostukseen MD:stä ja MT:stä tarvittavat signaalit ovat riippuen kulloinkin tarkastellusta tahtiperiodista aina ainoastaan kahden peräkkäisen vaakasuoran viivan, esim. HL3 ja HL4, välissä, niin että kuvion 1 pystysuorassa suunnassa kulloinkin ainoastaan kytkennän vierekkäiset osat vaikuttavat toisiinsa. Tämä ominaisuus vastaa nk. systolista kytkentärakennetta pystysuorassa suunnassa. Koska kuitenkin vaakasuorassa suunnassa MT:n bitit, esim. y2 syötetään rivin kaikille kennoille, esim. Z31-Z34, tällaisen tahtiperiodin aikana, puhutaan semisystoli-sesta rakenteesta.
Semisystolisen rakenteen johdosta syntyy se yllä mainittu ongelma, että kertojabittien syöttö johtoihin ZL0-ZL3 liitettyjen ohjauskytkentöjen 50-53 ja näiden johtojen vaakasuorien osien kautta, etenkin suurilla kertojan MD sananleveyksillä, hidastuu niin paljon, että tahtijaksot on valittava vastaavan suuriksi.
Tämä merkitsee kuitenkin vastaavan suurta signaalien astekulku- aikaa kahden peräkkäisen viivan välillä, esim. HL2 ja HL3.
7 88548
Esitetty tahdistus mahdollistaa tahtijakson aikana kulloinkin yhden ainoan kytkentäasteen, so. kahden vierekkäisen vaakasuoran viivan, esim. HL2 ja HL3, välissä olevien kytkentäosien järjestämisen määrättyyn kertomiseen, esim. MD:n kertomiseen MT:n kanssa. Muut asteet voidaan ottaa samanaikaisesti muihin kertolaskuihin, niin että kytkennän läpikulkuaste (computation rate) moninkertaistuu vastaavasti. Tätä periaatetta nimitetään kirjallisuudessa nimellä "pipe 1 ininq" .
Kuvio 3 esittää keksinnön mukaisesti muodostetun kertolaskimen lohkokaaviokuvaa. Erona kuvion 1 suhteen toinen sisäänmeno-johto ZL1, jonka kautta syötetään kertojan MT bitti y^, ei kulje kennojen Z21-Z24 kautta, vaan kennojen Z11-Z14 kautta. Vaikka osatuotebitit, jotka muodostetaan JA-liitännän tuloksena :<0:n ja y-^tn välillä, x^:n ja y^:n välillä, x2:n ja y^m sekä x^:n ja y^:n välillä, on järjestetty kennoille Z21-Z24 ja näissä ne lasketaan yhteen summateiden 12, 11 ja 10 kennoista Z12, Z13 ja Z14 tuotettujen summasignaalien kanssa, johtojen L0-L3 risteyspisteet johdon ZL1 kanssa ovat kulloinkin kennojen Z11-Z14 alueella. Tästä nähdään, että osatulobittien muodos-tus, jotka on järjestetty kennoille Z21-Z24, tapahtuu kennoissa ' Z11-Z14. Muodostuneet osatulobitit syötetään sitten liitos- ·.·. johtojen 54-57 kautta kulloinkin kennoissa Z21-Z24 olevien koko-summaimien sisäänmenoon. Näiden kokosummaimien toiset sisään-menot on varattu kuvion 1 mukaisesti summateiden 12, 11 ja 10 kautta saaduilla summasignaaleilla. Osatulobittien muodostus, joka tapahtuu kuvion 1 mukaisesti kennoissa Z21-Z24, osoitetaan siten kuvion 3 mukaisessa kertolaskimessa kennoille Ζ11-Ξ14 ja siten edellä olevalle riville.
• ·. Vastaavalla tavalla tapahtuvat myös osatulobittien muodostukset, jotka tapahtuvat kuvion 1 mukaisesti kolmannella ja neljännellä rivillä, kuvion 3 mukaisesti kulloinkin toisoLla ja kolmannella rivillä, mikä on esitetty johtojen ZL2 ja ZL3 ku lulla, joiden risteyskohdat johtojen L0-L3 kanssa ovat kul loinkin toisen ja kolmannen rivin kennoissa.
8 88548
Aivan yleisesti kuviossa 3 osatulobitti, joka on laskettava yhteen määrätyssä kennossa, esim. Z33, tähän kennoon summa-tien, esim. 5 ja siirtotien, esim. 7, syötettyjen summa- ja siirtosignaalien kanssa, muodostetaan edellisen rivin vastaavassa kennossa, esim. Z23 JA-liitännällä, jolloin liitäntätulo syötetään liitos johdon, esim. 58 kautta tarkasteltuun kennoon. Näin onnistutaan siirtämään viivästys, joka syntyy syötettäessä kertojabittiä, esim. ja muodostettaessa osatulobitti ja joka muodostuu ensisijassa ohjauskytkennän , esim. 52 ja kyseisen sisäänmenojohdon, esim. ZL2 vaakasuorasta merkityn osan kul-kuajoista, viivojen HLl ja HL2 välisen osakytkennän astekulku-aikaan. Liitosjohtoon, esim. 58 on liitetty siirtorekisteri-aste, esim. 59, joka voidaan järjestää kulloinkin edellisen rivin kennolle, esim. Z23. Se on esitetty kuviossa 3 ainoastaan selvyyden vuoksi kennon Z23 ulkopuolella. Olennaista on, että siirtorekisteriaste 59 tahdistetaan samanaikaisesti yhdessä muiden kennojen Z21-Z24 ulostuloissa olevien siirtorekisterias-teiden kanssa, mikä on esitetty viivalla HI,2 .
Ensimmäisten kolmen rivin kennoissa Z11-Z34, so. kaikissa kennoissa on kuvion 3 mukaisesti liitosjohtojen, esim. 58 ulostulot, jotka on ohjattu seuraavan rivin kulloinkin kyseessä olevien kennojen kokosummainten sisäänmenoihin. Kaikkiin näihin ulostuloihin on järjestetty siirtorekisterit, esim. 59, jotka huolehtivat siitä, että kennoihin Z21-Z44 syötetään niille järjestetyt osatulobitit samanaikaisesti kulloinkin edellä olevan rivin summa- ja siirtosignaalien kanssa. Siten vähenevät kennoista Z21-Z24 muodostetun toisen rivin, kennoista Z31-Z34 muodostetun kolmannen rivin ja kennoista Z41-Z44 muodostetun neljännen rivin astekulkuajät kulloinkin niihin sisältyvien kokosum-mnimicn kasittelyaikoihin. Koska mainitut viivästykset syötettäessä kertojabittejä osuvat kulloinkin edellä olevan rivin astekulkuaikoihin, ne eivät enää ollenkaan esiinny, niin kauan 9 88548 kun ne eivät ylitä kokosummaimen kulkuaikaa. Tämä voisi tapahtua kuitenkin vain niin suurissa kerrottavien MD sanaleveyk-sissä, että tämä tapaus on käytännöllisesti katsoen merkityksetön .
Kuvion 3 muut osat on esitetty jo kuvion 1 avulla ja niillä on siinä esitetyt viitemerkinnät.
Kuvio 4 esittää kuvion 3 mukaisen kertolaskimen keksinnön mukaisesti muodostettua kennoa, esim. Z33. Kuvion 2 mukaisesti myös tässä on järjestetty kokosummain 3, jossa on sisäänmenot 2, 4 ja 6, summaulostulo 8 ja siirtoulostulo 9. Sisäänmeno 2 on tällöin kytketty liitosjohtoon 58, sisäänmeno 4 on liitetty summatiehen 5 ja sisäänmeno 6 on kytketty siirtotiehen 7. Summaulostulo 8 on yhdistetty summation 5 seurnavaan osakappa-leeseen, siirtoulostulo 9 on yhdistetty siirtotien 7 seuraa-vaan osakappaleeseen. JA-elimen 60 toinen sisäänmeno on yhdistetty kytkentäpisteessä 61 sisäänmenojohtoon L2, toinen sisäänmeno on yhdistetty kytkentäpisteessä 62 sisäänmenojohtoon L3. Siirtorekisteriasteet 37, 38 ja 39 on liitetty kuviossa 4 kennoon Z33. Samoin on esitetty siirtorekisteriaste 63, joka on 60:n ulostuloon kytketyssä, kennon Z43 sisäänmenoon 2 johtavassa ‘ ' liitos johdossa, kennon Z33 osana.
·'·' Kuvio 5 esittää lohkokaaviokuvaa yhdestä keskenään samalla ta voin muodostetuista kuvion 3 mukaisista kennoista Z11-Z14, esim. : kennosta Z13. Biteistä x2 ja yQ muodostetaan JA-elimessä 63a osatulobitti, joka vastaa joko loogista yhtä tai loogista nollaa. Tämä luovutetaan summatien 11 kautta kennoon Z22.
Koska mitään summa- tai siirtosignanlia ei syötetä, voi koko-.· ·. summain jäädä pois. Kennossa Z23 tarvittavan osatulobitin muodostamiseksi on järjestetty JA-elin 64, jonka sisäänmenot “ on kytketty kukin johtoihin ZL2 ja ZL1. 64 :n ulostulo on kyt- ...· ketty liitos johtoon 56, joka on ohjattu kennon Z23 kokosummai- men sisäänmenoon. Jo esitetyn siirtorekisteriasteen 41 lisäksi on liitetty muita tällaisia asteita 65 ja 66 liitosjohtoon 56 ja summatiehen 11.
10 88548
Kuviossa6 on nähtävissä kuviossa 4 kaaviomaisesti esitetyn kennon Z33 kytkentätekninen rakenne. Tällöin kokosummain 3 sisältää NOR-elimen 67, jonka molemmat sisäänmenot on asetettu 3:n sisäänmenoihin 2 ja 6. JA-elimen 68 molemmat sisäänmenot on samoin kytketty sisäänmenoihin 2 ja 6. 67:n ja 68:n ulos tulot on tällöin ohjattu NOR-elimen 69 sisäänmenoihin. 69:n ulostulo on NOR-elimen 70 ensimmäisessä sisäänmenossa, jonka toinen sisäänmeno on yhdistetty 3:n sisäänmenoon 4. JA-elimessä 71 on kaksi sisäänmenoa, jotka on kytketty samoin 69:n ulostuloon ja sisäänmenoon 4. 70:n ja 71:n ulostulot on ase tettu NOR-elimen 72 molempiin sisäänmenoihin, jonka ulostulot muodostavat 3:n summaulostulon 8. NOR-elimen 67 ulostulo on ohjattu edelleen NOR-elimen 73 ensimmäiseen sisäänmenoon. Lopuksi JA-elimen 74 ulostulo, jonka sisäänmenot on yhdistelty 69:n ulostuloon ja 3:n sisäänmenoon 4, on asetettu 73:n toiseen sisäänmenoon. 73:n ulostulo muodostaa tällöin kokosummaimen invertoidun siirtoulostulon 9.
Siirtorekisteri 37 koostuu yksityiskohtaisesti kenttävaikutus-transistorin 75, invertterin 76, toisen kenttävaikutustransis-torin 77 ja toisen invertterin 78 sarjakytkennästä, jonka invertterin ulostulo on yhdistetty siirtotien 7 siirtosignaaleja edelleenjohtavaan osaan. Transistorin 75 veräjää ohjataan johdon 79 kautta, jossa on tahtijännitteellä 0^ varattu liitäntä 80. Tämän mukaisesti 77:n veräjää ohjataan johdon 81 kautta, joka on varustettu tahtijännitteellä 0g varatulla liitännällä 82. Tahtipulssin 0^ esiintyessä siirretään ulostulossa 9 oleva siirtosignaali invertterin 76 sisäänmenoon. Tahtipulssin 0g esiintyessä, joka ei saa osua yhteen tahtipulssien 0M kanssa, luovutetaan siirtosignaali sitten transistorin 77 ja invertterin 78 kautta siirtotielle 7, kun taas transistori 75 on suljettu. Siirtorekisteriasteet 38, 39 ja 63 on muodostettu asteen 37 mukaisesti, jolloin niiden transistoreita ohjataan yhteisesti transistoreilla 75 ja 77 johtojen 79 ja 81 kautta.
11 88548
Toisen...neljännen rivin kennot on muodostettu edullisesti kuvion 6 mukaisesti. Tällöin kennojen Z24, Z34 ja Z44 sisään-menot on kytketty loogisella nollalla.
Nelinumeroisten kerrottavien ja kertojien tähän asti esitetty kertolaskin muodostaa ainoastaan yhden sovellutusesimerkin, joka toimii keksinnön havainnollistamiseksi. Keksinnön ajatusta voidaan tietenkin soveltaa tämän lisäksi kennorakentei-siin kertolaskimiin, jotka on sovitettu mielivaltaisen numero-määrän omaavia binäärilukuja varten.
Yllä esitetystä keksinnön sovellutusesimerkistä poiketen voidaan JA-elimen 60 sijasta käyttää kaikissa kennoissa tarkoituksenmukaisesti NAND-elintä. Tässä tapauksessa luovutetaan kulloinkin invertoidut osatulobitit niille järjestettyihin kennoihin. Edullisesti voidaan tällöin luovuttaa myös kokosummaimissa muodostetut siirtosignaalit ulostuloihin 9 kulloinkin invertoituina, jolloin vastaanotettujen osatulobittien ja siirtosignaa-lien inversio otetaan vastaavasti huomioon kokosummaimissa 3.
Edelleen erona kuviossa 3 esitettyyn sovellutusesimerkkiin voivat yksittäiset tai useammat vaakasuorat viivat HL1-HL8 tai vast, niillä kulloinkin esitetyt siirtorekisteriasteet jäädä ! V pois. Tämä on silloin mahdollista, kun tahti jakso vastaa koko- ; · summaimen 3 käsittelyäjän kerrannaista.

Claims (6)

12 88548
1. Kennorakenteinen digitaalinen kertolaskin, jossa on se-misystolinen rakenne, jossa kaikki kerrottavan bitit JA-liitetään kulloinkin kertojan yhden bitin kanssa osatulobittien ryhmäksi ja jokaista kertojabittiä varten muodostetaan tällainen ryhmä, jossa ensimmäiselle riville järjestetyt kennot on järjestetty yksilöllisesti osatulobittien ensimmäiselle ryhmälle, joka koostuu kaikista alimman arvon omaavan kertojabitin kanssa kulloinkin JA-liitetyistä kerrottavan biteistä, jossa muissa, tämän jälkeen järjestetyissä, riveissä olevat kennot on järjestetty osatulobittien muille ryhmille, jolloin jokainen toinen rivi on järjestetty yksilöllisesti kaikkien kerrottavan bittien JA-liitännällä yhden ainoan kertojabitin kanssa muodostetuille osatulobiteille ja kulloinkin mukaan otetun kertojabitin arvoisuus nousee riviltä riville, jossa ensimmäiset kerrottavan biteillä varatut sisäänmenojohdot kulkevat näille järjestettyihin kennoihin, jossa on järjestetty toiset kertojabiteillä varatut sisäänmeno johdot, joista jokainen kulkee kaikkiin rivillä oleviin kennoihin, jotka on järjestetty niiden kautta syötetylle kertojabitille, jossa on järjestetty summatiet, jotka kulkevat niiden kennojen kautta, jotka on järjestetty samanarvoisille keskenään yhteenlaskettaville osatulobiteille, jossa on järjestetty siirtotiet, jotka kulkevat niiden kennojen kautta, jotka on järjestetty kasvavan arvoisuuden omaaville keskenään yhteenlaskettaville osatulobiteille, jossa kennoihin on järjestetty jokaiseen kokosummain, joka toimii summatien kautta syötetyn summasignaalin laskemiseksi yhteen mahdollisesti siirtotien kautta syötetyn siirtosignaalin ja kennolle järjestetyn osatulobitin kanssa, jossa kennoihin on järjestetty kulloinkin liitäntäelin, joka toimii kerrottavabitin JA-liitäntää varten kertojabitin kanssa, i 13 88548 jossa kennoihin sisältyy siirtorekisteriasteet, jotka on järjestetty kokosummaimen suiranaulostulon ja siirtoulostulon jälkeen, jossa ensimmäisiin ja toisiin sisäänmenojohtoihin on liitetty muita siirtoreksiteriasteita siten, että kaikki rivin kennoihin kulkevat sisään menojohdot sisältävät kukin korkeintaan edellä olevien rivien määrää vastaavan määrän muita siirtorekisteriasteita, ja jossa summateiden ja siirtoteiden päissä otettavat digitaaliset signaalit yhdistetään tulobiteiksi, tunnettu siitä, että liitäntäelin, joka toimii osatu-lobitin muodostamiseksi, ja kokosummain, jossa tämä osatulo-bitti lasketaan yhteen summasignaalin ja mahdollisesti siir-tosignaalin kanssa, on järjestetty kulloinkin kahteen erilliseen kennoon (Z23, Z33), jotka ovat eri riveillä, että ko-kosummaimen sisältävän kennon (Z33) rivi on järjestetty kulloinkin liitäntäelimen sisältävän kennon (Z23) rivin jälkeen, ja että liitäntäelimen ulostulo on ohjattu liitos johdon (58) kautta kokosummaimen yhteen sisäänmenoon, johon summaimeen on liitetty siirtorekisteriaste (59), joka toimii muodostetun osatulobitin välitailentämiseksi.
2. Patenttivaatimuksen 1 mukainen kennorakenteinen digitaalinen kertolaskin, tunnettu siitä, että liitäntäeli-men sisältävä kenno (Z23) ja kokosummaimen sisältävä kenno (Z33) ovat kulloinkin välittömästi peräkkäin yhdellä ja samal-V la siirtotiellä (7).
3. Patenttivaatimuksen 1 tai 2 mukainen kennorakenteinen digitaalinen kertolaskin, tunnettu siitä, että ensimmäiselle riville järjestetyt kennot (Z11-Z14) sisältävät toisen rivin kennoille (Z21-Z24) järjestettyjen osatulobittien muodostusta varten toimivan ensimmäisen liitäntäelimen (64) lisäksi kulloinkin toisen liitäntäelimen (63a) niille järjes- ... tettyjen osatulobittien muodostusta varten ja että toisten liitäntäelinten (63a) ulostulot on yhdistetty summateihin (15, 12, 11, 10) . 14 38548
4. Patenttivaatimuksen 3 mukainen kennorakenteinen digitaalinen kertolaskun, tunnettu siitä, että ensimmäiselle riville järjestettyjen kennojen (Z11-Z14) toisten liitäntä-elinten (63a) ulostuloihin on järjestetty kuhunkin siirtore-kisteriasteet.
5. Jonkin edellä olevan patenttivaatimuksen mukainen kennorakenteinen digitaalinen kertolaskin, tunnettu siitä, että ensimmäisiin sisäänmenojohtoihin (ZL0-ZL3) on järjestetty kuhunkin ohjauskytkennät (50-53), jotka ovat ulostulopuolella muiden siirtorekisteriasteiden (42, 43) suhteen.
6. Jonkin edellä olevan patenttivaatimuksen mukainen kennorakenteinen digitaalinen kertolaskin, tunnettu siitä, että siirtorekisteriasteet (37, 38, 39, 63) koostuvat kukin ensimmäisen kenttävaikutustransistorin (75), ensimmäisen in-vertterin (76), toisen kenttävaikutustransistorin (77) ja toisen invertterin (78) sarjakytkennästä, jolloin kaikkien rivin kennojen ulostuloihin järjestettyjen siirtorekisteriasteiden (37, 38, 39, 63) ensimmäisten tai vast, toisten kenttävaiku-tustransistoreiden (75, 77) veräjät ovat ohjattavissa kukin yhteisen johdon (79 tai vast. 81) kautta.
FI853534A 1984-09-17 1985-09-16 Cellstrukturerad digital multiplicerare med halvsystolisk uppbyggnad FI88548C (fi)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3434085 1984-09-17
DE3434085 1984-09-17

Publications (4)

Publication Number Publication Date
FI853534A0 FI853534A0 (fi) 1985-09-16
FI853534L FI853534L (fi) 1986-03-18
FI88548B true FI88548B (fi) 1993-02-15
FI88548C FI88548C (fi) 1993-05-25

Family

ID=6245592

Family Applications (1)

Application Number Title Priority Date Filing Date
FI853534A FI88548C (fi) 1984-09-17 1985-09-16 Cellstrukturerad digital multiplicerare med halvsystolisk uppbyggnad

Country Status (7)

Country Link
US (1) US4748583A (fi)
EP (1) EP0178424B1 (fi)
JP (1) JPH0664530B2 (fi)
AT (1) ATE60675T1 (fi)
AU (1) AU581924B2 (fi)
DE (1) DE3581581D1 (fi)
FI (1) FI88548C (fi)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4887233A (en) * 1986-03-31 1989-12-12 American Telephone And Telegraph Company, At&T Bell Laboratories Pipeline arithmetic adder and multiplier
JP2672956B2 (ja) * 1988-01-25 1997-11-05 沖電気工業株式会社 並列乗算器
WO1992000561A1 (en) * 1990-06-27 1992-01-09 Luminis Pty Ltd. A generalized systolic ring serial floating point multiplier
US5101372A (en) * 1990-09-28 1992-03-31 International Business Machines Corporation Optimum performance standard cell array multiplier
US5283755A (en) * 1993-04-14 1994-02-01 International Business Machines Corporation Multiplier employing carry select or carry look-ahead adders in hierarchical tree configuration
KR0136517B1 (ko) * 1994-06-18 1999-05-15 조백제 비트단위의 파이프라인을 이용한 웨이브렛 변환 프로세서
JP3014430U (ja) * 1995-02-07 1995-08-08 株式会社村上開明堂 鏡装置付き家具
US5974437A (en) * 1996-12-02 1999-10-26 Synopsys, Inc. Fast array multiplier
US6122655A (en) * 1998-05-15 2000-09-19 Lucent Technologies Inc. Efficient use of inverting cells in multiplier converter
US6215325B1 (en) 1999-03-29 2001-04-10 Synopsys, Inc. Implementing a priority function using ripple chain logic
US20030065696A1 (en) * 2001-09-28 2003-04-03 Ruehle Michael D. Method and apparatus for performing modular exponentiation
US6922717B2 (en) * 2001-09-28 2005-07-26 Intel Corporation Method and apparatus for performing modular multiplication
WO2005124535A1 (en) * 2004-06-15 2005-12-29 Department Of Information Technology Field programmable gate array (fpga) based pipelined array multiplier (oparam).
WO2006003667A1 (en) * 2004-06-30 2006-01-12 Department Of Information Technology Field programmable gate array (fpga) based wave pipelined array multiplier (wparam)
US20060155797A1 (en) * 2005-01-07 2006-07-13 National Kaohsiung University Of Applied Sciences Systolic squarer having five classes of cells

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3691359A (en) * 1970-07-28 1972-09-12 Singer General Precision Asynchronous binary multiplier employing carry-save addition
US3900724A (en) * 1974-02-11 1975-08-19 Trw Inc Asynchronous binary multiplier using non-threshold logic
NL7809398A (nl) * 1978-09-15 1980-03-18 Philips Nv Vermenigvuldiginrichting voor binaire getallen in twee-complement notatie.
JPS5731042A (en) * 1980-07-31 1982-02-19 Toshiba Corp Multiplaying and dividing circuits
US4369500A (en) * 1980-10-20 1983-01-18 Motorola Inc. High speed NXM bit digital, repeated addition type multiplying circuit
FR2540261A1 (fr) * 1983-01-28 1984-08-03 Labo Cent Telecommunicat Multiplieur parallele en circuit integre mos du type pipe-line

Also Published As

Publication number Publication date
FI853534A0 (fi) 1985-09-16
JPH0664530B2 (ja) 1994-08-22
US4748583A (en) 1988-05-31
DE3581581D1 (de) 1991-03-07
EP0178424A3 (en) 1988-02-10
AU4748985A (en) 1986-03-27
ATE60675T1 (de) 1991-02-15
FI88548C (fi) 1993-05-25
JPS6174029A (ja) 1986-04-16
AU581924B2 (en) 1989-03-09
EP0178424A2 (de) 1986-04-23
EP0178424B1 (de) 1991-01-30
FI853534L (fi) 1986-03-18

Similar Documents

Publication Publication Date Title
FI88548B (fi) Cellstrukturerad digital multiplicerare med halvsystolisk uppbyggnad
Taylor Radix 16 SRT dividers with overlapped quotient selection stages: A 225 nanosecond double precision divider for the S-1 Mark IIB
Isbell A class of simple games
DE69832985T2 (de) Multiplizier-Akkumulatorschaltungen
US4489393A (en) Monolithic discrete-time digital convolution circuit
US4367420A (en) Dynamic logic circuits operating in a differential mode for array processing
US4592005A (en) Masked arithmetic logic unit
GB1537504A (en) Network computer system
IL99052A (en) Invoice unit for structural account
US4556948A (en) Multiplier speed improvement by skipping carry save adders
US4769780A (en) High speed multiplier
US5027312A (en) Carry-select adder
JP3532338B2 (ja) 乗算装置
EP0109137B1 (en) Partial product accumulation in high performance multipliers
US4841469A (en) Matrix times matrix multiplier
US5646555A (en) Pipeline structure using positive edge and negative edge flip-flops to decrease the size of a logic block
JPH0379736B2 (fi)
US5023893A (en) Two phase non-overlapping clock counter circuit to be used in an integrated circuit
US4825397A (en) Linear feedback shift register circuit, of systolic architecture
SU842789A1 (ru) Микропроцессорна секци
RU2054709C1 (ru) Устройство для умножения чисел в позиционном коде
Muscato et al. Locally clocked microprocessor
SU1105909A1 (ru) Арифметическое устройство
KR970005175A (ko) 파이프라인 구조에 근거한 곱셈/나눗셈 공유 처리기 구조
SU1383444A1 (ru) Асинхронный последовательный регистр

Legal Events

Date Code Title Description
BB Publication of examined application
MM Patent lapsed

Owner name: SIEMENS AKTIENGESELLSCHAFT