FI78581C - Halvledarkonstruktion och skyddskrets foer skyddande av en intergrerad krets. - Google Patents
Halvledarkonstruktion och skyddskrets foer skyddande av en intergrerad krets. Download PDFInfo
- Publication number
- FI78581C FI78581C FI821036A FI821036A FI78581C FI 78581 C FI78581 C FI 78581C FI 821036 A FI821036 A FI 821036A FI 821036 A FI821036 A FI 821036A FI 78581 C FI78581 C FI 78581C
- Authority
- FI
- Finland
- Prior art keywords
- semiconductor
- transistor
- region
- layer
- semiconductor region
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 58
- 239000000758 substrate Substances 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 description 12
- 230000000903 blocking effect Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Details Of Television Scanning (AREA)
- Bipolar Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
1 78581
Puolijohderakenne ja suojauspiiri integroidun piirin suojausta varten Tämä keksintö koskee puolijohderakennetta integroi-5 dun käyttöpiirin suojaamista varten sisältäen ensimmäistä johtavuustyyppiä olevan puolijohdesubstraatin, toista joh-tavuustyyppiä olevan yhden puolijohdekerroksen, joka on tehty substraatille ja jossa on pinta, ensimmäistä johtavuustyyppiä olevan ensimmäisen ja toisen puolijohdealueen, 10 jotka molemmat on tehty muodostamaan PN-liitos puolijohde-kerroksen kanssa, toista johtavuustyyppiä olevan kolmannen puolijohdealueen, joka on tehty muodostamaan PN-liitos toisen puolijohdealueen kanssa.
Keksintö koskee myös suojauspiiriä, joka sisältää 15 vastakkaista johtavuustyyppiä olevat ensimmäisen ja toisen transistorin, joilla on vastaavat emitteri-, kanta- ja kollektorielektrodit; kytkennän ensimmäisen transistorin kantaelektrodin ja toisen transistorin kollektorielektro-din välillä; kytkennän ensimmäisen transistorin kollekto-20 rielektrodin ja toisen transistorin kantaelektrodin välillä; signaalinavan, johon ensimmäisen transistorin emitte-rielektrodi on kytketty, ja vertailunavan, johon toisen transistorin emitterielektrodi on kytketty.
Monen tyyppiset sähkölaitteet sisältävä IC-piirejä 25 (integroituja piirejä), jotka vahingoittuvat helposti korkeista jännitepiikeistä.
Televisiovastaanottimessa kuvaputken anodi on tyypillisesti biasoitu korkeaan potentiaaliin, esim. 25 000 volttiin. Korkeajännitteisiä piikkejä voi syntyä, kun ku-30 vaputken korkeajännitteinen anodi purkautuu äkkiä matalammassa potentiaalissa oleviin pisteisiin. Tällaisilla korkea jännitteisillä piikeillä on positiivisia ja negatiivisia huippuja, jotka ovat usein yli 100 volttia, ja ne voivat kestää useita mikrosekunteja. Korkeajännitteisiä piik-35 kejä voi syntyä myös, kun sähköstaattiset varaukset pur- 2 78581 kautuvat käyttäjän koskiessa televisiovastaanottimen sää-timiin. Korkeajännitepiikit voivat kytkeytyä televisiovastaanottimessa video- ja audiosignaalien prosessointiin käytettävien IC-piirien napoihin. Tällöin korkeajännite-5 piikit voivat tuhota nämä IC-piirit.
Televisiovastaanottimessa voi tietyillä IC-piiriin syötettävillä signaaleilla olla positiiviset jännitepoik-keamat, jotka normaalitoiminnassa ylittävät positiivisen lähdepotentiaalin. Esimerkiksi tyypillinen television vaa-10 ka-/pystyregulaattori-IC tarvitsee takaisinkytkentäyhtey-den kuvaputken poikkeutuskäämeiltä yhteen sisäänmenona-paansa. Kun IC:n teholähde on tyypillisesti +10 volttia, on poikkeutuskäämiltä tulevan takaisinkytkentäjännitteen huippuarvo tyypillisesti + 27 volttia. Siksi on toivotta-15 vaa, että tällaiset IC-piirit varustetaan positiivisilta jännitepiikeiltä suojäävällä piirillä, joka sallii normaa-lisignaalin jännitteiden ylittää teholähteen potentiaalin tämän suojauspiirin aktivoitumatta, ja joka kuitenkin suojaa IC-piiriä liian suurilta jännitepiikeiltä.
20 Tämän keksinnön mukaiselle suojauspiirille on tun nusomaista, että suojauspiiri sisältää lisäksi MOS-tran-sistorin, jolla on emitteri-, kollektori- ja hilaelektro-dit, jolloin MOS-transistorin emitterielektrodi on kytketty signaalinapaan, sen kollektorielektrodi on kytketty 25 toisen transistorin kantaelektrodille, ja sen hilaelektro-di on kytketty toiseen signaali- ja vertailunavoista.
Tämän keksinnön mukaiselle yllä kuvatun periaate-kytkennän aikaansaavalle puolijohderakenteelle on puolestaan tunnusomaista, että puolijohdekerroksen pinnalle on 30 tehty eristävästä materiaalista oleva kerros, joka on ensimmäisen ja toisen puolijohdealueen välissä, eristävälle kerrokselle on tehty johtavaa materiaalia oleva kerros, ja johtava kerros on liitetty johtavalla liitoksella toiseen mainituista ensimmäisestä ja kolmannesta puolijohde-35 alueesta.
3 78581
Piirroksissa kuvio 1 on päältä kuvattu integroidun piirin suojauspiiri, joka on tämän keksinnön toteutuksen mukainen, kuvio 2 on poikkileikkaus puolijohderakenteesta, 5 joka esittää kuvion 1 suojauspiirin rakenteen lisäyksi-tyiskohtia, kuvio 3 on kuvioiden 1 ja 2 puolijohdesuojausplirin piirikaavio, kuvio 4 on päältä kuvattu integroidun piirin suo-10 jauspiiri, joka on tämän keksinnön vaihtoehtoisen toteutuksen mukainen, kuvio 5 on poikkileikkaus puolijohderakenteesta, joka esittää kuvion 4 suojauspiirin rakenteen lisäyksi-tyiskohtia, 15 kuvio 6 on kuvioiden 4 ja 5 puolijohdesuojausplirin piirikaavio.
Kuten kuvioissa 1 ja 2 on esitetty, on puolijohde-piiri valmistettu P-tyypin pilmateriaalista valmistetulle substraatille 10. Substraatille 10 on tehty N-tyypin joh-20 tavuuden omaava epitaksinen kerros 12. N-epitakaiseen kerrokseen 12 on tehty P-alue 14, joka muodostaa PN-liitoksen kerroksen 12 kanssa. P-alueeseen 14 on edelleen muodostettu P+ -alue 20. Epitaksiseen kerrokseen 12 on tehty toinen P-alue 16, joka muodostaa PN-liitoksen epitaksisen 25 kerroksen 12 kanssa. P-alueeseen 16 on tehty N+ -alue 18, joka muodostaa PN-liitoksen P-alueen 16 kanssa. Alueiden 14, 20, 16 ja 18 alapuolella on haudattu N+ -alue 11. N--epitaksiseen kerrokseen 12 näin muodostettu rakenne on suojauspiiri, jonka kytkentäkaavio on esitetty kuvassa 3. 30 P+ -epitaksinen kerros 32 ympäröi epitaksista kerrosta 12 ja ulottuu epitaksisen kerroksen 12 pinnasta substraatille 10 siten eristäen N- -epitaksiseen kerrokseen 12 muodostetun suojauspiirin muista substraatin 10 alueilla 21a ja 21b olevista piireistä. P+ -alue 32 peittää osittain myös 35 P-aluetta 16 saaden aikaan kytkennän substraatin 10 ja P- 4 78581 alueen 16 välillä.
N- -epitaksisen kerroksen 12 pinnalla on eristävä kerros 22, joka voi olla esimerkiksi piidioksidia. Eristävään kerrokseen 22 on tehty aukot alueiden 20, 18 ja 32 5 ylle sähköisen kontaktin tekemiseksi kuhunkin. Eristävän kerroksen 22 päällä on johtava kerros 24, joka voi olla esimerkiksi alumiinia, ja se muodostaa kontaktin P+ -alueeseen 20. Eristävän kerroksen 22 päällä on toinen johtava kerros 30, joka tekee kontaktin N+ -alueeseen 18 ja P+-10 alueeseen 32. Lisäksi johtava kerros 26, joka on yhdistetty johtavaan kerrokseen 30, on N- -epitaksisen kerroksen 12 tämän osan päällä ulottuen P-alueelta 14 P-alueelle 16, jolloin syntyy P-kanavan MOS-transistori.
Kytkentäjohto 28 on yhdistetty P+ -alueeseen 20 15 johtavan kerroksen 24 kautta. Kytkentäjohto 28 on lisäksi yhdistetty IC-palalla muualla, kuten alueilla 21a ja 21b olevan käyttöpiirin 101 signaalinapaan. Lisäksi P-aluee-seen 32 ja N+ -alueeseen 18 on yhdistetty napa 34 johtavan kerroksen 30 kautta. Napa 34 on kytketty vastaanottamaan 20 vertailupotentiaalilähde, esimerkiksi maapotentiaali.
Kuvio 3 on kuvioissa 1 ja 2 esitetyn rakenteen pii-rikaaviomalli. Suojauspiiri sisältää PNP-transistorin Ql, NPN-transistorin Q2, P-kanavan MOS-transistorin P1 ja vastuksen Rl. Transistorin Ql emitter!- 114, kanta- 112 ja 25 kollektorielektrodi 116 vastaavat mainitussa järjestyksessä alueita 14, 12 ja 16 kuvioissa 1 ja 2. P+ -alue 20 suurentaa transistorin Ql emitterialueen 14 injektiotehok-kuutta, mikä lisää yhteisemitterikytkennän myötävirtavah-vistusta, jota yleisesti merkitään transistorin "betalla". 30 Transistorin Q2 emitteri- 118, kanta- 116 ja kollektorielektrodi 112 vastaavat mainitussa järjestyksessä alueita 18, 16 ja 12 kuvioissa 1 ja 2. Transistorin P1 emitteri-114 ja kollektorielektrodi 116 vastaavat mainitussa järjestyksessä alueita 14 ja 16 kuvioissa 1 ja 2. Transisto-35 rin P1 hilaelektrodi 126 vastaa johdetta 26 kuvioissa 1 ja
II
5 78581 2. Vastus Rl vastaa Palueen 16 laajennettua osaa N+ -alueen 18 ja P+ -alueen 32 välillä lisättynä ahtautumisvas-tuksella, jonka muodostaa P-alueen 16 N+ -alueen 18 alapuolella oleva osa.
5 Vastuksen Rl arvon määrää P-alueen 16 resistiivi- syys ja N+ -alueen 18 geometria P-alueen 16 suhteen (katso kuvio 2). Vastukse n Rl vastusta voidaan esimerkiksi suurentaa laajentamalla edelleen P-aluetta 16 kauemmas N+ -alueesta 18 tai tekemällä laajennettu osa kapeammaksi. 10 Kuten asiaan perehtyneet tietävät, voidaan myös vastuksen Rl arvoa, jonka aiheuttaa N+ -alueen 18 alapuolella oleva ahtautumisvastus, kasvattaa levittämällä N+ -aluetta 18 syvemmälle P-alueeseen 16. Haudattu N+ -alue 11 saa aikaan lisääntyneen johtavuuden epitaksisen kerroksen 12 alemman 15 alueen yli, mikä lisää transistorien Q1 ja Q2 virranjoh-tokykyä, kun korkeajännitepiikki on liipaissut suojauspiirin.
Kuten kuviossa 3 on esitetty, on transistorit Q1 ja Q2 kytketty siten, että ne muodostavat tyristorin (SCR). 20 Tarkemmin Ql:n kantaelektrodi on kytketty Q2:n kollektori-elektrodille ja Q2:n kantaelektrodi on kytketty Ql:n kol-lektorielektrodille. Vastus Rl on kytketty transistorin Q2 kanta- ja emitterielektrodien välille. Transistorin P1 emitterielektrodi on kytketty transistorin Q1 emitter!-25 elektrodille ja transistorin P1 kollektorielektrodi on kytketty transistorin Q1 kollektorielektrodille niin, että Pl:n johtavuuskanava on kytketty rinnan transistorin Q1 pääjohtavuustien kanssa. Transistorin P1 hilaelektrodi 126 on kytketty transistorin Q2 emitterielektrodille. Näin 30 saatu suojauspiiri on kytketty kytkentäjohdon 28, joka on suojattavan TV:n käyttöpiirin 101 signaalinapa (joko sisäänmeno- tai ulostulosignaalille), ja navan 34 väliin, joka napa on kytketty maapotentiaaliin.
Tämä rakenne eroaa perinteisestä SCR-piiristä sii-35 nä, että olennainen MOS-transistori ja sen kytkennät tran- 6 78581 sistoreihin Q1 ja Q2 muuntavat kolminapaisen SCR-piirin kaksinapaiseksi piiriksi, joka tehdään johtavaksi, kun sen navoissa oleva jännite ylittää ennalta määrätyn raja-arvon. Koska hila- ja emitterielektrodit on kytketty signaa-5 linavan 28 ja maanavan 34 välille, on ennalta määrätty raja-arvo olennaisesti sama kuin transistorin Pl hila-emit-terirajajännite, so. hilajännite, jolla transistori Pl johtaa.
Toiminnassa oletetaan, että transistorit Q1 ja Q2 10 ovat alkuaan ei-johtavat. Vastus Rl estää sähköisen ja lämpökohinan vahingossa saamasta transistoreita Q1 ja Q2 johtaviksi. Niin kauan kuin kytkentäjohdolle 28 johdetun signaalin potentiaali on alle transistorin Pl hila-emit-terirajajännitteen, pysyvät transistorit Q1 Ja Q2 ei-joh-15 tavina.
Kytkentä johdolle 28 ilmaantuva korkeajännitepiikki, jonka potentiaali on suurempi kuin Pl:n hila-emitteriraja-jännite, saa transistorin Pl hila-emitterijännitteen ylittämään Pl:n rajajännitteen, mikä aiheuttaa kanavavirran 20 transistorissa Pl. Transistorin Pl johtavuus saa aikaan kantavirran transistorille Q2. Tästä seuraava transistorin Q2 kollektorivirta saa aikaan kantavirran transistorille Q1 saaden tämän transistorin johtavaksi. Johtavuus transistorien Q1 ja Q2 kollektori- ja emitterielektrodien 25 välillä on itsestään kasvavaa, joten transistorit Q1 ja Q2 tulevat hyvin johtaviksi. Korkeajännitepiikin energia kytkeytyy transistorien Q1 ja Q2 johtavuuden ansiosta maahan, mikä suojaa TV-signaalia prosessoivaa käyttöpiiriä 101 tuhoutumiselta.
30 Kun korkeajännitepiikin aiheuttama virta kytkentä- johdolta 28 teholähteen napaan 34 putoaa alle pienimmän jatkuvan virran, aiheutuu transistorille Q2 riittämätön kantavirta, jotta se pysyisi johtavana, ja siksi Q2 kytkeytyy pois päältä. Tämän seurauksena transistorin Q1 kan-35 tavirta poistuu, mikä saa Ql:n kytkeytymään pois päältä.
7 78581 Tämän mukaisesti suojauspiiri tulee ei-johtavaksi. Sen lisäksi, että vastus Rl stabiloi suojauspiirin vahingossa laukeamista vastaan, se myös määrää pienimmän pitovirran, jonka alapuolella Q1 ja Q2 tulevat ei-johtaviksi. Kun vas-5 tukeen Rl arvoa kasvatetaan, pienenee pienin pitovirta, ja päinvastoin.
Suojauspiirin ennalta määrätty rajajännite on olennaisesti sama kuin transistorin P1 rajajännite. Kuten tiedetään, riippuu MOS-transistorin rajajännite sen hilaelek-10 trodin alapuolisen oksidin paksuudesta ja kanavamateriaa-lin johtavuudesta. Tyypilliset arvot Pl:n kaltaisten MOS-transistorien rajajännitteille ovat 20:n ja 30 voltin välillä. Tämän mukaisesti MOS-transistorin P1 sopivalla suunnittelulla voidaan suojauspiirin ennalta määrätty raja-15 jännite asettaa suhteellisen korkeaksi, esim. 30 voltiksi, mikä on tyypillisesti paljon korkeampi kuin positiivisin teholähteen jännite, esim. 10 volttia.
Tämän keksinnön vaihtoehtoinen toteutus, jossa suojauspiirin ennalta määrättyä rajajännitettä on olennaises-20 ti kasvatettu verrattuna kuvissa 1, 2 ja 3 esitetyn suojauspiirin rajajännitteeseen, on esitetty kuvioissa 4, 5 ja 6. Kuvioissa 4, 5 ja 6 esitetyn suojauspiirin rakenne on sama kuin kuvioissa 1, 2 ja 3 esitetty paitsi, että transistorin P1 hilaelektrodi ei ole kytketty maapotenti-25 aaliin kuten ensimmäisessä toteutuksessa, vaan pikemmin kytkentä johdolle 28 johtavan kerroksen 26 ja johtavan kerroksen 24 välisen yhteyden kautta. Tällainen transistorin P1 hila- ja emitterielektrodien välinen yhteys aiheuttaa sen, että transistori on ei-johtava kaikilla kytkentäjoh-30 don 28 positiivisilla jännitteillä. Tässä toteutuksessa riippuu suojauspiirin ennalta määrätty rajajännite transistorien Q1 ja Q2 kollektori- ja kantaelektrodien välisestä estosuuntaisesta läpilyöntiesijännitteestä pikemmin kuin transistorin P1 rajajännitteestä. Estosuuntainen kol-35 lektori-kanta -läpilyöntiesijännite on se kollektorille 8 78581 syötetty jännite, Joka saa aikaan kantavirran johtumisen kollektorilta. Niin kauan kuin virta kollektorilta kannalle ei ole liian suuri, johtaa transistori, mutta se ei vahingoitu. Transistorin P1 tarkoitus on kasvattaa tran-5 sistorien Q1 ja Q2 estosuuntaista läpilyöntiesijännitettä. Tämän uskotaan seuraavan siitä, että transistorin P1 hila-elektrodin alapuolelle indusoituva sähkökenttä pyrkii estämään transistorien Q1 ja Q2 kollektorilta kannalle tapahtuvan läpilyönnin sattumisen lähellä integroidun piirin 10 pintaa. Tämän seurauksena kollektori-kanta -läpilyönti-ilmiö pyrkii tapahtumaan syvemmällä puolijohdelevyssä, mikä saa aikaan kollektori-kanta -läpilyöntijännitteen kasvamisen. Siten transistorin P1 hilaelektrodin kytkeminen kytkentäjohdolle 28, jossa se vastaanottaa positiivi-15 sen jännitepiikin, kasvattaa transistorien Q1 ja Q2 muodostaman SCR:n ennalta määrättyä rajajännitettä.
Estosuuntaisen esijännitteen läpilyönti tapahtuu alueiden 12 ja 16 liitoskohdassa. Siksi suojauspiirin ennalta määrätty rajajännite on olennaisesti sama kuin tran-20 sistorin Q2 estosuuntainen kollektori-kanta -läpilyönti-jännite.
Vastuksen Rl arvo määrää jossain määrin transistorin Q2 läpilyöntijännitteen. Erityisesti, kun vastuksen Rl arvoa pienennetään, kasvaa transistorin Q2 estosuuntai-25 nen kollektori-kanta -läpilyöntiesiJännite, ja päinvastoin. Myös transistorin P1 määrätyt parametrit vaikuttavat transistorin Q2 estosuuntaiseen läpilyöntiesijännitteeseen. Esimerkiksi, mitä ohuempi on transistorin P1 hilaelektrodin 26 alapuolella oleva oksidieriste, sitä 30 syvemmällä vastaava kollektori-kanta -läpilyönti tapahtuu, mistä seuraa ilmeisesti korkeammat läpilyöntijännitteet. Voidaan saavuttaa 40 - 60 voltin luokkaa olevia läpilyönti j ännitteitä.
Toiminnan aikana kytkentäjohtoon 28 syötetään sig-35 naali ja transistorit Q1 ja Q2 ovat alkuaan ei-johtavassa 9 78581 tilassa. Kytkentäjohdolla 28 ilmenevä korkeajännitepiikki saa kytkentäjohdon 28 potentiaalin nousemaan jyrkästi. Tällainen positiivinen potentiaali esiintyy myös transistorien Q1 ja Q2 kollektori-kantaliitoksen yli. Kun syötet-5 ty potentiaali ylittää transistorin Q2 estosuuntaisen lä-pilyöntiesijännitteen, aiheutuu transistorille Q1 kanta-virta, joka transistori puolestaan syöttää kantavirran transistorille Q2, jolloin molemmat transistorit ohjautuvat itsestään korkean johtavuuden tilaan.
10 Kun korkeajännitepiikin aiheuttama virta kytkentä- johdolta 28 teholähteen napaan 34 on alle pienimmän pito-virran, kytkeytyvät transistorit Q1 ja Q2 pois päältä ja suojauspiiri tulee ei-johtavaksi. Tällä tavoin häviää sellaisten korkeajännitepiikkien energia, jotka saavat aikaan 15 kytkentäjohdolla 28 positiivisen jännitteen, joka ylittää suojauspiirin rajajännitteen, transistorien Q1 ja Q2 johtavuuden vaikutuksesta teholähteen napaan 34. Lisäksi, koskä suojauspiirin ennalta määrätty rajajännite on 40 volttia tai enemmän, voi sisäänmenosignaalin vaihtelu 20 ylittää huomattavasti positiivisen teholähteen potentiaalin, joka on tyypillisesti +10 voltin luokkaa, Hipaisematta suojauspiiriä.
Koska tämä keksintö on kuvailtu viitaten erityiseen rakenteeseen, on ymmärrettävä, että voidaan löytää muun-25 nelmia keksinnön alueelta, joka on määritelty seuraavissa patenttivaatimuksissa. Esimerkiksi P- ja N-tyypin puoli-johdealueet voidaan vaihtaa keskenään, jolloin saadaan aikaan suojauspiiri, joka saatetaan johtavaksi negatiivisilla jännitepiikeillä. On myös ymmärrettävä, että johtava 30 kerros 26, joka muodostaa MOS-transistorin P1 hilaelektro-din, voi olla muuta johdetta kuin alumiinia, ja hilan alla oleva eristävä materiaali voi olla muuta eristettä kuin piidioksidia.
Claims (13)
1. Puolijohderakenne integroidun käyttöpiirin suojaamista varten sisältäen 5 ensimmäistä johtavuustyyppiä olevan puolijohdesub- straatin (10), toista johtavuustyyppiä olevan yhden puolijohdeker-roksen (12), joka on tehty substraatille (10) ja jossa on pinta, 10 ensimmäistä johtavuustyyppiä olevan ensimmäisen (14) ja toisen (16) puolijohdealueen, jotka molemmat on tehty muodostamaan PN-liitos puolijohdekerroksen (12) kanssa, toista johtavuustyyppiä olevan kolmannen puolijoh-15 dealueen (18), joka on tehty muodostamaan PN-liitos toisen puolijohdealueen (16) kanssa, tunnettu siitä, että puolijohdekerroksen (12) pinnalle on tehty eristävästä materiaalista oleva kerros (22), joka on ensimmäisen 20 (14) ja toisen (16) puolijohdealueen välissä, eristävälle kerrokselle (22) on tehty johtavaa materiaalia oleva kerros (26), ja johtava kerros (26) on liitetty johtavalla liitoksella toiseen mainituista ensimmäisestä (14) ja kolmannes-25 ta (18) puolijohdealueesta.
2. Patenttivaatimuksen 1 mukainen puolijohderakenne, tunnettu siitä, että mainittu johtava liitos liittää johtavan kerroksen (26) ensimmäiseen puolijohde-alueeseen (14).
3. Patenttivaatimuksen 1 mukainen puolijohderaken ne, tunnettu siitä, että johtava liitos liittää johtavan kerroksen (26) kolmanteen puolijohdealueeseen (18).
4. Patenttivaatimuksen 1, 2 tai 3 mukainen puoll-35 johderakenne, tunnettu siitä, että toinen puoli- 11 78581 johdealue (16) ulottuu puolijohdekerroksen (12) pinnalla sellaiseen suuntaan, että se muodostaa vastuksen (Rl), Joka koostuu toisen puoliJohdealueen (16) siitä osasta, Joka on tehty kolmannen puoliJohdealueen (18) Ja toisen 5 puoliJohdealueen (16) ulokkeen pään välille.
5. Patenttivaatimuksen 4 mukainen puolijohderaken-ne, tunnettu lisäksi osasta (32), Joka yhdistää toisen puoliJohdealueen (16) ulokepään puolijohdesub-straattiin (10).
6. Patenttivaatimuksen 5 mukainen puoliJohderaken- ne, tunnettu siitä, että mainittu osa (32), Joka yhdistää toisen puoliJohdealueen (16) ulokepään puolijoh-desubstraattiin (10), koostuu neljännestä puolijohdealu-eesta (32), Joka on ensimmäistä Johtavuustyyppiä, ulottuu 15 puoliJohdekerroksen (12) pinnasta substraattiin (10), leikkaa toista puoliJohdealuetta (16) tämän ulokepäässä, ja ympäröi puolijohdekerrosta (12).
7. Patenttivaatimuksen 5 mukainen puolijohderaken-ne, tunnettu lisäksi 20 vertailulähdepotentiaalin vastaanottavasta vertai- lunavasta (34), osasta (30) joka kytkee vertailunavan (34) substraattiin (10) ja kolmanteen puolijohdealueeseen (18), käyttöpiiristä (101), joka sisältää navan signaalin 25 vastaanottamiseksi, joka napa on liitetty liitospisteeseen (28) ja osasta (24), joka kytkee mainitun liitospisteen (28) mainittuun ensimmäiseen puolijohdealueeseen (14).
8. Patenttivaatimuksen 4 mukainen puolijohderaken-30 ne, tunnettu lisäksi haudatusta puolijohdealuees- ta (11), joka on toista johtavuustyyppiä, ja tehty puoli-johdekerroksen (12) ja substraatin (10) väliin, ja sijaitsee ensimmäisen puolijohdealueen (14), kolmannen puolijohdealueen (18) ja puolijohdekerroksen (12) sen osan alapuo-35 lella, joka on ensimmäisen (14) ja kolmannen (18) puoli- 12 7 8 5 81 johdealueen välillä, ja jolla haudatulla puoliJohdealueel-la (11) on alhaisempi resistiivisyys kuin puolijohdeker-roksella (12).
9. Suojauspiiri, joka sisältää vastakkaista johta-5 vuustyyppiä olevat ensimmäisen (Ql) ja toisen (Q2) transistorin, joilla on vastaavat emitter!-, kanta- ja kollek-torielektrodit, kytkennän ensimmäisen transistorin (Ql) kantaelek-trodin (112) ja toisen transistorin (Q2) kollektorielek-10 trodin (112) välillä, kytkennän ensimmäisen transistorin (Ql) kollekto-rielektrodin (116) ja toisen (Q2) transistorin kantaelek-trodin (116) välillä, signaalinavan (28), johon ensimmäisen transistorin 15 (Ql) emitterielektrodi (114) on kytketty, ja vertailunavan (34), johon toisen transistorin (Q2) emitterielektrodi (118) on kytketty, tunnettu siitä, että suojauspiiri sisältää lisäksi MOS-transistorin 20 (Pl), jolla on emitter!-, kollektori- ja hilaelektrodit (114, 116, 126), jolloin MOS-transistorin (Pl) emitterielektrodi (114) on kytketty signaalinapaan (28), sen kol-lektorielektrodi (116) on kytketty toisen transistorin (Q2) kantaelektrodille (116), ja sen hilaelektrodi (126) 25 on kytketty toiseen signaali- ja vertailunavoista (28, 34).
10. Patenttivaatimuksen 9 mukainen suojauspiiri, tunnettu siitä, että MOS-transistorin (Pl) hila-elektrodi (126) on kytketty signaalinapaan (28).
10 78581
11. Patenttivaatimuksen 9 mukainen suojauspiiri, tunnettu siitä, että MOS-transistorin (Pl) hila-elektrodi (126) on kytketty vertailunapaan (34).
12. Patenttivaatimuksen 9, 10 tai 11 mukainen suojauspiiri, tunnettu käyttöpiiristä (101) kytket-35 täväksi signaalinapaan (28).
13 78581
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/249,612 US4400711A (en) | 1981-03-31 | 1981-03-31 | Integrated circuit protection device |
| US24961281 | 1981-03-31 |
Publications (4)
| Publication Number | Publication Date |
|---|---|
| FI821036A0 FI821036A0 (fi) | 1982-03-24 |
| FI821036L FI821036L (fi) | 1982-10-01 |
| FI78581B FI78581B (fi) | 1989-04-28 |
| FI78581C true FI78581C (fi) | 1989-08-10 |
Family
ID=22944257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FI821036A FI78581C (fi) | 1981-03-31 | 1982-03-24 | Halvledarkonstruktion och skyddskrets foer skyddande av en intergrerad krets. |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US4400711A (fi) |
| JP (1) | JPS5943827B2 (fi) |
| KR (1) | KR860000712B1 (fi) |
| CA (1) | CA1170785A (fi) |
| DE (1) | DE3210743A1 (fi) |
| ES (2) | ES510729A0 (fi) |
| FI (1) | FI78581C (fi) |
| FR (1) | FR2503456A1 (fi) |
| GB (1) | GB2095909B (fi) |
| IT (1) | IT1150338B (fi) |
Families Citing this family (83)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4441137A (en) * | 1982-08-30 | 1984-04-03 | Rca Corporation | High voltage protection for an output circuit |
| JPS5948951A (ja) * | 1982-09-14 | 1984-03-21 | Toshiba Corp | 半導体保護装置 |
| US4484244A (en) * | 1982-09-22 | 1984-11-20 | Rca Corporation | Protection circuit for integrated circuit devices |
| SE435436B (sv) * | 1983-02-16 | 1984-09-24 | Asea Ab | Tvapoligt overstromsskydd |
| US5276346A (en) * | 1983-12-26 | 1994-01-04 | Hitachi, Ltd. | Semiconductor integrated circuit device having protective/output elements and internal circuits |
| US5610089A (en) * | 1983-12-26 | 1997-03-11 | Hitachi, Ltd. | Method of fabrication of semiconductor integrated circuit device |
| DE3586268T2 (de) * | 1984-05-03 | 1993-02-25 | Digital Equipment Corp | Eingangs-schutzanordnung fuer vlsi-schaltungsanordnungen. |
| DE3422132C1 (de) * | 1984-06-14 | 1986-01-09 | Texas Instruments Deutschland Gmbh, 8050 Freising | Schutzschaltungsanordnung |
| JPS6153761A (ja) * | 1984-08-24 | 1986-03-17 | Hitachi Ltd | 半導体装置 |
| DE3443770A1 (de) * | 1984-11-30 | 1986-06-05 | Robert Bosch Gmbh, 7000 Stuttgart | Monolithisch integrierte, verpolungsgeschuetzte schaltung |
| JPS61158175A (ja) * | 1984-12-28 | 1986-07-17 | Toshiba Corp | プレ−ナ型トランジスタ装置 |
| US4633283A (en) * | 1985-03-11 | 1986-12-30 | Rca Corporation | Circuit and structure for protecting integrated circuits from destructive transient voltages |
| US4972247A (en) * | 1985-10-28 | 1990-11-20 | Silicon Systems, Inc. | High energy event protection for semiconductor devices |
| JPS62110435A (ja) * | 1985-11-04 | 1987-05-21 | シ−メンス、アクチエンゲゼルシヤフト | 加入者線の過電圧保護用集積回路装置 |
| US4786961A (en) * | 1986-02-28 | 1988-11-22 | General Electric Company | Bipolar transistor with transient suppressor |
| US5012317A (en) * | 1986-04-11 | 1991-04-30 | Texas Instruments Incorporated | Electrostatic discharge protection circuit |
| US5077591A (en) * | 1986-09-30 | 1991-12-31 | Texas Instruments Incorporated | Electrostatic discharge protection for semiconductor input devices |
| JPH0716005B2 (ja) * | 1988-04-08 | 1995-02-22 | 株式会社東芝 | 半導体装置 |
| US5181091A (en) * | 1988-04-29 | 1993-01-19 | Dallas Semiconductor Corp. | Integrated circuit with improved protection against negative transients |
| SE461428B (sv) * | 1988-06-16 | 1990-02-12 | Ericsson Telefon Ab L M | Foerfarande foer att paa ett underlag av halvledarmaterial framstaella en bipolaer transistor eller en bipolaer transistor och en faelteffekttransistor eller en bipolaer transistor och en faelteffekttransistor med en komplementaer faelteffekttransistor och anordningar framstaellda enligt foerfarandena |
| US4875130A (en) * | 1988-07-06 | 1989-10-17 | National Semiconductor Corporation | ESD low resistance input structure |
| US4896243A (en) * | 1988-12-20 | 1990-01-23 | Texas Instruments Incorporated | Efficient ESD input protection scheme |
| US5210846B1 (en) * | 1989-05-15 | 1999-06-29 | Dallas Semiconductor | One-wire bus architecture |
| US5274262A (en) * | 1989-05-17 | 1993-12-28 | David Sarnoff Research Center, Inc. | SCR protection structure and circuit with reduced trigger voltage |
| GB8911360D0 (en) * | 1989-05-17 | 1989-07-05 | Sarnoff David Res Center | Electronic charge protection devices |
| US5072273A (en) * | 1990-05-04 | 1991-12-10 | David Sarnoff Research Center, Inc. | Low trigger voltage SCR protection device and structure |
| JPH0767055B2 (ja) * | 1989-12-05 | 1995-07-19 | 三菱電機株式会社 | 高周波半導体装置 |
| JPH0821840B2 (ja) * | 1989-12-07 | 1996-03-04 | 富士電機株式会社 | パワー半導体装置のスナバ回路 |
| DE4004526C1 (fi) * | 1990-02-14 | 1991-09-05 | Texas Instruments Deutschland Gmbh, 8050 Freising, De | |
| US5465189A (en) * | 1990-03-05 | 1995-11-07 | Texas Instruments Incorporated | Low voltage triggering semiconductor controlled rectifiers |
| US5212618A (en) * | 1990-05-03 | 1993-05-18 | Linear Technology Corporation | Electrostatic discharge clamp using vertical NPN transistor |
| EP0477392A1 (de) * | 1990-09-24 | 1992-04-01 | Siemens Aktiengesellschaft | Eingangsschutzstruktur für integrierte Schaltungen |
| JP3375659B2 (ja) * | 1991-03-28 | 2003-02-10 | テキサス インスツルメンツ インコーポレイテツド | 静電放電保護回路の形成方法 |
| US5994770A (en) * | 1991-07-09 | 1999-11-30 | Dallas Semiconductor Corporation | Portable electronic data carrier |
| US5359211A (en) * | 1991-07-18 | 1994-10-25 | Harris Corporation | High voltage protection using SCRs |
| US5225702A (en) * | 1991-12-05 | 1993-07-06 | Texas Instruments Incorporated | Silicon controlled rectifier structure for electrostatic discharge protection |
| US5272097A (en) * | 1992-04-07 | 1993-12-21 | Philip Shiota | Method for fabricating diodes for electrostatic discharge protection and voltage references |
| US5591661A (en) * | 1992-04-07 | 1997-01-07 | Shiota; Philip | Method for fabricating devices for electrostatic discharge protection and voltage references, and the resulting structures |
| US5400202A (en) * | 1992-06-15 | 1995-03-21 | Hewlett-Packard Company | Electrostatic discharge protection circuit for integrated circuits |
| US5336908A (en) * | 1992-08-26 | 1994-08-09 | Micron Semiconductor, Inc. | Input EDS protection circuit |
| US5440151A (en) * | 1993-04-09 | 1995-08-08 | Matra Mhs | Electrostatic discharge protection device for MOS integrated circuits |
| US5343053A (en) * | 1993-05-21 | 1994-08-30 | David Sarnoff Research Center Inc. | SCR electrostatic discharge protection for integrated circuits |
| US5369041A (en) * | 1993-07-14 | 1994-11-29 | Texas Instruments Incorporated | Method for forming a silicon controlled rectifier |
| KR0166101B1 (ko) * | 1993-10-21 | 1999-01-15 | 김주용 | 정전방전 보호회로의 트랜지스터 및 그 제조방법 |
| US5521789A (en) * | 1994-03-15 | 1996-05-28 | National Semiconductor Corporation | BICMOS electrostatic discharge protection circuit |
| US5848541A (en) * | 1994-03-30 | 1998-12-15 | Dallas Semiconductor Corporation | Electrical/mechanical access control systems |
| US5831827A (en) * | 1994-04-28 | 1998-11-03 | Dallas Semiconductor Corporation | Token shaped module for housing an electronic circuit |
| US5604343A (en) * | 1994-05-24 | 1997-02-18 | Dallas Semiconductor Corporation | Secure storage of monetary equivalent data systems and processes |
| US5679944A (en) * | 1994-06-15 | 1997-10-21 | Dallas Semiconductor Corporation | Portable electronic module having EPROM memory, systems and processes |
| DE69410251T2 (de) * | 1994-06-20 | 1998-10-01 | Sgs Thomson Microelectronics | Integrierte Anordnung mit einer Abgrenzungsstruktur für das elektrische Oberflächenfeld und Herstellungsverfahren |
| EP0700089A1 (en) * | 1994-08-19 | 1996-03-06 | STMicroelectronics S.r.l. | A device for protection against electrostatic discharges on the I/O terminals of a MOS integrated circuit |
| US5907462A (en) * | 1994-09-07 | 1999-05-25 | Texas Instruments Incorporated | Gate coupled SCR for ESD protection circuits |
| KR100372905B1 (ko) * | 1994-09-13 | 2003-05-01 | 애질런트 테크놀로지스, 인크. | 산화물영역보호장치 |
| US5615130A (en) * | 1994-12-14 | 1997-03-25 | Dallas Semiconductor Corp. | Systems and methods to gather, store and transfer information from electro/mechanical tools and instruments |
| US5610425A (en) * | 1995-02-06 | 1997-03-11 | Motorola, Inc. | Input/output electrostatic discharge protection circuit for an integrated circuit |
| US5528188A (en) * | 1995-03-13 | 1996-06-18 | International Business Machines Corporation | Electrostatic discharge suppression circuit employing low-voltage triggering silicon-controlled rectifier |
| US5745323A (en) * | 1995-06-30 | 1998-04-28 | Analog Devices, Inc. | Electrostatic discharge protection circuit for protecting CMOS transistors on integrated circuit processes |
| US5751525A (en) * | 1996-01-05 | 1998-05-12 | Analog Devices, Inc. | EOS/ESD Protection circuit for an integrated circuit with operating/test voltages exceeding power supply rail voltages |
| EP0803955A3 (en) * | 1996-04-25 | 1998-05-20 | Texas Instruments Incorporated | An electrostatic discharge protection circuit |
| US5663860A (en) * | 1996-06-28 | 1997-09-02 | Harris Corporation | High voltage protection circuits |
| TW312047B (en) * | 1996-07-19 | 1997-08-01 | Winbond Electronics Corp | Low voltage triggered electrostatic discharge protection circuit |
| FR2753006B1 (fr) * | 1996-08-27 | 1998-11-27 | Sgs Thomson Microelectronics | Pont redresseur protege monolithique |
| US5781388A (en) * | 1996-09-03 | 1998-07-14 | Motorola, Inc. | Non-breakdown triggered electrostatic discharge protection circuit for an integrated circuit and method therefor |
| US5917689A (en) * | 1996-09-12 | 1999-06-29 | Analog Devices, Inc. | General purpose EOS/ESD protection circuit for bipolar-CMOS and CMOS integrated circuits |
| US6008508A (en) * | 1996-09-12 | 1999-12-28 | National Semiconductor Corporation | ESD Input protection using a floating gate neuron MOSFET as a tunable trigger element |
| US5838146A (en) * | 1996-11-12 | 1998-11-17 | Analog Devices, Inc. | Method and apparatus for providing ESD/EOS protection for IC power supply pins |
| US5990520A (en) * | 1997-02-07 | 1999-11-23 | Digital Equipment Corporation | Method for fabricating a high performance vertical bipolar NPN or PNP transistor having low base resistance in a standard CMOS process |
| US6365924B1 (en) * | 1998-06-19 | 2002-04-02 | National Semiconductor Corporation | Dual direction over-voltage and over-current IC protection device and its cell structure |
| US7327541B1 (en) | 1998-06-19 | 2008-02-05 | National Semiconductor Corporation | Operation of dual-directional electrostatic discharge protection device |
| US6063672A (en) * | 1999-02-05 | 2000-05-16 | Lsi Logic Corporation | NMOS electrostatic discharge protection device and method for CMOS integrated circuit |
| US6411480B1 (en) * | 1999-03-01 | 2002-06-25 | International Business Machines Corporation | Substrate pumped ESD network with trench structure |
| JP4617527B2 (ja) * | 1999-04-08 | 2011-01-26 | 株式会社デンソー | 回路装置 |
| US6538266B2 (en) | 2000-08-11 | 2003-03-25 | Samsung Electronics Co., Ltd. | Protection device with a silicon-controlled rectifier |
| JP4176564B2 (ja) * | 2003-06-23 | 2008-11-05 | 株式会社東芝 | ウェハ移載装置及びこれを用いた半導体装置の製造方法 |
| US7875933B2 (en) * | 2005-03-29 | 2011-01-25 | Infineon Technologies Ag | Lateral bipolar transistor with additional ESD implant |
| US7566914B2 (en) * | 2005-07-07 | 2009-07-28 | Intersil Americas Inc. | Devices with adjustable dual-polarity trigger- and holding-voltage/current for high level of electrostatic discharge protection in sub-micron mixed signal CMOS/BiCMOS integrated circuits |
| US7709896B2 (en) * | 2006-03-08 | 2010-05-04 | Infineon Technologies Ag | ESD protection device and method |
| US7888704B2 (en) * | 2008-08-15 | 2011-02-15 | System General Corp. | Semiconductor device for electrostatic discharge protection |
| TWI478139B (zh) * | 2012-09-13 | 2015-03-21 | Au Optronics Corp | 靜電放電保護電路及其顯示裝置 |
| US9251839B1 (en) | 2013-05-24 | 2016-02-02 | Western Digital Technologies, Inc. | Data storage device with overvoltage protection |
| US9304560B2 (en) | 2013-06-19 | 2016-04-05 | Western Digital Technologies, Inc. | Backup power for reducing host current transients |
| US9564796B1 (en) | 2014-01-15 | 2017-02-07 | Western Digital Technologies, Inc. | Power circuit with overvoltage protection |
| FR3018390A1 (fr) * | 2014-03-10 | 2015-09-11 | St Microelectronics Crolles 2 | Dispositif de protection dynamique contre les decharges electrostatiques adapte aux dispositifs electro-optiques |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1439368A1 (de) * | 1964-04-29 | 1969-02-13 | Siemens Ag | Halbleiterstromtor mit Zuendung durch Feldeffekt |
| US3403270A (en) * | 1965-05-10 | 1968-09-24 | Gen Micro Electronics Inc | Overvoltage protective circuit for insulated gate field effect transistor |
| US3395290A (en) * | 1965-10-08 | 1968-07-30 | Gen Micro Electronics Inc | Protective circuit for insulated gate metal oxide semiconductor fieldeffect device |
| US3401319A (en) * | 1966-03-08 | 1968-09-10 | Gen Micro Electronics Inc | Integrated latch circuit |
| DE2040657C3 (de) * | 1970-08-17 | 1975-10-02 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Elektronischer Schalter für Halbleiterkoppelpunkte in Fernmelde-, insbesondere Fernsprechvermittlungsanlagen |
| JPS5135114B1 (fi) * | 1970-12-28 | 1976-09-30 | ||
| DE2133430A1 (de) * | 1971-07-05 | 1973-01-18 | Siemens Ag | Planar-vierschichtdiode |
| BE788874A (fr) * | 1971-09-17 | 1973-01-02 | Western Electric Co | Module de circuit integre |
| US4001868A (en) * | 1974-11-14 | 1977-01-04 | International Business Machines Corporation | Latching driver circuit and structure for a gas panel display |
| NL176322C (nl) * | 1976-02-24 | 1985-03-18 | Philips Nv | Halfgeleiderinrichting met beveiligingsschakeling. |
| FR2358024A1 (fr) * | 1976-07-06 | 1978-02-03 | Western Electric Co | Structure de thyristor integre |
| JPS553694A (en) * | 1978-06-16 | 1980-01-11 | Motorola Inc | Device for triggering monolithic semiconductor |
| DE2904424C2 (de) * | 1979-02-06 | 1982-09-02 | Siemens AG, 1000 Berlin und 8000 München | Thyristor mit Steuerung durch Feldeffekttransistor |
| JPS55113358A (en) * | 1979-02-23 | 1980-09-01 | Hitachi Ltd | Semiconductor device |
| DE2915885C2 (de) * | 1979-04-19 | 1983-11-17 | Siemens AG, 1000 Berlin und 8000 München | Thyristor mit Steuerung durch Feldeffekttransistor |
-
1981
- 1981-03-31 US US06/249,612 patent/US4400711A/en not_active Expired - Lifetime
-
1982
- 1982-03-16 IT IT20203/82A patent/IT1150338B/it active
- 1982-03-22 CA CA000399038A patent/CA1170785A/en not_active Expired
- 1982-03-24 FI FI821036A patent/FI78581C/fi not_active IP Right Cessation
- 1982-03-24 ES ES510729A patent/ES510729A0/es active Granted
- 1982-03-24 DE DE19823210743 patent/DE3210743A1/de active Granted
- 1982-03-25 GB GB8208804A patent/GB2095909B/en not_active Expired
- 1982-03-26 JP JP57049927A patent/JPS5943827B2/ja not_active Expired
- 1982-03-30 FR FR8205462A patent/FR2503456A1/fr active Granted
- 1982-03-31 KR KR8201398A patent/KR860000712B1/ko not_active IP Right Cessation
-
1983
- 1983-03-30 ES ES521166A patent/ES521166A0/es active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| FR2503456B1 (fi) | 1984-07-13 |
| FI821036L (fi) | 1982-10-01 |
| CA1170785A (en) | 1984-07-10 |
| IT1150338B (it) | 1986-12-10 |
| KR860000712B1 (ko) | 1986-06-07 |
| ES8404109A1 (es) | 1984-04-01 |
| KR830009653A (ko) | 1983-12-22 |
| ES8308156A1 (es) | 1983-07-01 |
| US4400711A (en) | 1983-08-23 |
| FR2503456A1 (fr) | 1982-10-08 |
| JPS57176755A (en) | 1982-10-30 |
| DE3210743C2 (fi) | 1989-04-27 |
| GB2095909A (en) | 1982-10-06 |
| JPS5943827B2 (ja) | 1984-10-24 |
| FI78581B (fi) | 1989-04-28 |
| FI821036A0 (fi) | 1982-03-24 |
| GB2095909B (en) | 1985-03-13 |
| ES521166A0 (es) | 1984-04-01 |
| ES510729A0 (es) | 1983-07-01 |
| DE3210743A1 (de) | 1982-11-11 |
| IT8220203A0 (it) | 1982-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI78581C (fi) | Halvledarkonstruktion och skyddskrets foer skyddande av en intergrerad krets. | |
| US4567500A (en) | Semiconductor structure for protecting integrated circuit devices | |
| US6791146B2 (en) | Silicon controlled rectifier structure with guard ring controlled circuit | |
| CA1078072A (en) | Semiconductor device having a safety circuit | |
| US7019338B1 (en) | Subscriber interface protection circuit | |
| US20050247980A1 (en) | High voltage ESD-protection structure | |
| US5844280A (en) | Device for protecting a semiconductor circuit | |
| US20020163021A1 (en) | Low voltage transient voltage suppressor and method of making | |
| KR20030096026A (ko) | 정전기 방전 보호 소자 | |
| FI114053B (fi) | Puolijohdekomponentti sysäysjännitteiden rajoittamiseksi ja puhelinpiiri | |
| FI74166B (fi) | Skyddskrets foer integrerade kretsanordningar. | |
| EP0512605B1 (en) | Power device having reverse-voltage protection | |
| FI69733C (fi) | Anordning foer att skydda ett halvledarorgan | |
| JPH10173128A (ja) | 接合が絶縁された集積回路の寄生効果を抑制する方法および装置 | |
| US10199368B2 (en) | Stucture for protecting an integrated circuit against electrostatic discharges | |
| US5138413A (en) | Piso electrostatic discharge protection device | |
| US8785970B2 (en) | HF-controlled bidirectional switch | |
| KR830000498B1 (ko) | 게이트 다이오드 스위치를 사용하는 고출력 증폭기/스위치 | |
| KR20010080699A (ko) | 아날로그 스위치 | |
| KR101806832B1 (ko) | 정전 방전 보호 소자 | |
| KR0169360B1 (ko) | 반도체 장치의 보호 소자 | |
| JP2010258337A (ja) | 静電破壊保護回路 | |
| CA1181870A (en) | Integrated circuit protection device | |
| KR930008880B1 (ko) | 고전압 클램프 소자 | |
| JPH05267588A (ja) | 半導体保護装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM | Patent lapsed |
Owner name: RCA CORPORATION |