JPH10173128A - 接合が絶縁された集積回路の寄生効果を抑制する方法および装置 - Google Patents

接合が絶縁された集積回路の寄生効果を抑制する方法および装置

Info

Publication number
JPH10173128A
JPH10173128A JP9325473A JP32547397A JPH10173128A JP H10173128 A JPH10173128 A JP H10173128A JP 9325473 A JP9325473 A JP 9325473A JP 32547397 A JP32547397 A JP 32547397A JP H10173128 A JPH10173128 A JP H10173128A
Authority
JP
Japan
Prior art keywords
contact means
potential
substrate
circuit
electrical contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9325473A
Other languages
English (en)
Inventor
Enrico Maria Ravanelli
エンリコ・マリア・ラヴァネリ
Massimo Pozzoni
マッシモ・ポッツォーニ
Giorgio Pedrazzini
ジョルジオ・ペドラッツィーニ
Giulio Ricotti
ジュリオ・リコッティ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SRL filed Critical SGS Thomson Microelectronics SRL
Publication of JPH10173128A publication Critical patent/JPH10173128A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 接合絶縁集積回路の寄生トランジスタの寄生
効果を抑制すること。 【解決手段】 第一の導電形（ｐ）の基体（１０）、こ
の基体（１０）内の第二の導電形（ｎ）の領域（１１）
と、基体（１０）の第一の主要面上の第一の電気接点手
段（２０，２１）と、領域（１１）上の第二の電気接点
手段（１４，１４′）と、基体（１０）の第二の主要面
（１０）の接地された第三の電気接点手段（８）とを有
する集積回路において、第二の電気接点手段（１４，１
４′）の電位が基準端子の電位から所定の閾値より大き
い値だけはずれないかはずれるかにそれぞれ応じて第一
の電気接点手段（２０，２１）を基準端子の電位または
第二の電気接点手段（１４，１４′）の電位に保持す
る。

Description

【発明の詳細な説明】
【０００１】本発明は接合絶縁集積回路、特に請求項１
および２の前段に記載された集積回路における寄生効果
（parasitic effects）を抑制する方法および装置に関
する。
【０００２】接合絶縁された集積回路においては、動作
の間に過渡バイアス状態が生じ、集積回路の基体中ある
いはこの基体の逆バイアスされたｐ−ｎ接合によって互
いに絶縁された領域内に不必要な電流が流れることがあ
る。これらの電流は寄生トランジスタが導電性になるた
めに生じる。過渡バイアス状態は主としてインダクタン
スおよびモータの如き誘導負荷またはコンデンサ、バッ
テリおよび蓄電池の如き容量負荷に対して集積回路の電
子スイッチによって整流を行う時に主として生じる。
【０００３】この形式の寄生効果が生じる集積回路の典
型的な例は図１に示す如き、直流電源の＋Ｖｃｃと大地
マークで示された端子間に接続されてモータＭを制御す
るトランジスタブリッジの如き誘導負荷のための駆動回
路である。この例においては、Ｍ１〜Ｍ４で示したトラ
ンジスタはＤＭＯＳ形のパワートランジスタ、即ち二重
拡散形ＭＯＳ電界効果トランジスタである。これらのト
ランジスタはそれぞれ回復ダイオード（recovery diod
e ）として作用するダイオードＤｂ１−Ｄｂ４を有して
いる。しかし、エミッタ端子とコレクタ端子との間に逆
方向のダイオードを有するバイポーラトランジスタも、
誘導負荷のスイッチングによって集積回路内に生じる寄
生現象を説明するのに同様に使用することができる。
【０００４】既に知られている如く、トランジスタブリ
ッジ回路は、ブリッジの対角線上にあるトランジスタが
交互に導通、スイッチオフされ、かくして負荷に逆方向
の電流が続けて流れる。上述した寄生効果はスイッチン
グの間に生じる。例えば、トランジスタＭ３，Ｍ４が作
動される前にトランジスタＭ１，Ｍ２の導通が中断され
る場合を考えよう。これらの状態においては、誘導負荷
Ｍに蓄えられたエネルギが、ブリッジの負荷が接続され
た端子に両方向の過電圧を生じさせる。特に、トランジ
スタＭ２の電源端子Ｓは電源電圧Ｖｃｃより大きい電圧
となり、トランジスタＭ１のドレーン端子Ｄは接地電位
より低い電圧となり、従ってトランジスタＭ１およびＭ
２に組み合わせされた回復ダイオードＤｂ１およびＤｂ
２は導通状態となる。
【０００５】Ｍ２の電源端子の正の過電流の作用を図２
を参照して説明する。トランジスタＭ２はｐ形不純物で
ドープされた単結晶シリコンの基体１０に形成されてい
る。即ちｎ形不純物でドープされ、基体１０の主要面、
即ち前面によって境界づけられた領域１１と、ｎ形不純
物で強くドープされ、従ってｎ＋で示された埋入された
領域１２と、ｐ形不純物で強くドープされ、従ってｐ＋
で示された絶縁領域１３とで形成されている。埋入され
た領域１２は基体１０と共にまた絶縁領域１３は領域１
１と共にそれぞれｐｎ接合を形成し、このｐｎ接合は集
積回路の通常の動作においては逆方向にバイアスされて
領域１１を基体１０から電気的に絶縁する。領域１１は
トランジスタのドレーン領域を形成し、前面にｎ形不純
物を強くドープされた領域１４およびドレーン端子Ｄを
構成する第一の金属接触電極１４′を有する。ｎ形領域
１１内にｐ形領域１５が形成され、この領域１５はトラ
ンジスタの本体領域を形成する。本体領域１５内にｎ形
不純物が強くドープされた領域９が形成されており、こ
の領域９はトランジスタの電源領域（source region）
を構成する。第二の金属接触電極１６が電源領域および
本体領域と接触して前面に形成されていて電源端子Ｓを
構成する。電源領域１５はその縁部でチャネル１７を境
界づける。チャネル１７の上に第三の電極１８が設けら
れているが、この電極はトランジスタのゲート端子Ｇを
構成するゲート誘電体（図示せず）によって前面から絶
縁されている。トランジスタＭ２のドレーン領域１１と
同様な他のｎ形領域１１′が図示されているが、この領
域１１′は埋入された領域１２′および接合絶縁領域１
３によって絶縁されて他のＤＭＯＳトランジスタまたは
集積回路の他の要素を収容しうるようになっている。二
つのｎ形領域１１および１１′の絶縁領域１３および１
３′は例えばＤＭＯＳトランジスタブリッジの制御回路
の如き、集積回路の他の構成要素を収容しうる基体部分
１９を境界づけている。基体１０のこの部分において
は、ｐ形不純物で強くドープされかつその表面に金属接
触電極２１を有する領域２０のみが示されている。図示
の例においては、この電極は接地端子、即ち全ての集積
回路に共通な電圧基準端子に接続されるように意図され
ている。基体１０の他方の主要面、即ち後面には大地に
接続された金属接触電極８が設けられている。一般に、
基体１０内の集積回路は領域１３および１３′の如き絶
縁領域によって基体から絶縁された領域１１および１
１′の如きいくつかのｎ形領域を有する。
【０００６】本体領域１５とドレーン領域１１とはそれ
らの間に、図１のブリッジのトランジスタＭ２の回復ダ
イオードＤｂ２を構成するｐｎ接合を形成する。更に、
図２に回路記号と符号Ｑｐ２で示されたバイポーラｐｎ
ｐトランジスタのエミッタ領域が本体領域１５によっ
て、ベース領域がドレーン領域１１によって、そしてコ
レクタ領域が基体１０によってそれぞれ形成される。
【０００７】上述した過渡状態、即ちトランジスタＭ２
の電源端子が電源電圧Ｖｃｃより高い電位にあってダイ
オードＤｂ２が順方向にバイアスされる状態が、電流即
ち再循環をトランジスタＭ２の電源端子Ｓ中へ注入する
電流発生器２２によって記号化して示されている。この
状態においては、寄生トランジスタＱｐ２のベース−エ
ミッタ接合も順方向にバイアスされ、従ってトランジス
タＱｐ２が導通して基体中に電流が注入される。図２に
二つの抵抗Ｒｓｕｂ１およびＲｓｕｂ２によって示され
た、基体の分布した抵抗のため、この電流は基体内の電
位を接地電位に対して局部的に上昇させる。このことは
集積回路の動作、特に小さい信号を処理している部分の
動作を乱す。
【０００８】領域２０と電極２１とによって形成された
接地接点はこの作用を十分低減させるための公知の手段
を形成する。実際には前面の接地接点の作用は基体の分
布抵抗を分割することであり、これは二つの抵抗Ｒｓｕ
ｂ１およびＲｓｕｂ２によって形成され、その中間タッ
プが接地接点２０，２１に接続された分圧器によって示
されている。
【０００９】トランジスタＭ１のドレーン端子Ｄの負の
過電圧の作用を図３について説明する。トランジスタＭ
１の構成は図２のトランジスタＭ２の構成と同じである
ので、対応する要素には同一符号を付している。領域１
１と同様、他のＤＭＯＳトランジスタまたは集積回路の
種々な構成要素を収容することができる種々なｎ形領域
１１″および図２に関連して説明した機能を有する接地
接触電極２１を有し、強くドープされたｐ形領域２０が
図示されている。
【００１０】トランジスタＭ１のドレーン領域１１は寄
生バイポーラｎｐｎトランジスタＱｐ１のエミッタ領域
を構成し、そのベースは基体１０の内部に分布されてい
るため集積回路全体にわたって延びている。また、種々
なｎ形領域１１″によって構成された種々なコレクタが
設けられている。
【００１１】上述した過渡状態、即ちトランジスタＭ１
のドレーン端子Ｄが接地電位より低い電位にあって、ダ
イオードＤｂ１が順方向にバイアスされている状態が、
トランジスタＭ１のドレーン端子Ｄから電流を取出す電
流発生器２３によって記号化して示されている。この状
態においては、寄生トランジスタＱｐ１のベース−エミ
ッタ接合も順方向にバイアスされ、再循環電流がこの寄
生トランジスタＱｐ１を通して流れ、その一部は前面の
接地接点および基体の裏面の接地接点によって集電さ
れ、一部（Ｉｃｐ）はトランジスタＱｐ１のコレクタを
構成するｎ形領域１１″によって集電される。接地接
点、特に前面の接地接点はトランジスタＱｐ１の効率を
増す作用、従ってｎ形領域１１″によって集電される電
流Ｉｃｐを増大させる作用を有する。この作用を回避す
るために前面の接地接点を減らす必要があるが、これは
図２について上述した過電圧の間、ｐｎｐトランジスタ
Ｑｐ２の損傷効果（damaging effects ）の減少をなく
しもする。
【００１２】本発明の目的は、接合絶縁集積回路のｐｎ
ｐおよびｎｐｎ寄生トランジスタの作用を抑制または少
なくとも強力に減衰させる方法および装置を提供するに
ある。
【００１３】この目的は請求項１および請求項２に記載
の方法および装置によって達成される。
【００１４】それに限定されることのない実施例につい
ての図面を参照しての以下の詳細な説明からより良く理
解されよう。
【００１５】図４は図３に示した形式の集積回路、即ち
ｐ形基体１０内のｎ形領域１１、基体１０の前面上の電
気接点手段２０，２１および基体の後面上の接地された
接点手段８を有する集積回路の一部を概略的に示してい
る。監視および検出回路３０および制御回路ユニット３
１も設けられるが、これらは好ましくは同じ集積回路上
に形成される。
【００１６】ユニット３０は領域１１の表面電位を監視
し、この電位が接地端子（これは集積回路の共通の基準
電位と考えられる）に対して所定の閾値以下に低下する
かどうかを検出するように動作する。
【００１７】ユニット３１はユニット３０の出力、領域
１１の表面、集積回路の前面に分布された種々な接点
（図４にはそのうちの一つだけが示されている）および
接地端子に接続されており、ユニット３０が上に示した
測定において接地電位より低い電位を検出した時に、基
体前面接点を領域１１の表面上の接触端子に接続し、そ
うでない時には接地端子に接続するように作用する。こ
の作用はブロック３１内の二つのスイッチ３１ａ，３１
ｂによって記号化して示されている。
【００１８】従って、本発明によれば基体１０のｐ形表
面部分は領域１１の接地電位以下の表面電位に従う。こ
れは後面が大地に直接接続されておれば、基体の固有抵
抗率の故にもあてはまることである。図３にＱｐ１で示
す寄生ｎｐｎトランジスタは図４に示す如き構成におい
ては、ベースとエミッタが常に同じ電位にあるため導通
しないことは明らかである。しかし、図２にＱｐ２で示
す如き寄生ｐｎｐトランジスタに関する限り、これらか
ら基体中へ注入される電流は図２について説明した公知
の方法の場合の問題なしに減少されることができ、むし
ろトランジスタＭ２の電源端子の正の過電圧がトランジ
スタＭ１のドレーン端子の負の過電圧と同時に存在する
時には、基体に注入される電流の減少は、基体前面の電
位が接地電位より低く、一層大きい。
【００１９】図１に示した如きトランジスタブリッジを
含む集積回路に施された本発明による装置の一実施例が
図５に概略的に示されている。図面にはトランジスタＭ
１およびＭ３を含む、ブリッジの半分だけが示されてい
る。集積回路の基体１０はその表面部分が前面接点２
０，２１を有するものとして示されている。
【００２０】監視および検出ユニット３０は、トランジ
スタＭ１のドレーン端子の電位と接地電位とを比較し、
トランジスタＭ１のドレーン端子の電位が接地電位より
所定のレベルより小さい大きさだけ降下した時に出力３
０ｕに信号を発生する比較器によって構成されている。
【００２１】制御ユニット３１は低導電抵抗形の二つの
ＭＯＳトランジスタＭＨ，ＭＬおよび論理回路３２によ
って構成されている。二つのトランジスタＭＨおよびＭ
Ｌの電源端子は一緒に接続されており、基体１０の表面
の接点２０，２１に接続された制御ユニットの出力端子
を構成している。トランジスタＭＨのドレーン端子は大
地に接続され、トランジスタＭＬのドレーン端子は領域
１１の表面に接続されている。
【００２２】論理回路３２は比較器３０の出力３０ｕに
接続された第一の入力と、トランジスタブリッジの制御
回路３５に接続された第二の入力とを有するＮＯＲゲー
ト３３によって構成されており、その出力はトランジス
タＭＬのゲート電極に直接接続されると共にインバータ
３４を介してトランジスタＭＨのゲート電極に接続され
ている。
【００２３】図示の実施例においては、比較器３０は、
二つの双極ｎｐｎトランジスタＱＡ，ＱＢによって構成
されている。トランジスタＱＡ，ＱＢのベースは一緒に
接続され、コレクタはゼネレータＧ′に直列に接続され
た第三のＭＯＳトランジスタＱ３に図示の態様で接続さ
れた二つのＭＯＳトランジスタＱ１，Ｑ２によって構成
されたそれぞれの電流発生器を介して電源Ｖｃの一つの
端子に接続されている。比較器３０の入力はトランジス
タＱＡ，ＱＢのエミッタによって構成されている。トラ
ンジスタＱＡのコレクタはまたそのベースに接続されて
おり、トランジスタＱＢのコレクタは比較器の出力を構
成する。トランジスタＱＡのエミッタは集積回路の接地
電位にも接続された電源の第二の端子に接続されてい
る。
【００２４】以下、装置の動作を説明する。二つのトラ
ンジスタＱＡ，ＱＢはトランジスタＭ１のドレーン端子
が接地電位にある時にはトランジスタＱＢがスイッチオ
フされ、前記ドレーン端子が所定の負の閾レベルより低
い電位にある時、例えば接地電位より１００ｍＶ低い時
にトランジスタＱＢが導通するような大きさのものであ
る。比較器のこの負の閾値はトランジスタＱＡのエミッ
タ領域をＱＢのエミッタ領域の約１０倍の大きさにする
ことによって設定することができる。従って、ＱＡを導
通させるためのベース−エミッタ電圧（ＶBE(QAON)）
は、エミッタ領域の比によって決まる量だけＱＢのそれ
（ＶBE(QBON)）より低い。
【００２５】ＱＢがスイッチオフされると、比較器の出
力が高くなり、従ってＮＯＲゲート３３の出力は低くな
る。従って、トランジスタＭＬはスイッチオフされ、イ
ンバータ３４の作用によってトランジスタＭＨが導通す
る。従って、基体の前面の接点２０，２１は大地に接続
される。しかし、トランジスタＭ１のドレーン端子が接
地電位より低く比較器の負の閾値より低い電位へと降下
すると、ＱＢは導通し、比較器の出力は論理低レベルに
なる。これらの状態において、ＮＯＲゲート３３の第二
の入力も低レベルにあるとこのＮＯＲゲート３３の出力
は高くなり、従ってトランジスタＭＬは導通し、トラン
ジスタＭＨはスイッチオフされる。従って、接点２０，
２１は接地電位より低い、領域１１の表面と同じ電位に
なる。
【００２６】ＮＯＲゲート３３の機能は制御回路３１の
動作をブリッジ制御回路３５の動作と同期化させること
である。特に、トランジスタＭ１のドレーン端子が接地
電位より低く、トランジスタＭ３が電流再循環の間に導
通する時にトランジスタＭ１のドレーン端子が正になる
のを防止するのを可能ならしめる。事実、比較器３０の
切換え遅れの故に、トランジスタＭＬはトランジスタＭ
３が導通状態にあってもなお導通状態でありうる。この
ことは、トランジスタＭ３にトリガ指令が与えられた時
にＮＯＲゲート３３の入力ＨＳに高レベル信号が与えら
れてＮＯＲゲートの出力が低くなり、トランジスタＭＬ
が非作動状態になされることによって防止される。
【００２７】上述した如き装置は、接地電位より低い電
位になしうる各ｎ形領域に設けることができる。しか
し、トランジスタＭＨは全ての装置に対して共通になし
うる。
【００２８】図６は電流再循環の終りにおいてトランジ
スタ自身の負の過電圧によってトランジスタＭ１のドレ
ーン端子と大地の間にあらわれる高電圧にトランジスタ
ＱＡ及びＱＢがさらされるのを防止するための装置が設
けられた比較器３０の変形例を示す。この装置はトラン
ジスタＱＡおよびＱＢのエミッタと直列に適当な逆導通
降伏電圧を有するダイオードを接続したものである。
【００２９】以上、本発明の一実施例を説明したが、同
じ発明思想の範囲内で種々な変形が可能であることは当
業者に明らかであろう。例えば、上述した比較器３０の
代りに他の形式の比較器を使用することができる。更
に、上述の方法は誘導負荷の制御のためのトランジスタ
ブリッジ回路を含む集積回路のみならず、上述した寄生
効果が明瞭な全ての場合には他の集積回路にも適用しう
る。
【図面の簡単な説明】
【図１】誘導負荷を有するトランジスタブリッジの回路
図であって、本発明の問題点を理解するのに有用な図で
ある。
【図２】図１のブリッジの二つのトランジスタおよび寄
生バイポーラトランジスタの構造を示す集積回路の一部
の断面図である。
【図３】図１のブリッジの二つのトランジスタおよび寄
生バイポーラトランジスタの構造を示す集積回路の一部
の断面図である。
【図４】本発明の方法および本発明の装置の動作原理を
説明するためのブロック図である。
【図５】本発明の好ましい実施例を示す回路図である。
【図６】図５の回路の一部分の変形例を示す図である。
【符号の説明】
８ 第三の電気接点手段 １０ 基体 １１ 第二の導電形（ｎ）の領域 １２ 接合絶縁 １３ 接合絶縁 １４ 第二の電気接点手段 １４′ 第二の電気接点手段 ２０ 第一の電気接点手段 ２１ 第一の電気接点手段 ３０ 第一の回路手段 ３１ 第二の回路手段 ３１ａ 第一の電子スイッチ手段 ３１ｂ 第二の電子スイッチ手段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マッシモ・ポッツォーニ イタリー国27100、パヴィア、ヴィア、ゲ ルラ ９ (72)発明者 ジョルジオ・ペドラッツィーニ イタリー国27100、パヴィア、ヴィア、フ ォッサルマート 88 (72)発明者 ジュリオ・リコッティ イタリー国パヴィア 27043、ブローニ、 ヴィア、ダンテ 83

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 第一の導電形（ｐ）の半導体材料からな
    る基体（１０）に形成された集積回路における寄生効果
    を抑制する方法であって、前記基体（１０）がその第一
    の主要面と接合絶縁領域（１２，１３）とによって境界
    づけられた第二の導電形（ｎ）の少なくとも一つの領域
    （１１）と、前記第一の主要面上の前記基体との第一の
    電気接点手段（２０，２１）と、第二の導電形（ｎ）の
    領域（１１）上の第二の電気接点手段（１４，１４′）
    と、前記第一の主要面とは反対側の、前記基体（１０）
    の第二の主要面上に設けられ、集積回路の電圧基準端子
    （大地）に接続された第三の電気接点手段（８）とを含
    むものにおいて、 前記第二の電気接点手段（１４，１４′）の電位を監視
    し、この電位が前記基準端子の電位（接地電位）から所
    定の閾値より大きい値だけはずれるかどうかを検出し、 この検出された電位が前記基準端子の電位（接地電位）
    から所定の閾値より大きい値だけはずれないかはずれる
    かにそれぞれ応じて、第一の電気接点手段（２０，２
    １）を基準端子の電位（接地電位）または第二の電気接
    点手段（１４，１４′）の電位に保持することを特徴と
    する方法。
  2. 【請求項２】 第一の導電形（ｐ）の半導体材料の基体
    （１０）に形成された集積回路における寄生効果を抑制
    する装置であって、 前記基体の第一の主要面と接合絶縁領域（１２，１３）
    とによって境界づけられた、第一の導電形とは反対の第
    二の導電形（ｎ）の少なくとも一つの領域（１１）と、 前記第一の主要面上の、前記基体との第一の電気接点手
    段（２０，２１）と、 第二の導電形（ｎ）の領域（１１）上の第二の電気接点
    手段（１４，１４′）と、 前記第一の主要面とは反対側の、前記基体（１０）の第
    二の主要面上に設けられ、集積回路の電圧基準端子（接
    地電位）に接続された第三の電気接点手段（８）とを含
    むものにおいて、 前記第二の電気接点手段（１４，１４′）に接続されて
    その電位を監視し、この電位が前記基準端子の電位（接
    地電位）から所定の閾値より大きい値だけはずれるかど
    うかを検出する第一の回路手段（３０）と、 この検出された電位が前記基準端子の電位（接地電位）
    から所定の閾値より大きい値だけはずれないかはずれる
    かにそれぞれ応じて第一の電気接点手段（２０，２１）
    を前記基準端子または第二の電気接点手段（１４，１
    ４′）に接続する第二の回路手段（３１）とを備えたこ
    とを特徴とする装置。
  3. 【請求項３】 第一の回路手段（３０）が基準端子に接
    続された第一の入力端子と、第二の電気接点手段（１
    ４，１４′）に接続された第二の入力端子と、第一の回
    路手段（２０，２１）に機能的に接続された出力端子と
    を有する比較器を含む請求項２の装置。
  4. 【請求項４】 比較器が、それぞれトランジスタを有し
    かつそれぞれ他方に電流ミラー構成（current mirror
    configuration）に接続された第一および第二の枝路を
    有する回路を含み、この第一および第二の枝路にそれぞ
    れ第一の入力端子および第二の入力端子を接続した請求
    項３の装置。
  5. 【請求項５】 第二の回路手段（３１）が第一および第
    二の電子スイッチ手段（３１ａ，３１ｂ）を含み、この
    第一および第二の電子スイッチ手段は各制御端子によっ
    て第一の回路手段（３０）によって作動されることがで
    きかつそれぞれ第一の電気接点手段（２０，２１）と基
    準端子との間および第一の電気接点手段（２０，２１）
    と第二の電気接点手段（１４，１４′）との間に接続さ
    れている請求項２，３または４の装置。
  6. 【請求項６】 第一および第二の電子スイッチ（３１
    ａ，３１ｂ）がトランジスタである請求項５の装置。
  7. 【請求項７】 第一の導電形（ｐ）の半導体材料からな
    る基体（１０）上の集積回路であって、 前記基体の第一の主要面と接合絶縁領域（１２，１３）
    とによって境界づけられた、第一の導電形とは反対の第
    二の導電形（ｎ）の複数の領域（１１）と、 前記第一の主要面上の、前記基体との第一の電気接点手
    段（２０，２１）と、 第二の導電形（ｎ）の少なくとも一つの領域（１１）上
    の第二の電気接点手段（１４，１４′）と、 前記第一の主要面とは反対側の、前記基体（１０）の第
    二の主要面上に設けられ、集積回路の電圧基準端子（接
    地電位）に接続された第三の電気接点手段（８）とを含
    み、 前記第二の導電形（ｎ）の複数の領域のうちの一つの領
    域（１１）が誘導負荷を制御するためのブリッジ回路の
    電子スイッチ（Ｍ１）を含み、前記第二の電気接点手段
    （１４，１４′）が前記電子スイッチの第一の端子を構
    成し、前記電子スイッチの第二の端子が前記基準端子に
    接続されているものにおいて、 請求項２乃至６のいずれか一による寄生効果抑制装置を
    備えたことを特徴とする装置。
  8. 【請求項８】 ブリッジ回路の制御回路（３５）、請求
    項３または請求項４に従属する請求項５の寄生効果抑制
    装置、および比較器の出力端子と第一および第二の電子
    スイッチ（３１ａ，３１ｂ）の制御端子との間に設けら
    れ、ブリッジ回路の制御回路（３５）に接続されて前記
    第一および第二のスイッチ（３１ａ，３１ｂ）の作動を
    ブリッジ回路の動作と同期化させる論理回路を備えた請
    求項７の集積回路。
JP9325473A 1996-12-09 1997-11-10 接合が絶縁された集積回路の寄生効果を抑制する方法および装置 Pending JPH10173128A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP96830614A EP0847089B1 (en) 1996-12-09 1996-12-09 Method and device for suppressing parasitic effects in a junction-insulated integrated circuit
IT96830614.2 1996-12-09

Publications (1)

Publication Number Publication Date
JPH10173128A true JPH10173128A (ja) 1998-06-26

Family

ID=8226072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9325473A Pending JPH10173128A (ja) 1996-12-09 1997-11-10 接合が絶縁された集積回路の寄生効果を抑制する方法および装置

Country Status (4)

Country Link
US (2) US6060758A (ja)
EP (1) EP0847089B1 (ja)
JP (1) JPH10173128A (ja)
DE (1) DE69624493T2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1305634B1 (it) * 1998-01-19 2001-05-15 Sgs Thomson Microelectronics Protezione da effetti di sottomassa o di sovralimentazione percircuiti integrati ad isolamento a giunzione
EP1049165B1 (en) * 1999-04-30 2002-09-11 STMicroelectronics S.r.l. Integrated circuit structure comprising a power circuit portion and a control circuit portion, without parasitic currents
DE19928762C1 (de) * 1999-06-23 2000-11-23 Siemens Ag Schaltungsanordnung zur Verhinderung der Injektion von Minoritätsladungsträgern in das Substrat
EP1130648A1 (en) 2000-02-29 2001-09-05 STMicroelectronics S.r.l. Method and device for limiting the substrate potential in junction isolated integrated circuits
WO2003005449A1 (en) * 2001-07-03 2003-01-16 Tripath Technology, Inc. Substrate connection in an integrated power circuit
GB0308345D0 (en) * 2003-04-11 2003-05-14 Power Electronics Design Ct Power intregrated circuits
DE10350162B4 (de) * 2003-10-28 2011-07-28 Infineon Technologies AG, 81669 Halbleiterbauteil
US7446378B2 (en) * 2004-12-29 2008-11-04 Actel Corporation ESD protection structure for I/O pad subject to both positive and negative voltages
US7184253B1 (en) * 2006-01-13 2007-02-27 Cypress Semiconductor Corporation ESD trigger circuit with injected current compensation
US7855862B1 (en) 2006-03-28 2010-12-21 Cypress Semiconductor Corporation Electrostatic discharge (ESD) circuit and method that includes P-channel device in signal path
EP1965425A1 (en) * 2007-03-01 2008-09-03 Infineon Technologies Austria AG Reverse voltage protected integrated circuit arrangement
US8013475B2 (en) 2007-03-15 2011-09-06 Infineon Technologies Ag Reverse voltage protected integrated circuit arrangement for multiple supply lines
IT201800000947A1 (it) * 2018-01-15 2019-07-15 St Microelectronics Srl Piastrina a semiconduttore con condensatore sepolto, e metodo di fabbricazione della piastrina a semiconduttore
FR3083919A1 (fr) * 2018-07-13 2020-01-17 Stmicroelectronics (Rousset) Sas Puce electronique protegee
DE102020107479A1 (de) * 2020-03-18 2021-09-23 Elmos Semiconductor Se Vorrichtung und Verfahren zur Verhinderung der Nichtzündung unbeschädigter Airbag-Zündkreise bei einem Unfall

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4211941A (en) * 1978-08-03 1980-07-08 Rca Corporation Integrated circuitry including low-leakage capacitance
US4496849A (en) * 1982-02-22 1985-01-29 General Motors Corporation Power transistor protection from substrate injection
IT1213260B (it) * 1984-12-18 1989-12-14 Sgs Thomson Microelectronics Circuito a ponte di transistori mos di potenza a canale n integrato eprocedimento per la sua fabbricazione.
US5132235A (en) * 1987-08-07 1992-07-21 Siliconix Incorporated Method for fabricating a high voltage MOS transistor
US5051612A (en) * 1989-02-10 1991-09-24 Texas Instruments Incorporated Prevention of parasitic mechanisms in junction isolated devices
US5040035A (en) * 1989-12-22 1991-08-13 At&T Bell Laboratories MOS devices having improved threshold match
EP0544047B1 (en) * 1991-11-25 1998-02-18 STMicroelectronics S.r.l. High current MOS transistor integrated bridge structure optimising conduction power losses
IT1252623B (it) * 1991-12-05 1995-06-19 Sgs Thomson Microelectronics Dispositivo a semiconduttore comprendente almeno un transistor di potenza e almeno un circuito di comando, con circuito di isolamento dinamico,integrati in maniera monolitica nella stessa piastrina
WO1993018550A1 (en) * 1992-03-10 1993-09-16 Analog Devices, Inc. A circuit construction for protective biasing
JPH06303137A (ja) * 1992-12-29 1994-10-28 Hitachi Ltd Ｄ／ａ変換器、オフセット調整回路及びこれを用いた携帯通信端末装置
EP0703620B1 (en) * 1994-09-21 2001-01-10 STMicroelectronics S.r.l. Circuit for preventing turn-on of parasitic components in integrated circuits including a power stage and low-voltage control circuitry
US5687067A (en) * 1995-05-30 1997-11-11 Philips Electronics North America Corporation Low noise controller for pulse width modulated converters
US5610079A (en) * 1995-06-19 1997-03-11 Reliance Electric Industrial Company Self-biased moat for parasitic current suppression in integrated circuits

Also Published As

Publication number Publication date
EP0847089B1 (en) 2002-10-23
DE69624493T2 (de) 2003-06-26
DE69624493D1 (de) 2002-11-28
US6248616B1 (en) 2001-06-19
US6060758A (en) 2000-05-09
EP0847089A1 (en) 1998-06-10

Similar Documents

Publication Publication Date Title
US4994886A (en) Composite MOS transistor and application to a free-wheel diode
US6288424B1 (en) Semiconductor device having LDMOS transistors and a screening layer
US4672584A (en) CMOS integrated circuit
US6365940B1 (en) High voltage trigger remote-cathode SCR
JPH10173128A (ja) 接合が絶縁された集積回路の寄生効果を抑制する方法および装置
KR920010314B1 (ko) 반도체 장치
JPH04322468A (ja) 過電圧保護回路
JP3707942B2 (ja) 半導体装置とそれを用いた半導体回路
JP2928285B2 (ja) 集積可能なアクティブダイオード
JP2614076B2 (ja) 誘導負荷を駆動するための集積回路
CN111030431B (zh) 半导体装置
US6963087B2 (en) Pulsed bistable bidirectional electronic switch
EP0630054A1 (en) Thyristor with insulated gate and method for operating the same
EP0177513B1 (en) Integrated circuit and method for biasing an epitaxial layer
JPH053203A (ja) 絶縁コレクタを有する縦形ｐｎｐトランジスタにおけるラツチアツプ現象を防ぐための回路配置
US5621229A (en) Semiconductor device and control method
US5357157A (en) Power MOSFET circuit including short circuiting means for detecting the potential of the source terminal
US5414292A (en) Junction-isolated floating diode
US20020167056A1 (en) Insulated gate semiconductor device with control circuit
GB2212682A (en) Cascode bimos driving circuit
JP2980106B2 (ja) 集積ｍｏｓパワー・トランジスタを電圧勾配から保護するための構成部品
US6426667B1 (en) Bidirectional analog switch using two bipolar junction transistors which are both reverse connected or operating in the reverse or inverse mode
US6337501B1 (en) Semiconductor device having bipolar transistor and MOS transistor
JP2873008B2 (ja) ラッチアップ防止および，静電放電保護装置
US4952998A (en) Integrated circuit with complementary MOS transistors

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070824

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081216