FI75705C - Kopplingsanordning för åstadkommande av fassamstämmighet mellan taktpu lser och synkroniseringsbitar hos datagrupper. - Google Patents
Kopplingsanordning för åstadkommande av fassamstämmighet mellan taktpu lser och synkroniseringsbitar hos datagrupper. Download PDFInfo
- Publication number
- FI75705C FI75705C FI820323A FI820323A FI75705C FI 75705 C FI75705 C FI 75705C FI 820323 A FI820323 A FI 820323A FI 820323 A FI820323 A FI 820323A FI 75705 C FI75705 C FI 75705C
- Authority
- FI
- Finland
- Prior art keywords
- synchronization
- signal
- bits
- pulses
- memory
- Prior art date
Links
- 230000015654 memory Effects 0.000 claims description 39
- 230000001360 synchronised effect Effects 0.000 claims description 34
- 230000005540 biological transmission Effects 0.000 claims description 14
- 238000004364 calculation method Methods 0.000 claims description 3
- 230000003111 delayed effect Effects 0.000 claims 3
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 238000005070 sampling Methods 0.000 claims 1
- 230000008054 signal transmission Effects 0.000 claims 1
- 238000012544 monitoring process Methods 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 5
- 238000012360 testing method Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 230000033764 rhythmic process Effects 0.000 description 3
- 230000004069 differentiation Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 238000009795 derivation Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/042—Detectors therefor, e.g. correlators, state machines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Claims (5)
1. Koppiingsanordning för ästadkommande och upprätthäl- lande av samstämnighet mellan de frän de lokalt genererade bittaktpulserna härledda grupptaktpulserna och de i grupperna hoe en binärkodad signal regelmässigt pä ett givet bitställe uppträdande synkroniseringsbitarna av pä förhand given pola-ritetsföljd i signalöverföringsanläggningar, särskilt i tele-eller dataöverföringsanläggningar, kännetecknad av att den innehäller ett medelst lokalt genererade bittaktpulser (T100) vid sin framskjutningsingäng styrt skiftregister (SR), vilket uppvisar ett antal (n=10) ski ftregisterssteg (1-10), vilket är ätminetone lika stort som antalet (10) i signaler-nas (DIO) grupper (t.ex. END totalt innehällna statusbitar (dl0), synkroniseringsbitar (dll) och meddelandebitar respek-tive databitar (dl2-dl9), vilket upptar den tili sin minnesingäng i serieform tillförda binärkodade signal (D10) i bitserieform och vidare överför den „ 75705 eamma i takt med de lokalt genererade bittaktpulaerna (T100) till de parallelt med varandra liggande utvärderingautgängarna hoe eitt ekiftregieter <1-10> bitparallelt och att en efterkopplad komparatoranordning (V6L) via en mellan-liggande koppiingeanordning (SW) jämför den frin utvärderinga-utgängen hoe etädse ett enekilt ekiftregisterse teg (t.ex. 4) ankommande och om ett antal (3) av bittaktpuleer (T100) mot-svarande antalet (3) av tidigare genomlöpta akiftregiatereeteg (1-3) fördröjda biten (t.ex. d23) i en grupptakt (T10) mot-svarande det tidamäaaiga avatändet mellan tvenne grupper (EN1 och EN2) med den atädee föregäende biten (dl3) hoe detta akiftregiatereeteg (4) (medelat EX) samt vid ätminetone aum-mariak överenaatämmelae (EX levererar en l-eignal) hoe binär-värdena (L och H eller H och L) hoe deaaa bitar (d20 och dlO -d29 och dl9) hoe tvenne atädee pä varandra följande grupper (t.ex. EN2 och EN1) med binärvärdena (L och H) hoe de väntade aynkroniaeringabitarna (d21 = S2 och dll =S1) levererar en aignal (V2) vilken anger exieteneen av eametämnighet aamt vid ett givet antal (4) av ätminetone aummariaka avvikeleer (EX levererar en 0-eignal) hoe binärvärdena (L och H eller H och L> av deaaa bitar (d20 och dlO - d29 och dl9) hoe tvenne etädae pä varandra följande grupper (t.ex. EN2 och EH1) med binärvärdena (L och H) av de väntade eynkronieeringebi-tarna (d21 = S2 och dll = SI) ometyr koppiingeanordningen (SW) eä ofta vid värderingeutg&ngen hoe det atädee följande ekift-regiateraeteget (t.ex. 5) (medelet VI via Z1 till Z2) tille komparatoranordningen (V6L) erkänner en ätminetone eummariak överenaatämmelae (EX levererar en l-eignal> av binärvärdena (L och H eller H och L) av deaaa bitar (d20 och dlO - d29 och dl9) hoe tvenne atädee pä varandra följande grupper (t.ex. EN2 och EN1) med binärvärdena (L och H) hoe de väntade aynk-roniaeringabitarna (d21 = S2 och dll = SI) aamt levererar en aignal (V2) a om anger exieteneen av eametämnighet. 75705 20
2. Koppiingeanordning anligt patentkravet 1, känneteck-nad av att komparatoranordningen (VGL) omfattar väeentligen ett företa minne (SP1), ett andra minne (SP2) och ett logikele-ment < EX), att den fördrojda och över koppiingeanordning (SW) givna da-tasignalen (Dll) tillföre ingängen hoe det företa minnet (SP1) och utgängeeignalen hoe detta tillföre ingängen hoe det andra minnet <SP2), att i bägge minnena (SP1, SP2) upptae endaet de bitar, vilka uppträder eamtidigt med grupptakten (T10), att utgängarna hoe det företa och det andra minnet (SP1, SP2) är anelutna tili ingängarna hoe logikelementet (EX) och att med hjälp av logikelementet (EX) utvinnee jämföreleepul-eer (VI) beträffande felande eynkronieering reepektive eigna-len (V2) eom anger exieteneen av eametämnighet.
3. Koppiingeanordning enligt patentkravet 2, kanneteck-nad av att det föreligger en räknare (Z3> vilken räknar eig-nalerna (V2) eom anger exieteneerna av eametämnighet och eom före uppnäendet av ett pä förhand givet epeciellt räknar-tilletänd avger en alarmeignal (A=0) och efter uppnäendet av det ifrägavarande räknartilletändet avger en genomkopplinge-eignal (A=l) tili ett eammankopplingeelement (U3), över vil-ket en fördröjd dataeignal (Dll') vidare lede (Fig. 3).
4. Koppiingeanordning enligt nägot av patentkraven 1-3, kännetecknad av att grupptakten (T10) etyr ett monoeta-bilt vippeteg (MF), vilket pä utgängeeidan är anelutet tili ett för överföring av dataeignaler tjänande eammankopplinge-eteg (U3) och över en inverter (IN2) levererar en äteretäll-ningeeignal för ett minne (SP3), vilket är etyrbart genom eignalen (V2 reepektive A) eom anger exieteneen av eametämnighet .
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3103574 | 1981-02-03 | ||
| DE3103574A DE3103574C2 (de) | 1981-02-03 | 1981-02-03 | Schaltungsanordnung zum Herstellen und Aufrechterhalten des Gleichlaufs zwischen von örtlich erzeugten Bittaktimpulsen abgeleiteten Envelopetaktimpulsen und in Envelopes eines binärcodierten Signals enthaltenen Synchronisierbits |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| FI820323L FI820323L (fi) | 1982-08-04 |
| FI75705B FI75705B (fi) | 1988-03-31 |
| FI75705C true FI75705C (sv) | 1988-07-11 |
Family
ID=6123926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FI820323A FI75705C (sv) | 1981-02-03 | 1982-02-02 | Kopplingsanordning för åstadkommande av fassamstämmighet mellan taktpu lser och synkroniseringsbitar hos datagrupper. |
Country Status (6)
| Country | Link |
|---|---|
| AT (1) | AT384697B (sv) |
| BR (1) | BR8200544A (sv) |
| DE (1) | DE3103574C2 (sv) |
| FI (1) | FI75705C (sv) |
| IT (1) | IT1150171B (sv) |
| ZA (1) | ZA82653B (sv) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5986385A (ja) * | 1982-11-09 | 1984-05-18 | Toshiba Corp | サンプリングパルス生成回路 |
| DE3400965A1 (de) * | 1984-01-13 | 1985-07-18 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Einrichtung zum rahmenaufbau auf der sendeseite bzw. rahmenabbau auf der empfangsseite fuer eine digitale richtfunkuebertragungsstrecke |
| US4725812A (en) * | 1984-06-04 | 1988-02-16 | Siemens Aktiengesellschaft | Circuit arrangement for identifying specific bit patterns, particularly bit patterns forming synchronization signals and check loop signals and appearing as serial binary signals |
| US4600895A (en) * | 1985-04-26 | 1986-07-15 | Minnesota Mining And Manufacturing Company | Precision phase synchronization of free-running oscillator output signal to reference signal |
| DE3722567A1 (de) * | 1987-07-08 | 1989-01-19 | Siemens Ag | Verfahren und schaltungsanordnung zur rahmensynchronisierung |
| DE3728792A1 (de) * | 1987-08-28 | 1989-03-09 | Thomson Brandt Gmbh | Schaltungsanordnung zur erkennung und/oder ueberwachung von in einem seriellen datenstrom enthaltener synchronworte |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1264491B (de) * | 1961-07-05 | 1968-03-28 | Luftfahrtminister | Schaltungsanordnung zum UEberwachen von Fernschreibuebertragungswegen auf Einhaltungeines bestimmten relativen UEbertragungsfehlers |
| US3472961A (en) * | 1966-02-28 | 1969-10-14 | Xerox Corp | Synchronization monitor apparatus |
| FR1582790A (sv) * | 1968-01-16 | 1969-10-10 | ||
| BE789177A (fr) * | 1971-09-23 | 1973-03-22 | Siemens Ag | Installation de synchronisation de signes telegraphiques |
| DE2828602C2 (de) * | 1978-06-29 | 1983-02-24 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum Übertragen von Daten in einem synchronen Datennetz |
-
1981
- 1981-02-03 DE DE3103574A patent/DE3103574C2/de not_active Expired
-
1982
- 1982-01-14 AT AT0011982A patent/AT384697B/de not_active IP Right Cessation
- 1982-02-02 IT IT19422/82A patent/IT1150171B/it active
- 1982-02-02 ZA ZA82653A patent/ZA82653B/xx unknown
- 1982-02-02 BR BR8200544A patent/BR8200544A/pt unknown
- 1982-02-02 FI FI820323A patent/FI75705C/sv not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| ZA82653B (en) | 1982-12-29 |
| AT384697B (de) | 1987-12-28 |
| IT1150171B (it) | 1986-12-10 |
| ATA11982A (de) | 1987-05-15 |
| DE3103574A1 (de) | 1982-08-26 |
| FI75705B (fi) | 1988-03-31 |
| DE3103574C2 (de) | 1983-06-16 |
| BR8200544A (pt) | 1982-12-07 |
| IT8219422A0 (it) | 1982-02-02 |
| FI820323L (fi) | 1982-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4282493A (en) | Redundant clock signal generating circuitry | |
| US5099477A (en) | Phase matching circuit | |
| US3681759A (en) | Data loop synchronizing apparatus | |
| FI75705C (sv) | Kopplingsanordning för åstadkommande av fassamstämmighet mellan taktpu lser och synkroniseringsbitar hos datagrupper. | |
| US4872164A (en) | Method and arrangement for compensating shifts in delay produced by the doppler effect in bursts in a TDMA frame | |
| JPH0744449B2 (ja) | デイジタル・フエ−ズロツクル−プ回路 | |
| JP3067832B2 (ja) | 信号位相装置 | |
| US4163946A (en) | Noise-immune master timing generator | |
| US4361896A (en) | Binary detecting and threshold circuit | |
| US4103286A (en) | Digital binary group call circuitry arrangement | |
| EP0075859A2 (en) | Signal diagnostic method and apparatus for multiple transmission system | |
| US4142070A (en) | False framing detector | |
| US4203003A (en) | Frame search control for digital transmission system | |
| EP0530030B1 (en) | Circuit for detecting a synchronizing signal in frame synchronized data transmission | |
| US3649758A (en) | Frame synchronization system | |
| KR960043627A (ko) | 동기 재생 회로 | |
| EP0035564B1 (en) | Binary coincidence detector | |
| US3806816A (en) | Pulse code modulated signal synchronizer | |
| JPS6323437A (ja) | 同期検出回路 | |
| JPH0241049A (ja) | 位相変復調装置の同期制御回路 | |
| SU668100A2 (ru) | Устройство цикловой синхронизации | |
| SU1573550A1 (ru) | Устройство дл передачи и приема дискретных сообщений | |
| SU1403381A1 (ru) | След щий приемник асинхронных шумоподобных сигналов | |
| SU1083391A1 (ru) | Приемник синхронизирующей рекуррентной последовательности | |
| SU454702A1 (ru) | Устройство дл асинхронного сопр жени в синхронном канале св зи |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM | Patent lapsed |
Owner name: SIEMENS AKTIENGESELLSCHAFT |