FI74166C - Skyddskrets foer integrerade kretsanordningar. - Google Patents
Skyddskrets foer integrerade kretsanordningar. Download PDFInfo
- Publication number
- FI74166C FI74166C FI820197A FI820197A FI74166C FI 74166 C FI74166 C FI 74166C FI 820197 A FI820197 A FI 820197A FI 820197 A FI820197 A FI 820197A FI 74166 C FI74166 C FI 74166C
- Authority
- FI
- Finland
- Prior art keywords
- semiconductor
- region
- transistor
- conductivity type
- protection circuit
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 19
- 239000004020 conductor Substances 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/08146—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in bipolar transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
1 74166
Suojapiiri integroiduille piirilaitteille
Esillä oleva keksintö kohdistuu integroidun piirin (IC) suojalaitteisiin.
5 Monen tyyppiset sähköiset laitteet sisältävät IC- piirejä, jotka ovat suurjännitetransienteista aiheutuville vahingoille alttiita.
Esimerkiksi televisiovastaanottimessa, joka sisältää integroituja piirejä video- ja äänisignaalien käsit-10 telyä varten, kuvan synnyttävän kuvaputken anodi on tyypillisesti esiasetettu suureen potentiaaliin, noin 25 000 volttiin. Suurjännitetransientteja synnyttää kuvaputkessa tapahtuva valokaarien muodostuminen, mitä esiintyy kuvaputken suurjänniteanodin nopeasti purkautuessa. Kuvaput-15 kessa tapahtuva valokaarien muodostuminen voi esiintyä myös ennalta arvaamattomasti anodin ja kuvaputken yhden tai useamman muun matalampijännitteisen elektrodin välillä televisiovastaanottimen ollessa normaalitoiminnassa. Kummassakin tapauksessa kuvaputkessa tapahtuva valokaa-20 rien muodostuminen johtaa integroidun piirin navoissa suur-jännitetransientteihin, joiden positiiviset ja negatiiviset huiput usein ylittävät 100 volttia ja jotka kestävät yhdestä mikrosekunnista useisiin mikrosekunteihin.
Suurjännitetransienttien toinen aiheuttaja tclevi-25 siovastaanottimessa on elektrostaattinen purkaus. Käyttäjä voi purkaa elektrostaattisen varauksen muodostuman televisiovastaanottimen säätimien kautta synnyttäen siten suurjännitetransientin, joka voi vahingoittaa integroituja piirejä televisiovastaanottimessa.
30 Esillä oleva keksintö toteutetaan integroidun pii rin puolijohdesuojapiirillä, joka käsittää puolijohdesubs-traatin, ensimmäistä johtavuustyyppiä olevan puolijohde-kerroksen, joka on sijoitettu puolijohdesubstraatille, ensimmäisen ja toisen puolijohdealueen, jotka ovat toista 35 johtavuustyyppiä, jolloin molemmat puolijohdealueet on sovitettu puolijohdckerrokseen, ensimmäistä johtavuustyyppiä olevan emitterialueen, joka on muodostettu toiseen 2 74166 puolijohdealueeseen/ jolloin emitterialue on kontaktoitu ensimmäisen liitäntäjohtimen avulla. Keksinnön mukaiselle puolijohdepiirille on puolestaan tunnusomaista se, että ensimmäinen liitäntäjohdin on yhdistetty käyttöjänniteläh-5 teen liittimeen, ensimmäinen puolijohdealue on kontaktoitu toisella liitäntäjohtimella ja yhdistetty liittimellä suojattavaan hyötypiiriin, puolijohdekerrokseen on sovitettu ensimmäistä johtavuustyyppiä oleva kontaktialue, joka on välimatkan päässä toisesta puolijohdealueesta, ja että 10 kontaktialue on ensimmäisen liitäntäjohtimen avulla yhdistetty käyttöjännitelähteen liittimeen.
Suojapiiri on siis kytketty yhdestä navastaan suojattavan piirin piirinapaan ja toisesta navastaan toiminta jännitelähteeseen . Kun suojattavan piirin piirinavassa 15 vaikuttava jännite ylittää toimintajännitteen määrällä, joka on yhtä suuri kuin ennalta määrätty kynnysarvo, tulee suojapiiri johtavaksi suojaten siten integroitua piiriä vahingoittumiselta.
Seuraavassa keksintöä selitetään tarkemmin viita-20 ten oheisten piirustusten mukaisiin esimerkkeihin, joissa kuvio 1 on esillä olevan keksinnön mukaisesti suoja-piirin toteuttavan puolijohderakenteen yhden suoritusmuodon poikkileikkauskuvanto; kuvio 2 on kuvion 1 puolijohdesuojapiirin suoritus-25 muodon kaavio; kuvio 3 on esillä olevan, keksinnön mukaisesti suoja-piirin toteuttavan puolijohderakenteen toisen suoritusmuodon poikkileikkauskuvanto; ja kuvio 4 on kuvion 3 puolijohdesuojapiirin suoritus-30 muodon kaavio.
Kuten on esitetty kuviossa 1, puolijohdepiiri on valmistettu substraatille 10, joka voi muodostaa P-tyyppi-sestä piimateriaalista.. Epitaksiaalinen kerros 12, joka voi muodostua N-johtavuustyypistä, on sijoitettu substraa-35 tille 10. P-tyyppinen alue 14 on muodostettu N-tyyppiseen epitaksiaaliseen kerrokseen 12, muodostaen PN-liitoksen N-tyypin kerroksen 12 kanssa. Toinen P-tyyppinen alue 16 3 74166 on muodostettu N-tyyppiseen epitaksiaaliseen kerrokseen 12, muodostaen PN-liitoksen epitaksiaalisen kerroksen 12 kanssa. N+-alue 18 on muodostettu P-tyyppiseen alueeseen 16, ja se muodostaa PN-liitoksen P-tyypin alueen 16 kans-5 sa. Toinen N+-tyyppinen alue 20 on muodostettu N-tyyppiseen epitaksiaaliseen kerrokseen 12. Upotettu N+-alue 11 sijaitsee P-alueiden 14 ja 16 alapuolella.
Eristekerros 22, joka voi olla piidioksidia, päällystää N-epitaksiaalisen kerroksen 12 pinnan. Eristeker-10 rokseen 22 muodostetaan aukot alueiden 14, 18 ja 20 kohdalle vastaavien sähköisten kontaktien muodostamiseksi niihin. Johtava kerros 26, joka voi olla esimerkiksi alumiinia, sijaitsee eristekerroksen 22 päällä ja muodostaa kontaktin alueisiin 18 ja 20. Johtava kerros 26 on edel-15 leen kytketty napaan 30, joka vastaanottaa syöttölähteen positiivisen toimintajänniteen V+. Johtava kerros 24, joka voi myös olla alumiinia, ulottuu eristekerroksessa 22 olevan aukon läpi kontaktin muodostamiseksi alueeseen 14. Kontakti 28 on kytketty alueeseen 14 johtavan kerroksen 20 24 kautta. Kontakti 28 on edelleen kytketty muualla inte groidussa piirissä olevan hyötypiirin (ei esitetty) otto- tai antonapaan. P+-alue 32 ulottuu epitaksiaalisen kerroksen 12 pinnalta substraattiin 10. Alue 32 ympäröi epitaksiaalista kerrosta 12 eristäen suojapiirin substraa-25 tiliä 12 olevista muista piireistä.
Kuvio 2 on kuviossa 2 esitetyn rakenteen kaavio re-sistiivisen elementin ollessa lineaarinen. Suojapiiri käsittää NPN-transistorin Q1, PNP-transistorin Q2 ja lineaarisen resistiivisen elementin, joka on merkitty vastuksena 30 R. Transistorin Ql emitterielektrodi 118, kantaelektrodi 116 ja kollektorielektrodi 112 vastaavat vastaavasti alueita 18, 16 ja 12 kuviossa 1. Transistorin Q2 emitterielektrodi 114, kantaelektrodi 112 ja kollektorielektrodi 116 vastaavat vastaavasti alueita 14, 12 ja 16 kuviossa 1.
35 Vastus R, merkitty viitenumerolla 120, on kytketty transistorin Q2 kantaelektrodin 112 ja transistorin Ql emitte-rielektrodin 118 välille ja vastaa sitä N-tyypoisen epi- 4 74166 taksiaalisen kerroksen 12 aluetta, joka on P-alueen 16 ja N+-alueen 20 välissä kuviossa 1- Transistorin Ql emitter ielektrodin ja vastuksen R välillä oleva johdin 126 vastaa johtavaa kerrosta 26 kuviossa 1.
5 Vastuksen R arvon määrää N-epitaksiaalisen kerrok sen 12 resistiivisyys ja P-alueen 16 ja N+-alueen 20 (kuvio 1) välissä sijaitsevan N-epitaksiaalisen kerroksen geometria. Vastuksen R resistanssia voidaan esimerkiksi kasvattaa sijoittamalla N+-alue 20 kauemmaksi P-alueesta 16.
10 Upotettu N+-alue 11 vähentää myös merkittävästi N-epitaksiaalisen kerroksen 12 resistiivisyyttä. Siten upotettu N+-alue, suoraan P-alueiden 14 ja 16 alle sijoitettuna, ei ulotu N-epitaksiaalisen kerroksen 12 sen osan alapuolelle, joka on P-alueen 16 ja N+-alueen 20 välillä.
15 Kuviossa 2 transistorit Ql ja Q2 on kytketty yhteen ohjattavan piitasasuuntaajän (SCR) muodostamiseksi. Tarkemmin esittäen, transistorin Ql kantaelektrodi on kytketty transistorin Q2 kollektorielektrodiin, ja transistorin Q2 kantaelektrodi on kytketty transistorin Ql kollektorielek-20 trodiin. Vastus R tehollisesti kytketty transistorin Ql kol-lektori-emitteri -tien kanssa sarjaan.
Viitaten nyt kuvioon 3, esitetään puolijohdepiiri, joka on valmistettu substraatille 10, joka voi tyypillisesti koostua P-tyypin piimäteriaalista ja jossa on N+-tyy-25 pin johtavuuden omaava upotettu alue 11. N-tyypin johtavuuden omaava epitaksiaalinen kerros 12 on sijoitettu substraatille 10. P-tyyppinen alue 14 on muodostettu N-tyyp-piseen epitaksiaaliseen kerrokseen 12, muodostaen PN-lii-toksen N-tyyppisen kerroksen 12 kanssa. Toinen P-tyyppinen 30 alue 16 on muodostettu N-tyyppiseen epitaksiaaliseen kerrokseen 12, muodostaen PN-liitoksen epitaksiaalisen kerroksen 12 kanssa. N+-tyyppinen alue 18 on muodostettu P-tyyp-piseen alueeseen 16 PN-liitoksen muodostamiseksi P-tyyppi-sen alueen 16 kanssa. Alueiden 12, 16 ja 18 yhdistelmä 35 edustaa vastaavasti transistorin Ql kollektoria, kantaa ja emitteriä. Tässä suoritusmuodossa P-tyyppinen alue 38 on 5 74166 muodostettu N-tyyppiseen epitaksiaaliseen kerrokseen 12 ja N+-alue 20 on muodostettu P-tyyppiseen alueeseen 38. Alueet 20 ja 38 yhdessä P-tyyppisen alueen 38 viereen N-epitaksiaaliseen kerrokseen 12 muodostettu N+-alue 36 edus-5 tavat vastaavasti transistorin Q3 emitteriä, kantaa ja kollektoria. Upotettu N+-alue 11 sijaitsee P-alueiden 14, 16 ja 38 alapuolella.
Eristekerros 22, joka voi olla piidioksidia, päällystää N-epitaksiaalisen kerroksen 12 pinnan. Eristeker-10 rokseen 22 on muodostettu aukot alueiden 14, 18, 36, 38 ja 20 kohdalle vastaavien sähköisten kontaktien muodostamiseksi niihin. Johtava kerros 26, joka voi olla esimerkiksi alumiinia, ulottuu eristekerroksen 22 lävitse ja aikaansaa ohmisen kontaktin alueeseen 18. Johtava kontakti 34, 15 joka voi olla alumiinia, aikaansaa ohmisen kontaktin alueisiin 36 ja 38 transistorin Q3 kanta- ja kollektorialueiden oikosulkemiseksi diodin muodostamiseksi. Johtava kontakti 26 on edelleen kytketty, johtimen 42 avulla, napaan 30, joka vastaanottaa syöttölähteen positiivisen toimintajän-20 nitteen V+. Johtava kerros 24, joka voi myös olla alumiinia, ulottuu eristekerroksessa 22 olevan aukon lävitse kontaktin aikaansaamiseksi alueeseen 14. Kontakti 28 on kytketty alueeseen 14 johtavan kerroksen 24 kautta. Kontakti 28 on edelleen kytketty muualla integroidussa piirissä ole-25 van hyötypiirin (ei esitetty) otto- tai antonapaan. P+-eris-tysalue 32 ulottuu epitaksiaalisen kerroksen 12 pinnalta substraattiin 10 ja se myös ympäröi epitaksiaalista kerrosta 12 suojapiirin eristämiseksi substraatilla 12 olevista muista piireistä. Tässä yhteydessä tulee huomata, 30 että kun eristealue 32 on muodostettu, alueeseen 14 voidaan muodostaa myös P+-alue 40. Tämä lisätty alue 40 pyrkii parantamaan emitterin injektiohyötysuhdetta ja pienentämään kontaktiresistanssia tai transistorin Q2 "on"-resistanssia .
35 Kuvio 4 on kuviossa 3 esitetyn rakenteen kaaviolli nen piiridiagrammi resistiivisen elementin ollessa ei-li- 6 74166 neaarinen resistiivinen elementti diodin muodossa. Suoja-piiri käsittää NPN-transistorin Ql, PNP-transistorin Q2 ja ei-lineaarisen resistiivisen elementin, jonka muodostaa diodiksi kytketty NPN-transistori Q3. Transistorin 5 Ql emitterielektrodi 118, kantaelektrodi 116 ja kollektori-elektrodi 112 vastaavat vastaavasti alueita 18, 16 ja 12 kuviossa 3. Transistorin Q2 emitterielektrodi 114, kanta-elektrodi 112 ja kollektorielektrodi 116 vastaavat vastaavasti alueita 14, 12 ja 16 kuviossa 3. Transistori Q3, dio-10 diksi kytkettynä, on kytketty transistorin Q2 kantaelek-trodin ja toimintajännitelähteen 30 välille. Transistorin Q3 kanta-alue 138 ja kollektorialue 136 on oikosuljettu kontaktilla 34 (kuvio 3) diodin muodostamiseksi, kun taas emitterialue 120 (alue 20, kuvio 3) on kytketty toiminta-15 jännitteen lähteeseen 30 johtimella 144 (johdon 44, kuvio 3). Laitteen saattamiseksi täydelliseksi johdin 142 kytkee transistorin Q3 emitterin 120 ja transistorin Ql emit-terin 118 (kontaktin 126 kautta) lähteeseen 30.
Vastuksen R (kuvio 1) arvo määräytyi yksinomaan N 20 epitaksiaalisen kerroksen 21 resistiivisyydestä ja P-alueen 16 ja N+-alueen 20 välillä sijaitsevan N-epitaksiaalisen kerroksen 12 geometriasta. Vastuksen R resistanssia voidaan esimerkiksi kasvattaa sijoittamalla N+-alue kauemmaksi P-alueesta 16. Kuten kuvion 2 piirissä, kantavirta tarvi-25 taan sytyttämään Q2 regeneratiivisen toiminnan sallimiseksi aiheuttaen transistoriyhdistelmän Q1/Q2 jäämisen tilaansa. Kuvion 4 piirikaaviossa transistorin Q3 (ei-lineaarinen resistiivinen elementti) läsnäolo ollessaan päästösuuntaan esijännitetty lisää noin 0,6 voltin suuruisen ylimääräisen 30 jännitepudotuksen, joka täytyy voittaa ennen sytytystoimin-nan tapahtumista. Transistorin Q3 läsnäolo lisää kuitenkin estosuuntaista esiläpilyöntijännitettä noin 7 voltilla, joka on diodille luonteenomaista, yhdessä estosuuntaisen 8 voltin suuruisen esiläpilyöntijännitteen kanssa, joka ai-35 heutuu syvän diffuusioalueen 40 olemassaolosta kosketuksessa N+-alueen kanssa. Siten on saavutettu noin 15 voltin I: 7 74166 suuruinen estosuuntainen kokonaisläpilyöntijännite, joka on tarpeen käytettäessä noin 12 voltin teholähdettä.
Kuten kuviossa 2 on esitetty, kuvion 4 transistorit Q1 ja Q2 on kytketty ohjattavan piitasasuuntaajän (SCR) 5 muodostamiseksi. Tarkemmin esitettynä, transistorin Q1 kantaelektrodi on kytketty transistorin Q2 kollektorielek-trodiin ja transistorin Q2 kantaelektrodi on kytketty transistorin Ql kollektorielektrodiin. Diodiksi kytketty transistori Q3 on tehollisesti kytketty transistorin Ql kol-10 lektori-emitteri -tien kanssa sarjaan.
Lopputuloksena saatava suojapiiri eroaa tavanomaisesta SCR-laitteesta siinä, että resistiivinen elementti (kuvion 2 lineaarinen vastus R tai kuvion 4 diodikytketty transistori) muuntaa tavanomaisen kolminapaisen SCR-lait-15 teen kaksinapaiseksi laitteeksi, joka muuttuu johtavaksi sen napojen yli vaikuttavan jännite-eron ylittäessä ennalta määrätyn kynnysarvon. Edelleen, päinvastoin kuin tavanomainen SCR, esillä oleva keksintö ei vaadi vastusta kummankaan transistorin Ql tai Q2 kanta- ja emitterielektro-20 dien välille.
Kummankin suoritusmuodon (kuviot 2 ja 4) mukainen suojapiiri on kytketty napaan 30 johtimen 126 kautta, joka vastaanottaa syöttölähteen positiivisen toimintajännitteen V+. Suojapiiri on myös kytketty kontaktiin 28 transis-25 torin Q2 emitterielektrodin kautta, johon on kytketty suojattava hyötypiiri.
Toimintatilanteessa kontaktissa 28 vaihtelee signaali, joka on jännitteen V+ alapuolella. Niin kauan kuin jännite kontaktissa 28 on jännitteen V+ alapuolella, tran-30 sistorin Q2 kanta-emitteri -liitos on estosuuntaisesti bia-soitu, ja transistorit Ql ja Q2 ovat ei-johtavia.
Kontaktiin 28 ilmestyvä suurjännitetransientti aiheuttaa kontaktin 28 jännitteen tulemisen positiivisemmaksi kuin V+. Kun jännite-ero kontaktin 28 ja tehon syöttä-35 navan 30 välillä on suurempi kuin transistorien Q2 ja Q3 yhdistetyt myötäsuuntaisesti biasoidut kanta-emitteri -jännitteet (VDT-,) , transistori Q2 alkaa johtaa kollektori- oL· s 74166 virtaa. Transistorin Q2 kollektorielektrodin kautta tapahtuva johtuminen aikaansaa transistorin Q2 kantavirran johtumisen. Transistorin Q1 kollektorielektrodin kautta tapahtuva johtuminen puolestaan aikaansaa transistorin Q2 kan-5 tavirran aiheuttaen siten transistorin Q2 ja transistorin Ql suuren johtavuuden. Kun suurjännitetransientin kontaktista 28 tehon syöttönapaan 30 syöttämä virta putoaa mini-miylläpitovirran alapuolelle, transistori kytkeytyy esto-tilaan, mikä estää transistorin Ql kantavirran ja suojapii-10 ri tulee ei-johtavaksi. Kyseisellä tavalla suurjännitetransientin energia, joka synnyttää positiivisen jännitteen kontaktiin 28, hävitetään transistorien Ql ja Q2 johtumisella tehon syöttönapaan 30 suojaten siten hyötypiiri vahingoittumiselta .
Claims (6)
1. Puolijohdesuojapiiri, joka käsittää - puolijohdesubstraatin (10), 5. ensimmäistä johtavuustyyppiä (N) olevan puoli- johdekerroksen (12), joka on sijoitettu puolijohdesubst-raatille (10), - ensimmäisen (14) ja toisen (16) puol'ijohdealueen, jotka ovat toista johtavuustyyppiä (P), jolloin molemmat 10 puolijohdealueet (14,16) on sovitettu puolijohdekerrok-seen (12) , - ensimmäistä johtavuustyyppiä (N) olevan emitte-rialueen (18) , joka on muodostettu toiseen puolijohde-alueeseen (16), jolloin emitterialue (18) on kontaktoitu 15 ensimmäisen liitäntäjohtimen (26) avulla, tunnet-t u siitä, että - ensimmäinen liitäntäjohdin (26) on yhdistetty käyttöjännitelähteen liittimeen (30), - ensimmäinen puolijohdealue (14) on kontaktoitu 20 toisella liitäntäjohtimella (24) ja yhdistetty liittimellä (28) suojattavaan hyötypiiriin, - puolijohdekerrokseen (12) on sovitettu ensimmäistä johtavuustyyppiä (N) oleva kontaktialue (20), joka on välimatkan päässä toisesta puolijohdealueesta (16) , ja 25 että - kontaktialue (20) on ensimmäisen liitäntäjohtimen (26) avulla yhdistetty käyttöjännitelähteen liittimeen (30) .
2. Patenttivaatimuksen 1 mukainen puolijohdesuo- 30 japiiri, tunnettu siitä, että siinä on ensimmäistä johtavuustyyppiä oleva haudattu puolijohdealue (11), jolla on puolijohdekerrokseen (12) verrattuna pieni ominaisvastus ja joka sijaitsee ensimmäisen ja toisen puo-lijohdealueen (14,16) alapuolella puolijohdekerroksen 35 (12) ja puolijohdesubstraatin (10) välissä.
3. Patenttivaatimuksen 1 tai 2 mukainen puolijoh-desuojapiiri, tunnettu siitä, että siinä on tois- ίο 74166 ta johtavuustyyyppiä oleva eritysalue (32), joka ulottuu puolijohdekerroksen (12) puolijohdesubstraattia (10) vastapäätä sijaitsevalta pääpinnalta puolijohdesubstraatil-le (10) ja joka ympäröi puolijohdekerrosta (12).
4. Jonkin patenttivaatimuksen 1-3 mukainen puoli- johdesuojapiiri, tunnettu siitä, että puolijohde-substraatti (10) on P-tyypin johtavuuden omaavaa piitä.
5. Jonkin patenttivaatimuksen 1-4 mukainen puo-lijohdesuojapiiri, tunnettu siitä, että puolijoh- 10 dekerros (12) on N-tyypin johtavuuden omaava epitaksiaa-linen kerros.
6. Jonkin patenttivaatimuksen 1-5 mukainen puoli-johdesuojapiiri, tunnettu siitä, että kontakti-aluetta (20) ympäröi täydellisesti toista johtavuustyyp- 15 piä oleva kanta-alue (38), joka ulottuu puolijohdeker-roksen (12) puolijohdesubstraattia (10) vastapäätä olevalta pääpinnalta puolijohdesubstraatin sisään, että puolijohdekerroksen (12) puolijohdesubstraattia (10) vastapäätä olevalta pinnalta ulottuu puolijohdekerroksen (12) 20 sisään ensimmäistä johtavuustyyppiä oleva kollektorialue (36), joka rajoittuu kanta-alueeseen (38), ja että kontakti-, kanta-ja kollektorialueet (20,38,36) muodostavat yhdessä kanta- (38) ja kollektorialueet (36) yhdistävän liitäntäjohtimen (34) kanssa diodiksi kytketyn transis- 25 torin (Q3). 11 741 66
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US23035781A | 1981-01-30 | 1981-01-30 | |
| US23035781 | 1981-01-30 | ||
| US32621981A | 1981-12-01 | 1981-12-01 | |
| US32621981 | 1981-12-01 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| FI820197L FI820197L (fi) | 1982-07-31 |
| FI74166B FI74166B (fi) | 1987-08-31 |
| FI74166C true FI74166C (fi) | 1987-12-10 |
Family
ID=26924154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FI820197A FI74166C (fi) | 1981-01-30 | 1982-01-22 | Skyddskrets foer integrerade kretsanordningar. |
Country Status (8)
| Country | Link |
|---|---|
| KR (1) | KR860000714B1 (fi) |
| CA (1) | CA1179406A (fi) |
| DE (1) | DE3201933C2 (fi) |
| ES (2) | ES8307416A1 (fi) |
| FI (1) | FI74166C (fi) |
| FR (1) | FR2499325B1 (fi) |
| GB (2) | GB2092377B (fi) |
| IT (1) | IT1151504B (fi) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5948951A (ja) * | 1982-09-14 | 1984-03-21 | Toshiba Corp | 半導体保護装置 |
| US4484244A (en) * | 1982-09-22 | 1984-11-20 | Rca Corporation | Protection circuit for integrated circuit devices |
| US4562454A (en) * | 1983-12-29 | 1985-12-31 | Motorola, Inc. | Electronic fuse for semiconductor devices |
| KR900008746B1 (ko) * | 1986-11-19 | 1990-11-29 | 삼성전자 주식회사 | 접합 파괴장치 반도체장치 |
| DE3835569A1 (de) * | 1988-10-19 | 1990-05-03 | Telefunken Electronic Gmbh | Schutzanordnung |
| DE4004526C1 (fi) * | 1990-02-14 | 1991-09-05 | Texas Instruments Deutschland Gmbh, 8050 Freising, De | |
| US5224169A (en) * | 1991-05-13 | 1993-06-29 | Thomson Consumer Electronics, Inc. | Protection arrangement for an audio output channel |
| US5235489A (en) * | 1991-06-28 | 1993-08-10 | Sgs-Thomson Microelectronics, Inc. | Integrated solution to high voltage load dump conditions |
| USD794465S1 (en) | 2015-08-28 | 2017-08-15 | The Procter & Gamble Company | Container |
| USD793867S1 (en) | 2015-08-28 | 2017-08-08 | The Procter & Gamble Company | Container |
| USD793250S1 (en) | 2015-09-07 | 2017-08-01 | The Procter & Gamble Company | Container |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3524113A (en) * | 1967-06-15 | 1970-08-11 | Ibm | Complementary pnp-npn transistors and fabrication method therefor |
| DE1901075A1 (de) * | 1969-01-10 | 1970-08-13 | Bosch Gmbh Robert | Zweipoliges elektrisches Schaltelement |
| JPS55113358A (en) * | 1979-02-23 | 1980-09-01 | Hitachi Ltd | Semiconductor device |
| GB2056808A (en) * | 1979-08-17 | 1981-03-18 | Lumenition Ltd | Power transistor protection |
-
1982
- 1982-01-19 GB GB8201501A patent/GB2092377B/en not_active Expired
- 1982-01-19 IT IT19185/82A patent/IT1151504B/it active
- 1982-01-22 ES ES508976A patent/ES8307416A1/es not_active Expired
- 1982-01-22 DE DE3201933A patent/DE3201933C2/de not_active Expired
- 1982-01-22 FI FI820197A patent/FI74166C/fi not_active IP Right Cessation
- 1982-01-29 CA CA000395261A patent/CA1179406A/en not_active Expired
- 1982-01-29 FR FR828201502A patent/FR2499325B1/fr not_active Expired
- 1982-01-30 KR KR8200403A patent/KR860000714B1/ko not_active IP Right Cessation
-
1983
- 1983-03-08 ES ES520411A patent/ES8403245A1/es not_active Expired
-
1984
- 1984-05-31 GB GB08413887A patent/GB2141301B/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| ES508976A0 (es) | 1983-06-16 |
| ES520411A0 (es) | 1984-03-01 |
| IT1151504B (it) | 1986-12-24 |
| GB2141301B (en) | 1985-07-24 |
| CA1179406A (en) | 1984-12-11 |
| GB2092377B (en) | 1985-07-31 |
| FR2499325A1 (fr) | 1982-08-06 |
| FI74166B (fi) | 1987-08-31 |
| DE3201933C2 (de) | 1987-01-08 |
| IT8219185A0 (it) | 1982-01-19 |
| ES8307416A1 (es) | 1983-06-16 |
| FR2499325B1 (fr) | 1985-07-26 |
| ES8403245A1 (es) | 1984-03-01 |
| DE3201933A1 (de) | 1982-08-12 |
| GB8413887D0 (en) | 1984-07-04 |
| FI820197L (fi) | 1982-07-31 |
| GB2092377A (en) | 1982-08-11 |
| KR860000714B1 (ko) | 1986-06-07 |
| KR830009654A (ko) | 1983-12-22 |
| GB2141301A (en) | 1984-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860000712B1 (ko) | 집적회로 보호장치 | |
| US4567500A (en) | Semiconductor structure for protecting integrated circuit devices | |
| CA1078072A (en) | Semiconductor device having a safety circuit | |
| US7019338B1 (en) | Subscriber interface protection circuit | |
| US5077591A (en) | Electrostatic discharge protection for semiconductor input devices | |
| US5844280A (en) | Device for protecting a semiconductor circuit | |
| EP0315213B1 (en) | Vertical mosfet device having protector | |
| FI74166C (fi) | Skyddskrets foer integrerade kretsanordningar. | |
| JP2810788B2 (ja) | 過渡電圧制限半導体部品 | |
| US4686602A (en) | Protective circuit arrangement for protecting semiconductor components | |
| US3230429A (en) | Integrated transistor, diode and resistance semiconductor network | |
| US10199368B2 (en) | Stucture for protecting an integrated circuit against electrostatic discharges | |
| US5138413A (en) | Piso electrostatic discharge protection device | |
| US6248639B1 (en) | Electrostatic discharge protection circuit and transistor | |
| US20180366459A1 (en) | Semiconductor device and semiconductor circuit device | |
| EP0730300A1 (en) | Device for the protection of an integrated circuit against electrostatic discharges | |
| US6147852A (en) | Device for protecting an integrated circuit against electrostatic discharges | |
| US6784499B2 (en) | Semiconductor device serving as a protecting element | |
| US6791808B2 (en) | Clipping device with a negative resistance | |
| JPH027191B2 (fi) | ||
| US4261000A (en) | High voltage semiconductor device having an improved dv/dt capability | |
| JPH05267588A (ja) | 半導体保護装置 | |
| US6831328B2 (en) | Anode voltage sensor of a vertical power component and use for protecting against short circuits | |
| JPS6242394B2 (fi) | ||
| JPS6246987B2 (fi) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM | Patent lapsed |
Owner name: RCA CORPORATION |