FI74166C - SKYDDSKRETS FOER INTEGRERADE KRETSANORDNINGAR. - Google Patents
SKYDDSKRETS FOER INTEGRERADE KRETSANORDNINGAR. Download PDFInfo
- Publication number
- FI74166C FI74166C FI820197A FI820197A FI74166C FI 74166 C FI74166 C FI 74166C FI 820197 A FI820197 A FI 820197A FI 820197 A FI820197 A FI 820197A FI 74166 C FI74166 C FI 74166C
- Authority
- FI
- Finland
- Prior art keywords
- semiconductor
- region
- transistor
- conductivity type
- protection circuit
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 19
- 239000004020 conductor Substances 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/08146—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in bipolar transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
1 741661 74166
Suojapiiri integroiduille piirilaitteilleProtection circuit for integrated circuit devices
Esillä oleva keksintö kohdistuu integroidun piirin (IC) suojalaitteisiin.The present invention relates to integrated circuit (IC) protection devices.
5 Monen tyyppiset sähköiset laitteet sisältävät IC- piirejä, jotka ovat suurjännitetransienteista aiheutuville vahingoille alttiita.5 Many types of electrical equipment include ICs that are susceptible to damage from high-voltage transients.
Esimerkiksi televisiovastaanottimessa, joka sisältää integroituja piirejä video- ja äänisignaalien käsit-10 telyä varten, kuvan synnyttävän kuvaputken anodi on tyypillisesti esiasetettu suureen potentiaaliin, noin 25 000 volttiin. Suurjännitetransientteja synnyttää kuvaputkessa tapahtuva valokaarien muodostuminen, mitä esiintyy kuvaputken suurjänniteanodin nopeasti purkautuessa. Kuvaput-15 kessa tapahtuva valokaarien muodostuminen voi esiintyä myös ennalta arvaamattomasti anodin ja kuvaputken yhden tai useamman muun matalampijännitteisen elektrodin välillä televisiovastaanottimen ollessa normaalitoiminnassa. Kummassakin tapauksessa kuvaputkessa tapahtuva valokaa-20 rien muodostuminen johtaa integroidun piirin navoissa suur-jännitetransientteihin, joiden positiiviset ja negatiiviset huiput usein ylittävät 100 volttia ja jotka kestävät yhdestä mikrosekunnista useisiin mikrosekunteihin.For example, in a television receiver that includes integrated circuits for processing video and audio signals, the anode of the image-generating picture tube is typically preset to a high potential, about 25,000 volts. High-voltage transients are generated by the formation of arcs in the picture tube, which occurs when the high-voltage anode of the picture tube rapidly discharges. Arc formation in the picture tube-15 may also occur unpredictably between the anode and one or more other lower voltage electrodes of the picture tube while the television is in normal operation. In either case, the formation of photocells in the picture tube at the terminals of the integrated circuit results in high voltage transients, the positive and negative peaks of which often exceed 100 volts and which last from one microsecond to several microseconds.
Suurjännitetransienttien toinen aiheuttaja tclevi-25 siovastaanottimessa on elektrostaattinen purkaus. Käyttäjä voi purkaa elektrostaattisen varauksen muodostuman televisiovastaanottimen säätimien kautta synnyttäen siten suurjännitetransientin, joka voi vahingoittaa integroituja piirejä televisiovastaanottimessa.Another cause of high voltage transients in the tclevi-25 filter receiver is electrostatic discharge. The user can discharge the electrostatic charge through the controllers of the television receiver, thus creating a high voltage transient that can damage the integrated circuits in the television receiver.
30 Esillä oleva keksintö toteutetaan integroidun pii rin puolijohdesuojapiirillä, joka käsittää puolijohdesubs-traatin, ensimmäistä johtavuustyyppiä olevan puolijohde-kerroksen, joka on sijoitettu puolijohdesubstraatille, ensimmäisen ja toisen puolijohdealueen, jotka ovat toista 35 johtavuustyyppiä, jolloin molemmat puolijohdealueet on sovitettu puolijohdckerrokseen, ensimmäistä johtavuustyyppiä olevan emitterialueen, joka on muodostettu toiseen 2 74166 puolijohdealueeseen/ jolloin emitterialue on kontaktoitu ensimmäisen liitäntäjohtimen avulla. Keksinnön mukaiselle puolijohdepiirille on puolestaan tunnusomaista se, että ensimmäinen liitäntäjohdin on yhdistetty käyttöjänniteläh-5 teen liittimeen, ensimmäinen puolijohdealue on kontaktoitu toisella liitäntäjohtimella ja yhdistetty liittimellä suojattavaan hyötypiiriin, puolijohdekerrokseen on sovitettu ensimmäistä johtavuustyyppiä oleva kontaktialue, joka on välimatkan päässä toisesta puolijohdealueesta, ja että 10 kontaktialue on ensimmäisen liitäntäjohtimen avulla yhdistetty käyttöjännitelähteen liittimeen.The present invention is implemented in an integrated circuit semiconductor shield circuit comprising a semiconductor substrate, a first conductivity type semiconductor layer disposed on a semiconductor substrate, a first and a second semiconductor region of a second conductivity region, wherein both semiconductor regions are matched to a semiconductor region. formed in the second 2 74166 semiconductor region / wherein the emitter region is contacted by the first connecting conductor. The semiconductor circuit according to the invention is in turn characterized in that the first connecting conductor is connected to the terminal of the supply voltage source 5, the first semiconductor region is contacted by the second connecting conductor and connected to the utility circuit protected is connected to the supply voltage source connector by means of the first connection cable.
Suojapiiri on siis kytketty yhdestä navastaan suojattavan piirin piirinapaan ja toisesta navastaan toiminta jännitelähteeseen . Kun suojattavan piirin piirinavassa 15 vaikuttava jännite ylittää toimintajännitteen määrällä, joka on yhtä suuri kuin ennalta määrätty kynnysarvo, tulee suojapiiri johtavaksi suojaten siten integroitua piiriä vahingoittumiselta.The protection circuit is thus connected at one terminal to the circuit terminal of the circuit to be protected and at the other terminal to the operating voltage source. When the voltage acting on the circuit terminal 15 of the circuit to be protected exceeds the operating voltage by an amount equal to a predetermined threshold value, the protection circuit becomes conductive, thus protecting the integrated circuit from damage.
Seuraavassa keksintöä selitetään tarkemmin viita-20 ten oheisten piirustusten mukaisiin esimerkkeihin, joissa kuvio 1 on esillä olevan keksinnön mukaisesti suoja-piirin toteuttavan puolijohderakenteen yhden suoritusmuodon poikkileikkauskuvanto; kuvio 2 on kuvion 1 puolijohdesuojapiirin suoritus-25 muodon kaavio; kuvio 3 on esillä olevan, keksinnön mukaisesti suoja-piirin toteuttavan puolijohderakenteen toisen suoritusmuodon poikkileikkauskuvanto; ja kuvio 4 on kuvion 3 puolijohdesuojapiirin suoritus-30 muodon kaavio.In the following, the invention will be explained in more detail with reference to the examples according to the accompanying drawings, in which: Fig. 1 is a cross-sectional view of one embodiment of a semiconductor structure implementing a protection circuit according to the present invention; Fig. 2 is a diagram of an embodiment of the semiconductor protection circuit of Fig. 1; Fig. 3 is a cross-sectional view of a second embodiment of a semiconductor structure implementing a protection circuit in accordance with the present invention; and Fig. 4 is a diagram of an embodiment of the semiconductor protection circuit of Fig. 3.
Kuten on esitetty kuviossa 1, puolijohdepiiri on valmistettu substraatille 10, joka voi muodostaa P-tyyppi-sestä piimateriaalista.. Epitaksiaalinen kerros 12, joka voi muodostua N-johtavuustyypistä, on sijoitettu substraa-35 tille 10. P-tyyppinen alue 14 on muodostettu N-tyyppiseen epitaksiaaliseen kerrokseen 12, muodostaen PN-liitoksen N-tyypin kerroksen 12 kanssa. Toinen P-tyyppinen alue 16 3 74166 on muodostettu N-tyyppiseen epitaksiaaliseen kerrokseen 12, muodostaen PN-liitoksen epitaksiaalisen kerroksen 12 kanssa. N+-alue 18 on muodostettu P-tyyppiseen alueeseen 16, ja se muodostaa PN-liitoksen P-tyypin alueen 16 kans-5 sa. Toinen N+-tyyppinen alue 20 on muodostettu N-tyyppiseen epitaksiaaliseen kerrokseen 12. Upotettu N+-alue 11 sijaitsee P-alueiden 14 ja 16 alapuolella.As shown in Fig. 1, the semiconductor circuit is made of a substrate 10 which may be formed of a P-type silicon material. An epitaxial layer 12, which may be of the N-conductivity type, is disposed on the substrate 35. The P-type region 14 is formed of N -type epitaxial layer 12, forming a PN connection with the N-type layer 12. A second P-type region 16 3 74166 is formed in the N-type epitaxial layer 12, forming a PN connection with the epitaxial layer 12. The N + region 18 is formed in the P-type region 16 and forms a PN connection with the P-type region 16. A second N + -type region 20 is formed in the N-type epitaxial layer 12. The embedded N + region 11 is located below the P-regions 14 and 16.
Eristekerros 22, joka voi olla piidioksidia, päällystää N-epitaksiaalisen kerroksen 12 pinnan. Eristeker-10 rokseen 22 muodostetaan aukot alueiden 14, 18 ja 20 kohdalle vastaavien sähköisten kontaktien muodostamiseksi niihin. Johtava kerros 26, joka voi olla esimerkiksi alumiinia, sijaitsee eristekerroksen 22 päällä ja muodostaa kontaktin alueisiin 18 ja 20. Johtava kerros 26 on edel-15 leen kytketty napaan 30, joka vastaanottaa syöttölähteen positiivisen toimintajänniteen V+. Johtava kerros 24, joka voi myös olla alumiinia, ulottuu eristekerroksessa 22 olevan aukon läpi kontaktin muodostamiseksi alueeseen 14. Kontakti 28 on kytketty alueeseen 14 johtavan kerroksen 20 24 kautta. Kontakti 28 on edelleen kytketty muualla inte groidussa piirissä olevan hyötypiirin (ei esitetty) otto- tai antonapaan. P+-alue 32 ulottuu epitaksiaalisen kerroksen 12 pinnalta substraattiin 10. Alue 32 ympäröi epitaksiaalista kerrosta 12 eristäen suojapiirin substraa-25 tiliä 12 olevista muista piireistä.The insulating layer 22, which may be silica, coats the surface of the N-epitaxial layer 12. Apertures are formed in the insulating layer 10 at the regions 14, 18 and 20 to form corresponding electrical contacts therein. The conductive layer 26, which may be, for example, aluminum, is located on top of the insulating layer 22 and makes contact with the regions 18 and 20. The conductive layer 26 is further connected to a terminal 30 which receives a positive operating voltage V + of the supply source. The conductive layer 24, which may also be aluminum, extends through an opening in the insulating layer 22 to make contact with the region 14. The contact 28 is connected to the region 14 via the conductive layer 20 24. Contact 28 is further connected to the input or output terminal of a utility circuit (not shown) elsewhere in the integrated circuit. The P + region 32 extends from the surface of the epitaxial layer 12 to the substrate 10. The region 32 surrounds the epitaxial layer 12, isolating the protective circuit from the other circuits 12 of the substrate account.
Kuvio 2 on kuviossa 2 esitetyn rakenteen kaavio re-sistiivisen elementin ollessa lineaarinen. Suojapiiri käsittää NPN-transistorin Q1, PNP-transistorin Q2 ja lineaarisen resistiivisen elementin, joka on merkitty vastuksena 30 R. Transistorin Ql emitterielektrodi 118, kantaelektrodi 116 ja kollektorielektrodi 112 vastaavat vastaavasti alueita 18, 16 ja 12 kuviossa 1. Transistorin Q2 emitterielektrodi 114, kantaelektrodi 112 ja kollektorielektrodi 116 vastaavat vastaavasti alueita 14, 12 ja 16 kuviossa 1.Figure 2 is a diagram of the structure shown in Figure 2 with the resistive element being linear. The protection circuit comprises an NPN transistor Q1, a PNP transistor Q2 and a linear resistive element marked as a resistor 30. The emitter electrode 118, the base electrode 116 and the collector electrode 112 of the transistor Q1 correspond to the regions 18, 16 and 12, respectively, in Fig. 1. The emitter electrode 114, the base electrode of the transistor Q2 112 and collector electrode 116 correspond to regions 14, 12 and 16 in Figure 1, respectively.
35 Vastus R, merkitty viitenumerolla 120, on kytketty transistorin Q2 kantaelektrodin 112 ja transistorin Ql emitte-rielektrodin 118 välille ja vastaa sitä N-tyypoisen epi- 4 74166 taksiaalisen kerroksen 12 aluetta, joka on P-alueen 16 ja N+-alueen 20 välissä kuviossa 1- Transistorin Ql emitter ielektrodin ja vastuksen R välillä oleva johdin 126 vastaa johtavaa kerrosta 26 kuviossa 1.A resistor R, indicated by reference numeral 120, is connected between the base electrode 112 of the transistor Q2 and the emitter electrode 118 of the transistor Q1 and corresponds to the area of the N-type epi-4 74166 taxonomic layer 12 between the P region 16 and the N + region 20 in the figure. 1- The conductor 126 between the emitter electrode of the transistor Q1 and the resistor R corresponds to the conductive layer 26 in Fig. 1.
5 Vastuksen R arvon määrää N-epitaksiaalisen kerrok sen 12 resistiivisyys ja P-alueen 16 ja N+-alueen 20 (kuvio 1) välissä sijaitsevan N-epitaksiaalisen kerroksen geometria. Vastuksen R resistanssia voidaan esimerkiksi kasvattaa sijoittamalla N+-alue 20 kauemmaksi P-alueesta 16.5 The value of the resistor R is determined by the resistivity of the N-epitaxial layer 12 and the geometry of the N-epitaxial layer between the P-region 16 and the N + region 20 (Fig. 1). For example, the resistance of the resistor R can be increased by locating the N + region 20 further away from the P region 16.
10 Upotettu N+-alue 11 vähentää myös merkittävästi N-epitaksiaalisen kerroksen 12 resistiivisyyttä. Siten upotettu N+-alue, suoraan P-alueiden 14 ja 16 alle sijoitettuna, ei ulotu N-epitaksiaalisen kerroksen 12 sen osan alapuolelle, joka on P-alueen 16 ja N+-alueen 20 välillä.The embedded N + region 11 also significantly reduces the resistivity of the N-epitaxial layer 12. Thus, the embedded N + region, located directly below the P-regions 14 and 16, does not extend below the portion of the N-epitaxial layer 12 between the P-region 16 and the N + region 20.
15 Kuviossa 2 transistorit Ql ja Q2 on kytketty yhteen ohjattavan piitasasuuntaajän (SCR) muodostamiseksi. Tarkemmin esittäen, transistorin Ql kantaelektrodi on kytketty transistorin Q2 kollektorielektrodiin, ja transistorin Q2 kantaelektrodi on kytketty transistorin Ql kollektorielek-20 trodiin. Vastus R tehollisesti kytketty transistorin Ql kol-lektori-emitteri -tien kanssa sarjaan.In Figure 2, transistors Q1 and Q2 are connected together to form a controllable silicon rectifier (SCR). More specifically, the base electrode of the transistor Q1 is connected to the collector electrode of the transistor Q2, and the base electrode of the transistor Q2 is connected to the collector electrode of the transistor Q1. Resistor R is effectively connected in series with the collector-emitter paths of transistor Q1.
Viitaten nyt kuvioon 3, esitetään puolijohdepiiri, joka on valmistettu substraatille 10, joka voi tyypillisesti koostua P-tyypin piimäteriaalista ja jossa on N+-tyy-25 pin johtavuuden omaava upotettu alue 11. N-tyypin johtavuuden omaava epitaksiaalinen kerros 12 on sijoitettu substraatille 10. P-tyyppinen alue 14 on muodostettu N-tyyp-piseen epitaksiaaliseen kerrokseen 12, muodostaen PN-lii-toksen N-tyyppisen kerroksen 12 kanssa. Toinen P-tyyppinen 30 alue 16 on muodostettu N-tyyppiseen epitaksiaaliseen kerrokseen 12, muodostaen PN-liitoksen epitaksiaalisen kerroksen 12 kanssa. N+-tyyppinen alue 18 on muodostettu P-tyyp-piseen alueeseen 16 PN-liitoksen muodostamiseksi P-tyyppi-sen alueen 16 kanssa. Alueiden 12, 16 ja 18 yhdistelmä 35 edustaa vastaavasti transistorin Ql kollektoria, kantaa ja emitteriä. Tässä suoritusmuodossa P-tyyppinen alue 38 on 5 74166 muodostettu N-tyyppiseen epitaksiaaliseen kerrokseen 12 ja N+-alue 20 on muodostettu P-tyyppiseen alueeseen 38. Alueet 20 ja 38 yhdessä P-tyyppisen alueen 38 viereen N-epitaksiaaliseen kerrokseen 12 muodostettu N+-alue 36 edus-5 tavat vastaavasti transistorin Q3 emitteriä, kantaa ja kollektoria. Upotettu N+-alue 11 sijaitsee P-alueiden 14, 16 ja 38 alapuolella.Referring now to Figure 3, there is shown a semiconductor circuit made on a substrate 10, which may typically consist of a P-type silicon material and have an embedded region 11 having N + -type-25 conductivity. An epitaxial layer 12 having N-type conductivity is disposed on the substrate 10. The P-type region 14 is formed in the N-type epitaxial layer 12, forming a PN connection with the N-type layer 12. A second P-type region 30 is formed in the N-type epitaxial layer 12, forming a PN connection with the epitaxial layer 12. An N + -type region 18 is formed in the P-type region 16 to form a PN connection with the P-type region 16. The combination 35 of regions 12, 16 and 18 represents the collector, base and emitter of transistor Q1, respectively. In this embodiment, the P-type region 38 is formed in the N-type epitaxial layer 12 and the N + region 20 is formed in the P-type region 38. The regions 20 and 38 together form the N + region formed in the N-epitaxial layer 12 adjacent to the P-type region 38. 36 preferably represent the emitter, base and collector of transistor Q3. The embedded N + region 11 is located below the P regions 14, 16, and 38.
Eristekerros 22, joka voi olla piidioksidia, päällystää N-epitaksiaalisen kerroksen 12 pinnan. Eristeker-10 rokseen 22 on muodostettu aukot alueiden 14, 18, 36, 38 ja 20 kohdalle vastaavien sähköisten kontaktien muodostamiseksi niihin. Johtava kerros 26, joka voi olla esimerkiksi alumiinia, ulottuu eristekerroksen 22 lävitse ja aikaansaa ohmisen kontaktin alueeseen 18. Johtava kontakti 34, 15 joka voi olla alumiinia, aikaansaa ohmisen kontaktin alueisiin 36 ja 38 transistorin Q3 kanta- ja kollektorialueiden oikosulkemiseksi diodin muodostamiseksi. Johtava kontakti 26 on edelleen kytketty, johtimen 42 avulla, napaan 30, joka vastaanottaa syöttölähteen positiivisen toimintajän-20 nitteen V+. Johtava kerros 24, joka voi myös olla alumiinia, ulottuu eristekerroksessa 22 olevan aukon lävitse kontaktin aikaansaamiseksi alueeseen 14. Kontakti 28 on kytketty alueeseen 14 johtavan kerroksen 24 kautta. Kontakti 28 on edelleen kytketty muualla integroidussa piirissä ole-25 van hyötypiirin (ei esitetty) otto- tai antonapaan. P+-eris-tysalue 32 ulottuu epitaksiaalisen kerroksen 12 pinnalta substraattiin 10 ja se myös ympäröi epitaksiaalista kerrosta 12 suojapiirin eristämiseksi substraatilla 12 olevista muista piireistä. Tässä yhteydessä tulee huomata, 30 että kun eristealue 32 on muodostettu, alueeseen 14 voidaan muodostaa myös P+-alue 40. Tämä lisätty alue 40 pyrkii parantamaan emitterin injektiohyötysuhdetta ja pienentämään kontaktiresistanssia tai transistorin Q2 "on"-resistanssia .The insulating layer 22, which may be silica, coats the surface of the N-epitaxial layer 12. Apertures are formed in the insulator layer 10 at the regions 14, 18, 36, 38 and 20 to form corresponding electrical contacts therein. The conductive layer 26, which may be, for example, aluminum, extends through the insulating layer 22 and provides an ohmic contact to the region 18. The conductive contact 34, 15, which may be aluminum, provides an ohmic contact to the regions 36 and 38 to short-circuit the base and collector regions of the transistor Q3. The conductive contact 26 is further connected, by means of a conductor 42, to the terminal 30 which receives the positive operating voltage-V of the supply source-20. The conductive layer 24, which may also be aluminum, extends through an opening in the insulating layer 22 to provide contact with the region 14. The contact 28 is connected to the region 14 through the conductive layer 24. Contact 28 is further connected to the input or output terminal of a utility circuit (not shown) elsewhere in the integrated circuit. The P + isolation region 32 extends from the surface of the epitaxial layer 12 to the substrate 10 and also surrounds the epitaxial layer 12 to isolate the protective circuit from other circuits on the substrate 12. In this connection, it should be noted 30 that once the insulator region 32 has been formed, a P + region 40 may also be formed in the region 14. This added region 40 tends to improve the emitter injection efficiency and reduce the contact resistance or the "on" resistance of transistor Q2.
35 Kuvio 4 on kuviossa 3 esitetyn rakenteen kaaviolli nen piiridiagrammi resistiivisen elementin ollessa ei-li- 6 74166 neaarinen resistiivinen elementti diodin muodossa. Suoja-piiri käsittää NPN-transistorin Ql, PNP-transistorin Q2 ja ei-lineaarisen resistiivisen elementin, jonka muodostaa diodiksi kytketty NPN-transistori Q3. Transistorin 5 Ql emitterielektrodi 118, kantaelektrodi 116 ja kollektori-elektrodi 112 vastaavat vastaavasti alueita 18, 16 ja 12 kuviossa 3. Transistorin Q2 emitterielektrodi 114, kanta-elektrodi 112 ja kollektorielektrodi 116 vastaavat vastaavasti alueita 14, 12 ja 16 kuviossa 3. Transistori Q3, dio-10 diksi kytkettynä, on kytketty transistorin Q2 kantaelek-trodin ja toimintajännitelähteen 30 välille. Transistorin Q3 kanta-alue 138 ja kollektorialue 136 on oikosuljettu kontaktilla 34 (kuvio 3) diodin muodostamiseksi, kun taas emitterialue 120 (alue 20, kuvio 3) on kytketty toiminta-15 jännitteen lähteeseen 30 johtimella 144 (johdon 44, kuvio 3). Laitteen saattamiseksi täydelliseksi johdin 142 kytkee transistorin Q3 emitterin 120 ja transistorin Ql emit-terin 118 (kontaktin 126 kautta) lähteeseen 30.Fig. 4 is a schematic circuit diagram of the structure shown in Fig. 3 with the resistive element being a non-linear resistive element in the form of a diode. The protection circuit comprises an NPN transistor Q1, a PNP transistor Q2 and a non-linear resistive element formed by a diode-connected NPN transistor Q3. The emitter electrode 118, base electrode 116, and collector electrode 112 of transistor 5 Q1 correspond to regions 18, 16, and 12 in Fig. 3, respectively. dio-10 is connected between the base electrode of transistor Q2 and the operating voltage source 30. The base area 138 and collector area 136 of transistor Q3 are short-circuited by contact 34 (Fig. 3) to form a diode, while the emitter area 120 (area 20, Fig. 3) is connected to the operating voltage source 30 by conductor 144 (line 44, Fig. 3). To complete the device, conductor 142 connects transistor Q3 to emitter 120 and transistor Q1 to emitter 118 (via contact 126) to source 30.
Vastuksen R (kuvio 1) arvo määräytyi yksinomaan N 20 epitaksiaalisen kerroksen 21 resistiivisyydestä ja P-alueen 16 ja N+-alueen 20 välillä sijaitsevan N-epitaksiaalisen kerroksen 12 geometriasta. Vastuksen R resistanssia voidaan esimerkiksi kasvattaa sijoittamalla N+-alue kauemmaksi P-alueesta 16. Kuten kuvion 2 piirissä, kantavirta tarvi-25 taan sytyttämään Q2 regeneratiivisen toiminnan sallimiseksi aiheuttaen transistoriyhdistelmän Q1/Q2 jäämisen tilaansa. Kuvion 4 piirikaaviossa transistorin Q3 (ei-lineaarinen resistiivinen elementti) läsnäolo ollessaan päästösuuntaan esijännitetty lisää noin 0,6 voltin suuruisen ylimääräisen 30 jännitepudotuksen, joka täytyy voittaa ennen sytytystoimin-nan tapahtumista. Transistorin Q3 läsnäolo lisää kuitenkin estosuuntaista esiläpilyöntijännitettä noin 7 voltilla, joka on diodille luonteenomaista, yhdessä estosuuntaisen 8 voltin suuruisen esiläpilyöntijännitteen kanssa, joka ai-35 heutuu syvän diffuusioalueen 40 olemassaolosta kosketuksessa N+-alueen kanssa. Siten on saavutettu noin 15 voltin I: 7 74166 suuruinen estosuuntainen kokonaisläpilyöntijännite, joka on tarpeen käytettäessä noin 12 voltin teholähdettä.The value of the resistor R (Fig. 1) was determined solely by the resistivity of the N20 epitaxial layer 21 and the geometry of the N-epitaxial layer 12 located between the P region 16 and the N + region 20. For example, the resistance of resistor R can be increased by placing the N + region farther from the P region 16. As in the circuit of Figure 2, the base current is needed to ignite Q2 to allow regenerative operation, causing the transistor combination Q1 / Q2 to remain in its state. In the circuit diagram of Figure 4, the presence of transistor Q3 (non-linear resistive element) while biased in the discharge direction adds an additional voltage drop of about 0.6 volts that must be overcome before ignition operation can occur. However, the presence of transistor Q3 increases the blocking bias voltage by about 7 volts, which is characteristic of a diode, along with a blocking bias voltage of 8 volts due to the presence of a deep diffusion region 40 in contact with the N + region. Thus, a total blocking breakdown voltage of about 15 volts I: 7 74166 is required, which is necessary when using a power supply of about 12 volts.
Kuten kuviossa 2 on esitetty, kuvion 4 transistorit Q1 ja Q2 on kytketty ohjattavan piitasasuuntaajän (SCR) 5 muodostamiseksi. Tarkemmin esitettynä, transistorin Q1 kantaelektrodi on kytketty transistorin Q2 kollektorielek-trodiin ja transistorin Q2 kantaelektrodi on kytketty transistorin Ql kollektorielektrodiin. Diodiksi kytketty transistori Q3 on tehollisesti kytketty transistorin Ql kol-10 lektori-emitteri -tien kanssa sarjaan.As shown in Fig. 2, the transistors Q1 and Q2 of Fig. 4 are connected to form a controllable silicon rectifier (SCR) 5. More specifically, the base electrode of transistor Q1 is connected to the collector electrode of transistor Q2 and the base electrode of transistor Q2 is connected to the collector electrode of transistor Q1. The transistor Q3 connected as a diode is effectively connected in series with the collector-emitter paths of the transistor Q1.
Lopputuloksena saatava suojapiiri eroaa tavanomaisesta SCR-laitteesta siinä, että resistiivinen elementti (kuvion 2 lineaarinen vastus R tai kuvion 4 diodikytketty transistori) muuntaa tavanomaisen kolminapaisen SCR-lait-15 teen kaksinapaiseksi laitteeksi, joka muuttuu johtavaksi sen napojen yli vaikuttavan jännite-eron ylittäessä ennalta määrätyn kynnysarvon. Edelleen, päinvastoin kuin tavanomainen SCR, esillä oleva keksintö ei vaadi vastusta kummankaan transistorin Ql tai Q2 kanta- ja emitterielektro-20 dien välille.The resulting protection circuit differs from a conventional SCR device in that a resistive element (the linear resistor R in Fig. 2 or the diode-coupled transistor in Fig. 4) converts a conventional three-pole SCR device into a two-pole device that becomes conductive when its voltage across the terminals exceeds the threshold value. Furthermore, unlike a conventional SCR, the present invention does not require a resistor between the base and emitter electrodes of either transistor Q1 or Q2.
Kummankin suoritusmuodon (kuviot 2 ja 4) mukainen suojapiiri on kytketty napaan 30 johtimen 126 kautta, joka vastaanottaa syöttölähteen positiivisen toimintajännitteen V+. Suojapiiri on myös kytketty kontaktiin 28 transis-25 torin Q2 emitterielektrodin kautta, johon on kytketty suojattava hyötypiiri.The protection circuit according to both embodiments (Figures 2 and 4) is connected to the terminal 30 via a conductor 126 which receives the positive operating voltage V + of the supply source. The protection circuit is also connected to the contact 28 via the emitter electrode of the transistor 252, to which the useful circuit to be protected is connected.
Toimintatilanteessa kontaktissa 28 vaihtelee signaali, joka on jännitteen V+ alapuolella. Niin kauan kuin jännite kontaktissa 28 on jännitteen V+ alapuolella, tran-30 sistorin Q2 kanta-emitteri -liitos on estosuuntaisesti bia-soitu, ja transistorit Ql ja Q2 ovat ei-johtavia.In the operating situation, a signal below voltage V + varies at contact 28. As long as the voltage at the contact 28 is below the voltage V +, the base-emitter junction of the tran-30 resistor Q2 is biased in the blocking direction, and the transistors Q1 and Q2 are non-conductive.
Kontaktiin 28 ilmestyvä suurjännitetransientti aiheuttaa kontaktin 28 jännitteen tulemisen positiivisemmaksi kuin V+. Kun jännite-ero kontaktin 28 ja tehon syöttä-35 navan 30 välillä on suurempi kuin transistorien Q2 ja Q3 yhdistetyt myötäsuuntaisesti biasoidut kanta-emitteri -jännitteet (VDT-,) , transistori Q2 alkaa johtaa kollektori- oL· s 74166 virtaa. Transistorin Q2 kollektorielektrodin kautta tapahtuva johtuminen aikaansaa transistorin Q2 kantavirran johtumisen. Transistorin Q1 kollektorielektrodin kautta tapahtuva johtuminen puolestaan aikaansaa transistorin Q2 kan-5 tavirran aiheuttaen siten transistorin Q2 ja transistorin Ql suuren johtavuuden. Kun suurjännitetransientin kontaktista 28 tehon syöttönapaan 30 syöttämä virta putoaa mini-miylläpitovirran alapuolelle, transistori kytkeytyy esto-tilaan, mikä estää transistorin Ql kantavirran ja suojapii-10 ri tulee ei-johtavaksi. Kyseisellä tavalla suurjännitetransientin energia, joka synnyttää positiivisen jännitteen kontaktiin 28, hävitetään transistorien Ql ja Q2 johtumisella tehon syöttönapaan 30 suojaten siten hyötypiiri vahingoittumiselta .The high voltage transient that appears at contact 28 causes the voltage at contact 28 to become more positive than V +. When the voltage difference between the contact 28 and the power supply terminal 35 is greater than the combined forward biased emitter voltages (VDT-) of the transistors Q2 and Q3, the transistor Q2 begins to conduct current to the collector. Conduction through the collector electrode of transistor Q2 provides conduction of the base current of transistor Q2. The conduction through the collector electrode of the transistor Q1, in turn, provides the carrier current of the transistor Q2, thus causing a high conductivity of the transistor Q2 and the transistor Q1. When the current supplied by the high voltage transient contact 28 to the power supply terminal 30 falls below the mini-holding current, the transistor switches to the inhibit state, which prevents the base current of the transistor Q1 and the protective silicon 10 becomes non-conductive. In this way, the energy of the high voltage transient that generates a positive voltage at the contact 28 is dissipated by conducting transistors Q1 and Q2 to the power supply terminal 30, thus protecting the utility circuit from damage.
Claims (6)
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US23035781A | 1981-01-30 | 1981-01-30 | |
US23035781 | 1981-01-30 | ||
US32621981A | 1981-12-01 | 1981-12-01 | |
US32621981 | 1981-12-01 |
Publications (3)
Publication Number | Publication Date |
---|---|
FI820197L FI820197L (en) | 1982-07-31 |
FI74166B FI74166B (en) | 1987-08-31 |
FI74166C true FI74166C (en) | 1987-12-10 |
Family
ID=26924154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FI820197A FI74166C (en) | 1981-01-30 | 1982-01-22 | SKYDDSKRETS FOER INTEGRERADE KRETSANORDNINGAR. |
Country Status (8)
Country | Link |
---|---|
KR (1) | KR860000714B1 (en) |
CA (1) | CA1179406A (en) |
DE (1) | DE3201933C2 (en) |
ES (2) | ES508976A0 (en) |
FI (1) | FI74166C (en) |
FR (1) | FR2499325B1 (en) |
GB (2) | GB2092377B (en) |
IT (1) | IT1151504B (en) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5948951A (en) * | 1982-09-14 | 1984-03-21 | Toshiba Corp | Semiconductor protective device |
US4484244A (en) * | 1982-09-22 | 1984-11-20 | Rca Corporation | Protection circuit for integrated circuit devices |
US4562454A (en) * | 1983-12-29 | 1985-12-31 | Motorola, Inc. | Electronic fuse for semiconductor devices |
KR900008746B1 (en) * | 1986-11-19 | 1990-11-29 | 삼성전자 주식회사 | Semiconductor device protecting a connection |
DE3835569A1 (en) * | 1988-10-19 | 1990-05-03 | Telefunken Electronic Gmbh | Protective arrangement |
DE4004526C1 (en) * | 1990-02-14 | 1991-09-05 | Texas Instruments Deutschland Gmbh, 8050 Freising, De | |
US5224169A (en) * | 1991-05-13 | 1993-06-29 | Thomson Consumer Electronics, Inc. | Protection arrangement for an audio output channel |
US5235489A (en) * | 1991-06-28 | 1993-08-10 | Sgs-Thomson Microelectronics, Inc. | Integrated solution to high voltage load dump conditions |
USD794465S1 (en) | 2015-08-28 | 2017-08-15 | The Procter & Gamble Company | Container |
USD793867S1 (en) | 2015-08-28 | 2017-08-08 | The Procter & Gamble Company | Container |
USD793250S1 (en) | 2015-09-07 | 2017-08-01 | The Procter & Gamble Company | Container |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3524113A (en) * | 1967-06-15 | 1970-08-11 | Ibm | Complementary pnp-npn transistors and fabrication method therefor |
DE1901075A1 (en) * | 1969-01-10 | 1970-08-13 | Bosch Gmbh Robert | Two-pole electrical switching element |
JPS55113358A (en) * | 1979-02-23 | 1980-09-01 | Hitachi Ltd | Semiconductor device |
GB2056808A (en) * | 1979-08-17 | 1981-03-18 | Lumenition Ltd | Power transistor protection |
-
1982
- 1982-01-19 IT IT19185/82A patent/IT1151504B/en active
- 1982-01-19 GB GB8201501A patent/GB2092377B/en not_active Expired
- 1982-01-22 ES ES508976A patent/ES508976A0/en active Granted
- 1982-01-22 FI FI820197A patent/FI74166C/en not_active IP Right Cessation
- 1982-01-22 DE DE3201933A patent/DE3201933C2/en not_active Expired
- 1982-01-29 FR FR828201502A patent/FR2499325B1/en not_active Expired
- 1982-01-29 CA CA000395261A patent/CA1179406A/en not_active Expired
- 1982-01-30 KR KR8200403A patent/KR860000714B1/en not_active IP Right Cessation
-
1983
- 1983-03-08 ES ES520411A patent/ES520411A0/en active Granted
-
1984
- 1984-05-31 GB GB08413887A patent/GB2141301B/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
ES8403245A1 (en) | 1984-03-01 |
FI74166B (en) | 1987-08-31 |
ES8307416A1 (en) | 1983-06-16 |
CA1179406A (en) | 1984-12-11 |
GB2092377A (en) | 1982-08-11 |
KR860000714B1 (en) | 1986-06-07 |
GB2092377B (en) | 1985-07-31 |
ES520411A0 (en) | 1984-03-01 |
DE3201933A1 (en) | 1982-08-12 |
IT8219185A0 (en) | 1982-01-19 |
FR2499325B1 (en) | 1985-07-26 |
IT1151504B (en) | 1986-12-24 |
DE3201933C2 (en) | 1987-01-08 |
FR2499325A1 (en) | 1982-08-06 |
KR830009654A (en) | 1983-12-22 |
GB2141301B (en) | 1985-07-24 |
GB8413887D0 (en) | 1984-07-04 |
GB2141301A (en) | 1984-12-12 |
FI820197L (en) | 1982-07-31 |
ES508976A0 (en) | 1983-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR860000712B1 (en) | Integrated circuit protection device | |
US4567500A (en) | Semiconductor structure for protecting integrated circuit devices | |
CA1078072A (en) | Semiconductor device having a safety circuit | |
US7019338B1 (en) | Subscriber interface protection circuit | |
US5844280A (en) | Device for protecting a semiconductor circuit | |
EP0315213B1 (en) | Vertical mosfet device having protector | |
FI74166C (en) | SKYDDSKRETS FOER INTEGRERADE KRETSANORDNINGAR. | |
US4323942A (en) | Solid-state protector circuitry using gated diode switch | |
US4686602A (en) | Protective circuit arrangement for protecting semiconductor components | |
US3230429A (en) | Integrated transistor, diode and resistance semiconductor network | |
US10199368B2 (en) | Stucture for protecting an integrated circuit against electrostatic discharges | |
US5138413A (en) | Piso electrostatic discharge protection device | |
US6248639B1 (en) | Electrostatic discharge protection circuit and transistor | |
JPS62183184A (en) | Mos integrated circuit | |
EP0730300A1 (en) | Device for the protection of an integrated circuit against electrostatic discharges | |
US6147852A (en) | Device for protecting an integrated circuit against electrostatic discharges | |
EP0130737B1 (en) | Semiconductor device having input protection circuit | |
US6784499B2 (en) | Semiconductor device serving as a protecting element | |
US6791808B2 (en) | Clipping device with a negative resistance | |
JPH027191B2 (en) | ||
US4261000A (en) | High voltage semiconductor device having an improved dv/dt capability | |
JPH05267588A (en) | Semiconductor protective device | |
US6831328B2 (en) | Anode voltage sensor of a vertical power component and use for protecting against short circuits | |
JPS6242394B2 (en) | ||
JPS6246987B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM | Patent lapsed |
Owner name: RCA CORPORATION |