Claims (14)
기판과, 기판위에 배치된 첫번째 도전율형의 표면을 갖는 반도체층과, 두번째 도전율형으로 되어 있으며 반도체층과 PN접합을 형성한 첫번째와 두번째와 각각 분리된 반도체 영역과, 두번째 반도체 영역과 PN접합 상태로 배치된 첫번째 도전율형의 세번째 반도체 영역과, 세번째 반도체 영역을 전원단자에 연결하기 위한 도전장치와, 반도체층(12)에 배치되어 있으며 두번째와 네번째 반도체 영역(16,20)사이의 반도체에 저항요소가 형성되도록 두번째 반도체 영역(16)근처에 떨어져 있으며 도전장치(26)로서 전원단자에 연결된 네번째 반도체 영역(20), 등을 포함하는 반도체 보호회로.A semiconductor layer having a substrate, a semiconductor layer having a surface of a first conductivity type disposed on the substrate, a semiconductor region of a second conductivity type, separated from the first and second portions forming a PN junction with the semiconductor layer, and a second semiconductor region and a PN junction state, respectively. A third semiconductor region of the first conductivity type, a conductive device for connecting the third semiconductor region to the power supply terminal, and a semiconductor resistor 12 disposed in the semiconductor layer 12 and resisting the semiconductor between the second and fourth semiconductor regions 16 and 20. And a fourth semiconductor region (20) connected to a power supply terminal as a conductive device (26) and spaced near the second semiconductor region (16) so that an element is formed.
제2항에 있어서, 다섯번째 반도체 영역(11)이 반도체층(12)과 도전율형이 똑같으며 첫번째와 두번째반도체 영역(14,16)아래 그리고 반도체층(22)과 기판(10)사이에 배치되며 반도체층(12)의 고유저항보다 더 낮은 고유저항을 갖는것 등을 포함하는 반도체 보호회로.The semiconductor device of claim 2, wherein the fifth semiconductor region 11 has the same conductivity type as the semiconductor layer 12 and is disposed below the first and second semiconductor regions 14 and 16 and between the semiconductor layer 22 and the substrate 10. And a lower resistivity than the resistivity of the semiconductor layer 12.
제2항에 있어서, 결합패드(28)와, 결합패드(28)에 연결된 신호단자를 포함하는 실용회로와, 결합패드(28)를 첫번째 영역(14)에 연결하는 장치(24)등을 포함하는 반도체 보호회로.3. The apparatus of claim 2 comprising a coupling pad 28, a utility circuit comprising a signal terminal coupled to the coupling pad 28, an apparatus 24 for connecting the coupling pad 28 to the first region 14, and the like. Semiconductor protection circuit.
제3항에 있어서, 반도체층(12)을 둘러싸고 있으며 반도체층(12)의 표면에서 기판(10)으로 확장한 두번째 도전율형의 여섯번째 반도체 영역(32)을 포함하는 반도체 보호회로.4. The semiconductor protection circuit according to claim 3, comprising a sixth semiconductor region (32) of a second conductivity type that surrounds the semiconductor layer (12) and extends from the surface of the semiconductor layer (12) to the substrate (10).
제4항에 있어서, 기판(10)재로가 P형 도전율 실리콘인 반도체 보호회로.5. The semiconductor protective circuit according to claim 4, wherein the substrate (10) material is P-type conductivity silicon.
제5항에 있어서, 반도체층(12)이 N형 도전율의 에피텍셜층안 반도체 보호회로.6. The semiconductor protection circuit according to claim 5, wherein the semiconductor layer (12) is in an epitaxial layer of N type conductivity.
제6항에 있어서, 네번째 반도체 영역(20)을 완전히 감싸고 있으며 반도체층(12)의 표면으로부터 확장한 두번째 도전율형의 일곱번째 반도체영역(38)과, 일곱번째 반도체 영역(38)에 인접한 반도체층(12)의 표면으로부터 확장한 첫번째 도전율형의 여덟번째 반도체 영역(36)과 일곱번째와 여덟번째 반도체 영역(38,36)을 다이오드 형으로 연결된 트랜지스터(Q3)로 되도록 연결하기 위한 도전장치(34)등을 포함하는 반도체보호회로.7. The semiconductor device according to claim 6, wherein the seventh semiconductor region (38) of the second conductivity type which completely surrounds the fourth semiconductor region (20) and extends from the surface of the semiconductor layer (12), and the semiconductor layer adjacent to the seventh semiconductor region (38). A conductive device for connecting the eighth semiconductor region 36 of the first conductivity type and the seventh and eighth semiconductor regions 38,36 extending from the surface of (12) to be diode-connected transistors Q 3 ( 34) a semiconductor protection circuit comprising a lamp;
제6항에 있어서, 네번째 반도체 영역(20)이 반도체층(12)와 관련되어 형성된 PN접합에서 배치되며 두번째와, 네번째 반도체 영역(16,20)사이에서 배치된 반도체층(12)의 저항부분을 포함하는 저항을 형성하도록 두번째 반도체 영역(20)과 공간간격을 두도록 배치된 반도체 보호회로.7. The resistive portion of the semiconductor layer 12 according to claim 6, wherein the fourth semiconductor region 20 is disposed in a PN junction formed in association with the semiconductor layer 12 and is disposed between the second and fourth semiconductor regions 16,20. A semiconductor protection circuit disposed to be spaced apart from the second semiconductor region 20 to form a resistance comprising a.
반도체 재료체에서 형성된 방해도전율형의 에미터, 베이스, 콜렉터전극을 갖는 첫번째와 두번째트랜지스터와, 첫번째 트랜지스터의 베이스전극을 두번째 트랜지스터의 콜렉터전극에 연결하는 장치와 두번째 트랜지스터의 베이스 전극을 첫번째 전극에 연결하는 장치와 두번째 트랜지스터의 베이스 전극을 첫번째 트랜지스터의 콜렉터전극에 연결하는 장치를 포함하는 SCR과 마찬가지로 첫번째와 두번째 트랜지스터를 연결하는 장치와, 동적전원을 공급받기 위한 전원단자와, 전원단자를 첫번째 트랜지스터의 에미터 전극에 연결하는 장치와, 실용회로에 연결하기 위한 신호단자와, 두번째 트랜지스터의 에미터전극을 신호단자에 연결하기 위한 장치와, 두번째 트랜지스터(Q2)의 베이스전극(112)과 전원단자(30)사이에 연결된 저항소자, 등을 포함하는 보호회로.The first and second transistors having the disturbance conductivity type emitter, base, and collector electrodes formed from the semiconductor material, the device connecting the base electrode of the first transistor to the collector electrode of the second transistor, and the base electrode of the second transistor to the first electrode. A device for connecting the first and second transistors, a power supply terminal for receiving dynamic power, and a power supply terminal for the first transistor, similarly to an SCR including a device for connecting the base electrode of the second transistor to the collector electrode of the first transistor. A device for connecting to the emitter electrode, a signal terminal for connecting to the utility circuit, a device for connecting the emitter electrode of the second transistor to the signal terminal, the base electrode 112 and the power supply terminal of the second transistor Q 2 Including a resistance element connected between the 30, etc. Protection circuit.
제9항에 있어서, 저항소자가 선형동작장치(120)인 보호회로.10. The protection circuit according to claim 9, wherein the resistance element is a linear operating device (120).
제10항에 있어서, 선형동작 저항소자(120)가 두번째 트랜지스터(2)의 베이스 전극(112)과 첫번째 트랜지스터(Q1)의 에미터전극(118)사이에 위치한 반도체 재료체부분의 저항(R)인 보호회로.The method of claim 10, wherein the linear on-resistance element 120, an emitter electrode 118, the resistance of the semiconductor material body portion located between the base electrode 112 and the first transistor (Q 1) of the second transistor (2) (R Protection circuit.
제9항에 있어서, 저항소자가 비선형 동작장치인 보호회로.A protective circuit according to claim 9, wherein the resistance element is a nonlinear operation device.
제12항에 있어서, 비선형 저항소자가 두번째 트랜지스터(Q2)의 베이스 전극과 첫번째 저항(Q1)의 에미터전극(118)사이에 위치한 반도체(12)부분에서 형성된 다이오드 형태로된 보호회로.13. The protection circuit according to claim 12, wherein the nonlinear resistance element is formed in the form of a diode (12) located between the base electrode of the second transistor (Q 2 ) and the emitter electrode (118) of the first resistor (Q 1 ).
제13항에 있어서 비선형 저항소자가 다이오드 형태로 연결된 트랜지스터(Q3)인 보호회로.The protection circuit according to claim 13, wherein the nonlinear resistance element is a transistor (Q 3 ) connected in the form of a diode.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.