ES2847961T3 - Sistema de bus y unidad esclava para un sistema de bus - Google Patents

Abstract

Sistema de bus (100), que presenta una configuración de cadena margarita y que comprende una unidad maestra (110), así como una pluralidad de unidades esclavas (121, 122) que están conectadas en serie a continuación de la unidad maestra (110) por medio de una disposición de cableado (131, 132), caracterizado por que una primera unidad esclava (121) conectada en primer lugar a continuación de la unidad maestra (110) está configurada - para invertir una señal de solicitud (211) proporcionada por la unidad maestra (110) y recibida por medio de una primera sección de cableado (131) de la disposición de cableado y emitirla como señal de solicitud invertida (212) a una segunda sección de cableado (132) de la disposición de cableado que conduce a una segunda unidad esclava (122) adyacente.

Description

DESCRIPCIÓN

Sistema de bus y unidad esclava para un sistema de bus

El presente documento se refiere a formas de realización de un sistema de bus, así como a formas de realización de una unidad esclava para un sistema de bus.

Los sistemas de bus, por ejemplo, los sistemas de bus compatibles con la norma EIA-485, se utilizan, por ejemplo, en la tecnología de automatización para controlar por medio de una unidad maestra una pluralidad de unidades esclavas.

El control de las unidades esclavas por medio de la unidad maestra puede contener la emisión de una denominada señal de solicitud (también designada como "request") que es provista por la unidad maestra de una dirección que indica la unidad esclava designada. Además, por medio de un sistema de bus de este tipo, también una unidad esclava puede transmitir una señal de respuesta (también designada como "response") a la unidad maestra.

Tales sistemas de bus pueden presentar, por ejemplo, una configuración de cadena margarita, según la cual una primera unidad esclava está conectada directamente con la unidad maestra. Las demás unidades esclavas están conectadas en cada caso por medio de sus unidades esclavas predecesoras con la unidad maestra, y de este modo se genera una cadena de unidades esclavas conectadas en serie, de ahí el término de "cadena margarita".

Una señal de la unidad maestra, por ejemplo, la señal de solicitud, puede ser enviada a una unidad esclava solo por medio de su unidad o unidades esclavas predecesoras, y una señal de la unidad esclava para la unidad maestra, por ejemplo, la señal de respuesta, puede ser enviada a la unidad maestra solo por medio de su unidad o unidades esclavas predecesoras.

Una unidad esclava puede ser parte, por ejemplo, de un aparato de medición y una unidad maestra puede ser parte de un aparato de control de una máquina herramienta.

En función del caso de aplicación, puede suceder que las unidades esclavas, por un lado, estén distanciadas unas de otras varios metros y que una señal que la unidad maestra quiera enviar a una de las últimas unidades esclavas tenga que ser reenviada por varias unidades esclavas predecesoras.

Simultáneamente, puede ser necesario que la señal llegue en lo posible sin ningún retardo desde la unidad maestra a la unidad esclava designada, lo que no permite un procesamiento intermedio de la señal que debe enviarse en las respectivas unidades esclavas que conlleve pérdida de tiempo.

En particular, una unidad esclava debe poder descodificar en lo posible sin fallos una señal dirigida a ella, lo que implica que la señal debe transmitirse en lo posible sin pérdida de información desde la unidad maestra a la unidad esclava designada.

Para la transmisión de señales de una unidad esclava a la unidad maestra se pueden plantear requisitos análogos.

Con estos antecedentes, se plantea el objetivo de proponer un sistema de bus con una configuración de cadena margarita que permita una transmisión rápida y fiable de señales.

De acuerdo con un primer aspecto, este objetivo se resuelve mediante un sistema de bus que presenta una configuración de cadena margarita y que comprende una unidad maestra, así como una pluralidad de unidades esclavas. Las unidades esclavas están conectadas en serie a continuación de la unidad maestra por medio de una disposición de cableado estando configurada una primera unidad esclava conectada en primer lugar a continuación de la unidad maestra para invertir una señal de solicitud proporcionada por la unidad maestra y recibida por medio de una primera sección de cableado de la disposición de cableado y emitirla como señal de solicitud invertida a una segunda sección de cableado de la disposición de cableado que conduce a una segunda unidad esclava adyacente.

De acuerdo con un segundo aspecto, el objetivo se resuelve mediante una unidad esclava para un sistema de bus, presentando el sistema de bus una configuración de cadena margarita y comprendiendo una unidad maestra a la que, por medio de una disposición de cableado, puede estar conectada en serie una pluralidad de unidades esclavas. La unidad esclava está configurada para invertir una señal de solicitud proporcionada por la unidad maestra y recibida por medio de una primera sección de cableado de la disposición de cableado y emitirla como señal de solicitud invertida a una segunda sección de cableado de la disposición de cableado que conduce a una segunda unidad esclava adyacente.

A continuación, se hace referencia a los dos aspectos. Ambos aspectos entrañan el conocimiento de que, en un sistema de bus con una configuración de cadena margarita, debido a la transmisión que tiene lugar en las unidades esclavas de señales, puede producirse una propagación de una distorsión de señal resultante de la transmisión, lo que lleva en última instancia al hecho de que, a partir de una cierta longitud de la disposición de cableado o a partir de un cierto número de unidades esclavas, las señales ya no pueden ser transmitidas sin pérdida de información o ya no pueden ser descodificadas sin errores.

Una propagación de una distorsión de señal de este tipo se produce, por ejemplo, cuando las unidades esclavas están equipadas en el lado de entrada y/o en el lado de salida con un transceptor ("transceiver") que presenta un umbral de conmutación asimétrico. Tales transceptores están previstos, por ejemplo, en el lado de entrada, para recibir una señal de solicitud que entra a través de una sección de cableado y transmitir por medio de la misma sección de cableado una señal de respuesta y, en el lado de salida, para recibir una señal de respuesta a través de la sección de cableado entrante y emitir una señal de solicitud que debe transmitirse en esta sección de cableado.

El correspondiente transceptor puede estar configurado para traducir una señal que entra por medio de la sección de cableado en un patrón de bits para un componente lógico interno de la unidad esclava y a la inversa, para traducir un patrón de bits proporcionado por el componente lógico en una señal que se pueda emitir en la sección de cableado.

A un flanco de señal ascendente, que debe ser interpretado por el transceptor, por ejemplo, como una transición de "0" lógico a "1" lógico, se le asigna un primer valor umbral, cuando se alcanza este, el patrón de bits cambia de "0" lógico a "1" lógico. A un flanco de señal descendente que debe ser interpretado por el transceptor, por ejemplo, como una transición de "1" lógico a "0" lógico se le puede asignar un segundo valor umbral, cuando se alcanza este, el patrón de bits cambia de "1" lógico a "0" lógico.

El problema de la mencionada propagación de la distorsión de señal puede surgir en particular cuando los dos valores umbral no son idénticos entre sí, es decir, cuando los umbrales de conmutación son asimétricos. En el patrón de bits, por ejemplo, esto puede conducir a un ensanchamiento de los pulsos de bits de "1" lógico y, por tanto, a un correspondiente estrechamiento de los pulsos de bit de "0" lógico, cuando el primer valor umbral es inferior al segundo valor umbral.

Dado que, en el reenvío de la señal, el patrón de bits generado por el transceptor colocado, por ejemplo, en el lado de entrada, se convierte de nuevo en una señal por medio del transceptor colocado en el lado de salida que se puede emitir en la sección de cableado, en esta sección de cableado se generan señales en las que los flancos de conexión ya no tienen la misma distancia entre sí, sino que se alternan pulsos anchos y pulsos estrechos. Esta distorsión de señal se propaga así a la siguiente unidad esclava si esta también debe reenviar la señal en cuestión.

De acuerdo con los dos aspectos anteriormente descritos, se contrarresta esta distorsión de señal efectuando la primera unidad esclava una inversión de la señal de solicitud que debe reenviarse.

A continuación se describen otras formas de realización. Las características adicionales de estas formas de realización pueden combinarse entre sí, así como también con las características opcionales anteriormente descritas, para configurar otros ejemplos de realización, si no se indica expresamente lo contrario.

En este sentido, en una forma de realización es útil que la primera unidad esclava esté configurada además para invertir una señal de respuesta invertida proporcionada por la segunda unidad esclava y recibida por medio de la segunda sección de cableado y emitirla como señal de respuesta no invertida a la primera sección de cableado que conduce a la unidad maestra.

En un perfeccionamiento del sistema de bus, la segunda unidad esclava está configurada correspondientemente. En particular, la segunda unidad esclava puede estar configurada para invertir la señal de solicitud invertida emitida por la primera unidad esclava y recibida por medio de la segunda sección de cableado y emitirla como señal de solicitud no invertida a una tercera sección de cableado de la disposición de cableado que conduce a una tercera unidad esclava adyacente. Es también útil si la segunda unidad esclava está configurada además para invertir una señal de respuesta no invertida proporcionada por la tercera unidad esclava y recibida por medio de la tercera sección de cableado y emitirla como la señal de respuesta invertida a la segunda sección de cableado que conduce a la primera unidad esclava.

La disposición de cableado del sistema de bus que presenta la configuración de cadena margarita puede comprender, por tanto, la pluralidad de secciones de cableado, estando prevista entre la unidad maestra y la unidad esclava la primera sección de cableado; entre la primera unidad esclava y la segunda unidad esclava (desde el punto de vista de la unidad maestra), la segunda sección de cableado; entre la segunda unidad esclava y la tercera unidad esclava, la tercera sección de cableado, etc. Por medio de cada sección de cableado se puede transmitir la señal de solicitud (invertida o no invertida), así como la señal de respuesta (invertida o no invertida).

En una forma de realización, la unidad maestra y las unidades esclavas del sistema de bus están configuradas de tal modo que en cada sección de cableado las señales solicitud y las señales de respuesta están o ambas invertidas o ambas no invertidas. Con ello, por decirlo así, hay al menos una sección de cableado regular (no invertida) y al menos una sección de cableado invertida. Correspondientemente a lo anterior, es útil si estas diferentes secciones de cableado están dispuestas entre sí de manera alterna. Para que la configuración de la unidad maestra no tenga que ser modificada, es útil además diseñar la primera sección de cableado como sección de cableado regular (no invertida) en la que las señales no estén invertidas. Así, la unidad maestra puede entregar la señal de solicitud de la manera convencional a la primera sección de cableado, y la primera unidad esclava puede estar configurada de tal modo que garantice que reenvía a la unidad maestra una señal de respuesta dirigida a la unidad maestra de manera no invertida por medio de la primera sección de cableado. Alternativamente, es posible que la unidad maestra esté adaptada al número de unidades esclavas del sistema de bus presente y, en caso necesario, esté configurada para emitir la señal de solicitud de manera invertida a la primera sección de cableado y recibir por medio de esta una señal de respuesta invertida.

Las señales, es decir, en particular tanto la señal de solicitud como la señal de respuesta que se transmiten por medio del sistema de bus, pueden estar codificadas en Manchester. También entran en consideración otros códigos, siendo útiles las codificaciones que anulan la componente continua. Por ejemplo, se puede emplear el denominado código 4B5Bu 8B10B.

Como señal de solicitud en el presente caso se entiende una señal que es dirigida por la unidad maestra a una de las unidades esclavas. La señal de solicitud contiene, por ejemplo, un comando y/o datos. Como señal de respuesta se entiende en el presente caso una señal que es dirigida por una de las unidades esclavas a la unidad maestra. La señal de respuesta contiene, por ejemplo, datos que han sido solicitados por la unidad maestra por medio de una señal de solicitud previa, por ejemplo, datos de posición como respuesta a una señal de solicitud en forma de un comando de solicitud de posición.

Las unidades esclavas pueden estar configuradas para emitir señales recibidas y que deben ser reenviadas, por ejemplo, una señal de solicitud que se debe reenviar o una señal de respuesta que se debe reenviar, sin retardo a la correspondiente sección de cableado. Por ejemplo, las señales que se envían no se someten a recuperación de bits, sino que se reenvían sin evaluación previa.

Según una forma de realización, cada unidad esclava está configurada para reenviar sin evaluación previa cada señal de solicitud recibida y cada señal de respuesta recibida. Además, cada unidad esclava puede estar configurada para evaluar tras el reenvío o paralelamente al reenvío cada señal de solicitud para comprobar si la señal de solicitud está o no dirigida a ella.

El sistema de bus puede estar configurado para una transmisión diferencial de señales. Por ejemplo, está configurado para funcionar de acuerdo con las directrices del estándar EIA-485. Esta conformidad con el estándar se refiere en particular a la transmisión de las señales en las respectivas secciones de cableado.

En lo que respecta al funcionamiento de la unidad maestra o de las unidades esclavas, estas pueden comprender en cada caso un componente lógico que está configurado para el procesamiento de señales relacionadas con la masa ("single-ended"). Por ejemplo, el correspondiente componente lógico puede presentar una configuración TTL o LVTTL (TTL de bajo voltaje) (inglés: "T ransistor-T ransistor-Logic"). Por ejemplo, los componentes lógicos están configurados para implementar un estándar propietario.

Como ya se ha explicado al principio, en una forma de realización del sistema de bus puede estar previsto que cada una de las unidades esclavas presente un transceptor de entrada con umbral de conmutación asimétrico. También puede estar previsto un transceptor de salida con umbral de conmutación asimétrico. En este caso, el término de "transceptor de entrada" se refiere a un transceptor que constituye la interfaz con la sección de cableado por medio de la cual se reciben señales de solicitud de la unidad maestra o señales de solicitud reenviadas, y el término "transceptor de salida" se puede referir a un transceptor que constituye la interfaz con la sección de cableado por medio de la cual la unidad esclava reenvía señales de solicitud y por medio de la cual la unidad esclava recibe señales de respuesta.

Los dos transceptores pueden estar construidos en principio idénticamente. Por ejemplo, los dos transceptores pueden ser compatibles con el estándar EIA-485. Pueden estar configurados en cada caso para convertir una señal que entra a través de la correspondiente sección de cableado en un patrón de bits para el componente lógico de la unidad esclava (por ejemplo, una señal de solicitud dirigida a la unidad esclava), y convertir un patrón de bits proporcionado por el componente lógico de la unidad esclava en una señal (por ejemplo, una señal de respuesta) y emitir esta en la correspondiente sección de cableado.

En el sistema de bus, están previstas, por ejemplo, dos unidades esclavas que están dispuestas, por ejemplo, a una distancia entre sí de al menos medio metro. Debido a la inversión de señal anteriormente descrita en las unidades esclavas, sin embargo, pueden estar previstas claramente más de dos unidades esclavas en el sistema de bus que, en particular, también pueden estar conectadas entre sí por medio de secciones de cableado más largas.

En el sistema de bus, cada unidad esclava puede estar provista de una dirección unívoca numerada ascendentemente. Por ejemplo, la primera unidad esclava que está dispuesta de manera directamente adyacente a la unidad maestra presenta la dirección más alta y la última unidad esclava, es decir, la que está más alejada de la unidad maestra, la dirección más baja. La inversión de señal puede controlarse en función de la dirección, lo que se explica más adelante con mayor detalle en relación con las figuras.

Debido a la configuración de cadena margarita del sistema de bus, las unidades esclavas que están dispuestas entre la unidad maestra y la última unidad esclava deben implementar un reenvío de señal según el cual estas reenvían cada señal de solicitud y cada señal de respuesta.

El sistema de bus puede utilizarse, por ejemplo, en el marco de la tecnología de automatización. Por ejemplo, al menos una de las unidades esclavas del sistema de bus configura una parte de un aparato de medición, como un codificador rotatorio, un medidor de ángulo, un medidor de longitud, un sensor de medición o medidor por contacto. En una forma de realización, todas las unidades esclavas son parte de un aparato de medición. La unidad maestra puede ser parte, por ejemplo, de un control superior de máquina herramienta.

Otros detalles y ventajas de la invención se ponen de manifiesto en la siguiente descripción de algunos ejemplos de realización con ayuda de las figuras.

Muestran:

Las Figuras 1A -B en cada caso, a modo de ejemplo y esquemáticamente, un sistema de bus de acuerdo con una o varias formas de realización;

la Figura 2, a modo de ejemplo y esquemáticamente, una ilustración de una distorsión de señal que se propaga en un sistema de bus;

la Figura 3, a modo de ejemplo y esquemáticamente, una ilustración de una evitación de una distorsión de señal que se propaga en un sistema de bus de acuerdo con una o varias formas de realización;

la Figura 4, a modo de ejemplo y esquemáticamente, una unidad esclava de acuerdo con una o varias formas de realización; y

las Figuras 5A-B en cada caso, a modo de ejemplo y esquemáticamente, un transceptor de entrada y un transceptor de salida de una unidad esclava de acuerdo con una o varias formas de realización.

Las figuras 1A y B ilustran en cada caso, esquemáticamente y a modo de ejemplo, un sistema de bus 100 de acuerdo con una o varias formas de realización. A continuación, se hace referencia a las dos variantes.

El sistema de bus 100 presenta una configuración de cadena margarita. Comprende una unidad maestra 110, así como una pluralidad de unidades esclavas 121-124. Las unidades esclavas 121-124 están conectadas en serie a continuación de la unidad maestra 110 por medio de una disposición de cableado compuesta por una pluralidad de secciones de cableado 131-134. Una primera unidad esclava 121 está conectada por medio de una primera sección de cableado 131 con la unidad maestra 110. Una segunda unidad esclava 122 está conectada por medio de una segunda sección de cableado 132 con la primera unidad esclava 121. Una tercera unidad esclava 123 está conectada con la segunda unidad esclava 122 por medio de una tercera sección de cableado 133. Y una cuarta unidad esclava 124 está conectada por medio de una cuarta sección de cableado 134 con la tercera unidad esclava 123.

Por supuesto, se sobreentiende que también pueden estar previstas más o menos de las cuatro unidades esclavas 121-124 representadas a modo de ejemplo.

El sistema de bus 100 está configurado, por ejemplo, para una transmisión de señal diferencial. En una forma de realización, el sistema de bus 100 puede funcionar de acuerdo con las directrices del estándar EIA-485. Las señales que se transmiten por medio de las secciones de cableado 131 -134, se pueden transmitir, por tanto, diferencialmente por medio de una o varias parejas de línea. Por ejemplo, las señales emitidas por la unidad maestra 110 o las unidades esclavas 121-124 están codificadas en Manchester. También entran en consideración otros tipos de codificación, en particular tales que anulen la componente continua.

De acuerdo con la forma de realización representada en la figura 1A, tiene lugar una denominada transmisión dúplex completa. A este respecto, para cada dirección de transmisión (de la unidad maestra 110 a las unidades esclavas 121 -124 y en dirección inversa), está previsto un canal de transmisión unidireccional.

En la forma de realización de acuerdo con la figura 1B, se efectúa una transmisión en modo semidúplex. En este sentido, a través de una correspondiente unidad esclava 121-124 o a través de la unidad maestra 110, en una correspondiente sección de cableado, o bien se emite o bien se recibe.

La invención, sin embargo, no se restringe a estos dos modos de transmisión o a uno de ellos.

El sistema de bus 100 puede utilizarse, por ejemplo, en el marco de la tecnología de automatización. Así, las unidades esclavas 121-124 pueden estar dispuestas a una mayor distancia entre sí, por ejemplo, a una distancia de varios metros. Por ejemplo, las unidades esclavas del sistema de bus 100 constituyen en cada caso una parte de un aparato de medición, como un codificador rotatorio, un medidor de ángulo, un medidor de longitud, un sensor de medición o medidor por contacto. La unidad maestra 110 puede ser parte, por ejemplo, de un control superior de máquina herramienta.

En este sistema de bus 100, cada unidad esclava 121-124 puede estar provista de una dirección unívoca numerada ascendentemente. Por ejemplo, la primera unidad esclava 121 que está dispuesta de manera directamente adyacente a la unidad maestra 110 presenta la dirección más alta ("Adr. 4"), y la última unidad esclava, es decir, la que está más alejada de la unidad maestra 110, en este caso la cuarta unidad esclava 124, la dirección más baja ("Adr. 1").

Debido a la configuración de cadena margarita del sistema de bus 100, las unidades esclavas 121-123 que están dispuestas entre la unidad maestra 110 y la última unidad esclava 124 implementan un reenvío de señal según el cual estas reenvían todas las señales de petición entrantes ("Request") y todas las señales de respuesta ("Response"). Este reenvío tiene lugar sin retardo, no efectuándose entre la entrada de la señal y el reenvío ninguna evaluación de señal, como una recuperación de bits o similar. Sin embargo, por supuesto, puede estar previsto que cada unidad esclava, paralelamente al reenvío o después, compruebe si la señal que ha entrado estaba destinada a ella. Dado el caso, no solo reenvía, por tanto, una señal de solicitud, sino que reacciona a ella mediante la emisión de una correspondiente señal de respuesta.

Para ello, cada unidad esclava presenta un transceptor de entrada y un transceptor de salida, lo que se explicará a continuación con más detalle con ayuda del ejemplo de acuerdo con la figura 4.

La figura 4 muestra esquemáticamente y a modo de ejemplo un ejemplo de realización de la primera unidad esclava 121. Las demás unidades esclavas 122-124 pueden presentar los mismos componentes.

Por ejemplo, la primera unidad esclava 121 presenta un transceptor de entrada 1211 que recibe una señal de solicitud 211 proporcionada por la unidad maestra 110 y que entra por medio de la primera sección de cableado 131. Por otro lado, la primera unidad esclava 121 presenta un transceptor de salida 1212 que recibe una señal de respuesta 253 proporcionada por la segunda unidad esclava 122 y que entra por medio de la segunda sección de cableado 132.

El funcionamiento del transceptor de entrada 1211 y del transceptor de salida 1212 depende del modo de acuerdo con el cual se transmitan las señales en el sistema de bus 100.

Si, por ejemplo, se selecciona el modo dúplex completo (de acuerdo con la figura 1A), es útil una configuración correspondientemente a la figura 5A, según la cual se puede transmitir en dos direcciones de transmisión, es decir, que la unidad esclava 121 puede enviar y recibir simultáneamente. Para el modo semidúplex (de acuerdo con la figura 1B), es adecuada la variante correspondientemente a la figura 5B, en la que se efectúa una conmutación del transceptor 1211,1212 en función de si se debe recibir una señal de solicitud o se debe enviar una señal de respuesta. Esto se abordará con más detalle más adelante.

Un ejemplo de la señal de solicitud 211 entrante a través de la primera sección de cableado 131 se muestra en las figuras 2 y 3, a las que también se remitirá más adelante. Los ejemplos correspondientes a las figuras 2 y 3 se refieren tanto al modo dúplex completo como al modo semidúplex.

La señal de solicitud 211 se compone de una secuencia de pulsos que genera la unidad maestra 110 partiendo de un patrón de bits 2110 interno de la unidad maestra y que emite en la primera sección de cableado 131. Por ejemplo, una secuencia de pulsos parciales "1-0" (de los cuales se muestran dos) representa el valor de bits "0". A la inversa, una secuencia de pulsos parciales "0-1" representa el valor de bits "1". En el ejemplo mostrado, la señal de solicitud contiene, por tanto, la secuencia de bits "0" "0", entendiéndose que esta secuencia de bits representa solo una parte de la señal de solicitud con la que a veces se transmite una pluralidad de bits.

El transceptor de entrada 1211 traduce la señal de solicitud recibida 211 a un patrón de bits 2111 interno de la unidad esclava y lo dirige a un componente lógico 1215 de la primera unidad esclava 121. El componente lógico 1215 reenvía la señal sin evaluación previa, en particular sin recuperación de bits o similar, inmediatamente al transceptor de salida 1212, lo que se indica mediante la línea discontinua en el componente lógico 1215. El transceptor de salida 1212 emite la señal de solicitud reenviada 211 como señal 212 en la segunda sección de cableado 132. Paralelamente a ello e independientemente de ello, se comprueba en el componente lógico 1215 si la señal de solicitud 211 está destinada a la unidad esclava 121 o no.

La señal es después desechada, o la unidad esclava 121 reacciona emitiendo una correspondiente señal de respuesta 254.

En la otra dirección de transmisión de señal se puede proceder análogamente, lo que, a continuación, se va a explicar solo brevemente. Por ejemplo, la primera unidad esclava 121 recibe por medio del transceptor de salida 1212 una señal de respuesta 253 (que puede ser invertida, para lo cual véase más adelante) proporcionada por la segunda unidad esclava 122 y que entra a través de la segunda sección de cableado 132, que alimenta esta señal 253, tras conversión a un patrón de bits, al componente lógico 1215. También esta señal la reenvía el componente lógico 1215 inmediatamente al transceptor de entrada 1211, que convierte el correspondiente patrón de bits en la señal 254 y la emite a la primera sección de cableado 131.

Tanto el transceptor de entrada 1211 como el transceptor de salida 1212 pueden estar configurados para recibir señales diferenciales y emitir señales diferenciales. Por ejemplo, el transceptor de entrada 1211 y el transceptor de salida 1212 son compatibles con el estándar EIA-485.

Por el contrario, el componente lógico 1215 puede estar configurado para un procesamiento de señales relacionadas con la masa. Por ejemplo, el componente lógico 1215 presenta una configuración TTL o una configuración LV-TTL. El componente lógico 1215 implementa, por ejemplo, un estándar propietario.

El componente lógico 1215 está configurado, por ejemplo, para influir mediante la disposición de las señales 1211-1 y 1212-1 en el funcionamiento del transceptor de entrada 1211 y del transceptor de salida 1212. Por ejemplo, el componente lógico 1215 controla el transceptor de entrada 1211 y el transceptor de salida 1212 en función del modo de transmisión. En el modo dúplex completo (véanse figuras 1A y 5A), el componente lógico 1215, mediante la correspondiente colocación de las señales 1211-1 y 1212-1 (por ejemplo, las dos en "1"), permite que tanto el transceptor de entrada 1211 como el transceptor de salida 1212 puedan emitir y recibir siempre señales en la correspondiente sección de cableado. En el modo semidúplex, el componente lógico 1215, mediante una correspondiente colocación de las señales 1211-1 y 1212-1 (por ejemplo, solo una de ellas en "1"), permite que el transceptor de entrada 1211 o bien reciba o bien emita señales por medio de la correspondiente sección de cableado y/o que el transceptor de salida 1212 o bien reciba o bien emita señales por medio de la correspondiente sección de cableado.

El transceptor de entrada 1211 y el transceptor de salida 1212 pueden estar diseñados de manera similar. Presentan en cada caso un módulo de transmisión TX y un módulo de recepción RX. En la variante dúplex completa (figura 1A y 5A), al módulo de transmisión TX y al módulo de recepción RX están asociadas secciones parciales de cableado independientes. Por tanto, en cualquier momento se puede transmitir o recibir en la sección de cableado 131. En el modo semidúplex (figuras 1B y 5B), el módulo de transmisión TX y el módulo de recepción RX comparten una sección parcial de cableado; en consecuencia, el componente lógico coordina por medio de las señales 1211-1 y 1212-1 si se recibe o transmite, como se ha descrito anteriormente.

Tanto el transceptor de entrada 1211 como el transceptor de salida 1212 pueden presentar un umbral de conmutación asimétrico, lo que se explicará con algo más de detalle en relación con las figuras 2 y 3.

Como se ha dicho, el transceptor de entrada 1211 puede recibir la señal de solicitud 211 que ha generado la unidad maestra 110 sobre la base del patrón de bits 2110. Por razones de claridad, en este caso solo se muestra una de las señales de la señal diferencial. El patrón de bits 2110 interno de la unidad maestra está diseñado originalmente de tal modo que a cada valor de bit están asociados dos pulsos de un mismo ancho (véase indicación "50 %" en la figura 2). El valor de bit "0" se representa, por tanto, mediante la secuencia de pulsos parciales "1-0", como se ha explicado al principio. Partiendo de ello, la señal de solicitud 211 generada por la unidad maestra 110 tiene una secuencia de pulsos en la que cada valor de bit presenta dos pulsos aproximadamente igual de anchos "1 -0" (valor de bit "0") o "0­ 1" (valor de bit "1") de en cada caso el "50 %".

El transceptor de entrada 1211 de la primera unidad esclava 121 traduce la señal de solicitud recibida 211 (la forma de la secuencia del pulso está presente) al patrón de bits 2111 interno de la unidad esclava.

A este respecto, a un flanco de señal ascendente, que debe ser interpretado por el transceptor de entrada 1211, por ejemplo, como una transición de "0" lógico a "1" lógico, se le asigna un primer valor umbral 35, cuando se alcanza este, el patrón de bits cambia de "0" lógico a "1" lógico. A un flanco de señal descendente que debe ser interpretado por el transceptor de entrada 1211, por ejemplo, como una transición de "1" lógico a "0" lógico está asociado un segundo valor umbral 34, cuando se alcanza este, el patrón de bits cambia de "1" lógico a "0" lógico. Un umbral de conmutación asimétrico significa que el segundo valor umbral 34 difiere en la cantidad del primer valor umbral 35.

Así, con valores umbral desiguales 34, 35 se genera, por ejemplo, el patrón de bits 2111 interno de la unidad esclava en el que los pulsos que representan en cada caso un "1" lógico se ensanchan ("50 %+X") y en el que los pulsos que representan en cada caso un "0" lógico se estrechan ("50 %-X").

Las formas de realización mostradas en este caso pueden proceder de conformidad con los principios anteriormente esbozados.

El problema de la propagación de esta distorsión de señal mencionada al principio puede surgir en particular, como se muestra en las figuras 2 y 3, cuando los dos valores umbral 34 y 35 en todos los transceptores de entrada de las unidades esclavas no son idénticos entre sí. En el patrón de bits, por ejemplo, esto puede conducir a un ensanchamiento de los pulsos de bits de "1" lógico y, por tanto, a un correspondiente estrechamiento de los pulsos de bit de "0" lógico, cuando el primer valor umbral 35 es inferior al segundo valor umbral 34.

Dado que, en el reenvío convencional de la señal de acuerdo con la figura 2, el patrón de bits 2111 generado por el transceptor ubicado, por ejemplo, en el lado de entrada, se convierte de nuevo en una señal 219 por medio del transceptor ubicado en el lado de salida que se emite en una sección de cableado, en esta sección de cableado se generan señales en las que los flancos de conexión ya no tienen la misma distancia entre sí, sino que se alternan pulsos anchos y pulsos estrechos, como se ilustra en la figura 2. Esta distorsión de señal se propaga así a la siguiente unidad esclava cuando esta recibe la señal 219 y la convierte en otro patrón de bits 2191 interno de la unidad esclava.

En ella se genera el patrón de bits 2191 interno de la unidad esclava en el que los pulsos de bits que representan un "1" lógico se ensanchan aún más ("50 %+2X") y en el que los pulsos que representan un "0" lógico se estrechan aún más ("50 %-2X").

Para contrarrestar esta distorsión de señal, está previsto de acuerdo con la invención que la primera unidad esclava 121 invierta la señal de solicitud 211 proporcionada por la unidad maestra 110 y recibida por medio de la primera sección de cableado 131 de la disposición de cableado y la emita como señal de solicitud invertida 212 en la segunda sección de cableado 132 de la disposición de cableado que conduce a la segunda unidad esclava 122 adyacente.

Para ello, en una forma de realización como se ilustra en la figura 4, están previstas en la primera unidad esclava 121 cuatro unidades de comparación 1219-1 a 1219-4 que pueden comprender en cada caso una puerta XOR o están diseñadas como puertas XOR. Una puerta XOR en una puerta con varias entradas y una salida en la que la salida emite exactamente "1" lógico si el "1" lógico está presente en un número impar de entradas y el "0" lógico está presente en las entradas restantes.

Además, está prevista una unidad de dirección 1218 que emite un "0" lógico o un "1" lógico dependiendo de la dirección asignada a la unidad esclava y, por lo tanto, controla la inversión.

Las dos unidades de comparación 1219-4 y 1219-1 que están asociadas al transceptor de entrada 1211 reciben esta señal emitida por la unidad de dirección 1218, y las dos unidades de comparación 1219-2 y 1219-3 que están asociadas al transceptor de salida 1212 reciben la señal de salida invertida de la unidad de dirección 1218. Para ello, puede estar previsto un inversor 1217, como se ilustra.

Junto a la señal de dirección (invertida o no invertida), las unidades de comparación 1219-1 a 1219-4 reciben en el ejemplo mostrado en cada caso solo una segunda señal de entrada que es proporcionada o bien por el componente lógico 1215 o uno de los transceptores 1211, 1212.

Si la unidad de comparación correspondiente recibe un "0" como señal de dirección (invertida o no invertida), no se produce ninguna inversión en la unidad de comparación correspondiente y la segunda señal de entrada se emite de la misma manera. Si la unidad de comparación correspondiente recibe un "1" como señal de dirección (invertida o no invertida), se produce una inversión en la correspondiente unidad de comparación y la segunda señal de entrada se emite invertida.

Mediante la disposición compuesta por las unidades de comparación 1219-1 a 1219-4, la unidad de dirección 1218 y el inversor 1217, se garantiza que la unidad esclava 121 reenvíe cada señal de solicitud y señal de respuesta entrante solo después de una inversión (sin retardo). En función del valor de la señal emitida por la unidad de dirección 1218, esta emite por su parte señales de respuesta o bien invertidas o bien no invertidas (es decir, regularmente) en la correspondiente sección de cableado. Simultáneamente, la disposición compuesta por las unidades de comparación 1219-1 a 1219-4, la unidad de dirección 1218 y el inversor 1217 está configurada de tal modo que el componente lógico 1215 siempre trabaja con señales regulares (es decir, no invertidas), es decir, que recibe señales no invertidas y emite señales no invertidas.

Junto a la configuración que se muestra en la figura 4, por supuesto, también se pueden concebir otras soluciones técnicas que implementen el principio de la inversión de señal para evitar la distorsión de señal anteriormente explicada.

La figura 3 ilustra esquemáticamente y a modo de ejemplo cómo puede tener efecto tal inversión de la señal por medio de los componentes mostrados en la figura 4. Conforme a esto, el patrón de bits 2111 interno de la unidad esclava no se alimenta sin cambios al transceptor de salida 1212, sino que primero se invierte en el patrón de bits 2120. Para ello, el patrón de bits 2111 interno de la unidad esclava que es proporcionado por el módulo de recepción RX del transceptor de entrada 1211 (véanse figuras 5A/B), primero se alimenta a la primera unidad de comparación 1219-1. Esta unidad 1219-1 reenvía -con correspondiente valor de la señal de salida de la unidad de dirección 1218- el patrón de bits 2111 (que no está invertido) sin cambios, en particular no invertido, como señal 1219-11 al componente lógico 1215. Este la reenvía sin evaluación previa, es decir, sin retardo, a la segunda unidad de comparación 1219-2. En ella se efectúa la inversión sobre la base de la señal emitida invertida paralelamente suministrada (véase unidad 1217) de la unidad de dirección 1218. De esta manera, se genera el patrón de bits 2120 que se suministra al transceptor de salida 1212, concretamente a su módulo de transmisión TX (s. Fig. 5A, 5B). El transceptor de salida transforma el patrón de bits 2120 en la señal 212 y la emite (en caso necesario, en función de la señal 1212-1, modo semidúplex, figuras 1B/5B) a la segunda sección de cableado 212. Esta inversión puede efectuarse, como se ha mostrado, en particular sin retardo (el tiempo de procesamiento por parte de las unidades 1219-1 y 1219-2 es insignificante).

Se entiende que, con un valor contrario de la señal de salida de la unidad de dirección 1218, se procedería a la inversa: Entonces, la señal 2111 se interpretaría como señal invertida y se transferiría por medio de la primera unidad de comparación 1219-1 a una señal no invertida y se suministraría como tal al componente lógico 1215. La segunda unidad de comparación 1219-2 no efectuaría ninguna inversión, de tal modo que la señal 212 sería emitida no invertida.

Debido al umbral de conmutación asimétrico del transceptor de entrada de la segunda unidad esclava 122, se vuelve a compensar el ensanchamiento de pulso provocado por la primera unidad esclava 121 y el patrón de bits 2121, que produce el transceptor de entrada de la segunda unidad esclava 122, presenta de nuevo una estructura de acuerdo con la cual los pulsos de bit presentan una anchura ampliamente homogénea.

Lógicamente, en caso de reenviarse señales de respuestas se procedería análogamente. Así, la primera unidad esclava 121 está configurada además, por ejemplo, para invertir una señal de respuesta invertida 253 proporcionada por la segunda unidad esclava 122 y recibida por medio de la segunda sección de cableado 132 y emitirla como señal de respuesta no invertida 254 a la primera sección de cableado 131 que conduce a la unidad maestra 110. Para ello, el transceptor de salida 1212 convierte por medio de su módulo de recepción RX (véanse figuras 5A/B) la señal de respuesta (invertida) 253 a un patrón de bits 1212-2, la conduce a la tercera unidad de comparación 1219-3, que (dado un valor correspondiente de la señal de salida de la unidad de dirección 1218) realiza una inversión y suministra el patrón de bits (ahora ya no invertido) 1219-31 al componente lógico 1215. El componente lógico 1215 reenvía este patrón de bits 1219-31 sin cambios a la cuarta unidad de comparación 1219-4, que (con el valor correspondiente de la señal de salida de la unidad de dirección 1218) no realiza una inversión, sino que suministra el patrón de bits 1219­ 31 no invertido sin cambios como patrón de bits 1219-41 al transceptor de entrada 1211, es decir, al módulo de transmisión TX (véanse figuras 5A/B), que convierte el patrón de bits 1219-41 en la señal (no invertida) 254 y la emite en la primera sección de cableado 131.

La segunda unidad esclava 122, análogamente al principio anteriormente presentado, puede invertir la señal de solicitud invertida 212 emitida por la primera unidad esclava 121 y recibida por medio de la segunda sección de cableado 132 y emitirla como señal de solicitud no invertida 213 a la tercera sección de cableado 133 de la disposición de cableado que conduce a la tercera unidad esclava adyacente 123, así como invertir una señal de respuesta no invertida 252 proporcionada por la tercera unidad esclava 123 y recibida por medio de la tercera sección de cableado 133 y emitirla como la señal de respuesta invertida 253 a la segunda sección de cableado 132 que conduce a la primera unidad esclava 121.

Correspondientemente, la tercera unidad esclava 123 puede estar configurada para recibir la señal de solicitud no invertida 213 y reenviarla como señal de solicitud invertida 214 a la cuarta y última unidad esclava 124 por medio de la cuarta sección de cableado 134. Por ejemplo, la cuarta unidad esclava 124 emite la señal de respuesta 251 invertida en la cuarta sección de cableado 134, y la tercera unidad esclava 123 la recibe, la invierte y la emite como señal de respuesta no invertida 252 en la tercera sección de cableado 133.

La unidad maestra 110 y las unidades esclavas 121-124 del sistema de bus 100 pueden estar configuradas, por tanto, de tal modo que en una correspondiente sección de cableado 131-134 las señales estén o bien todas invertidas o no invertidas. Por ejemplo, las señales en la primera sección de cableado 131 no están invertidas; en la segunda sección de cableado 132, están invertidas; en la tercera sección de cableado 133, no invertidas y, en la cuarta sección de cableado 134, de nuevo invertidas. Correspondientemente, las unidades de dirección 1218, por ejemplo, de la primera y la tercera unidad esclava 121, 123 emiten en cada caso un "0" lógico, y las unidades de dirección 1218 de la segunda y la cuarta unidad esclava 122, 124 en cada caso un "1" lógico.

En una forma de realización del sistema de bus 100, los transceptores de entrada de todas las unidades esclavas 121 a 124 están realizados de manera idéntica entre sí, en particular, con el mencionado umbral de conmutación asimétrico. En particular, cada transceptor de entrada puede estar configurado correspondientemente al mismo primer valor umbral 35 y correspondientemente al mismo segundo valor umbral 34. Lo mismo puede cumplirse para los transceptores de salida de todas las unidades esclavas 121 a 124.

La inversión de señal puede controlarse en cada una de las unidades esclavas 121 a 124 por medio de dichas unidades 1219-1 a 1219-4, 1217 y 1218, en particular, por tanto, sin modificación de los transceptores 1211 y 1212, así como sin cambio del componente lógico 1215. Asimismo, la inversión de señal se puede efectuar de tal manera que no sean necesarias adaptaciones de la disposición de cableado 131 -134.

Claims (15)

REIVINDICACIONES

1. Sistema de bus (100), que presenta una configuración de cadena margarita y que comprende una unidad maestra (110), así como una pluralidad de unidades esclavas (121, 122) que están conectadas en serie a continuación de la unidad maestra (110) por medio de una disposición de cableado (131, 132), caracterizado por que una primera unidad esclava (121) conectada en primer lugar a continuación de la unidad maestra (110) está configurada

- para invertir una señal de solicitud (211) proporcionada por la unidad maestra (110) y recibida por medio de una primera sección de cableado (131) de la disposición de cableado y emitirla como señal de solicitud invertida (212) a una segunda sección de cableado (132) de la disposición de cableado que conduce a una segunda unidad esclava (122) adyacente.

2. Sistema de bus (100) según la reivindicación 1, estando configurada la primera unidad esclava (121) además

- para invertir una señal de respuesta invertida (253) proporcionada por la segunda unidad esclava (122) y recibida por medio de la segunda sección de cableado (132) y emitirla como señal de respuesta no invertida (254) a la primera sección de cableado (131) que conduce a la unidad maestra (110).

3. Sistema de bus (100) según la reivindicación 1 o 2, estando configurada la segunda unidad esclava (122)

- para invertir la señal de solicitud invertida (212) emitida por la primera unidad esclava (121) y recibida por medio de la segunda sección de cableado (132) y emitirla como señal de solicitud no invertida (213) a una tercera sección de cableado (133) de la disposición de cableado que conduce a una tercera unidad esclava adyacente (123); y/o

- para invertir una señal de respuesta no invertida (252) proporcionada por la tercera unidad esclava (123) y recibida por medio de la tercera sección de cableado (133) y emitirla como la señal de respuesta invertida (253) a la segunda sección de cableado (132) que conduce a la primera unidad esclava (121).

4. Sistema de bus (100) según una de las reivindicaciones precedentes, estando configuradas la unidad maestra (110) y las unidades esclavas (121, 122) de tal modo que en cada sección de cableado (131, 132) las señales solicitud y las señales de respuesta están o ambas invertidas o ambas no invertidas.

5. Sistema de bus (100) según una de las reivindicaciones precedentes, presentando cada unidad esclava (121, 122) una dirección unívoca numerada ascendentemente.

6. Sistema de bus (100) según una de las reivindicaciones precedentes, estando codificadas las señales transmitidas a través de la disposición de cableado en codificación Manchester.

7. Sistema de bus (100) según una de las reivindicaciones precedentes, emitiendo sin retardo cada una de las unidades esclavas (121, 122) las señales recibidas y que deben derivar no sometiendo las señales a una recuperación de bits.

8. Sistema de bus (100) según una de las reivindicaciones precedentes, estando configurado el sistema de bus (100) para una transmisión diferencial de señales.

9. Sistema de bus (100) según una de las reivindicaciones precedentes, presentando cada una de las unidades esclavas (121) un transceptor de entrada (1211) con un umbral de conmutación asimétrico (34, 35).

10. Sistema de bus (100) según una de las reivindicaciones precedentes, presentando cada una de las unidades esclavas (121) un transceptor de salida (1212) con un umbral de conmutación asimétrico (34, 35).

11. Sistema de bus (100) según una de las reivindicaciones precedentes 8 a 10, siendo el transceptor de entrada (1211) y el transceptor de salida (1212) compatibles con el estándar EIA-485.

12. Sistema de bus (100) según una de las reivindicaciones precedentes, comprendiendo cada una de las unidades esclavas (121) un componente lógico (1215) que está configurado para el procesamiento de señales relacionadas con la masa.

13. Sistema de bus (100) según una de las reivindicaciones precedentes, presentando cada una de las secciones de cableado (131, 132) una longitud de al menos medio metro.

14. Sistema de bus (100) según una de las reivindicaciones precedentes, formando al menos una de las unidades esclavas (121, 122) una parte de un aparato de medición de la siguiente lista:

- un codificador rotatorio;

- un medidor de ángulo;

- un medidor de longitud;

- una sonda de medición;

- un medidor por contacto.

15. Unidad esclava (121) para un sistema de bus (100), presentando el sistema de bus (100) una configuración de cadena margarita y comprendiendo una unidad maestra (110) a la que, por medio de una disposición de cableado (131, 132), puede estar conectada en serie una pluralidad de unidades esclavas, caracterizada por que la unidad esclava (121) está configurada

- para invertir una señal de solicitud (211) proporcionada por la unidad maestra (110) y recibida por medio de una primera sección de cableado (131) de la disposición de cableado y emitirla como señal de solicitud invertida (212) a una segunda sección de cableado (132) de la disposición de cableado que conduce a una segunda unidad esclava (122) adyacente.