TWI652912B

TWI652912B - 用於時脈前饋式介面之接收器以適應時脈與資料通道互換的積體電路

Info

Publication number: TWI652912B
Application number: TW106146223A
Authority: TW
Inventors: Pin-Hao Feng; 馮品皓; Yueh-Chuan Lu; 呂岳全; Ching-Hsiang Chang; 章晉祥
Original assignee: M31 Technology Corporation; 円星科技股份有限公司
Priority date: 2017-11-06
Filing date: 2017-12-28
Publication date: 2019-03-01
Also published as: CN109756239B; TW201919352A; US10387360B2; CN109756239A; US20190138488A1

Abstract

一種積體電路，包含：具有複數個第一通道的第一多通道介面；具有複數個第二通道的第二多通道介面；第一時脈通道選擇單元層，用以從該些第一通道與該些第二通道中選擇一個或兩個通道，並輸出所選擇之一個或兩個通道上的訊號；第二時脈通道選擇單元層，用以從所選擇之一個或兩個通道中選擇出一個或兩個時脈通道，並且輸出所選擇之時脈通道上的訊號；以及複數個取樣單元，該些複數個取樣單元中的每一個用來根據所選擇之一個或兩個時脈通道上的訊號，取樣該些第一通道與該些第二通道上的訊號。

Description

用於時脈前饋式介面之接收器以適應時脈與資料通道互換的積體電路

本發明關於時脈前饋式介面，尤指一種在接收端中可適應傳送端之時脈通道與資料通道互換的積體電路。

時脈前饋式介面(clock forward interface)包含有至少一時脈通道(clock lane)與一資料通道(data lane)，用於協助傳送端與接收端之間的通訊。在某些設計與應用中，會希望傳送器可以將自身的時脈通道與資料通道互換。因此，有必要在接收端設計一種電路，使得接收端可以適應傳送端的時脈通道與資料通道互換。

本發明提供一種位於一接收器的實體層單元中的積體電路。該積體電路包含：一多通道介面、一時脈通道選擇單元以及複數個取樣單元。該多通道介面具有複數個通道，其中一者為時脈通道，以及至少一者為資料通道。該時脈通道選擇單元耦接於該多通道介面，並且用以從該些通道中選擇一者作為時脈通道，並且輸出所選擇之時脈通道上的訊號。該些複數個取樣單元中的每一者，耦接於該些通道中的一個，並且每一個取樣單元用來根據所選擇之時脈通道上的訊號，取樣通道上的一訊號。

本發明之一實施例提供一種位於一接收器的實體層單元中的積體電路。該積體電路包含：一第一多通道介面、一第二多通道介面、一第一時脈通道選擇單元層、一第二時脈通道選擇單元層以及複數個取樣單元。該第一多通道介面具有複數個第一通道，以及該第二多通道介面具有複數個第二通道。其中，該些第一通道與第二通道中的一個或兩個為時脈通道，以及該些第一通道與第二通道中至少一者為一資料通道。該第一時脈通道選擇單元層耦接於該第一多通道介面與該第二多通道介面，並且用以從該些第一通道與該些第二通道中選擇一個或兩個通道，並輸出所選擇之一個或兩個通道上的訊號。該第二時脈通道選擇單元層耦接於該第一時脈通道選擇單元層，並且用以從所選擇之一個或兩個通道中選擇出一個或兩個時脈通道，並且輸出所選擇之時脈通道上的訊號。該複數個取樣單元耦接於該第二時脈通道選擇單元層，該些複數個取樣單元中的每一個用來根據所選擇之一個或兩個時脈通道上的訊號，取樣該些第一通道與該些第二通道上的訊號。

本發明之一實施例提供一多通道通訊系統。該多通道通訊系統包含：一傳送器以及一接收器。該傳送器包含有一多通道介面，該多通道介面包含有至少一資料通道與至少一時脈通道，其中該至少一資料通道與該至少一時脈通道上的訊號可互換。該接收器，包含有具備時脈通道選擇單元的積體電路，用以從該多通道介面中的多個通道中選擇至少一者作為時脈通道，並且該時脈通道選擇單元可根據該傳送器的該至少一資料通道與該至少一時脈通道上的訊號互換來設定。

說明書中所提到的「一實施例」或者「一範例」，代表該實施例或範例中描述的特定特徵、結構或特性，係存在於本發明的至少一個實施例中。因此，本說明書不同段落中的「一實施例」或者「一範例」並不一定代表相同的實施例或範例。此外，特定特徵，結構或特性可以在一個、多個實施例或範例中以任何合適的組合或者是子組合的形式而結合。此外，應當理解的是，本說明書提供的附圖旨在向本領域技術人員進行解釋，且附圖不是按照實體所比例繪製的。

此外，說明書內文給出的任何範例或者闡釋，不應被其中使用的任何詞彙所限制或者定義。相反地，這些範例或闡釋應當被認為是針對一個特定實施例進行描述的，並且僅作為說明。本領域的通常技術人員將可理解，這些範例或闡釋使用的任何詞彙將可涵蓋在本說明書中其他地方給出的其他實施例。其中，用以指出這些非限制性範例的用詞包括但不限於：「例如」、「如」、「舉例來說」、「在一個實施例中」以及在「在一範例中」。

第1圖係本發明積體電路之實施例的架構圖。積體電路100可設置於一接收器10的實體層單元(physical layer uniy)中。其中，接收器10透過一通訊連線(communication link)15，與一傳送器20進行通訊。如圖所示，積體電路 100包含有一多通道介面110，而傳送器20包含有一多通道介面25，兩者透過通訊連線15相連。多通道介面110包含有一第一通道112與一第二通道114。傳送器20可能會讓多通道介面25中的資料通道與時脈通道上的訊號互換。為了能適應傳送器20所引發的資料通道與時脈通道互換，第一通道112與第二通道114中的任何一者，可以作為時脈通道使用，而其餘一者則可作為資料通道使用。積體電路100還包含有一時脈通道選擇單元120，時脈通道選擇單元120耦接於多通道介面110，並且用以從第一通道112與第二通道114中選擇一者，作為時脈通道。所選擇的時脈通道上的訊號，會被當作積體電路100中的時脈訊號，並且進一步被傳送至取樣單元132與134的時脈訊號輸入CLK。取樣單元132與134，根據所選擇的時脈通道上的訊號，分別對第一通道112與第二通道114上的訊號進行取樣。由取樣單元132與134所輸出的取樣結果，可能會進行一步被傳送給積體電路100內的其他功能區塊(functional block)，例如，解串列器(deserializer，未示出)。

第2圖係本發明積體電路之實施例的架構圖。積體電路200可設置於一接收器30的實體層單元中。其中，接收器30透過一通訊連線35，與一傳送器40進行通訊。如圖所示，積體電路 200包含有一多通道介面210，而傳送器40包含有一多通道介面45，兩者透過通訊連線35相連。多通道介面210包含有一第一通道212、一第二通道214以及一第三通道216。傳送器40可能會讓多通道介面45中的資料通道與時脈通道上的訊號互換。為了能適應傳送器40所引發的資料通道與時脈通道互換，第一通道212、第二通道214以及第三通道216中的任何一者，可以作為時脈通道使用，而其餘的通道則可作為資料通道使用。積體電路200還包含有一時脈通道選擇單元220，時脈通道選擇單元220耦接於多通道介面210，並且用以從第一通道212、第二通道214以及第三通道216中選擇一者，作為時脈通道。所選擇的時脈通道上的訊號，會被當作積體電路 200中的時脈訊號，並且進一步被傳送至取樣單元232~236的時脈訊號輸入CLK。取樣單元232~236分別被用來，根據所選擇的時脈通道上的訊號，對第一通道212、第二通道214以及第三通道216上的訊號進行取樣。由取樣單元232~236所輸出的取樣結果，可能會進行一步被傳送給積體電路200內的其他功能區塊(functional block)，例如，解串列器(未示出)。

請注意，以上所述的多通道介面包含的通道數目，並非是本發明的限制。為了配合不同的需求與應用，多通道介面包含的通道數目可能會有所變動。例如，在本發明的其他實施例中，多通道介面可能會包含四個通道、八個通道，或者是其他的通道數。另外，多通道介面110或210可能還包含有第3圖所示的訊號接腳以及訊號放大器。然而，此一圖示僅作為示範與說明之用，並非本發明實質範疇上的限制。

再者，在一實施例中，上述的取樣單元132~134以及232~236可以是D型正反器，時脈通道選擇單元120與220可以是反向器或OR邏輯閘所組成的多工器。或者是，在本發明其他實施例中，時脈通道選擇單元120與220可以是任何具備訊號路徑選擇能力的其他形式的電路。

第4圖係本發明積體電路組合之實施例的架構圖，其中，積體電路 300包含有一多通道介面310以及一多通道介面410，多通道介面310包含有通道312~314，而多通道介面410包含有412~416。積體電路300可設置於一接收器50的實體層單元中，而接收器50透過一通訊連線55，與一傳送器60進行通訊。傳送器60包含有一多通道介面65，包含有資料通道與時脈通道，並且選擇性地將上面的訊號進行交換。

在此時實施例中，通道312~314與412~416的其中一個或兩個通道可能是時脈訊號。積體電路包含有兩群時脈通道選擇單元，用來選出時脈訊號。第一時脈通道選擇單元層32為第一群的時脈通道選擇單元，耦接於通道312~314與412~416，並且從而選擇出一部分的通道。跟隨在第一時脈通道選擇單元層32之後的是第二群的時脈通道選擇單元，第二時脈通道選擇單元層33。第二時脈通道選擇單元層33耦接於第一時脈通道選擇單元層32，並且從第一時脈通道選擇單元層32所選擇出的一部份通道，選擇出時脈通道。第一時脈通道選擇單元層32包含有時脈通道選擇單元321與322。第二時脈通道選擇單元層33包含有時脈通道選擇單元331~335。

在「兩個時脈通道」的情況中，而通道412~416中的一者則可以是一個第一時脈通道，通道312與314的其中一者可以是一個第二時脈通道，而其他的通道則是資料通道。在這種情況中，第一時脈通道選擇單元層32中的時脈通道單元321用來從通道412~416中選擇出第一時脈通道，而第一時脈通道選擇單元層32中的時脈通道單元322則用來從通道312與314中選擇出第二時脈通道。選擇出的兩個時脈通道上的訊號，將會被傳送至第二時脈通道選擇單元層33。第二時脈通道選擇單元層33中的時脈通道單元331~333用來將選擇出的第一時脈通道上的訊號傳送給取樣單元341~343。取樣單元341~343用以根據選擇出的第一時脈通道上的訊號，分別取樣通道412~416上的訊號。第二時脈通道選擇單元層33中的時脈通道單元334~335用來將選擇出的第二時脈通道上的訊號傳送給取樣單元344~345。取樣單元344~345用以根據選擇出的第二時脈通道上的訊號，分別取樣通道312與314上的訊號。另外，由取樣單元341~345所輸出的取樣結果，會被傳送給積體電路300中的其他功能區塊，如，解串列器。

在「一個時脈通道」的情況中，通道412~416以及通道312與314中只有一者是時脈通道，而其他的通道全部是資料通道。在這種情況中，第一時脈通道選擇單元層32用來選擇出單一的時脈通道。選擇出的時脈通道上的訊號，會被時脈通道選擇單元321或者是322所輸出，並且被傳送至第二時脈通道選擇單元層33。第二時脈通道選擇單元層33中的時脈通道單元331~335將會從第一時脈通道選擇單元層32所提供的訊號路徑51與52上選擇一者，將訊號提供給出取樣單元341~345。據此，取樣單元341~345用以根據選擇出的訊號路徑上的訊號，取樣通道412~416以及通道312與314上的訊號。

請注意，以上所述的多通道介面310/410包含的通道數目，並非是本發明的限制。為了配合不同的需求與應用，多通道介面310/410包含的通道數目可能會有所變動。例如，在本發明的其他實施例中，多通道介面多通道介面310/410可能會包含有四個通道、八個通道，或者是其他的通道數。

再者，在一實施例中，上述的取樣單元341~345可以是D型正反器，時脈通道選擇單元321~322與331~335可以是反向器或OR邏輯閘所組成的多工器。或者是，在本發明其他實施例中，時脈通道選擇單元321~322與331~335可以是任何具備訊號路徑選擇能力的其他形式的電路。

上述的積體電路可以用在一接收器中，使得接收器能夠適應由傳送器所引起的資料通道與時脈通道的互換。本發明的不同實施例提供了數種方式，讓接收器得以設定時脈通道選擇單元120與220，或者第一時脈通道選擇單元層32與第二時脈通道選擇單元層33。

在一實施例中，傳送器可能會提供額外的訊息，指明哪個通道是被當作時脈通道來使用。根據傳送器所提供的資訊，接收器將可設定時脈通道選擇單元，從而選擇出適當的通道作為時脈通道。因此，接收器可以正確地使用時脈通道上的訊號，處理資料通道上的訊號。

在一實施例中，傳送器將不會利用任何額外的訊息，以對接收器指出時脈通道。傳送器將會藉由重複特定的位元型樣(bit pattern)，在通道上產生時脈訊號。例如，傳送器可能會反覆發送位元型樣“01”，如，01010101，來當作時脈訊號。接收器可以透過檢查通道上所接收到的位元流(bit stream)中，是否具有特定的位元型樣，從而辨識出時脈通道。亦即，接收器根據一「已知」的重複位元型樣的檢查解果，設定時脈通道選擇單元。

在一實施例中，關聯於接收器的系統應用程式，將會決定多通道介面中的哪個通道被用來作為時脈通道。根據系統應用程式所發出的命令，接收器可以設定時脈通道選擇單元，選擇出適當的通道。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10、30、50‧‧‧接收器

15、35、55‧‧‧通訊連線

20、40、60‧‧‧傳送器

100、200、300‧‧‧積體電路

25、45、65、110、210、310、410‧‧‧多通道介面

112、114、212~216、312、314、412~416‧‧‧通道

120、220、321、322、331~335‧‧‧通道選擇單元

132、134、232~236、341~345‧‧‧取樣單元

第1圖為本發明積體電路之一實施例的架構圖。第2圖為本發明積體電路之另一實施例的架構圖。第3圖為本發明多通道介面之一施例的詳細架構圖。第4圖為本發明積體電路之又一實施例的架構圖。

Claims

一種位於一接收器的實體層單元中的積體電路，包含：一多通道介面，具有複數個通道，該些通道的其中一者為時脈通道，以及至少一者為資料通道；一時脈通道選擇單元，耦接於該多通道介面，用以從該些通道中選擇一者作為時脈通道，並且輸出所選擇之時脈通道上的訊號；以及複數個取樣單元，每一者耦接於該些通道中的一個通道，並且每一個取樣單元用來根據所選擇之時脈通道上的訊號，取樣一個通道上的一訊號。
一種位於一接收器的實體層單元中的積體電路，包含：一第一多通道介面，具有複數個第一通道；一第二多通道介面，具有複數個第二通道，其中，該些第一通道與第二通道中的一個或兩個為時脈通道，以及該些第一通道與第二通道中至少一者為一資料通道；一第一時脈通道選擇單元層，耦接於該第一多通道介面與該第二多通道介面，用以從該些第一通道與該些第二通道中選擇一個或兩個通道，並輸出所選擇之一個或兩個通道上的訊號；以及一第二時脈通道選擇單元層，耦接於該第一時脈通道選擇單元層，用以從所選擇之一個或兩個通道中選擇出一個或兩個時脈通道，並且輸出所選擇之時脈通道上的訊號；以及複數個取樣單元，耦接於該第二時脈通道選擇單元層，其中該些取樣單元中的每一個用來根據所選擇之一個或兩個時脈通道上的訊號，取樣該些第一通道與該些第二通道上的訊號。
如請求項2所述之積體電路，其中該第一時脈通道選擇單元層包含有一第一時脈通道選擇單元與一第二時脈通道選擇單元，該第一時脈通道選擇單元從該第一多通道介面的該些第一通道中選擇出一第一時脈通道，並且輸出所選擇之該第一時脈通道上的訊號給該第二時脈通道選擇單元層；該第二時脈通道選擇單元從該第二多通道介面的該些第二通道中選擇出一第二時脈通道，並且輸出所選擇之該第二時脈通道上的訊號給該第二時脈通道選擇單元層。
如請求項3所述之積體電路，其中該第二時脈通道選擇單元層將所選擇之該第一時脈通道上的訊號輸出給該些取樣單元中的複數個第一取樣單元，以及將所選擇之該第二時脈通道上的訊號輸出給該些取樣單元中的複數個第二取樣單元。
如請求項2所述之積體電路，其中該第一時脈通道選擇單元層從該第一多通道介面的該些第一通道與該第二多通道介面的該些第二通道中選擇出唯一一者作為時脈通道，並且將所選擇之唯一一者的時脈通道上的訊號輸出給該第二時脈通道選擇單元層；以及該第二時脈通道選擇單元層將該第一時脈通道選擇單元層所選擇之唯一一者的時脈通道上的訊號輸出給該些取樣單元的每一者。
如請求項2所述之積體電路，其中該些取樣單元為D正反器，以及該時脈通道選擇單元為反向器或是OR邏輯閘所組成的多工器；該積體電路另包含一解串列器，以及由該些取樣單元所輸出的取樣結果，被傳送至該解串列器。
如請求項2所述之積體電路，其中該些時脈通道選擇單元層係根據與該接收器進行通訊之一傳送器所提供的資訊，而被設定。
如請求項2所述之積體電路，其中該些時脈通道選擇單元層係由一系統應用程式所設定，並且該系統應用程式獨立於與該接收器進行通訊之一傳送器。
如請求項2所述之積體電路，其中該些時脈通道選擇單元層係基於偵測該些多通道介面之該些通道上的重複位元型樣的偵測結果，而被設定。
一多通道通訊系統，包含：一傳送器，包含有一多通道介面，該多通道介面包含有至少一資料通道與至少一時脈通道，其中該至少一資料通道與該至少一時脈通道上的訊號可互換；以及一接收器，包含有如請求項7所述的積體電路，其中該些時脈通道選擇單元層可根據該傳送器的該至少一資料通道與該至少一時脈通道上的訊號互換來設定。