CN109558356B - 总线系统和用于总线系统的从机单元 - Google Patents

总线系统和用于总线系统的从机单元 Download PDF

Info

Publication number
CN109558356B
CN109558356B CN201811121675.6A CN201811121675A CN109558356B CN 109558356 B CN109558356 B CN 109558356B CN 201811121675 A CN201811121675 A CN 201811121675A CN 109558356 B CN109558356 B CN 109558356B
Authority
CN
China
Prior art keywords
slave unit
bus system
unit
line section
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811121675.6A
Other languages
English (en)
Other versions
CN109558356A (zh
Inventor
曼弗雷德·胡贝尔
托马斯·弗莱施曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dr Johannes Heidenhain GmbH
Original Assignee
Dr Johannes Heidenhain GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dr Johannes Heidenhain GmbH filed Critical Dr Johannes Heidenhain GmbH
Publication of CN109558356A publication Critical patent/CN109558356A/zh
Application granted granted Critical
Publication of CN109558356B publication Critical patent/CN109558356B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/403—Bus networks with centralised control, e.g. polling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/15—Plc structure of the system
    • G05B2219/15072—Modules in daisy chain, connected by parallel cable
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/21—Pc I-O input output
    • G05B2219/21039—Slaves, modules in daisy chain, each handles control data, transmits to next
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/33—Director till display
    • G05B2219/33226—Daisy chain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/4026—Bus for use in automation systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Small-Scale Networks (AREA)
  • Dc Digital Transmission (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明涉及一种总线系统(100)，其具有菊花链配置并且包括一个主机单元(110)和多个从机单元(121、122)，从机单元经由线路装置(131、132)在主机单元(110)的后方串联地连接。在主机单元(110)的后方首先连接的第一从机单元(121)设计用于，将由主机单元(110)提供的并经由线路装置的第一线路部段(131)接收的请求信号(211)反转，并作为反转请求信号(212)输出到线路装置的、向相邻的第二从机单元(122)引导的第二线路部段(132)上。该总线系统允许快速和可靠的信号传输。本发明还涉及一种用于总线系统的从机单元。

Description

总线系统和用于总线系统的从机单元
技术领域
本发明涉及总线系统的设计方案，还涉及用于总线系统的从机单元的设计方案。
背景技术
在自动化技术中使用总线系统，例如兼容EIA-485的总线系统，从而借助一个主机单元控制多个从机单元。
通过主机单元对从机单元的控制能够包括发送所谓的请求信号(也称为“请求”)，该请求信号被主机单元配备说明了指定的从机单元的地址。另外，从机单元还能够通过这种总线系统向主机单元发送响应信号(也称为“响应”)。
例如，这种总线系统能够具有菊花链配置(Daisy-Chain-Konfiguration)，根据该配置，第一从机单元直接与主机单元连接。其他从机单元各自通过其前置从机单元与主机单元连接，并因此产生了由串联连接的从机单元构成的链，由此衍生出术语“菊花链”。
来自主机单元的信号、例如请求信号能够被转发给一个从机单元，这仅经由该从机单元的前置的一个或多个从机单元实现，并且来自一个从机单元的用于主机单元的信号、例如响应信号能够仅经由该从机单元的前置的一个或多个从机单元被转发给主机单元。
例如，从机单元能够是测量设备的一部分，并且主机单元能够是机床的控制设备的一部分。
因此，根据应用情况能够提出，从机单元彼此间距数米，并且主机单元要给后几个从机单元之一发送的信号必须由多个前置从机单元转发。
同时必要的是，信号尽可能无延迟地从主机单元传递到指定的从机单元，这不允许在相应的从机单元中对待转发的信号进行耗时的中间处理。
特别地，从机单元应该能够尽可能无差错地解码传向其的信号，这能够要求尽可能无信息丢失地将信号从主机单元发送到指定的从机单元。
能够对从从机单元到主机单元的信号传输进行类似的要求。
发明内容
在此背景下，本发明的目的是，提出一种具有菊花链配置的总线系统，该总线系统允许快速和可靠的信号传输。
根据第一方面，该目的通过具有菊花链配置并且包括一个主机单元和多个从机单元的总线系统来实现。从机单元经由线路装置在主机单元的后方串联地连接，其中在主机单元的后方首先连接的第一从机单元设计用于，将由主机单元提供的并经由线路装置的第一线路部段接收的请求信号反转，并且作为反转请求信号输出到线路装置的、向相邻的第二从机单元引导的第二线路部段上。
根据第二方面，该目的通过用于总线系统的从机单元实现，其中总线系统具有菊花链配置并且包括一个主机单元，该主机单元能够经由线路装置串联地连接多个从机单元。从机单元设计用于，将由主机单元提供的并经由线路装置的第一线路部段接收的请求信号反转，并作为反转请求信号输出到线路装置的、向相邻的第二从机单元引导的第二线路部段上。
在下文中，将参考这两个方面。这两个方面包括如下的认识：在具有菊花链配置的总线系统中，由于在从机单元中发生的信号转发会导致由转发产生的信号失真的传播，这最终导致的是，从线路装置的确定长度开始或从机单元的确定数量开始，信号不能在不丢失信息的情况下传输或者不再能无错误地解码。
例如，当从机单元在输入侧和/或输出侧配备了具有非对称切换阈值的收发器时，出现这种信号失真的传播。例如，在输入侧提供这样的收发器，以接收经由线路部段输入的请求信号并经由相同的线路部段转发应答信号，并且在输出侧提供这样的收发器，以经由进入那里的线路部段接收响应信号并输出要在该线路部段上转发的请求信号。
相应的收发器能够设计用于，将经由线路部段输入的信号转换为用于从机单元内部的逻辑组件的位模型，并且相反地，将由逻辑组件提供的位模型转换为能够输出到线路部段上的信号。
第一阈值被分配给由收发器例如实施为从逻辑“0”到逻辑“1”的过渡的上升信号边缘，在达到第一阈值时位模型从逻辑“0”转变为逻辑“1”。第二阈值能够被分配给由收发器例如实施为从逻辑“1”到逻辑“0”的过渡的下降信号边缘，在达到该第二阈值时位模型从逻辑“1”转变为逻辑“0”。
当这两个阈值彼此不一致时，即切换阈值不对称时，尤其能够出现信号失真的上述传播的问题。在位模型中，当第一阈值小于第二阈值时，这例如能够导致逻辑“1”的位脉冲变宽并进而导致逻辑“0”的位脉冲的相应变窄。
因为在信号转发时由例如在输入侧放置的收发器产生的位模型被在输出侧放置的收发器再次转换为一个信号，该信号能够被输出到线路部段上，在该线路部段上产生信号，其中切换边缘彼此不再具有相同的间距，而是宽脉冲和窄脉冲交替。该信号失真然后在下一个从机单元中传播，只要该从机单元同样转发相关的信号。
根据上述两个方面，通过第一从机单元执行待转发的请求信号的反转的方式，该信号失真被消减。
接下来将描述其他设计方案。只要没有明确相反的说明，这些设计方案的附加特征能够彼此组合，并且与上面已经描述的、用于形成另外的实施例的可选特征组合。
于是，在一个设计方案中有利的是，第一从机单元还设计用于，将由第二从机单元提供的并经由第二线路部段接收的反转响应信号反转，并作为非反转响应信号输出到向主机单元引导的第一线路部段上。
相应地，在总线系统的改进方案中也形成第二从机单元。特别地，第二从机单元能够设计用于，将由第一从机单元输出的并经由第二导线部段接收的反转请求信号反转，并作为非反转请求信号输出到线路装置的、向相邻的第三从机单元引导的第三线路部段上。此外有利的是，第二从机单元还设计用于，将由第三从机单元提供的并经由第三线路部段接收的非反转响应信号反转，并作为反转响应信号输出到向第一从机单元引导的第二线路部段上。
具有菊花链配置的总线系统的线路装置因此能够包括多个线路部段，其中在主机单元和从机单元之间设置有第一线路部段，在第一从机单元和(从主机单元的视角看的)第二从机单元之间设置有第二线路部段，在第二从机单元和第三从机单元之间设置有第三线路部段，等等。经由每个线路部段能够传输(反转或非反转的)请求信号、以及(反转或非反转的)响应信号。
在一个设计方案中，总线系统的主机单元和从机单元配置用于，在每个线路部段中将请求信号和响应信号或者都反转或者都不反转。因此，存在至少一个常规(非反转)的线路部段和至少一个反转的线路部段。根据以上描述有利的是，这些不同的线路部段彼此交替地布置。因此不必改变主机单元的配置，还有利的是，将第一线路部段设计为在其上不反转信号的、常规(非反转)的线路部段。因此主机单元能够以通常的方式将请求信号发送到第一线路部段上，并且第一从机单元能够配置用于，使第一从机单元确保经由第一线路部段非反转地传送主机单元的、导向主机单元的响应信号。可选地还可行的是，主机单元匹配当前总线系统的从机单元的数量，并且主机单元必要时设计用于，在第一线路部段上反转地输出请求信号，并且经由该第一线路部段接收反转响应信号。
经由总线系统传输的信号、特别是请求信号和响应信号能够是被曼彻斯特编码的(manchestercodiert)。也可考虑其他编码，其中无直流分量的编码是有利的。例如使用所谓的4B5B或8B10B编码。
在当前情况下，请求信号被理解为如下的信号，即从主机单元导到从机单元的信号。请求信号包括例如命令和/或数据。在当前情况下，响应信号被理解为如下的信号，即从从机单元导到主机单元的信号。响应信号包含例如主机单元借助于先前的请求信号询问的数据，例如以位置请求命令的形式响应请求信号的定位数据。
从机单元能够设计用于，将已接收和待转发的信号、例如待转发的请求信号或待转发的响应信号无延迟地输出到相关的线路部段上。例如，待转发的信号不进行位恢复，而是在没有事先评估的情况下被转发。
根据一个设计方案，每个从机单元设计用于，在没有预先评估的情况下转发每个接收的请求信号和每个接收的响应信号。另外，每个从机单元能够设计用于，在每个请求信号转发之后或者与转发并行地评估，以便检验请求信号是否导到从机单元。
总线系统能够设计用于差分信号传输。例如，总线系统设计为根据EIA-485标准的要求来运行。该标准一致性特别涉及在各个线路部段上的信号传输。
关于主机单元或者从机单元的运行提出它们能够各自包括配置用于(单端的)质量相关信号处理的逻辑组件。例如，相应的逻辑组件能够具有TTL(晶体管-晶体管逻辑，Transistor-Transistor-Logic)或LVTTL(低电压TTL)配置。例如，逻辑组件设计用于实现专有标准。
如开头已经阐述的那样，在总线系统的一个设计方案中能够提出，从机单元中的每一个具有带有非对称切换阈值的输入收发器。同样，能够提出具有非对称切换阈值的输出收发器。在此，术语“输入收发器”涉及一种收发器，该收发器形成至每个线路部段的接口，由该收发器接收主机单元的请求信号或者转发的请求信号；并且术语“输出收发器”能够涉及一种收发器，该收发器形成至每个线路部段的接口，从机单元通过该收发器转发请求信号，并且从机单元通过该收发器接收响应信号。
两个收发器原则上能够相同地构造。例如，两个收发器都与EIA-485标准兼容。收发器能够分别设计用于，将通过相关线路部段输入的信号转换为用于从机单元的逻辑组件的位模型(例如导到从机单元的请求信号)，以及将由从机单元的逻辑组件提供的位模型转换成一个信号(例如响应信号)并输出到相关的线路部段上。
在总线系统中例如设置至少两个从机单元，从机单元例如以至少半米的间距相对彼此布置。然而，由于在从机单元中的上述信号反转，在总线系统中也能够设置明显多于两个的从机单元，这些从机单元尤其能够在更长的线路部段上彼此连接。
在总线系统中，每个从机单元能够具有唯一的升序编号地址。例如，紧邻主机单元布置的第一从机单元具有最高地址，而最远离主机单元的最后的从机单元具有最低地址。能够根据地址来控制信号反转，这将在下面参考附图更详细地说明。
由于总线系统的菊花链配置，位于主机单元和最后一个从机单元之间的从机单元必须实施信号转发，根据该信号转发来转发每个请求信号和每个响应信号。
例如能够在自动化技术的范畴内使用总线系统。例如总线系统的至少一个从机单元形成测量设备的一部分，例如旋转编码器、角度测量设备、长度测量设备、测量探头或切换按钮。在一个设计方案中，所有从机单元是测量设备的一部分。主机单元能够例如是上级的机床控制器的一部分。
附图说明
在参考附图的多个实施例的以下描述中，本发明的另外的细节和优点变得清楚明白。
在图中：
图1和图2分别示例性和示意性地示出根据一个或多个设计方案的总线系统；
图3示例性和示意性地示出总线系统中的传递信号失真的图示；
图4示例性和示意性地示出在根据一个或多个设计方案的总线系统中避免传递信号失真的图示；
图5示例性和示意性地示出根据一个或多个设计方案的从机单元；和
图6A-图6B分别示例性和示意性地示出根据一个或多个设计方案的从机单元的输入收发器和输出收发器。
具体实施方式
图1和图2分别示意性和示例性地示出根据一个或多个设计方案的总线系统100。在下文中，将参考两种变体方案。
总线系统100具有菊花链配置。总线系统包括一个主机单元110和多个从机单元121-124。从机单元121-124经由由多个线路部段131-134组成的线路装置在主机单元110后方串联地连接。第一从机单元121经由第一线路部段131与主机单元110连接。第二从机单元122经由第二线路部段132与第一从机单元121连接。第三从机单元123经由第三线路部段133与第二从机单元122连接。并且第四从机单元124经由第四线路部段134与第三从机单元123连接。
当然也能够设置多于或者少于四个示例性地示出的从机单元121-124。
总线系统100例如设计用于差分信号传输。在一个设计方案中，总线系统100能够根据EIA-485标准的规范运行。因此，通过线路部段131-134传输的信号能够通过一个或多个线路对差分地传输。例如，由主机单元110和从机单元121-124输出的信号是被曼彻斯特编码的。也能够考虑其他类型的编码，尤其是那些不具有直流分量的编码。
根据图1中所示的设计方案，进行所谓的全双工传输。在此，为每个传输方向(从主机单元110到从机单元121-124以及在相反方向中)提供单向传输通道。
在根据图2的设计方案中，实现半双工模式的传输。在此，通过相应的从机单元121-124或通过主机单元110在相关的线路部段上发送或接收。
然而，本发明不限于这两种传输模式中的两种或一种。
总线系统100例如能够在自动化技术的范畴内使用。因此，从机单元121-124能够彼此以更大的间距、例如以几米的间距布置。例如，总线系统100的从机单元各自形成测量设备的一部分，例如旋转编码器、角度测量设备、长度测量设备、测量探头或切换按钮。主机单元110能够是上级的机床控制器的一部分。
在该总线系统100中，每个从机单元121-124能够具有唯一的升序编号地址。例如，紧邻主机单元110布置的第一从机单元121具有最高地址(“Adr.4(地址4)”)，并且最后一个从机单元、即距离主机单元110最远的从机单元121、这里的第四从机单元124具有最低地址(“Adr.1”)。
由于总线系统100的菊花链配置，布置在主机单元110和最后一个从机单元124之间的从机单元121-123实施信号转发，根据该信号转发，所有输入的请求信号(“请求”)和所有响应信号(“响应”)被转发。通过在信号的输入和转发之间不发生例如是位恢复等的信号评估，该转发无延迟地实现。然而，当然提出：每个从机单元与转发并行地或在转发后检查，输入的信号是否确定用于该从机单元。如果有必要，从机单元因此不仅转发请求信号，而且通过发出相应的响应信号进行反应。
为此目的，每个从机单元具有输入收发器和输出收发器，其将在下面参考根据图5的示例更详细地阐述。
图5示意性和示例性地示出第一从机单元121的实施例。其余从机单元122-124能够具有相同的组件。
例如，第一从机单元121具有输入收发器1211，其接收由主机单元110提供的并经由第一线路部段131输入的请求信号211。另一方面，第一从机单元121具有输出收发器1212，其接收由第二从机单元122提供的并经由第二线路部段132输入的响应信号253。
输入收发器1211的和输出收发器1212的运行取决于模式，根据该模式来传输总线系统100中的信号。
如果例如选择全双工模式(图1)，则相应于图6A的配置是有利的，由此在两个传输方向中能够一直发送，也就是从机单元121能够同时发射和接收。在半双工模式(图2)中，该变体方案对应于图6B，其中进行收发器1211、1212的切换，这取决于请求信号是否应该被接收或者响应信号是否应被发送。这将在下面更详细地描述。
在图3和图4中示出经由第一线路部段131输入的请求信号211的示例，下面还参考该示例。对应于图3和图4的示例适用于全双工模式和半双工模式。
请求信号211由脉冲序列组成，主机单元110经由主机单元内部的位模型2110生成脉冲序列，并将其输出到第一线路部段131上。一个脉冲序列“1-0”由(其示出两个)例如表示位值“0”。相反，一个脉冲序列“0-1”表示位值“1”。在示出的示例中，请求信号因此包含位序列“0”“0”，其中说明，该位序列仅表示请求信号的一部分，利用其有时传输多个位。
输入收发器1211将接收到的请求信号211转换为从机单元内部的位模型2111，并将其提供给第一从机单元121的逻辑组件1215。逻辑组件1215将该信号无事先评估地、特别是没有位恢复等地直接转发给输出收发器1212，其由逻辑组件1215中的虚线表示。输出收发器1212将转发的请求信号211作为信号212输出到在第二线路部段132上。与转发并行地并且独立于转发地在逻辑组件1215中检查，是否确定了用于从机单元121的请求信号211。或者之后丢弃该信号，或者从机单元121通过发出相应的响应信号254的方式进行反应。
在另一个信号传输方向上能够以类似的方式进行，这会在下面简要说明。例如，第一从机单元121借助于输出收发器1212接收由第二从机单元122提供的并且经由第二线路部段132输入的响应信号253(其能够被立即反转)，其在转换为位模型之后将该信号253提供给逻辑组件1215。逻辑组件1215也直接将该信号提供给输入收发器1211，输入收发器然后将相应的位模型转换为信号254，并将其输出到第一线路部段131上。
输入收发器1211和输出收发器1212能够设计用于接收差分信号并输出差分信号。例如，输入收发器1211和输出收发器1212与EIA-485标准兼容。
相反，逻辑组件1215能够配置用于质量相关信号处理。例如，逻辑组件1215具有TTL配置或LVTTL配置。例如，逻辑组件1215实施专有标准。
逻辑组件1215例如设计用于，通过提供信号1211-1和1212-1来影响输入收发器1211的和输出收发器1212的运行。例如，逻辑组件1215根据传输模式来控制输入收发器1211和输出收发器1212。在全双工模式(见图1和图6A)中，通过相应设置信号1211-1和1212-1(例如两者都是“1”)，逻辑组件1215实现了输入收发器1211和输出收发器1212能够一直在相关线路部段上输出和接收信号。在半双工模式中，通过相应设置信号1211-1和1212-1(例如仅其中一个为“1”)，逻辑组件1215实现了输入收发器1211经由/在相关的线路部段上接收或输出信号，和/或输出收发器1212经由/在相关的线路部段上接收或输出信号。
输入收发器1211和输出收发器1212能够以类似的方式配置。它们各自具有发送模块TX和接收模块RX。在全双工变体方案(图1和图6A)中，发送模块TX和接收模块RX被分配单独的线路子部段。因此，模块能够随时在线路部段131上发送和接收。在半双工模式(图2和图6B)中，发送模块TX和接收模块RX共享线路子部段；因此，逻辑组件借助于信号1211-1和1212-1进行协调，是否接收或发送，如上所述。
输入收发器1211和输出收发器1212能够具有非对称切换阈值，这应参考图3和图4更详细地阐述。
如前所述，输入收发器1211能够接收主机单元110基于位模型2110生成的请求信号211。为清楚起见，此处仅示出差分信号中的一个信号。主机单元内部的位模型2110最初设计用于，给每个位值分配两个相等宽度的脉冲(参见图3中的说明“50％”)。因此，位值“0”由部分脉冲序列“1-0”表示，如上所述。由此出发，由主机单元110产生的请求信号211具有脉冲序列，其中给每个位值分配两个相应“50％”的、近似相等的宽度脉冲“1-0”(位值“0”)或“0-1”(位值“1”)。
第一从机单元121的输入收发器1211将接收的请求信号211(以脉冲序列的形式)转换为从机单元内部的位模型2111。
在此，给由输入收发器1211例如实施为从逻辑“0”到逻辑“1”的过渡的上升信号边缘分配第一阈值35，在达到该第一阈值时位模型从逻辑“0”转变为逻辑“1”。给由输入收发器1211例如实施为从逻辑“1”到逻辑“0”的过渡的下降信号边缘分配第二阈值34，在达到该第二阈值时位模型从逻辑“1”转变为逻辑“0”。非对称切换阈值表示第二阈值34在数值上偏离第一阈值35。
因此，在阈值34、35不相等时产生例如从机单元内部的位模型2111，其中相应表示逻辑“1”的脉冲被加宽(“50％+X”)，并且其中相应表示逻辑“0”的脉冲变窄(“50％-X”)。
这里给出的设计方案能够根据上面概述的原理运行。
当两个阈值34和35在从机单元的所有输入收发器中彼此不一致时，在开头所述的、该信号失真的传播的问题尤其能够如图3和图4示出的那样产生。在位模型中，当第一阈值35小于第二阈值34时，这例如能够导致逻辑“1”位脉冲变宽，以及逻辑“0”位脉冲相应变窄。
在根据图3的信号的常规转发中，由于由例如放置在输入侧的收发器产生的位模型2111被放置在输出侧的收发器再次转换为在线路部段上输出的信号219，在该线路部段上产生信号，其中切换边缘不再具有相同的间距，而是宽脉冲和窄脉冲交替，如图3所示。然后，当该从机单元接收到信号219并且将其转换成另一个从机单元内部的位模型2191时，信号失真在下一个从机单元中传播。在那里产生从机单元内部的位模型2191，其中表示逻辑“1”的位脉冲进一步加宽(“50％+2X”)，并且其中表示逻辑“0”的脉冲还进一步变窄(“50％-2X”)。
为了抵消这种信号失真，根据本发明提出：第一从机单元121将由主机单元110提供的并经由线路装置的第一线路部段131接收的请求信号211反转，并且作为反转请求信号212输出到线路装置的、向相邻的第二从机单元122引导的第二线路部段132上。
为此，在如图5所示的一个设计方案中，其中第一从机单元121提供四个比较单元1219-1到1219-4，它们分别能够包括异或门或分别设计为异或门。异或门是具有多个输入端和一个输出端的栅极，其中如果在奇数个输入端上施加逻辑“1”并且在其他输入端上施加逻辑“0”，那么输出端刚好输出逻辑“1”。
另外，设置有地址单元1218，其根据分配给从机单元的地址输出逻辑“0”或逻辑“1”，从而控制反转。
被分配给输入收发器1211的两个比较单元1219-4和1219-1接收由地址单元1218输出的信号，并且被分配给输出收发器1212的两个比较单元1219-2和1219-3接收地址单元1218的反转输出信号。为此，能够提供反转器1217，如图所示。
除了(反转的或非反转的)地址信号，比较单元1219-1至1219-4在所示的例子中分别仅仅接收第二输入信号，其或者由逻辑组件1215提供或者由收发器1211、1212之一提供。
如果相关的比较单元接收(反转的或非反转的)地址信号为“0”，那么在相关比较单元中不进行反转，并且第二输入信号相同地输出。如果相关的比较单元接收作为(反转的或非反转的)地址信号为“1”，那么在相关的比较单元中进行反转，并且第二输入信号被反转地输出。
通过由比较单元1219-1至1219-4、地址单元1218和反转器1217构成的装置确保的是，从机单元121仅在(无延迟的)反转之后转发每个输入的请求信号和响应信号。根据由地址单元1218输出的信号的值，地址单元在其侧或者反转或者非反转地(也就是常规地)在相关的线路部段上输出响应信号。同时，由比较单元1219-1至1219-4、地址单元1218和反转器1217构成的装置配置用于，使逻辑组件1215总是利用常规的(非反转的)信号工作，也就是接收非反转信号并且不反转地输出信号。
除了图5所示的配置之外，当然能够想到其他技术方案，其实现信号反转原理以避免上述信号失真。
图4示意性并且示例性地示出，如何能够借助于图5中所示的组件实现这种信号反转。因此，从机单元内部的位模型2111不按原样地提供给输出收发器1212，而是首先反转为位模型2120。为此，首先将由输入收发器1211的接收模块RX(参见图6A/图6B)提供的、从机单元内部的位模型2111提供给第一比较单元1219-1。该单元1219-1在地址单元1218的输出信号的相应值将位模型2111(其是未反转的)不变地、特别是不反转地作为信号1219-11转发到逻辑组件1215上。逻辑组件将该信号在没有事先评估的情况下、也就是没有延迟地转发到第二比较单元1219-2。由于地址单元1218的、并行提供的反转输出信号(见单元1217)，在此进行反转。由此产生了位模型2120，其被提供给输出收发器1212、即其发送模块TX(参见图6A、图6B)。输出收发器将位模型2120转换为信号212并将其输出(必要时根据信号1212-1，半双工模式，图2/图6B)到第二线路部段212上。如图所示，这种反转尤其能够无延迟地实现(由单元1219-1和1219-2造成的处理时间能够忽略不计)。
能够理解的是，在地址单元1218的输出信号的相反值的情况中，可能会发生反转。信号2111将被实施为反转信号并由第一比较单元1219-1转换为非反转信号，并且作为该信号被提供给逻辑组件1215。第二比较单元1219-2不进行反转，因此信号212将被不反转地输出。
由于第二从机单元122的输入收发器的非对称切换阈值，由第一从机单元121引起的脉冲加宽被再次补偿，并且由第二从机单元122的输入收发器产生的位模型2121再次具有一个结构，位脉冲根据该结构具有基本均匀的宽度。
当然，在转发响应信号时应该类似地进行。因此，第一从机单元121例如进一步设计为，将由第二从机单元122提供的并经由第二线路部段132接收的反转响应信号253反转，并作为非反转响应信号254在向主机单元110引导的第一线路部段131上输出。为此目的，输出收发器1212借助于其接收模块RX(参见图6A/图6B)将(反转的)响应信号253转换为位模型1212-2，将其提供给第三比较单元1219-3，第三比较单元(在地址单元1218的输出信号为相应值时)执行反转并给逻辑组件1215提供(现在不再反转的)位模型1219-31。逻辑组件1215将该位模型1219-31不变地转发到第四比较单元1219-4，第四比较单元(在地址单元1218的输出信号为相应值时)不进行反转，而是将非反转的位模型1219-31作为位模型1219-41不改变地提供给输入收发器1211，也就是给其发送模块TX(参见图6A/图6B)，发送模块将位模型1219-41转换为(非反转的)信号254并将其输出到第一线路部段131上。
类似于上述原理，第二从机单元122能够将由第一从机单元121输出的并经由第二线路部段132接收的反转请求信号212反转，并且作为非反转请求信号213输出到线路装置的、向相邻的第三从机单元123引导的第三线路部段133上，以及将由第三从机单元123提供的并经由第三线路部段133接收的非反转响应信号252反转，并且作为反转响应信号253输出到向第一从机单元121引导的第二线路部段132上。
因此，第三从机单元123能够设计用于，将非反转请求信号213接收，并作为反转请求信号214经由第四线路部段134发送给第四和最后一个从机单元124。例如，第四从机单元124将响应信号251反转地传输到第四线路部段134上，并且第三从机单元123接收该信号，将其反转，并将其作为非反转响应信号252输出到第三线路部段133上。
因此，总线系统100的主机单元110和从机单元的121-124能够配置用于，在相应的线路部段131-134上将信号全部反转或不反转。例如，信号在第一线路部段131上是不反转的，在第二线路部段132上是反转的，在第三线路部段133上是不反转的，并且在第四线路部段134上又是反转的。因此，例如第一从机单元121和第三从机单元123的地址单元1218分别输出逻辑“0”，第二从机单元122和第四从机单元124的地址单元1218分别输出逻辑“1”。
在总线系统100的一个设计方案中，全部从机单元121至124的输入收发器设计为彼此相同的，特别是具有所述的非对称切换阈值。特别地，每个输入收发器能够配置为对应于相同的第一阈值35并且对应于相同的第二阈值34。这相应地能够适用于全部从机单元121至124的输出收发器。
借助于所述的单元1219-1至1219-4、1217和1218，能够在每个从机单元121至124中控制信号反转，特别是在不改变收发器1211和1212以及不改变逻辑组件1215的情况下。同样，信号反转能够如下地实现，即不需要对线路装置131-134进行匹配。

Claims (14)

1.一种总线系统(100)，所述总线系统具有菊花链配置并且包括一个主机单元(110)和多个从机单元，所述从机单元经由线路装置在所述主机单元(110)的后方串联地连接，其中，在所述主机单元(110)的后方首先连接的第一从机单元(121)设计用于，将由所述主机单元(110)提供的并经由所述线路装置的第一线路部段(131)接收的请求信号(211)反转，并作为反转请求信号(212)输出到所述线路装置的、向相邻的第二从机单元(122)引导的第二线路部段(132)上，其中，所述第一从机单元(121)还设计用于，将由所述第二从机单元(122)提供的并经由所述第二线路部段(132)接收的反转响应信号(253)反转，并作为非反转响应信号(254)输出到向所述主机单元(110)引导的所述第一线路部段(131)上。
2.根据权利要求1所述的总线系统(100)，其中，所述第二从机单元(122)设计用于，将由所述第一从机单元(121)输出的并经由所述第二线路部段(132)接收的所述反转请求信号(212)反转，并作为非反转请求信号(213)输出到所述线路装置的、向相邻的第三从机单元(123)引导的第三线路部段(133)上；和/或将由第三从机单元(123)提供的并经由所述第三线路部段(133)接收的非反转响应信号(252)反转，并作为所述反转响应信号(253)输出到向所述第一从机单元(121)引导的所述第二线路部段(132)上。
3.根据权利要求1或2所述的总线系统(100)，其中，所述主机单元(110)和所述第一从机单元(121)以及所述第二从机单元(122)配置用于，在每个所述第一线路部段(131)或所述第二线路部段(132)中将请求信号和响应信号或者都反转或者都不反转。
4.根据权利要求1或2所述的总线系统(100)，其中，每个第一从机单元(121)或第二从机单元(122)具有唯一的升序编号地址。
5.根据权利要求1或2所述的总线系统(100)，其中，经由所述线路装置发送的信号是被曼彻斯特编码的。
6.根据权利要求1或2所述的总线系统(100)，其中，所述第一从机单元(121)和所述第二从机单元(122)中的每一个通过对信号不进行位恢复的方式来无延迟地输出。
7.根据权利要求1或2所述的总线系统(100)，其中，所述总线系统(100)设计用于差分信号传输。
8.根据权利要求1或2所述的总线系统(100)，其中，所述第一从机单元(121)中的每一个具有带有非对称切换阈值(34、35)的输入收发器(1211)。
9.根据权利要求8所述的总线系统(100)，其中，所述第一从机单元(121)中的每一个具有带有非对称切换阈值(34、35)的输出收发器(1212)。
10.根据权利要求9所述的总线系统(100)，其中，所述输入收发器(1211)和所述输出收发器(1212)与EIA-485标准兼容。
11.根据权利要求1或2所述的总线系统(100)，其中，所述第一从机单元(121)中的每一个包括配置用于质量相关信号处理的逻辑组件(1215)。
12.根据权利要求1或2所述的总线系统(100)，其中，所述第一线路部段(131)和所述第二线路部段(132)中的每一个具有至少半米的长度。
13.根据权利要求1或2所述的总线系统(100)，其中，所述第一从机单元(121)和所述第二从机单元(122)中的至少一个形成测量设备的一部分，所述测量设备源于以下列表：
旋转编码器；
角度测量设备；
长度测量设备；
测量探头；
切换按钮。
14.一种用于总线系统(100)的从机单元，其中，所述总线系统(100)具有菊花链配置并且包括一个主机单元(110)，所述主机单元能够经由线路装置串联地连接多个从机单元，其中，所述从机单元设计用于，将由所述主机单元(110)提供的并经由所述线路装置的第一线路部段(131)接收的请求信号(211)反转，并作为反转请求信号(212)输出到所述线路装置的、向相邻的第二从机单元(122)引导的第二线路部段(132)上，其中，所述从机单元还设计用于，将由所述第二从机单元(122)提供的并经由所述第二线路部段(132)接收的反转响应信号(253)反转，并作为非反转响应信号(254)输出到向所述主机单元(110)引导的所述第一线路部段(131)上。
CN201811121675.6A 2017-09-27 2018-09-26 总线系统和用于总线系统的从机单元 Active CN109558356B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017122437.8 2017-09-27
DE102017122437.8A DE102017122437A1 (de) 2017-09-27 2017-09-27 Bussystem und Slave-Einheit für ein Bussystem

Publications (2)

Publication Number Publication Date
CN109558356A CN109558356A (zh) 2019-04-02
CN109558356B true CN109558356B (zh) 2023-07-11

Family

ID=63079705

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811121675.6A Active CN109558356B (zh) 2017-09-27 2018-09-26 总线系统和用于总线系统的从机单元

Country Status (6)

Country Link
US (1) US10708080B2 (zh)
EP (1) EP3462680B1 (zh)
JP (1) JP7080143B2 (zh)
CN (1) CN109558356B (zh)
DE (1) DE102017122437A1 (zh)
ES (1) ES2847961T3 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110267220B (zh) * 2019-04-30 2021-11-02 泉州维盾电气有限公司 一种单主机无线设备串联组网数据通信的系统及方法
US11699683B2 (en) * 2020-08-20 2023-07-11 Global Unichip Corporation Semiconductor device in 3D stack with communication interface and managing method thereof
CN114650192B (zh) * 2020-12-18 2023-12-05 南京七和电子科技有限公司 一种crpb总线系统
CN114167783A (zh) * 2021-12-07 2022-03-11 宝星智能科技(上海)有限公司 一种模拟信号传输的二线制传感器网络系统及其测量方法
CN117118777B (zh) * 2023-10-23 2024-01-02 合肥为国半导体有限公司 一种通信系统及方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4672137B2 (ja) * 2000-12-20 2011-04-20 オアシス・デザイン・インコーポレーテッド クロック信号を生成できる、または各トランシーバに関連付けられたデジタル・システムのデータのバイパスを可能にする、電力管理されたトランシーバのネットワークを使用する通信システム
CN100534089C (zh) * 2004-10-20 2009-08-26 天津市英克瑞电子技术有限公司 带时钟信号的半双工串行总线通信方法及通信系统
DE102005027666B3 (de) * 2005-06-15 2006-12-28 Siemens Ag Automatisierungssystem und Datenbussystem mit einer Mastereinheit, mit einer ersten Slaveeinheit und mit zumindest einer weiteren Slaveeeinheit
JP4650690B2 (ja) * 2006-03-03 2011-03-16 株式会社デンソー バス通信システム
US7565470B2 (en) * 2007-12-04 2009-07-21 Holylite Microelectronics Corp. Serial bus device with address assignment by master device
JP6027046B2 (ja) * 2014-04-14 2016-11-16 株式会社日本自動車部品総合研究所 通信システム
US10216678B2 (en) 2014-10-07 2019-02-26 Infineon Technologies Ag Serial peripheral interface daisy chain communication with an in-frame response
US20160205066A1 (en) * 2015-01-09 2016-07-14 Texas Instruments Incorporated Unique device address assignment technique for bidirectional daisy chain system
KR101735919B1 (ko) * 2015-06-02 2017-05-16 엘에스산전 주식회사 인버터 제어 방법
US10397021B2 (en) * 2016-01-29 2019-08-27 Analog Devices, Inc. Synchronous slave-to-slave communications
DE102017001734B3 (de) * 2016-05-02 2017-08-10 Sew-Eurodrive Gmbh & Co Kg Verfahren zur Initialisierung eines Bussystems und Bussystem
KR102475542B1 (ko) * 2018-03-21 2022-12-07 엘에스일렉트릭(주) 이기종 필드버스용 게이트웨이 시스템

Also Published As

Publication number Publication date
ES2847961T3 (es) 2021-08-04
US10708080B2 (en) 2020-07-07
DE102017122437A1 (de) 2019-03-28
EP3462680B1 (de) 2020-12-16
JP7080143B2 (ja) 2022-06-03
CN109558356A (zh) 2019-04-02
JP2019075099A (ja) 2019-05-16
US20190097836A1 (en) 2019-03-28
EP3462680A1 (de) 2019-04-03

Similar Documents

Publication Publication Date Title
CN109558356B (zh) 总线系统和用于总线系统的从机单元
JP6140459B2 (ja) センサーデータ伝送装置
CN102104515B (zh) 耦合装置、包括耦合装置的系统和用于该系统的方法
JP4426249B2 (ja) 信号伝送装置及び伝送方法
CN102420736A (zh) 用于传输数据的方法
US20060104396A1 (en) Serial bus system
CN105471573B (zh) 通过双向数据传输信道进行串行数据传输的方法和设备
US9678917B2 (en) Communications assembly having logic multichannel communication via a physical transmission path for serial interchip data transmission
JP5096024B2 (ja) Ｕｓｂコントローラ及びｕｓｂコントローラ試験方法
US20210297282A1 (en) User station for a serial bus system and method for transmitting data in a serial bus system
JP4850704B2 (ja) データ伝送方法および装置
US11115236B2 (en) Subscriber station for a bus system and method for transmitting data in a bus system
CN102063091B (zh) 一种数控机床位置检测元件的现场总线接口
JP2019511776A (ja) ロボット用データ通信バス
US11080061B2 (en) Pre-loading of instructions
CN220933481U (zh) 一种串行通信分时复用电路
RU2682435C1 (ru) Интерфейс передачи данных
Smitha et al. Design of I2C Protocol in Verilog-A New Approach
KR20080011794A (ko) 데이터 통신 방법
KR200309903Y1 (ko) 범용 비동기 송수신기
JPWO2002056546A1 (ja) データ転送方式
CN115720099A (zh) 通信装置、通信系统及电子设备
CN114629739A (zh) 处理系统、相关集成电路、设备和方法
CN117369324A (zh) 一种微控制器与ssi绝对值编码器通信的电路及方法
CN108334471A (zh) 用于经由微秒总线来进行数字的数据传输的方法和设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant