JP2019075099A - バスシステムおよびバスシステムのためのスレーブユニット - Google Patents

バスシステムおよびバスシステムのためのスレーブユニット Download PDF

Info

Publication number
JP2019075099A
JP2019075099A JP2018172118A JP2018172118A JP2019075099A JP 2019075099 A JP2019075099 A JP 2019075099A JP 2018172118 A JP2018172118 A JP 2018172118A JP 2018172118 A JP2018172118 A JP 2018172118A JP 2019075099 A JP2019075099 A JP 2019075099A
Authority
JP
Japan
Prior art keywords
bus system
slave unit
unit
signal
inverted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018172118A
Other languages
English (en)
Other versions
JP7080143B2 (ja
Inventor
マンフレート・フーバー
Manfred Huber
トーマス・フライシュマン
Fleischmann Thomas
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dr Johannes Heidenhain GmbH
Original Assignee
Dr Johannes Heidenhain GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dr Johannes Heidenhain GmbH filed Critical Dr Johannes Heidenhain GmbH
Publication of JP2019075099A publication Critical patent/JP2019075099A/ja
Application granted granted Critical
Publication of JP7080143B2 publication Critical patent/JP7080143B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/403Bus networks with centralised control, e.g. polling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4247Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40006Architecture of a communication node
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/15Plc structure of the system
    • G05B2219/15072Modules in daisy chain, connected by parallel cable
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/20Pc systems
    • G05B2219/21Pc I-O input output
    • G05B2219/21039Slaves, modules in daisy chain, each handles control data, transmits to next
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/33Director till display
    • G05B2219/33226Daisy chain
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L2012/4026Bus for use in automation systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Small-Scale Networks (AREA)
  • Dc Digital Transmission (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

【課題】デイジーチェーン構成を備え、信号を早く確実に伝送することを可能にするバスシステムを提供する。【解決手段】デイジーチェーン構成を備え、マスタユニットおよび複数のスレーブユニット121〜124を含むバスシステム100であって、前記スレーブユニットが、導体装置131〜134を介してマスタユニット110に直列に接続されている。マスタユニットに最初に接続された第1のスレーブユニット121が、マスタユニットによって供給され導体装置の第1導体部分131を介して受信された要求信号を反転し、反転された要求信号として、隣接する第2のスレーブユニット122に通じる導体装置の第2導体部分132において出力する。【選択図】図1A

Description

本明細書は、バスシステムの実施形態およびバスシステムのためのスレーブユニットの実施形態に関する。
バスシステム、例えばEIA‐485との互換性があるバスシステムは、例えば自動化技術において、マスタユニットによって複数のスレーブユニットを制御するために使用される。
マスタユニットによるスレーブユニットの制御は、いわゆる「要求信号」(「リクエスト」とも呼ばれる)の送信を含む場合があり、要求信号には、マスタユニットによって、指定されたスレーブユニットを示すアドレスが付与される。さらにこのようなバスシステムを介して、スレーブユニットはマスタユニットに応答信号(「レスポンス」とも呼ばれる)を送信することもできる。
例えば、このようなバスシステムは、第1のスレーブユニットがマスタユニットに直接に接続されているデイジーチェーン構成を備えていてもよい。他のスレーブユニットは、それぞれ先行スレーブユニットを介してマスタユニットに接続されており、このようにして、直列に接続された複数のスレーブユニットによるチェーンが生じ、そこから「デイジーチェーン」の概念が導かれる。
マスタユニットの信号、例えば要求信号は、先行スレーブユニットを介してのみスレーブユニットに供給するができ、マスタユニットのためのスレーブユニットの信号、例えば応答信号は、先行スレーブユニットを介してのみマスタユニットに供給することができる。
スレーブユニットは、例えば測定器の一部であってもよく、マスタユニットは、工作機械の制御器の一部であってもよい。
用途に応じて、スレーブユニットが数メートルも互いに離間されていることもあり、マスタユニットがいずれか1つの最後のスレーブユニットに送信したい信号は複数の先行スレーブユニットから伝送される必要がある。
同時に、信号ができるだけ遅延なしにマスタユニットから指定されたスレーブユニットに到達することが必要な場合もあり、このような場合、それぞれのスレーブユニットにおいて伝送されるべき信号の処理に時間をかけることが禁じられる。
特にスレーブユニットが、スレーブユニットに向けられた信号をできるだけエラーなしに復号できることが望ましい場合には、できるだけ情報損失なしにマスタユニットから指定されたスレーブユニットへ信号を伝送することが必要になることもある。
スレーブユニットの信号をマスタユニットへ伝送する場合に類似の要求が課される場合もある。
このような背景に基づいて、デイジーチェーン構成を備え、信号を早く確実に伝送することを可能にするバスシステムを提案するという課題が生じる。
第1態様によれば、この課題は、デイジーチェーン構成を備え、マスタユニットおよび複数のスレーブユニットを含むバスシステムによって解決される。スレーブユニットは、導体装置を介してマスタユニットに直列に接続されており、マスタユニットに最初に接続された第1のスレーブユニットは、マスタユニットによって供給され、導体装置の第1導体部分を介して受信された要求信号を反転し、反転された要求信号として、隣接する第2のスレーブユニットに通じる導体装置の第2導体部分において出力するように構成されている。
第2態様によれば、上記課題はバスシステムのためのスレーブユニットによって解決され、バスシステムはデイジーチェーン構成を備え、マスタユニットを含み、マスタユニットには、導体装置を介して複数のスレーブユニットを直列に接続することができる。スレーブユニットは、マスタユニットによって供給され、導体装置の第1導体部分を介して受信された要求信号を反転し、反転された要求信号として、隣接する第2のスレーブユニットに通じる導体装置の第2導体部分において出力するように構成されている。
続いて両方の態様について説明する。両方の態様は、デイジーチェーン構成を備えるバスシステムにおいては、スレーブユニットで行われる信号の伝送に基づいて、伝送によって生じる信号歪の伝播が起こる場合があり、最終的には、導体装置の所定の長さを超えると、もしくはスレーブユニットの所定数を超えると、もはや情報損失なしに信号を伝送することができないか、もしくはエラーなしに復号することができなくなる。
このような信号歪の伝播は、例えばスレーブユニットが入力側および/または出力側に送受信機(トランシーバ)を備え、この送受信機が非対称的な切換閾値を備える場合に生じる。このような送受信機は、例えば入力側に設けられており、導体部分を介して入力された要求信号を受信し、同じ導体部分を介して応答信号を伝送し、出力側で、入力される導体部分を介して応答信号を受信し、この導体部分において、伝送されるべき要求信号を出力するように構成されている。
それぞれの送受信機は、導体部分を介して入力された信号をスレーブユニット内部の論理構成要素のためのビットパターンに変換し、その反対に、論理構成要素によって供給されたビットパターンを信号に変換し、この信号を導体部分において出力することができるように構成されていてもよい。
入力側送受信機によって例えばロジック「0」からロジック「1」への移行として解釈される信号立ち上がりエッジには第1閾値が割り当てられており、この閾値の到達時にはビットパターンはロジック「0」からロジック「1」へ切り換えられる。入力側送受信機によって、例えばロジック「1」からロジック「0」への移行として解釈される信号立ち下がりエッジには第2閾値が割り当てられていてもよく、この閾値の到達時にはビットパターンがロジック「1」からロジック「0」へ切り換えられる。
上述の信号歪の伝播の問題は、特に両方の閾値が互いに同一ではない場合、すなわち、切換閾値が非対称的である場合に生じる。例えば、ビットパターンにおいて第1閾値が第2閾値よりも小さい場合にはロジック「1」のビットパルスが広くなり、ロジック「0」のビットパルスが対応して狭くなる場合がある。
信号の伝送時に、例えば入力側に配置された送受信機によって生成されたビットパターンは出力側に配置された送受信機によって信号に再変換され、この信号は導体部分において出力することができるので、この導体部分では、信号エッジはもはや互いに同じ間隔を有しておらず、広いパルスと狭いパルスとが交互に現れる信号が生じる。次のスレーブユニットが同様に関連する信号を伝送する場合には、信号歪はこのスレーブユニットにおいて伝播する。
上記両方の態様にしたがって、第1のスレーブユニットが伝送されるべき要求信号の反転を行うことにより、この信号歪に反作用が及ぼされる。
次に他の実施形態を説明する。これらの実施形態の付加的な特徴は、明示的に逆のことが示されていない限りは、他の実施例を構成するために互いに組み合わせることもできるし、上述の随意の特徴と組み合わせることもできる。
したがって、一実施形態では、第2のスレーブユニットによって供給され、第2導体部分を介して受信され、反転された応答信号を反転し、反転されていない応答信号として、マスタユニットに通じる第1導体部分において出力するように第1のスレーブユニットがさらに構成されていることは適切である。
したがって、バスシステムの一構成では第2のスレーブユニットも構成されている。特に第2のスレーブユニットは、第1のスレーブユニットによって出力され、第2導体部分を介して受信され、反転された要求信号を反転し、反転されていない要求信号として、隣接する第3のスレーブユニットに通じる導体装置の第3導体部分において出力するように構成されている。さらに、第3のスレーブユニットによって供給され、第3導体部分を介して受信された反転されていない応答信号が第2のスレーブユニットによって反転され、反転された応答信号として、第1のスレーブユニットに通じる第2導体部分において出力されることは適切である。
したがって、デイジーチェーン構成を備えるバスシステムの導体装置は、複数の導体部分を含んでいてもよく、マスタユニットとスレーブユニットとの間には第1導体部分が設けられており、第1のスレーブユニットと(マスタユニットの視点から見て2番目の)第2のスレーブユニットとの間には第2導体ユニットが設けられており、第2のスレーブユニットと第3のスレーブユニットとの間には第3導体部分が設けられている。それぞれの導体部分を介して、(反転された、または反転されていない)要求信号および(反転された、または反転されていない)応答信号を伝送することができる。
一実施形態では、バスシステムのマスタユニットおよびスレーブユニットは、それぞれの導体部分において要求信号および応答信号が両方とも反転されているか、または両方とも反転されていないように構成されている。これにより、いわば「少なくとも1つの通常の(反転されていない)導体部分」および「少なくとも1つの反転された導体部分」が生じる。したがって、これらの異なる導体部分が互いに交互に配置されていることは適切である。マスタユニットの構成を変更する必要がないように、号が反転されていない通常の(反転されていない)導体部分として第1導体部分を信構成することは適切である。したがって、マスタユニットは従来の形式で要求信号を第1導体部分に出力することができ、第1のスレーブユニットは、マスタユニットに向けられた応答信号を反転せずに第1導体部分を介してマスタユニットに確実に供給するように構成されている。代替的には、マスタユニットが、提供されているバスシステムのスレーブユニットの数に適合されており、必要に応じて、要求信号を反転して第1導体部分において出力し、第1導体部分を介して、反転された応答信号を受信するように構成されていることも可能である。
信号、すなわち、特にバスシステムを介して伝送される要求信号および応答信号はいずれもマンチェスタ符号化されていてもよい。他の符号化も可能であり、一定要素のない符号化が適切である。例えば、いわゆる「4B5B」または「8B10B」符号化が使用される。
この場合の要求信号は、マスタユニットからいずれか1つのスレーブユニットへ向けられる信号として理解される。要求信号は、例えばコマンドおよび/またはデータを含む。この場合の応答信号は、いずれか1つのスレーブユニットからマスタユニットへ向けられる信号として理解される。応答信号は、例えば、先行する要求信号によってマスタユニットが問い合わせたデータ、例えば、位置要求コマンドの形式の要求信号に応答した位置データを含む。
スレーブユニットは、受信され、伝送されるべき信号、例えば伝送されるべき要求信号または伝送されるべき応答信号を遅延なしに関連する導体部分において出力するように構成されていてもよい。例えば、伝送されるべき信号はビットクロック・リカバリを行わずに事前の評価なしに伝送される。
一実施形態によれば、それぞれのスレーブユニットは、受信したそれぞれの要求信号および受信したそれぞれの応答信号を事前の評価なしに伝送するように構成されている。さらに、それぞれのスレーブユニットは、要求信号がスレーブユニットに向けられているか否かを点検するために、伝送後または伝送と並行してそれぞれの要求信号を評価するように構成されていてもよい。
バスシステムは、差動式に信号を伝送するように構成されていてもよい。例えば、EIA485規格の規定にしたがって作動するように構成されていてもよい。この規格の互換性は、特にそれぞれの導体部分への信号の伝送に関する。
したがって、マスタユニットもしくはスレーブユニットの作動に関していえば、マスタユニットもしくはスレーブユニットはそれぞれ接地に関する(「シングルエンドの」)信号処理のために構成された論理構成要素を含む。例えば、それぞれの論理構成要素は、TTLまたはLVTTL(低電圧TTL)構成(英語では:Transistor‐Transistor‐ロジック)を備えていてもよい。例えば、論理構成要素は、独自規格を実行するように構成されている。
冒頭で述べたように、バスシステムの一実施形態では、それぞれのスレーブユニットは、非対称的な切換閾値を備える入力側送受信機を備えていてもよい。同様に、出力側送受信機は、非対称的な切換閾値を備えていてもよい。この場合、「入力側送受信機」という概念は、マスタユニットの要求信号もしくは伝送された要求信号を受信する導体部分とのインターフェイスを形成する送受信機に関し、「出力側送受信機」という概念は、スレーブユニットが要求信号を伝送し、スレーブユニットが応答信号を受信する導体部分とのインターフェイスを形成する送受信機に関する。
両方の送受信機は、原則的には同一に構成されていてもよい。例えば、両方の送受信機はEIA485規格との互換性がある。両方の受信機は、関連する導体部分を介して入力された信号をスレーブユニットの論理構成要素のためのビットパターン(例えばスレーブユニットに向けられた要求信号)に変換し、スレーブユニットの論理構成要素によって供給されたビットパターンを、信号(例えば応答信号)に変換し、関連する導体部分において出力するように構成されていてもよい。
バスシステムでは、例えば、互いに少なくとも0.5メートルの間隔をおいて配置された少なくとも2つのスレーブユニットが設けられている。しかしながら、スレーブユニットにおける上記信号反転に基づいて、2つよりも著しく多くのスレーブユニットがバスシステムに設けられており、これらのスレーブユニットが、特により長い導体部分を介して互いに接続されていてもよい。
バスシステムでは、それぞれのスレーブユニットは、昇順番号を付された一義的なアドレスを備えていてもよい。例えば、マスタユニットに直接に隣接して配置された第1のスレーブユニットは最大のアドレスを備え、最後のスレーブユニット、すなわち、マスタユニットから最も遠く離れたスレーブユニットは最小のアドレスを備える。信号反転は、アドレスに依存して制御することができる。これについては図面を参照して以下に詳細に説明する。
バスシステムのデイジーチェーン構成に基づいて、マスタユニットと最後のスレーブユニットとの間に配置されたスレーブユニットは信号伝送を実施する必要があり、信号伝送にしたがって、スレーブユニットはそれぞれの要求信号およびそれぞれの応答信号を伝送する。
バスシステムは、例えば自動化技術の範囲で使用することもできる。例えば、バスシステムの少なくともいずれか1つのスレーブユニットは、例えば回転センサ、角度測定器、長さ測定器、測定プローブまたはスイッチングプローブなどの測定器の一部を形成している。一実施形態では、全てのスレーブユニットは測定器の一部である。マスタユニットは、例えば上位の工作機械制御装置の一部であってもよい。
次に図面に基づいて幾つかの実施例を説明し、本発明のさらなる詳細および利点を明らかにする。
1つ以上の実施形態にしたがってバスシステムを例示的および概略的に示す図である。 1つ以上の実施形態にしたがってバスシステムを例示的および概略的に示す図である。 バスシステムにおいて継続される信号歪を例示的および概略的に示す図である。 1つ以上の実施例にしたがってバスシステムにおいて継続される信号歪をどのように回避するかを例示的および概略的に示す図である。 1つ以上の実施形態にしたがってスレーブユニットを概略的および例示的に示す図である。 1つ以上の実施形態にしたがってスレーブユニットの入力側送受信機および出力側送受信機を例示的および概略的に示す図である。 1つ以上の実施形態にしたがってスレーブユニットの入力側送受信機および出力側送受信機を例示的および概略的に示す図である。
図1Aおよび図1Bは、1つ以上の実施形態にしたがってバスシステム100をそれぞれ概略的および例示的に示す。次に両方の実施形態を参照する。
バスシステム100はデイジーチェーン構成を備える。バスシステム100はマスタユニット110および複数のスレーブユニット121,122,123,124を備える。スレーブユニット121〜124は、複数の導体部分131,132,133,134からなる導体装置を介してマスタユニット110に直列に接続されている。第1のスレーブユニット121は第1導体部分131を介してマスタユニット110に接続されている。第2のスレーブユニット122は第2導体部分132を介して第1のスレーブユニット121に接続されている。第3のスレーブユニット123は第3導体部分133を介して第2のスレーブユニット122に接続されている。第4のスレーブユニット124は第4導体部分134を介して第3のスレーブユニット123に接続されている。
当然ながら、例示的に示した4つのスレーブユニット121〜124よりも多数または少数のスレーブユニットが設けられていてもよい。
バスシステム100は、例えば差動式に信号を伝送するように構成されている。一実施形態では、バスシステム100は、EIA‐485規格の規定にしたがって作動することができる。したがって、導体部分131〜134を介して伝送される信号は、1つ以上の導体対を介して差動式に伝送することができる。例えば、マスタユニット110もしくはスレーブユニット121〜124によって出力された信号はマンチェスタ符号化されている。特に一定要素を備えていない他の符号化形式も可能である。
図1Aに示す実施形態によれば、いわゆる「全二重通信」が行われる。この場合、それぞれの通信方向について(マスタユニット100からスレーブユニット121〜124へ、および反対方向に)単一方向の通信経路が設けられている。
図1Bに示す実施形態では、通信は半二重方式で行われる。この場合、それぞれのスレーブユニット121〜124もしくはマスタユニット110によって、関連する導体部分において送受信が行われる。
しかしながら、本発明はこれら両方の通信方式またはこれら両方の通信方式のいずれか一方に制限されていない。
バスシステム100は、例えば自動化技術の範囲で使用することができる。したがって、スレーブユニット121〜124は互いに大きい間隔をおいて、例えば数メートルの間隔をいて配置されていてもよい。例えば、バスシステム100のスレーブユニットはそれぞれ回転数センサ、角度測定器、長さ測定器、測定プローブ、またはスイッチングプローブなどの測定器の一部を形成している。マスタユニット110は、上位の工作機械制御器の一部であってもよい。
このバスシステム100では、それぞれのスレーブユニット121〜124には、昇順番号を付された一義的なアドレスが設けられていてもよい。例えば、マスタユニット110に直接に隣接して配置された第1のスレーブユニット121は最大のアドレス(「Adr.4」)を備え、最後のスレーブユニット、すなわち、マスタユニット110から最も離れたスレーブユニット、この場合には第4のスレーブユニット124は最小のアドレス(「Adr.1」)を備える。
バスシステム100のデイジーチェーン構成に基づいて、マスタユニット110と最後のスレーブユニット124との間に配置されたスレーブユニット121〜123は、入力される全ての要求信号(「リクエスト」)および全ての応答信号(「リスポンス」)にしたがって信号を伝送する。この伝送は遅延なしに行われ、信号の入力と伝送との間には、ビットクロック・リカバリなどの信号評価は行われない。もちろん、それぞれのスレーブユニットは伝送と並行して、または伝送後に、入力された信号がこのスレーブユニットのために指定されているか否かをチェックする。すなわち、スレーブユニットは要求信号を伝送するだけでなく、必要に応じて、対応する応答信号を出力することによって要求信号に応答する。
このために、それぞれのスレーブユニットは入力側送受信機および出力側送受信機を備える。これについては、図4に示す実施例に基づいて以下により詳細に説明する。
図4は、第1のスレーブユニット121の一実施例を概略的および例示的に示す。他のスレーブユニット122〜124は同じ構成要素を備えていてもよい。
例えば、第1のスレーブユニット121は、マスタユニット110によって供給され、第1導体部分131を介して入力される要求信号211を受信する入力側送受信機1211を備える。さらに第1のスレーブユニット121は、第2のスレーブユニット122によって供給され、第2導体部分132を介して入力される応答信号253を受信する出力側送受信機1212を備える。
入力側送受信機1211および出力側送受信機1212の作動は、バスシステム100において信号が伝送される方式に依存している。
例えば、(図1Aに示す)全二重方式が選択された場合には、図5Aに対応する構成は適切であり、これにより、両方の通信方向に常に送信することができ、したがって、スレーブユニット121は同時に送受信することができる。(図1Bに示す)半二重方式の場合には、図5Bに対応する実施形態が適切であり、この場合には、要求信号が受信されることが望ましいかどうか、または応答信号が送信されることが望ましいかどうかに応じて、送受信機1211,1212の切換が行われる。これについては、以下にさらに詳述する。
以下に同様に説明する図2および図3は、第1導体部分131を介して入力された要求信号211のための実施例を示す。図2および図3に対応する実施例は、全二重方式および半二重方式に両方に当てはまる。
要求信号211は、マスタユニット110がマスタユニット内部のビットパターン2110に基づいて生成し、第1導体部分131において出力するパルスシーケンスからなる。部分パルスシーケンス「1‐0」(このうちの2つを示す)は、例えばビット値「0」を表す。反対に、部分パルスシーケンス「0‐1」はビット値「1」を表す。すなわち、図示の実施例では要求信号はビット列「0」「0」を含み、このビット列は、多数のビットを伝送することもある要求信号の一部しか表していないことは自明である。
入力側送受信機1211は、受信した要求信号211をスレーブユニット内部のビットパターン2111に変換し、このビットパターン2111を第1のスレーブユニット121の論理構成要素1215に供給する。論理構成要素1215は、事前の評価なしに、特にビットクロック・リカバリなどはなしに、信号を出力側送受信機1212に直接に伝送する。このことは論理構成要素1215の内部に破線によって示されている。出力側送受信機1212は、伝送された要求信号211を第2導体部分132において信号212として出力する。これと並行して、およびこれとは無関係に、論理構成要素1215において、要求信号211がスレーブユニット121のために指定されているか否かの点検が行われる。
その後、信号は破棄されるか、またはスレーブユニット121が応答し、それぞれの応答信号254を出力する。
他の信号伝送方向にはアナログ方式に伝送してもよい。このことを以下に簡潔に説明する。例えば、第1のスレーブユニット121は、第2のスレーブユニット122によって供給され、第2導体部分132を介して入力された応答信号253(入力と同時に反転されていてもよい)を出力側送受信機1212によって受信し、この信号253をビットパターンに変換した後に論理構成要素1215に供給する。論理構成要素1215はこの信号を直接に入力側送受信機1211にも伝送し、入力側送受信機1211は、対応するビットパターンを信号254に変換し、第1導体部分131において出力する。
入力送受信機1211および出力側送受信機1212はいずれも、差動信号を受信し、差動信号を出力するように構成されていてもよい。例えば、入力側送受信機1211および出力側送受信機1212はいずれもEIA‐485規格との互換性がある。
これに対して、論理構成要素1215は接地に関する信号処理のために構成されていてもよい。例えば、論理構成要素1215はTTL構成またはLV‐TTL構成を備えていてもよい。論理構成要素1215は、例えば独自規格を実行する。
論理構成要素1215は、例えば、信号1211‐1および1212‐1を供給することによって、入力側送受信機1211および出力側送受信機1212の作動に影響を及ぼす。例えば、論理構成要素1215は、通信方式に依存して入力側送受信機1211および出力側送受信機1212を制御する。全二重方式(図1Aおよび図5A)では、論理構成要素1215は信号1211‐1および1212‐1を(例えば両方とも「1に」)対応して設定することによって、入力側送受信機1211および出力側送受信機1212が関連する導体部分において常に信号を出力および受信することを可能にする。半二重方式では、論理構成要素1215は信号1211‐1および1212‐1を(例えばいずれか一方のみを「1に」)対応して設定することによって、入力側送受信機1211が関連する導体部分を介して/において信号を受信または出力し、および/または出力側送受信機1212が関連する導体部分を介して/において信号を受信または出力することを可能にする。
入力側送受信機1211および出力側送受信機1212は、同様に構成されていてもよい。入力側送受信機1211および出力側送受信機1212は、それぞれ送信モジュールTXおよび受信モジュールRXを備える。全二重方式(図1Aおよび図5A)では、送信モジュールTXおよび受信モジュールRXは別個の導体部分に割り当てられている。したがって、いずれの時点においても導体部分131において送信および受信することができる。半二重方式(図1Bおよび5B)では、送信モジュールTXおよび受信モジュールRXは導体部分を分け合う;したがって、論理構成要素は上述のように、受信されるのか、または送信されるのかを信号1211‐1および1212‐1によって調整する。
入力側送受信機1211および出力側送受信機1212はいずれも非対称的な切換閾値を備えていてもよい。これについては図2および図3を参照してより詳細に説明する。
上述のように、入力側送受信機1211は、マスタユニット110がビットパターン2110に基づいて生成した要求信号211を受信することができる。見やすくするために、ここでは差動信号のいずれか1つの信号しか示していない。マスタユニット内部のビットパターン2110は、それぞれのビット値に同じ幅の2つのパルスが割り当てられているように当初は構成されている(図2の記載「50%」)。冒頭で説明したように、ビット値「0」は部分パルス列「1‐0」によって示される。これに基づいて、マスタユニット110によって生成された要求信号211は、2で割ったそれぞれのビット値がそれぞれ「50%」のほぼ幅の等しいパルス「1‐0」(ビット値「0」)または「0‐1」(ビット値「1」)を備えるパルス列を生成する。
第1のスレーブユニット121の入力側送受信機1211は、受信した要求信号211(パルス列の形をとっている)をスレーブユニット内部のビットパターン2111に変換する。
この場合、入力側送受信機1211によって、例えばロジック「0」からロジック「1」への移行と解釈されている信号立ち上がりエッジには第1閾値35が割り当てられており、この閾値35の到達時にはビットパターンはロジック「0」からロジック「1」へ切り換えられる。入力側送受信機1211によって、例えばロジック「1」からロジック「0」への移行として解釈される信号立ち下がりエッジには第2閾値34が割り当てられており、この閾値34の到達時には、ビットパターンがロジック「1」からロジック「0」へ切り換えられる。非対称的な切換閾値とは、第2閾値34が第1閾値35とは値に関して異なることを意味する。
したがって、閾値34,35が等しくない場合には、例えばそれぞれロジック「1」を示すパルスが広くなっており(「50%+X」)、それぞれロジック「0」を示すパルスが狭くなっている(「50%−X」)スレーブユニット内部のビットパターン2111が生じる。
ここで説明した実施形態は、上述の原理に対応して構成してもよい。
冒頭で述べたようにこの信号歪が伝搬することの問題は、図2および図3に示すように、特に両方の閾値34および35がスレーブユニットの全ての入力側送受信機において互いに同一ではない場合に生じる。ビットパターンでは、このことは、第1閾値35が第2閾値34よりも小さい場合には、ロジック「1」のビットパルスが広くなり、これによりロジックの「0」ビットパルスが対応して狭くなることにつながる場合がある。
図2に示す信号の従来の伝送では、例えば入力側に配置された送受信機によって生成されたビットパターン2111は、出力側に配置された送受信機によって信号219に再変換され、この信号は導体部分において出力されるので、この導体部分においては、図2に示すように、信号エッジがもはや互いに同じ間隔を有しておらず、広いパルスと狭いパルスとが交互に現れる信号が生じる。この信号歪は次のスレーブユニットにおいて伝搬され、次のスレーブユニットは信号219を受信し、スレーブユニット内部の他のビットパターン2191に変換する。このスレーブユニットにおいては、ロジック「1」を示すビットパルスがさらに広く(「50%+2X」)、ロジック「0」を示すパルスがさらに狭い(「50%−2X」)スレーブユニット内部のビットパターン2191が生じる。
この信号歪に対処するために、本発明によれば、第1のスレーブユニット121は、マスタユニット110によって供給され、導体装置の第1導体部分131を介して受信された要求信号211を反転し、反転された要求信号212として、隣接する第2のスレーブユニット122に通じる導体装置の第2導体部分132において出力する。
このために、図4に示すように、一実施形態では第1のスレーブユニット121に4つの比較ユニット1219‐1,1219‐2,1219‐3,1219‐4が設けられており、これらの比較ユニットはそれぞれ1つのXORゲートを含んでいてもよいし、またはXORゲートとして構成されていてもよい。XORゲートは、複数の入力部と1つの出力部を備えるゲートであり、奇数の入力部にロジック「1」が印可されており、残りの入力部にロジック「0」が印可されている場合には、出力部は正確にロジック「1」を出力する。
さらに、スレーブユニットに割り当てられたアドレスに依存してロジック「0」またはロジック「1」を出力し、これにより、反転を制御するアドレスユニット1218が設けられている。
入力側送受信機1211に割り当てられた2つの比較ユニット1219‐4および1219‐1は、アドレスユニット1218によって出力されたこの信号を受信し、出力側送受信機1212に割り当てられた2つの比較ユニット1219‐2および1219‐3は、アドレスユニット1218から反転された出力信号を受信する。このために、図示のようにインバータが設けられていてもよい。
図示の実施例では、(反転された、または反転されていない)アドレス信号の他に、比較ユニット1219‐1〜1219‐4は、論理構成要素1215またはいずれか一方の送受信機1211,1212によって供給された第2入力信号のみをそれぞれ受信する。
関連する比較ユニットが、(反転された、または反転されていない)アドレス信号として「0」を受信した場合には、関連する比較ユニットにおいて反転は行われず、第2入力信号が同様に出力される。関連する比較ユニットが、(反転された、または反転されていない)アドレス信号として「1」を受信した場合には、関連する比較ユニットにおいて反転が行われ、第2入力信号が反転して出力される。
比較ユニット1219‐1〜1219‐4、アドレスユニット1218、およびインバータ1217からなる装置によって、スレーブユニット121が、入力されるそれぞれの要求信号および応答信号を(遅延なしに)反転した後にはじめて伝送することが確保される。アドレスユニット1218によって出力された信号の値に応じて、スレーブユニット121は、応答信号を反転して、または反転せずに(すなわち通常のように)関連する導体部分において出力する。同時に、比較ユニット1219‐1〜1219‐4、アドレスユニット1218、およびインバータ1217からなる装置は、論理構成要素1215が常に通常の(すなわち反転されていない)信号によって作動するように、すなわち、反転されていない信号を受信し、信号を反転せずに出力するように構成されている。
図4に示した構成では、当然ながら上述の信号歪を回避するために信号反転の原理を実行する他の技術的解決方法も可能である。
図3は、図4に示した構成要素を用いたこのような信号反転がどのような影響を及ぼし得るかを概略的および例示的に示す。したがって、スレーブユニット内部のビットパターン2111は変更されずに出力側送受信機1212に供給されるのではなく、まず、ビットパターン2120に反転される。このために、入力側送受信機1211(図5A/図5B参照)の受信モジュールRXによって供給されたスレーブユニット内部のビットパターン2111が、まず第1の比較ユニット1219‐1に供給される。この比較ユニット1219‐1は、アドレスユニット1218の出力信号の値が対応している場合には、(反転されていない)ビットパターン2111を変更せずに、特に反転せずに信号1219‐11として論理構成要素1215に伝送する。論理構成要素1215は、この信号を事前の評価なしに、すなわち遅延なしに第2の比較ユニット1219‐2に伝送する。ここで、並行して供給され、反転された(インバータ1217を参照)アドレスユニット1218の出力信号に基づいて反転が行われる。これにより、出力側送受信機1212、すなわち出力側送受信機1212の送信モジュールTX(図5B/5B)に供給されるビットパターン2120が生じる。出力側送受信機1212は、ビットパターン2120を信号212に変換し、第2導体部分132において(必要に応じて信号1212‐1に依存して、半二重方式で、図1B/5B参照)出力する。この反転は、図示のように、特に遅延なしに行うことができる(比較ユニット1219‐1および1219‐2による処理時間は無視できる)。
アドレスユニット1218の出力信号の値が反対の場合には、逆に行われることは自明である:この場合、信号2111は反転された信号として解釈され、第1の比較ユニット1219‐1によって反転されていない信号に変更され、反転されていない信号として論理構成要素1215に供給される。第2の比較ユニット1219‐2は反転を行わず、信号212は反転されずに出力される。
第2のスレーブユニット122の入力側送受信機の切換閾値が非対称的であることに基づいて、第1のスレーブユニット121によって誘起されるパルス幅の広がりは再び補正され、第2のスレーブユニット122の入力側送受信機が生成するビットパターン2121は、ビットパルスが広範囲に均一な幅を備えるパターンを再び示す。
当然ながら、応答信号の伝送時にも同様のことが行われる。したがって、さらに第1のスレーブユニット121は、第2のスレーブユニット122によって供給され、第2導体部分132によって受信され、反転された応答信号253を反転し、反転されていない応答信号254として、マスタユニット110に通じる第1導体部分131において出力するように構成されている。このために、出力側送受信機1212は、受信モジュールRX(図5A/図5B参照)によって(反転された)応答信号253をビットパターン1212‐2に変換し、第3の比較ユニット1219‐3に供給し、第3の比較ユニットは(アドレスユニット1218の出力信号の値が対応している場合に)反転を行い、論理構成要素1215に(もはや反転されていない)ビットパターン1219‐31を供給する。論理構成要素1215は、このビットパターン1219‐31を変更せずに第4の比較ユニット1219‐4に伝送し、第4の比較ユニットは(アドレスユニット1218の出力信号の値が対応している場合に)反転を行わず、反転されていないビットパターン1219‐31を変更せずにビットパターン1219‐41として入力側送受信機1211、すなわち送信モジュールTX(図5A/図5B参照)に供給し、送信モジュールTXは、ビットパターン1219‐41を(反転されていない)信号254に変換し、第1導体部分131において出力する。
第2のスレーブユニット122は、上記原理に類似して、第1のスレーブユニット121によって出力され、第2導体部分132を介して受信され、反転された要求信号212を反転し、反転されていない要求信号として、隣接する第3のスレーブユニット123に通じる導体装置の第3導体部分133において出力し、第3のスレーブユニット123によって供給され、第3導体部分133を介して受信された反転されていない応答信号252を反転し、反転された応答信号253として、第1のスレーブユニット121に通じる第2導体部分132において出力する。
したがって、第3のスレーブユニット123は、反転されていない要求信号213を受信し、反転された要求信号214として第4導体部分134を介して最後の第4のスレーブユニット124に供給するように構成されていてもよい。例えば、第4のスレーブユニット124は、応答信号251を反転して第4導体部分134において出力し、第3のスレーブユニット123はこれを受信し、反転し、反転されていない応答信号252として第3導体部分133において出力する。
バスシステム100のマスタユニット110およびスレーブユニット121‐124は、それぞれの導体部分131〜134において信号が全て反転されているか、または反転されていないように構成されていてもよい。例えば、信号は第1導体部分131においては反転されておらず、第2導体部分132においては反転されており、第3導体部分133においては反転されておらず、第4導体部分134においては再び反転されている。したがって、例えば、アドレスユニット1218は、第1および第3のスレーブユニット121,123にそれぞれロジック「0」を出力し、アドレスユニット1218は、第2および第4のスレーブユニット122,124にそれぞれロジック「1」を出力する。
バスシステム100の一実施形態では、全てのスレーブユニット121〜124の入力側送受信機は互いに同一に構成されており、特に上述の非対称的な切換閾値を備える。特にそれぞれの入力側送受信機は、同じ第1閾値35および同じ第2閾値34に対応して構成されていてもよい。同様のことが、全てのスレーブユニット121〜124の出力側送受信機についてもあてはまる。
信号反転は、特に送受信機1211および1212の変更ならびに論理構成要素1215の変更なしに、それぞれのスレーブユニット121〜124において上記比較ユニット1219‐1〜1219‐4、インバータ1217およびアドレスユニット1218によって制御することができる。同様に導体装置131〜134を適合させる必要なしに信号反転を行うことができる。
34 第2閾値
35 第1閾値
100 バスシステム
110 マスタユニット
121 スレーブユニット
122 スレーブユニット
123 スレーブユニット
124 スレーブユニット
131 第1導体部分(導体装置)
132 第2導体部分(導体装置)
133 第3導体部分(導体装置)
134 第4導体部分(導体装置)
211 要求信号
212 要求信号
213 要求信号
214 要求信号
219 信号
251 応答信号
252 応答信号
253 応答信号
254 応答信号
1211 入力送送受信機
1212 出力側送受信機
1215 論理構成要素
1217 インバータ
1218 アドレスユニット
1219‐1 比較ユニット
1219‐2 比較ユニット
1219‐3 比較ユニット
1219‐4 比較ユニット
1219‐11,1219‐12 信号
1219‐31,1219‐41 ビットパターン
2110 ビットパターン
2111 ビットパターン
2120 ビットパターン
2121 ビットパターン
2191 ビットパターン
RX 受信モジュール
TX 送信モジュール

Claims (15)

  1. デイジーチェーン構成を備え、マスタユニット(110)および複数のスレーブユニット(121,122)を含むバスシステム(100)であって、前記スレーブユニットが、導体装置(131,132)を介してマスタユニット(110)に直列に接続されており、マスタユニット(110)に最初に接続された第1のスレーブユニット(121)が、
    マスタユニット(110)によって供給され、導体装置の第1導体部分(131)を介して受信された要求信号(211)を反転し、反転された要求信号(212)として、隣接する第2のスレーブユニット(122)に通じる導体装置の第2導体部分(132)において出力するように構成されているバスシステム(100)。
  2. 請求項1に記載のバスシステム(100)において、
    第1の前記スレーブユニット(121)が、
    第2の前記スレーブユニット(122)によって供給され、前記第2導体部分(132)を介して受信され、反転された応答信号(253)を反転し、反転されていない応答信号(254)として、前記マスタユニット(110)に通じる前記第1導体部分(131)において出力するようにさらに構成されているバスシステム(100)。
  3. 請求項1または2に記載のバスシステム(100)において、
    第2の前記スレーブユニット(122)が、
    第1の前記スレーブユニット(121)によって出力され、前記第2導体部分(132)を介して受信され、反転された前記要求信号(212)を反転し、反転されていない要求信号(213)として、隣接する第3のスレーブユニット(123)に通じる導体装置の第3導体部分(133)において出力し;および/または
    第3の前記スレーブユニット(123)によって供給され、前記第3導体部分(133)を介して受信された反転されていない応答信号(252)を反転し、反転された応答信号(253)として、前記第1のスレーブユニット(121)に通じる前記第2導体部分(132)において出力するように構成されているバスシステム(100)。
  4. 請求項1から3までのいずれか一項に記載のバスシステム(100)において、
    前記マスタユニット(110)および前記スレーブユニット(121,122)が、それぞれの第1導体部分(131)および第2導体部分(132)において要求信号および応答信号が両方とも反転されているか、または両方とも反転されていないように構成されているバスシステム(100)。
  5. 請求項1から4までのいずれか一項に記載のバスシステム(100)において、
    それぞれの前記スレーブユニット(121,122)が、昇順番号を付された一義的なアドレスを備えるバスシステム(100)。
  6. 請求項1から5までのいずれか一項に記載のバスシステム(100)において、
    導体装置を介して伝送された信号がマンチェスタ符号化されているバスシステム(100)。
  7. 請求項1から6までのいずれか一項に記載のバスシステム(100)において、
    それぞれの前記スレーブユニット(121,122)が、受信され、伝送されるべき信号を、ビットクロック・リカバリを行わないことにより遅延なしに出力するバスシステム(100)。
  8. 請求項1から7までのいずれか一項に記載のバスシステム(100)において、
    前記バスシステム(100)が、差動式に信号を伝送するように構成されているバスシステム(100)。
  9. 請求項1から8までのいずれか一項に記載のバスシステム(100)において、
    それぞれの前記スレーブユニット(121)が、非対称的な切換閾値(34,35)を備える入力側送受信機(1211)を備えるバスシステム(100)。
  10. 請求項1から9までのいずれか一項に記載のバスシステム(100)において、
    それぞれの前記スレーブユニット(121)が、非対称的な切換閾値(34,35)を備える出力側送受信機(1212)を備えるバスシステム(100)。
  11. 請求項8から10までのいずれか一項に記載のバスシステム(100)において、
    入力側送受信機(1211)および出力側送受信機(1212)が、EIA‐485規格との互換性を備えるバスシステム(100)。
  12. 請求項1から11までのいずれか一項に記載のバスシステム(100)において、
    それぞれの前記スレーブユニット(121)が、接地に関する信号処理を行うように構成された論理構成要素(1215)を含むバスシステム(100)。
  13. 請求項1から12までのいずれか一項に記載のバスシステム(100)において、
    それぞれの導体部分(131,132)が、少なくとも0.5メートルの長さを備えるバスシステム。
  14. 請求項1から13までのいずれか一項に記載のバスシステム(100)において、
    少なくとも1つのスレーブユニット(121,122)が、次のリスト:
    回転センサ;
    角度測定器;
    長さ測定器;
    測定プローブ;
    スイッチングプローブ
    のいずれかの測定器の一部を形成しているバスシステム(100)。
  15. バスシステム(100)のためのスレーブユニット(121)において、
    バスシステム(100)がデイジーチェーン構成を備え、マスタユニット(110)を含み、導体装置(131,132)を介して複数のスレーブユニットがマスタユニット(110)に直列に接続されており、スレーブユニット(121)が、
    マスタユニット(110)によって供給され、導体装置の第1導体部分(131)を介して受信された要求信号(211)を反転し、反転された要求信号(212)として、隣接する第2のスレーブユニット(122)に通じる導体装置の第2導体部分(132)において出力するように構成されているバスシステム(100)のためのスレーブユニット(121)。
JP2018172118A 2017-09-27 2018-09-14 バスシステムおよびバスシステムのためのスレーブユニット Active JP7080143B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017122437.8A DE102017122437A1 (de) 2017-09-27 2017-09-27 Bussystem und Slave-Einheit für ein Bussystem
DE102017122437.8 2017-09-27

Publications (2)

Publication Number Publication Date
JP2019075099A true JP2019075099A (ja) 2019-05-16
JP7080143B2 JP7080143B2 (ja) 2022-06-03

Family

ID=63079705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018172118A Active JP7080143B2 (ja) 2017-09-27 2018-09-14 バスシステムおよびバスシステムのためのスレーブユニット

Country Status (6)

Country Link
US (1) US10708080B2 (ja)
EP (1) EP3462680B1 (ja)
JP (1) JP7080143B2 (ja)
CN (1) CN109558356B (ja)
DE (1) DE102017122437A1 (ja)
ES (1) ES2847961T3 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110267220B (zh) * 2019-04-30 2021-11-02 泉州维盾电气有限公司 一种单主机无线设备串联组网数据通信的系统及方法
EP3958514A1 (de) * 2020-08-19 2022-02-23 Siemens Aktiengesellschaft Datenübertragung an einem bussystem
US11699683B2 (en) * 2020-08-20 2023-07-11 Global Unichip Corporation Semiconductor device in 3D stack with communication interface and managing method thereof
CN114650192B (zh) * 2020-12-18 2023-12-05 南京七和电子科技有限公司 一种crpb总线系统
CN114167783B (zh) * 2021-12-07 2024-06-11 宝星智能科技(上海)有限公司 一种模拟信号传输的二线制传感器网络系统及其测量方法
DE102023109618B3 (de) * 2023-04-17 2024-08-14 Webasto SE Bussystem
CN117118777B (zh) * 2023-10-23 2024-01-02 合肥为国半导体有限公司 一种通信系统及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217772A (ja) * 2000-12-20 2002-08-02 Oasis Design Inc クロック信号を生成できる、または各トランシーバに関連付けられたデジタル・システムのデータのバイパスを可能にする、電力管理されたトランシーバのネットワークを使用する通信システム
JP2007235870A (ja) * 2006-03-03 2007-09-13 Denso Corp バス通信システム
US20090144471A1 (en) * 2007-12-04 2009-06-04 Holylite Microelectronics Corp. Serial bus device with address assignment by master device
JP2015204519A (ja) * 2014-04-14 2015-11-16 株式会社日本自動車部品総合研究所 通信システム
JP2017135711A (ja) * 2016-01-29 2017-08-03 アナログ・デバイシズ・インコーポレーテッド スレーブ対スレーブ同期通信

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100534089C (zh) * 2004-10-20 2009-08-26 天津市英克瑞电子技术有限公司 带时钟信号的半双工串行总线通信方法及通信系统
DE102005027666B3 (de) * 2005-06-15 2006-12-28 Siemens Ag Automatisierungssystem und Datenbussystem mit einer Mastereinheit, mit einer ersten Slaveeinheit und mit zumindest einer weiteren Slaveeeinheit
US10216678B2 (en) * 2014-10-07 2019-02-26 Infineon Technologies Ag Serial peripheral interface daisy chain communication with an in-frame response
US20160205066A1 (en) * 2015-01-09 2016-07-14 Texas Instruments Incorporated Unique device address assignment technique for bidirectional daisy chain system
KR101735919B1 (ko) * 2015-06-02 2017-05-16 엘에스산전 주식회사 인버터 제어 방법
WO2017190843A1 (de) * 2016-05-02 2017-11-09 Sew-Eurodrive Gmbh & Co. Kg Verfahren zur initialisierung eines bussystems und bussystem
KR102475542B1 (ko) * 2018-03-21 2022-12-07 엘에스일렉트릭(주) 이기종 필드버스용 게이트웨이 시스템

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217772A (ja) * 2000-12-20 2002-08-02 Oasis Design Inc クロック信号を生成できる、または各トランシーバに関連付けられたデジタル・システムのデータのバイパスを可能にする、電力管理されたトランシーバのネットワークを使用する通信システム
JP2007235870A (ja) * 2006-03-03 2007-09-13 Denso Corp バス通信システム
US20090144471A1 (en) * 2007-12-04 2009-06-04 Holylite Microelectronics Corp. Serial bus device with address assignment by master device
JP2015204519A (ja) * 2014-04-14 2015-11-16 株式会社日本自動車部品総合研究所 通信システム
JP2017135711A (ja) * 2016-01-29 2017-08-03 アナログ・デバイシズ・インコーポレーテッド スレーブ対スレーブ同期通信

Also Published As

Publication number Publication date
EP3462680B1 (de) 2020-12-16
US20190097836A1 (en) 2019-03-28
ES2847961T3 (es) 2021-08-04
DE102017122437A1 (de) 2019-03-28
US10708080B2 (en) 2020-07-07
JP7080143B2 (ja) 2022-06-03
EP3462680A1 (de) 2019-04-03
CN109558356B (zh) 2023-07-11
CN109558356A (zh) 2019-04-02

Similar Documents

Publication Publication Date Title
JP2019075099A (ja) バスシステムおよびバスシステムのためのスレーブユニット
US9953000B2 (en) Connecting multiple slave devices to single master controller in bus system
US9165615B2 (en) Coded differential intersymbol interference reduction
US8195857B2 (en) Coupling devices, system comprising a coupling device and method for use in a system comprising a coupling device
US20100180143A1 (en) Techniques for improved timing control of memory devices
US8683101B2 (en) Single wire bus communication protocol
US9813188B2 (en) Transmitting circuit, communication system, and communication method
KR102577825B1 (ko) 송신기, 수신기, 데이터 전송 시스템 및 데이터 전송 방법
CN104066239B (zh) 一种双向串联显示驱动系统及显示设备
US6697974B2 (en) Method and apparatus for adaptively compensating skews during data transmission on a bus
EP3267305B1 (en) Circuit and method for credit-based flow control
KR100678332B1 (ko) 데이터 종속 구동 강도 제어 로직을 구비한 버스 드라이버
US20080168200A1 (en) Method of compensating for propagation delay of tri-state bidirectional bus in a semiconductor device
CN113890553B (zh) 用于高速数据和低速指令信号传输的接收器
TW201919352A (zh) 用於時脈前饋式介面之接收器以適應時脈與資料通道互換的積體電路
KR100799684B1 (ko) 통신 시스템 및 통신 시스템 제어방법
US5042053A (en) Zero-sync-time apparatus for encoding and decoding
KR20120088446A (ko) 반도체 장치 및 반도체 시스템
JP6482800B2 (ja) プログラマブルコントローラ、プログラマブルコントローラの制御方法
TWI754337B (zh) 時脈前送介面接收器之中具有可通用於時脈與資料通道之通道的積體電路及實體層
JP2001144620A (ja) バスシステム
KR100986042B1 (ko) 멀티 페어 데이터 인터페이스가 가능한 소스 드라이버 집적회로 및 상기 소스 드라이버 집적회로를 구비하는 디스플레이 패널 구동시스템
Smitha et al. Design of I2C Protocol in Verilog-A New Approach
US20240146329A1 (en) Interface device supporting test operation
Watterson LVDS and M-LVDS circuit implementation guide

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220524

R150 Certificate of patent or registration of utility model

Ref document number: 7080143

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150