ES2539014T3 - Receptor para red de comunicación inalámbrica con alcance extendido - Google Patents

Abstract

Un procedimiento de realización de detección de señales, que comprende: desensanchar primeras muestras de entrada recibidas a través de una primera antena con un desensanchador (512a) de barker en una primera secuencia de símbolos; generar una primera secuencia de primeros productos retardados de símbolos para dicha primera secuencia de símbolos, resultante, cada primer producto retardado de símbolos, de al menos una primera operación (526a) de producto basándose en primeros y segundos símbolos de la primera secuencia de símbolos que están separados por un primer retardo de símbolos; y generar una segunda secuencia de segundos productos retardados de símbolos para la secuencia de símbolos, resultante, cada segundo producto retardado de símbolos, de al menos una segunda operación (526b) de producto basándose en dichos primeros símbolos y terceros símbolos de la secuencia de símbolos que están separados por un segundo retardo de símbolos, en el que la primera y segunda operación (526a, 526b) de producto comprenden multiplicar el primer símbolo por los conjugados (524a, 524b) complejos del segundo y tercer símbolo de la primera secuencia de símbolos, respectivamente; desensanchar segundas muestras de entrada recibidas a través de una segunda antena con un desensanchador de barker en una segunda secuencia de símbolos; generar una tercera secuencia de terceros productos retardados de símbolos para dicha segunda secuencia de símbolos, resultante, cada tercer producto retardado de símbolos, de al menos una primera operación de producto basándose en primeros y segundos símbolos de la segunda secuencia de símbolos que están separados por el primer retardo de símbolos; y generar una cuarta secuencia de cuartos productos retardados de símbolos para la secuencia de símbolos, resultante, cada cuarto producto retardado de símbolos, de al menos una segunda operación de producto basándose en dichos segundos símbolos y terceros símbolos de la segunda secuencia de símbolos que están separados por el segundo retardo de símbolos, en el que la primera y segunda operación de producto comprenden multiplicar la segunda secuencia de símbolos por conjugados complejos del segundo y tercer símbolos de la segunda secuencia de símbolos, respectivamente; sumar de manera coherente la primera secuencia de primeros productos retardados de símbolos con la tercera secuencia de terceros productos retardados de símbolos para proporcionar la primera secuencia de símbolos sumada; sumar de manera coherente la segunda secuencia de segundos productos retardados de símbolos con la cuarta secuencia de cuartos productos retardados de símbolos para proporcionar una segunda secuencia de símbolos sumada; realizar una correlación entre la primera secuencia de símbolos sumada y primeros valores conocidos para obtener primeros resultados de correlación; realizar una correlación entre la segunda secuencia de símbolos sumada y segundos valores conocidos para obtener segundos resultados de correlación; multiplicar el segundo resultado de correlación con un fasor complejo para L diferentes fases hipotetizadas para proporcionar un conjunto de L resultados de correlación rotados en fase; añadir de manera coherente los primeros resultados de correlación con cada uno de los L resultados de correlación rotados en fase correspondientes para proporcionar L resultados de correlación combinados; calcular la magnitud al cuadrado de cada uno de los L resultados de correlación combinados; identificar y proporcionar el mayor valor de magnitud al cuadrado entre los L valores de magnitud al cuadrado; detectar la presencia de una señal si el mayor valor de magnitud al cuadrado supera un umbral predeterminado.

Description

5

10

15

20

25

30

35

40

45

50

55

E06760450

09-06-2015

DESCRIPCIÓN

Receptor para red de comunicación inalámbrica con alcance extendido

Antecedentes

I. Campo

La presente divulgación se refiere en general a la comunicación, y más específicamente a un receptor para comunicación inalámbrica.

II. Antecedentes

Las redes de comunicación inalámbrica están ampliamente desplegadas para proporcionar diversos servicios de comunicación tales como datos, voz, vídeo y así sucesivamente. Estas redes incluyen redes de área amplia inalámbricas (WWAN) que proporcionan cobertura de comunicación para grandes áreas geográficas (por ejemplo, ciudades), redes de área local inalámbricas (WLAN) que proporcionan cobertura de comunicación para áreas geográficas de medio tamaño (por ejemplo, edificios e instalaciones) y redes de área personal inalámbricas (WPAN) que proporcionan cobertura de comunicación para pequeñas áreas geográficas (por ejemplo, hogares). Una red inalámbrica incluye típicamente uno o más puntos de acceso (o estaciones base) que soportan comunicación para uno o más terminales de usuario (o dispositivos inalámbricos).

IEEE 802.11 es una familia de normas desarrolladas por el Instituto de Ingenieros Eléctricos y Electrónicos (IEEE) para las WLAN. Estas normas especifican una interfaz a través del aire entre un punto de acceso y un terminal de usuario o entre dos terminales de usuario. La norma del IEEE 802.11, edición de 1999 (o simplemente, “802.11”), que se titula “Part 11: Wireless LAN Medium Access Control (MAC) and Physical Layer (PHY) Specifications”, soporta velocidades de datos de 1 y 2 mega bits/segundo (Mbps) en la banda de frecuencia de 2,4 gigahercios (GHz) usando espectro ensanchado por salto de frecuencia (FHSS) o espectro ensanchado de secuencia directa (DSSS). La norma del IEEE 802.11a-1999 (o simplemente, “802.11a”) es un complemento a 802.11, usa multiplexación por división de frecuencia ortogonal (OFDM) en lugar de FHSS o DSSS, y soporta velocidades de datos de hasta 54 Mbps en la banda de frecuencia de 5 GHz. La norma del IEEE 802.11b-1999 (o simplemente, “802.11b”) es otro complemento a la 802.11 y usa DSSS para soportar velocidades de datos de hasta 11 Mbps. La norma del IEEE 802.11g-2003 (o simplemente, “802.11g”) es otro complemento más a 802.11, usa DSSS y OFDM, y soporta velocidades de datos de hasta 54 Mbps en la banda de 2,4 GHz. Estas diversas normas son bien conocidas en la técnica y están disponibles públicamente.

La velocidad de datos más baja soportada por 802.11, 802.11a, 802.11b y 802.11g es 1 Mbps. Para 802.11b y 802.11g (o simplemente, “802.11b/g”), se usa un esquema de DSSS específico y un esquema de modulación específico para enviar una transmisión a la velocidad de datos más baja de 1 Mbps. Los esquemas de DSSS y de modulación para 1 Mbps requieren una cierta mínima relación de señal a ruido e interferencia (SNR) para recepción fiable de la transmisión. El alcance de la transmisión se determina a continuación mediante el área geográfica en la que una estación de recepción puede conseguir la SNR requerida o mejor. En ciertos casos, es deseable enviar una transmisión con un alcance que es mayor que el alcance para la velocidad de datos más baja soportada por 802.11b/g.

Existe por lo tanto una necesidad en la técnica para una red de comunicación inalámbrica y una estación que pueda operar con un alcance de cobertura extendido.

Se llama la atención al documento US 6 205 188 B1 que se refiere a un demodulador adecuado para implementación en un único chip para demodular señales de difusión de vídeo digital que incluyen datos modulados en una multiplicidad de frecuencias de portadora espaciadas, en el que una señal de difusión de entrada se convierte a una frecuencia suficientemente baja para posibilitar una conversión analógica a digital de la señal, un convertidor para convertir la señal de difusión a una serie de muestras digitales en formato complejo, un transformador para analizar los valores de muestra digital para proporcionar una serie de valores de símbolo de datos para cada frecuencia de portadora y un procesador de señal que incluye el ecualizador de canal para recibir los valores de señal y proporcionar una salida para decodificar, un controlador de frecuencia automática para controlar las frecuencias de las señales de muestreo digital aplicadas al transformador, y un sincronizador de temporización para sincronizar el transformador con los periodos de símbolos de la señal de difusión, incluyendo el correlador para recibir los valores de señal digital e incluyendo un retardo que tiene un periodo de tiempo igual al periodo de símbolo activo, y un multiplicador para recibir los valores de señal digital y una versión de los mismos retardada por el retardo, para formar una señal de producto complejo, y un procesador para procesar la señal de producto complejo para obtener pulsos de sincronización de temporización, en el que el sincronizador de temporización puede operarse en un modo de búsqueda inicial para analizar los valores de muestra digital a través de un alcance de temporización relativamente amplio para establecer la sincronización, y a continuación puede operarse en un modo de ampliación para analizar los valores de muestra digital a través de un alcance relativamente estrecho alrededor del punto de sincronización.

Se llama la atención además al documento US 2001/003531 que se refiere a un demodulador de señal de espectro

15

25

35

45

55

E06760450

09-06-2015

ensanchado en el que se reduce un componente de ruido incluido en símbolos de demodulación respectivos y se mejora además un efecto de eliminación de interferencia. Los medios de decorrelación de símbolos detectan correlaciones entre códigos de ensanchamiento asignados a señales de espectro ensanchado a eliminarse y una señal de recepción. Unos medios de decisión de símbolo sintetizan uno o la pluralidad de unos valores de correlación de símbolo en fase común, en concreto, los diversifica-sintetiza para decidir un símbolo. Como la decisión de símbolo, puede usarse decisión definitiva o una decisión flexible. Los medios de modificación de correlación introducen los valores de correlación de símbolos emitidos desde los medios de decorrelación de símbolos y el resultado decidido de símbolo emitido desde los medios de decisión de símbolo en el mismo, y modifican los valores de correlación de símbolos. Los valores de correlación de símbolos modificados se transmiten en medios de replicación de interferencia para ensancharse en espectro mediante códigos de ensanchamiento correspondientes.

Se llama la atención también al documento US 2003/072354 que se refiere a una categoría de estimadores de temporización óptimos basados en un criterio de MAP. Estos estimadores funcionan con información de canal conocida o desconocida, y con bits de información recibidos a través de canales de desvanecimiento lentamente de frecuencia selectiva. Se muestra un estimador de temporización sub-óptimo con un filtro de respuesta finita al impulso sin multiplicación de k derivaciones (FIR). El estimador sub-óptimo es robusto con respecto a la degradación de desplazamiento de frecuencia.

Finalmente, se llama la atención al documento WO 2004/114537 que se refiere a un aparato para determinar si una secuencia de datos recibida está o no ensanchada mediante Barker, que comprende medios de muestreo para muestrear la secuencia recibida, un correlador de Barker, medios para determinar la magnitud del resultado de correlación, medios de filtro para filtrar los resultados de correlación para crear un conjunto de datos que consiste en el resultado de correlación de K bits de datos posteriores, medios para obtener un parámetro L determinando la diferencia entre un resultado de correlación máxima y un resultado de correlación mínima normalizado mediante el resultado de correlación mínima, y medios para comparar L con un valor umbral predeterminado para determinar si la señal recibida es una secuencia ensanchada mediante Barker.

Sumario

De acuerdo con la presente invención, se proporciona un procedimiento de realización de detección de señales como se expone en la reivindicación 1, y un aparato como se expone en la reivindicación 5. Se reivindican realizaciones adicionales en las reivindicaciones dependientes.

Se describen en el presente documento técnicas para detectar y demodular una señal/transmisión en condiciones de canal pobres (por ejemplo, una baja SNR). En un aspecto, se realiza detección de señal en múltiples etapas usando diferentes tipos de procesamiento de señal para conseguir buen rendimiento de detección. En una realización, se realiza detección de señal usando correlación de dominio de tiempo para una primera etapa, procesamiento de dominio de frecuencia para una segunda etapa y procesamiento de dominio de tiempo para una tercera etapa. La detección de señal para cada etapa puede realizarse además basándose en un umbral adaptivo que se obtiene basándose en la energía recibida para una ventana de símbolos, de modo que el rendimiento de detección es menos sensible al nivel de señal recibido. La presencia de una señal puede declararse basándose en las salidas de todas las tres etapas.

En un aspecto de la primera etapa, pueden desensancharse las muestras de entrada en una estación de recepción con una secuencia de códigos para generar símbolos de desensanchamiento. Los productos de los símbolos de desensanchamiento se generan a continuación para al menos dos retardos, por ejemplo, retardos de 1 símbolo y de 2 símbolos. Se realiza correlación entre los productos para cada retardo y valores conocidos para ese retardo. Los resultados de correlación para todos los retardos se combinan a continuación, por ejemplo, de manera coherente o de manera no coherente para múltiples fases hipotetizadas. La presencia de una señal y la temporización de la señal pueden determinarse basándose en los resultados de correlación combinados.

En otro aspecto, se realiza demodulación de una manera para conseguir buen rendimiento bajo condiciones de canal pobres. En una realización, se ajusta la temporización de las muestras de entrada (por ejemplo, con un filtro polifase) para obtener muestras ajustadas en temporización. Se estima un desplazamiento de frecuencia y se elimina de las muestras ajustadas en temporización para obtener muestras corregidas en frecuencia, que se procesan con una estimación de canal (por ejemplo, usando un receptor rake) para obtener símbolos detectados. Las fases de los símbolos detectados se corrigen para obtener símbolos corregidos en fase. Se realiza a continuación demodulación en los símbolos corregidos en fase para obtener símbolos demodulados, que se desintercalan y decodifican para obtener datos decodificados.

El procesamiento de señal para cada etapa de detección y para demodulación se describe en detalle a continuación. Diversos aspectos y realizaciones de la invención se describen también a continuación.

Breve descripción de los dibujos

Las características y naturaleza de la presente invención se harán más evidentes a partir de la descripción detallada expuesta a continuación cuando se toma junto con los dibujos en los que caracteres de referencia similares se

10

15

20

25

30

35

40

45

50

E06760450

09-06-2015

identifican correspondientemente.

La Figura 1 muestra una estación de transmisión y una estación de recepción.

La Figura 2 muestra un procesador de transmisión en la estación de transmisión.

La Figura 3 muestra una estructura de PPDU usada mediante 802.11b/g.

La Figura 4 muestra un procesador de recepción en la estación de recepción.

La Figura 5 muestra una primera etapa de detección y una unidad de adquisición de temporización.

La Figura 6 muestra una segunda etapa de detección y una unidad de adquisición de frecuencia.

La Figura 7 muestra una tercera etapa de detección y una unidad de estimación de canal.

La Figura 8 muestra una unidad de corrección de fase.

La Figura 9 muestra un procedimiento para detectar señales para la primera etapa.

La Figura 10 muestra un procedimiento para detectar señales con múltiples etapas.

La Figura 11 muestra un procedimiento para recibir una transmisión.

Descripción detallada

La palabra “ejemplar” se usa en el presente documento para significar “que sirve como un ejemplo, caso o ilustración”. Cualquier realización o diseño descrito en el presente documento como “ejemplar” no debe interpretarse necesariamente como preferido o ventajoso sobre otras realizaciones o diseños.

La Figura 1 muestra un diagrama de bloques de una estación 110 de transmisión y una estación 150 de recepción en una red 100 inalámbrica. La estación 110 de transmisión está equipada con una única antena y puede ser un punto de acceso o un terminal de usuario. La estación 150 de recepción está equipada con múltiples (por ejemplo, R = 2) antenas y puede ser también un punto de acceso o un terminal de usuario. En general, cada estación puede equiparse con cualquier número de antenas que pueden usarse para trasmisión y recepción de datos. Un punto de acceso es generalmente una estación fija que comunica con los terminales de usuario y puede denominarse también una estación base, un subsistema transceptor base (BTS) o alguna otra terminología. Un terminal de usuario puede ser fijo o móvil y puede denominarse también una estación móvil, un dispositivo inalámbrico, un equipo de usuario (UE) o alguna otra terminología.

En la estación 110 de transmisión, un procesador 130 de transmisión recibe datos de tráfico desde una fuente 120 de datos, procesa los datos de tráfico de acuerdo con una velocidad de datos seleccionada para transmisión, y proporciona segmentos de salida. El procesamiento mediante el procesador 130 de transmisión se describe a continuación. Una unidad 132 de transmisor (TMTR) procesa (por ejemplo, convierte a analógico, amplifica, filtra y convierte aumentando la frecuencia) los segmentos de salida y genera una señal modulada, que se transmite mediante una antena 134.

En la estación 150 de recepción, R antenas 152a a 152r reciben la señal transmitida, y cada antena 152 proporciona una señal recibida a una respectiva unidad 154 de receptor (RCVR). Una antena puede denominarse también como “diversidad”, y las R antenas de recepción proporcionan un orden de diversidad de R. Cada unidad 154 de receptor procesa su señal recibida y proporciona un flujo de muestras de entrada a un procesador 160 de recepción. El procesador 160 de recepción procesa las muestras de entrada desde todas las R unidades 154a a 154r de receptor de una manera complementaria al procesamiento realizado mediante el procesador 130 de transmisión y proporciona datos decodificados a un sumidero 170 de datos. Los datos decodificados son una estimación de los datos de tráfico enviados mediante la estación 110 de transmisión.

Los procesadores 140 y 180 dirigen la operación de las unidades de procesamiento en la estación 110 de transmisión y en la estación 150 de recepción, respectivamente. Las unidades 142 y 182 de memoria almacenan datos y/o códigos de programa usados mediante los procesadores 140 y 180, respectivamente.

Las estaciones 110 y 150 pueden soportar 802.11b y/o 802.11g. 802.11g es compatible hacia atrás con 802.11b y soporta todos los modos de operación definidos mediante 802.11b. Las estaciones 110 y 150 pueden soportar además un modo de extensión de alcance, que soporta al menos una velocidad de datos que es inferior a la velocidad de datos más baja en 802.11b/g. La velocidad o velocidades de datos inferiores pueden usarse para extender el alcance de cobertura, que es beneficioso para ciertas aplicaciones tales como walkie-talkie.

La Tabla 1 enumera las dos velocidades de datos más bajas soportadas mediante 802.11b y 802.11g y el procesamiento para cada velocidad de datos. La Tabla 1 enumera también tres velocidades de datos soportadas mediante el modo de extensión de alcance y el procesamiento para cada velocidad de datos de acuerdo con una realización. En la Tabla 1, DBPSK indica modulación por desplazamiento de fase bivalente diferencial, y DQPSK indica modulación por desplazamiento de fase cuaternaria diferencial.

Tabla 1 5

Modo

Velocidad de Datos Velocidad de Código Modulación Ensanchamiento Eficacia

802.11b/g

2 Mbps ninguna DQPSK DSSS 2 bits/sím

1 Mbps

ninguna DBPSK DSSS 1 bit/sím

10

15

20

25

30

35

40

45

50

E06760450

09-06-2015

(continuación)

Modo

Velocidad de Datos Velocidad de Código Modulación Ensanchamiento Eficacia

Modo de extensión de alcance

1 Mbps 1/2 DQPSK DSSS 1 bit/sím

500 Kbps

1/2 DBPSK DSSS 0,5 bits/sím

250 Kbps

1/4 DBPSK DSSS 0,25 bits/sím

Por claridad, en la siguiente descripción, el término “bit” se refiere a una cantidad anterior a la modulación (o mapeo de símbolos) en la estación de transmisión, el término “símbolo” se refiere a una cantidad después del mapeo de símbolos, y el término “segmento” se refiere a una cantidad después del ensanchamiento espectral. El término “muestra” se refiere a una cantidad anterior al desensanchamiento espectral en la estación de recepción.

La Figura 2 muestra una realización del procesador 130 de transmisión en la estación 110 de transmisión. El procesador 130 de transmisión incluye un generador 210 de pilotos, un procesador 240 de transmisión de DSSS para 802.11b/g, un procesador 250 de transmisión de DSSS para el modo de extensión de alcance y un multiplexor 270 (Mux).

El generador 210 de pilotos genera un piloto (que se denomina también un preámbulo o una referencia) para tanto 802.11b/g como el modo de extensión de alcance. En el generador 210 de pilotos, un mapeador 214 de símbolos recibe bits de pilotos, mapea estos bits a símbolos de modulación basándose en BPSK, y proporciona símbolos de piloto a un ensanchador 216. Como se usa en el presente documento, un símbolo de piloto es un símbolo de modulación para piloto, un símbolo de datos es un símbolo de modulación para datos de tráfico, un símbolo de modulación es un valor complejo para un punto en una constelación de señal para un esquema de modulación (por ejemplo, M-PSK o M-QAM) y un símbolo es cualquier valor completo. El ensanchador 216 ensancha espectralmente los símbolos de piloto y proporciona segmentos de salida. En el ensanchador 216, un generador 222 de códigos de números pseudoaleatorios (PN) genera una secuencia de códigos de PN. En algunas realizaciones, esto puede denominarse también una secuencia de Barker. La secuencia de Barker es de 11 segmentos de longitud, tiene una velocidad de 11 mega segmentos/segundo (Mcps), y está compuesta de la siguiente secuencia de 11 segmentos {+1, -1, +1, +1, -1, +1, +1, +1, -1, -1, -1}. Un multiplicador 224 recibe símbolos de piloto a una velocidad de 1 mega símbolo/segundo (Msps) desde el mapeador 214 de símbolos y la secuencia de Barker desde el generador 222 de códigos de PN. El multiplicador 224 multiplica cada símbolo de piloto con todos los 11 segmentos de la secuencia de Barker, genera 11 segmentos de salida para cada símbolo de piloto, y proporciona una secuencia de segmentos de salida para el piloto. La velocidad del segmento de salida es 11 veces la velocidad del símbolo de piloto, o 11 Mcps. Cada segmento de salida es un valor complejo a enviarse en un periodo de segmento Tc, que es aproximadamente 90,9 nanosegundos (ns) para 802.11b/g.

El procesador 240 de transmisión de DSSS realiza modulación diferencial y ensanchamiento espectral para 802.11b/g. En el procesador 240, un codificador 242 diferencial recibe bits de datos para datos de tráfico, realiza codificación diferencial en los bits de datos para DBPSK o DQPSK, y proporciona bits codificados de manera diferencial. Para DBPSK, un bit de datos ‘0’ da como resultado un cambio de fase de 0º, y un bit de datos de ‘1’ da como resultado un cambio de fase de 180º. Para DQPSK, un par de bits de datos de ‘00’ dan como resultado un cambio de fase de 0º, un par de bits de datos de ‘01’ dan como resultado un cambio de fase de +90º, un par de bits de datos de ‘11’ dan como resultado un cambio de fase de +180º, y un par de bits de datos de ‘10’ dan como resultado un cambio de fase de +270º. En algunas realizaciones, un mapeador 244 de símbolos mapea los bits codificados de manera diferencial para modulación, los símbolos basados en BPSK para la velocidad de datos de 1 Mbps y basados en QPSK para la velocidad de datos de 2 Mbps. Sin embargo, pueden utilizarse otros esquemas de modulación para las velocidades. El mapeador 244 de símbolos proporciona símbolos de modulación de BPSK a una velocidad de 1 Msps para la velocidad de datos de 1 Mbps y proporciona símbolos de modulación de QPSK a una velocidad de 1 Msps para la velocidad de datos de 2 Mbps. Un ensanchador 246 ensancha espectralmente los símbolos de datos desde el mapeador 244 de símbolos y proporciona segmentos de salida para los datos de tráfico.

El procesador 250 de transmisión de DSSS realiza codificación de corrección de errores hacia delante (FEC), mapeo de símbolos y ensanchamiento espectral para el modo de extensión de alcance. En el procesador 250, un codificador 252 de FEC recibe bits de datos para datos de tráfico, codifica los bits de datos de acuerdo con un esquema de codificación de FEC, y proporciona bits de código. El codificador 252 de FEC puede implementar un código convolucional, un turbo código, un código de comprobación de paridad de baja densidad (LDPC), un código de bloques, algún otro código o una combinación de los mismos. Una unidad 254 de repetición/punteo puede repetir

o puntear alguno o todos los bits de código para obtener la velocidad de código deseada. Un intercalador 256 intercala o reordena los bits de código basándose en un esquema de intercalación. Un codificador 262 diferencial realiza codificación diferencial en los bits intercalados, por ejemplo, para DBPSK o DQPSK, y proporciona bits codificados de manera diferencial. Un mapeador 264 de símbolos mapea los bits codificados de manera diferencial a símbolos de modulación basándose en un esquema de modulación, por ejemplo, BPSK o QPSK. Un ensanchador 266 ensancha espectralmente los símbolos de datos desde el mapeador 264 de símbolos y proporciona segmentos

10

15

20

25

30

35

40

45

50

55

E06760450

09-06-2015

de salida para los datos de tráfico. Los ensanchadores 246 y 266 pueden implementarse cada uno de la misma manera como el ensanchador 216 y pueden ensanchar cada símbolo de datos con la secuencia de Barker de 11 segmentos para generar 11 segmentos de salida para ese símbolo de datos.

El multiplexor 270 recibe los segmentos de salida desde el generador 210 de pilotos y desde los procesadores 240 y 250 de transmisión de DSSS, proporciona los segmentos de salida para el piloto en el tiempo apropiado, proporciona los segmentos de salida desde el procesador 240 si se selecciona el modo 802.11b/g, y proporciona los segmentos de salida desde el procesador 250 si se selecciona el modo de extensión de alcance.

Para IEEE 802.11, los datos se procesan mediante una capa de control de acceso al medio (MAC) como unidades de datos de protocolo de MAC (MPDU). Cada MPDU se procesa mediante un protocolo de convergencia de capa física (PLCP) y se encapsula en una unidad de datos de protocolo de PLCP (PPDU). Cada PPDU se procesa mediante una capa física (como se muestra en la Figura 2) y se transmite mediante un canal inalámbrico.

La Figura 3 muestra una estructura 300 de PPDU usada mediante 802.11b/g. Para la estructura 300 de PPDU, una PPDU 310 incluye un preámbulo 320 de PLCP, un encabezamiento 330 de PLCP y una MPDU 340. La MPDU 340 lleva datos de tráfico para la PPDU 310 y tiene una longitud variable. El preámbulo 320 de PLCP incluye un campo 322 de sincronización (SYNC) de PLCP y un campo 324 delimitador de trama de inicio (SFD). Un campo 322 SYNC lleva una secuencia de 128 bits fija que puede usarse mediante una estación de recepción para detección de señal, adquisición y otros fines. Los bits en la secuencia de 128 bits se indican como d0, d1,..., d127. El campo 324 de SFD lleva una secuencia de 16 bits fija que indica el inicio del encabezamiento de PLCP. El encabezamiento 330 de PLCP incluye un campo 322 de señal (SIGNAL) que indica la velocidad de datos para la MPDU, un campo 334 de servicio (SERVICE) que se establece a ‘0’ para significar conformidad con IEEE 802.11, un campo 336 de longitud (LENGTH) que indica la cantidad de tiempo (en unidades de microsegundos) requerido para enviar la MPDU 340, y un campo 338 de CRC que lleva un valor de CRC generado basándose en los campos SIGNAL, SERVICE, y LENGTH. El preámbulo 320 de PLCP y el encabezamiento 330 de PLCP se envían a 1 Mbps usando DBPSK. El preámbulo 320 de PLCP contiene un total de 144 bits, que se procesan para generar 144 símbolos de BPSK. Cada símbolo de BPSK está compuesto de 11 segmentos de salida, que se obtienen ensanchando ese símbolo de BPSK con los 11 segmentos de la secuencia de Barker. Los 144 símbolos de BPSK se transmiten en 144 periodos de símbolos, teniendo cada periodo de símbolos una duración de 1 microsegundo (s).

Puede usarse la estructura 300 de PPDU u otra estructura de PPDU para el modo de extensión de alcance. La estructura de PPDU para el modo de extensión de alcance puede incluir un campo SYNC, un campo de CHANEST que lleva una secuencia fija (por ejemplo, 32 bits) usada para estimación de canal, uno o más campos de señalización y una MPDU.

La estación 150 de recepción realiza adquisición para detectar las PPDU enviadas mediante la estación 110 de transmisión. La adquisición para el modo de extensión de alcance es más desafiante que la adquisición típica para 802.11b/g debido a las siguientes diferencias:

1.

Baja SNR/diversidad. La relación de energía por bit a ruido total (Eb/No) requerida es inferior, por ejemplo para 802.11b/g es aproximadamente 8 decibelios (dB) mientras que la Eb/No requerida para el modo de extensión de alcance es aproximadamente 3 dB. La relación de energía por símbolo a ruido total requerida por orden de diversidad (Es/No/div) es aproximadamente -6 dB en la velocidad de datos más baja de 250 kbps. Es deseable conseguir mejor del 90 % de detección en este umbral Es/No/div en condiciones de canal dispersivas.

2.

Adquisición de frecuencia. Un receptor 802.11b/g realiza típicamente demodulación diferencial. Un receptor para el modo de extensión de alcance puede realizar demodulación coherente para mejorar rendimiento. Para obtener una buena estimación de canal usada para demodulación coherente, el receptor puede necesitar determinar el error de frecuencia entre los osciladores en las estaciones de transmisión y de recepción. Un error de frecuencia de  20 partes por millón (ppm) en la estación de recepción se traduce a un error de frecuencia de  232 KHz a 5,8 GHz, que puede degradar el rendimiento.

3.

Estimación de canal. La potencia de ruido en la estimación de canal debería ser mucho inferior que la potencia de ruido total para conseguir buen rendimiento para demodulación coherente.

La Figura 4 muestra una realización del procesador 160 de recepción en la estación 150 de recepción en la Figura

1. En el procesador 160 de recepción, una memoria intermedia 402 de muestras recibe un flujo de muestras de entrada desde cada una de las unidades 154a a 154r de receptor. Un procesador 404 de adquisición realiza adquisición de las PPDU. En el procesador 404, una primera etapa de detección y la unidad 410 de adquisición de temporización recibe las muestras de entrada desde la memoria intermedia 402, detecta las PPDU y determina la temporización de cada PPDU detectada. Una segunda etapa de detección y la unidad 420 de adquisición de frecuencia detecta también las PPDU y estima además el error de frecuencia en las muestras de entrada. Una tercera etapa de detección y la unidad 430 de estimación de canal detecta también las PPDU y estima además la respuesta del canal inalámbrico entre la estación 110 de transmisión y la estación 150 de recepción. Las unidades 410, 420 y 430 pueden realizar procesamiento basándose en la secuencia de 128 bits en el campo SYNC del preámbulo de PPDU, como se describe a continuación.

10

15

20

25

30

35

40

45

50

E06760450

09-06-2015

La Figura 5 muestra una realización de la primera etapa de detección y la unidad 410 de adquisición de temporización, que realizan detección de señal usando correlación de dominio de tiempo. La unidad 410 opera en muestras de entrada con valor complejo a la velocidad de muestreo, que es igual a o superior a la velocidad de segmento. Por simplicidad, la siguiente descripción supone que las muestras de entrada se proporcionan a la velocidad de segmento. En la siguiente descripción, “m” es un índice para la antena de recepción, “n” es un índice para el periodo de segmento, “k” es un índice para el comportamiento de frecuencia, e “i” es un índice para los 128 bits en la secuencia fija enviada en el campo SYNC. La velocidad de símbolo es igual a la velocidad de bits para el piloto enviado en el campo SYNC. La suma coherente se refiere a una suma de valores complejos, y la suma no coherente se refiere a una suma de valores reales (por ejemplo, magnitudes).

En la unidad 410, los correladores 510a a 510r de retardo reciben las muestras de entrada desde las unidades 154a a 154r de receptor, respectivamente. En el correlador 510a de retardo para la antena 1 (o m =1), un desensanchador 512a de Barker desensancha las muestras de entrada con la secuencia de Barker de 11 segmentos y proporciona símbolos de desensanchamiento a la velocidad de segmento. Para cada periodo de segmento n, el desensanchador 512a de Barker multiplica 11 muestras de entrada para los periodos de segmento de n a n -10 con los 11 segmentos de la secuencia de Barker, acumula los resultados de la multiplicación y proporciona un símbolo de desensanchamiento xm(n) para ese periodo de segmento. El desensanchador 512a de Barker realiza una correlación de deslizamiento de la secuencia de Barker con las muestras de entrada para obtener un símbolo de desensanchamiento para cada periodo de segmento (en lugar de cada periodo de símbolos) y proporciona símbolos de desensanchamiento a una memoria intermedia 514a de símbolos y a un multiplicador 520a de retardo.

El multiplicador 520a de retardo genera productos retardados de 1 símbolo y de 2 símbolos de los símbolos de desensanchamiento. En el multiplicador 520a de retardo, los símbolos de desensanchamiento se proporcionan a dos unidades 522a y 522b de retardo acopladas en serie, proporcionado cada unidad de retardo un retardo de un periodo de símbolos Ts, que es igual a 11 periodos de segmento, o Ts = 11Tc. Las unidades 524a y 524b proporcionan el conjugado complejo de los símbolos de desensanchamiento desde las unidades 522a y 522b de retardo, respectivamente. Un multiplicador 526a multiplica el símbolo de desensanchamiento para cada periodo de segmento n con la salida de la unidad 524a y proporciona un producto retardado de 1 símbolo y1,m(n) para ese periodo de segmento. De manera similar, un multiplicador 526b multiplica el símbolo de desensanchamiento para cada periodo de segmento n con la salida de la unidad 524b y proporciona un producto retardado de 2 símbolos y2,m(n) para ese periodo de segmento.

El correlador de retardo procesa para cada antena restante las muestras de entrada para esa antena de la manera anteriormente descrita para la antena 1. Cada correlador de retardo proporciona productos retardados de 1 símbolo y1,m(n) y productos retardados de 2 símbolos y2,m(n) para una antena asociada m. Por cada periodo de segmento n, un sumador 528a suma de manera coherente los productos y1,m(n), para m = 1, ..., R, desde todos los R correladores 510a a 510r de retardo y proporciona un producto y1(n) para ese periodo de segmento. Para cada periodo de segmento n, un sumador 528b suma los productos y2,m(n), para m = 1, ..., R , desde todos los correladores 510a a 510r de retardo y proporciona un producto y2(n) para ese periodo de segmento. Los productos y1(n) e y2(n) pueden expresarse como:

imagen1

El producto retardado de 1 símbolo y1,m(n) es indicativo de la diferencia de fase entre dos símbolos de desensanchamiento xm(n) y xm(n-Ts) que están separados por un periodo de símbolos para la antena m. El producto retardado de 2 símbolos y2,m(n) es indicativo de la diferencia de fase entre dos símbolos de desensanchamiento xm(n) y xm(n -2Ts) que están separados por dos periodos de símbolos para la antena m. La Figura 5 muestra el uso de los productos retardados de 1 símbolo y de 2 símbolos para detección de señal. En general, los productos para cualquier número de diferentes retardos (por ejemplo, periodos de 1, 2, 3 símbolos y así sucesivamente) pueden usarse para detección de señal. Usar productos para más retardos puede mejorar la SNR y el rendimiento de detección. Sin embargo, puesto que el desplazamiento de frecuencia produce rotación de fase en las muestras de entrada, el retardo máximo puede limitarse mediante el desplazamiento de frecuencia. La cantidad de retardo afecta también a la complejidad de los correladores 530a y 530b diferenciales. Por ejemplo, hay 127 operaciones de multiplicación y acumulación para un retardo de un periodo de símbolos, 126 operaciones de multiplicación y acumulación para un retardo de dos periodos de símbolos, y así sucesivamente.

Los correladores 530a y 530b diferenciales reciben los productos y1(n) e y2(n)), respectivamente. En el correlador 530a diferencial, se proporcionan los productos y1(n) a una secuencia de elementos 532a y 534a de retardo alternantes. Cada elemento 532a de retardo proporciona un retardo para un periodo de símbolos, cada elemento 534a de retardo proporciona un retardo de 10 periodos de segmento, cada par de elementos 532a y 534a de retardo

10

15

20

25

30

35

40

45

50

55

60

E06760450

09-06-2015

imagen2

adyacentes proporcionan un retardo de 10 periodos de segmento (que es un periodo de símbolos), y toda la secuencia de elementos 532a y 534a de retardo proporciona un retardo de aproximadamente 126 periodos de símbolos. Un conjunto de 127 sumadores 536a acoplan a los 127 elementos 532a de retardo. Cada sumador 536a suma la entrada y salida de un elemento 532a de retardo asociado y proporciona una salida y1(n-11i)y1(n-11i-1), donde i  {0, ..., 126}. Un conjunto de 127 multiplicadores 538a acopla al conjunto de 127 sumadores 536a y recibe también una secuencia diferencial de 1 símbolo que contiene 127 valores conocidos. Esta secuencia se forma mediante un producto a nivel de bits de una primera secuencia de d0a d126 con una segunda secuencia de d1a d127,

piloto son de valor real, . Cada multiplicador 538a multiplica la salida de un sumador 536a asociado con didi+1. Para cada periodo de segmento n, un sumador 540a añade las salidas desde todos los 127 multiplicadores 538a y proporciona un resultado de correlación c1(n) para ese periodo de segmento.

El correlador 530b diferencial es similar al correlador 530a diferencial. Los productos y2(n) se proporcionan a una secuencia de elementos 532b y 534b de retardo alternantes que proporcionan un retardo de aproximadamente 125 periodos de símbolos. Un conjunto de 126 sumadores 536b acoplan a 126 elementos 532b de retardo. Cada sumador 536b suma la entrada y salida de un elemento 532b de retardo asociado y proporciona una salida y2(n11·i)y2(n-11·i-1), donde i  { 0, ..., 125}. Un conjunto de 126 multiplicadores 538b acopla al conjunto de 126 sumadores 536b y recibe también una secuencia diferencial de 2 símbolos que contiene 126 valores conocidos. Esta secuencia se forma mediante un producto a nivel de bits de una secuencia de d0a d125 con una secuencia de d2a d127. Cada multiplicador 538b multiplica la salida de un sumador 536b asociado con didi+2. Para cada periodo de segmento n, un sumador 540b añade las salidas desde todos los 126 multiplicadores 538b y proporciona un resultado de correlación c2(k) para ese periodo de segmento.

El correlador 530a diferencial realiza correlación entre los productos retardados de 1 símbolo y1(n) con la secuencia diferencial de 1 símbolo. El correlador 530b diferencial realiza correlación entre los productos retardados de 2 símbolos y2(n) con la secuencia diferencial de 2 símbolos. La realización mostrada en la Figura 5 supone que el canal inalámbrico tiene un ensanchamiento de retardo (es decir, dispersión o compactación) de unos pocos segmentos. Los sumadores 536a y 536b se usan para recoger energía a través de este ensanchamiento de retardo. La energía puede recogerse también a través de más segmentos para un ensanchamiento de retardo más largo, o puede omitirse si el canal inalámbrico tiene cero o muy poco ensanchamiento de retardo (por ejemplo, para una fuerte trayectoria de visibilidad directa).

Cada correlador 530 diferencial proporciona un resultado de correlación para cada periodo de segmento. Las fases de los resultados de correlación c2(n) desde el correlador 530b diferencial no pueden alinearse con las fases de los resultados de correlación correspondientes c1(n) desde el correlador 530a diferencial. Un multiplicador 542 multiplica cada resultado de correlación c2(n) desde el correlador 530b diferencial con un fasor complejo e -j p para L diferentes fases hipotetizadas y proporciona un conjunto de L resultados de correlación rotados en fase. Por ejemplo, las fases hipotetizadas pueden ser {0, 90º, 180º, -90º} para L=4, {0, 60º, -60º} para L = 3, y así sucesivamente. Las L fases hipotetizadas pueden seleccionarse para cubrir el posible intervalo de fases relativas. Por ejemplo, el desplazamiento máximo de frecuencia puede ser 232 KHz para un error de frecuencia de  20 ppm y una frecuencia de portadora de 5,8 GHz. La diferencia máxima en fase entre las correlaciones retardadas de 1 símbolo y de 2 símbolos es  232 KHz veces 1 s, que es aproximadamente 90 grados. Por lo tanto, si se usan las fases hipotetizadas de 0, 60°, y -60°, entonces al menos una fase hipotetizada está dentro de 30°. Si la diferencia de fase es más larga (por ejemplo, debido al uso de un retardo más largo o a un desplazamiento de frecuencia más largo), entonces las fases hipotetizadas deberían cubrir un intervalo más largo, hasta los  180° completos.

El multiplicador 542 rota c2(n) por diferentes fases. Para cada periodo de segmento n, un sumador 544 añade de manera coherente el resultado de la correlación c1(n) desde el sumador 540a con cada uno de los L resultados de correlación rotados en fase correspondientes desde el multiplicador 542 y proporciona L resultados de correlación combinados zp(n), para p =1, ..., L . Si se usan K correladores diferenciales para los K retardos diferentes, donde K > 1, entonces puede usarse un correlador diferencial como la referencia (sin desplazamiento de fase). Se obtiene a continuación un resultado de correlación combinado para cada hipótesis que corresponde a una fase específica para cada uno de los K-1 correladores diferenciales restantes. Por ejemplo, si K = 3, entonces se obtiene un resultado de correlación combinado para cada hipótesis que corresponde a un par diferente de fases hipotetizadas para dos correladores diferenciales. Se obtienen hasta LK-1 resultados de correlación combinados para las LK-1 posibles hipótesis. Para cada periodo de segmento n, una unidad 546 calcula la magnitud al cuadrado de cada uno de los L resultados de correlación combinados (para K = 2), identifica el mayor valor de magnitud al cuadrado entre los L valores de magnitud al cuadrado, y proporciona este mayor valor de magnitud al cuadrado Z(n). Para cada periodo de segmento n, un detector 548 de señal compara el mayor valor de magnitud al cuadrado Z(n) frente a un umbral predeterminado Zth y declara la presencia de una PPDU si Z(n) supera el umbral, o Z(n) > Zth. El detector 548 de señal continúa monitorizando los valores de magnitud al cuadrado para buscar un valor pico y proporciona el periodo de segmento para este valor pico como una temporización inicial tau para la PPDU detectada.

Como alternativa, los resultados de correlación c1(n) y c2(n) para cada periodo de segmento pueden no combinarse de manera coherente. Esto puede conseguirse calculando la magnitud al cuadrado de c1(n), calculando la magnitud

10

15

20

25

30

35

40

45

50

55

60

E06760450

09-06-2015

al cuadrado de c2(n), y sumando las dos magnitudes al cuadrados para obtener Z(n). El umbral Zth puede establecerse a diferentes valores dependiendo de cómo se obtenga Z(n).

El umbral Zth usado para la primera etapa de detección puede ser un umbral adaptivo que varía, por ejemplo, con la energía recibida Erx para el campo SYNC de 128 bits. Por ejemplo, el umbral Zth puede establecerse igual a la energía recibida Erx veces un factor de escalado S1, o Zth = ErxS1. El uso de la energía recibida normalizada para la detección de señal da como resultado rendimiento de detección similar para un amplio intervalo de niveles de señal recibidos. La simulación por ordenador indica que puede conseguirse una probabilidad de detección de aproximadamente el 90 % y una tasa de falsa alarma de menos del 1 % para un canal de Rayleigh no correlacionado de 2 trayectorias iguales a una SNR total de -3 dB usando S1 = 22. La probabilidad de detección se refiere a la probabilidad de declarar correctamente la presencia de una PPDU cuando se envía la PPDU. La tasa de falsa alarma se refiere a la probabilidad de declarar erróneamente la presencia de una PPDU cuando no se envía. Puede realizarse un equilibrio entre la probabilidad de detección frente a la tasa de falsa alarma seleccionando un valor adecuado para el factor de escalado S1.

La Figura 6 muestra una realización de la segunda etapa de detección y la unidad 420 de adquisición de frecuencia, que realiza detección de señal usando procesamiento de dominio de frecuencia. Para esta realización, la unidad 420 incluye R estimadores 610a a 610r de desplazamiento de frecuencia para las R antenas de recepción. Cada estimador de desplazamiento de frecuencia detecta las energías en diferentes comportamientos de frecuencia para determinar el desplazamiento de frecuencia en las muestras de entrada desde una antena asociada.

Para la antena de recepción 1 (m=1), la memoria intermedia 516a de símbolos proporciona N símbolos de desensanchamiento que están espaciados por 11 periodos de segmento (o un periodo de símbolos) empezando en la temporización inicial tau proporcionada mediante la unidad 410 de adquisición de temporización. El primer símbolo de desensanchamiento por lo tanto se alinea en tiempo con la mejor hipótesis de temporización desde la etapa de adquisición de temporización. En general, N puede ser cualquier entero que sea una potencia de dos y no supere 128, por ejemplo, N puede ser 32, 64 o 128. En el estimador 610a de desplazamiento de frecuencia, un conjunto de N multiplicadores 612 recibe los N símbolos de desensanchamiento desde la memoria intermedia 514a de símbolos y N bits de pilotos correspondientes en la secuencia de 128 bits. Cada multiplicador 612 multiplica su símbolo de desensanchamiento con su bit de piloto para eliminar la modulación en ese símbolo de desensanchamiento. Una unidad 620 de la transformada rápida de Fourier (FFT) de N puntos recibe las N salidas desde N multiplicadores 612, realiza una FFT de N puntos en esas N salidas, y proporciona N valores de dominio de frecuencia para N comportamientos de frecuencia. Un conjunto de N unidades 622 recibe los N valores de dominio de frecuencia desde la unidad 620 de FFT. Cada unidad 622 calcula la magnitud al cuadrado de su valor de dominio de frecuencia y proporciona la energía detectada para un comportamiento de frecuencia respectivo k.

Después de eliminar la modulación con los multiplicadores 612, las N salidas desde estos multiplicadores pueden tener un componente periódico. Este componente periódico se produce por un desplazamiento de frecuencia en el oscilador en la estación 150 de recepción, que da como resultado que la señal recibida no se convierta reduciendo la frecuencia exactamente a CC. La unidad 620 de FFT proporciona una respuesta espectral de las N salidas desde los multiplicadores 612. El comportamiento de la frecuencia k con la mayor energía detectada es indicativo del desplazamiento de frecuencia para las muestras de entrada desde la antena m.

El estimador de desplazamiento de frecuencia para cada antena de recepción restante procesa los símbolos de desensanchamiento para esa antena de la manera descrita para la antena 1. Un conjunto de N sumadores 632 recibe R conjuntos de N energías detectadas desde los R estimadores 610a a 610r de desplazamiento de frecuencia para las R antenas de recepción. Cada sumador 632 añade las energías detectadas desde todos los R estimadores 610a a 610r de desplazamiento de frecuencia para un comportamiento de frecuencia asociado k y proporciona la energía detectada total E(k) para ese comportamiento de frecuencia. Un selector 634 selecciona la mayor energía detectada total Emáx(k) entre las N energías detectadas totales para los N comportamientos de frecuencia. Un detector 636 de señal compara la mayor energía detectada total Emáx(k) frente a un umbral predeterminado Eth, declara la detección de señal si Emáx(k) es mayor que el umbral Eth, y proporciona el comportamiento de frecuencia con la mayor energía detectada total como el error de frecuencia estimado kos. El umbral Eth puede establecerse igual a, por ejemplo, la energía recibida Erx para el campo SYNC de 128 bits veces un factor de escalado de S2, o Eth = ErxS2.

La realización mostrada en la Figura 6 utiliza una FFT de N puntos, donde N  128. Si N = 64, que es el tamaño de FFT comúnmente usado para 802.11b y 802.11g para OFDM, entonces el espaciado entre comportamientos de frecuencia adyacentes es 15,625 KHz para la velocidad de símbolos de 1 Msps, y la incertidumbre en la estimación del desplazamiento de frecuencia es la mitad del espaciado de comportamiento o 7,812 KHz. Esta incertidumbre puede reducirse realizando interpolación y/o usando una FFT mayor de 128 puntos.

La ganancia de procesamiento para acumulación coherente por la FFT es aproximadamente de 18 dB para N = 64. La pérdida de integración coherente en el peor caso es cercana a 4 dB, que ocurre cuando el desplazamiento de frecuencia real está exactamente entre dos comportamientos de frecuencia. Una SNR integrada total mínima de casi 14 dB puede conseguirse para N = 64. La mayoría de la pérdida de integración coherente puede recuperarse sumando las energías detectadas para pares de comportamientos de frecuencia adyacentes (por ejemplo, similar a

10

15

20

25

30

35

40

45

50

55

60

E06760450

09-06-2015

la suma realizada mediante los sumadores 536a y 536b en la Figura 5) antes de seleccionar la mayor energía detectada total. Sumar las energías detectadas para pares de comportamientos de frecuencia adyacentes mejora la probabilidad de detección a costa de un pequeño aumento en la tasa de falsa alarma. Puede conseguirse una probabilidad de detección de mejor del 90 % a una SNR de -7 dB y mejor del 99,9 % a una SNR de -4 dB usando un umbral de S2 = 8. La probabilidad de falsa alarma es menor del 0,5 % para la segunda etapa de detección, produciendo una tasa de falsa alarma conjunta de 510-5 para tanto la primera como la segunda etapas de detección.

Las múltiples trayectorias pueden degradar la probabilidad de detección puesto que no se usa toda la energía en la segunda etapa de detección (debido a la operación de FFT en el espaciado de símbolo en lugar de en el espaciado de segmento). En una realización, puede conseguirse rendimiento de detección mejorado para la segunda etapa de detección realizando una FFT de 128 puntos y por lo tanto integrando a través de toda la secuencia de 128 bits para el campo SYNC. En otra realización, puede realizarse una FFT de 64 puntos para la primera mitad de la secuencia de 128 bits como se ha descrito anteriormente, puede realizarse otra FFT de 64 puntos para la segunda mitad de la secuencia de 128 bits y pueden sumarse de manera no coherente las energías detectadas para las dos FFT mediante los sumadores 632.

En otra realización de la estimación del desplazamiento de frecuencia, las muestras de entrada se correlacionan con la secuencia de 128 bits conocida para diferentes desplazamientos de frecuencia hipotetizados. Para cada desplazamiento de frecuencia hipotetizado, las muestras de entrada se rotan mediante ese desplazamiento de frecuencia, las muestras rotadas se correlacionan con la secuencia de 128 bits, el resultado de la correlación se compara frente a un umbral, y se declara la detección de señal si el resultado de la correlación supera el umbral. La correlación puede realizarse en el dominio de tiempo con una estructura de filtro de respuesta finita al impulso (FIR)

o en el dominio de frecuencia con una operación de FFT-multiplicar-IFFT. La estimación del desplazamiento de frecuencia se determina mediante el error de frecuencia hipotetizado que produce el mayor resultado de correlación que supera el umbral.

En otra realización más de la estimación del desplazamiento de frecuencia, las muestras de entrada se desensanchan inicialmente para obtener símbolos de desensanchamiento a velocidad de segmento, como se muestra en la Figura 5. Los símbolos de desensanchamiento se multiplican a continuación con los bits de pilotos correspondientes para eliminar la modulación de piloto. Los símbolos resultantes se usan para generar productos retardados de 1 símbolo y de 2 símbolos, por ejemplo, usando el multiplicador 520a de retardo en la Figura 5. Los productos retardados para cada retardo se procesan para generar un valor complejo para ese retardo. Para cada retardo d, donde d = {1, 2}, se proporcionan los productos retardados de d símbolos a un conjunto de 10 elementos de retardo espaciados por segmentos acoplados en serie (por ejemplo, similar a los elementos 722 de retardo en la Figura 7) para obtener productos retardados de d símbolos en 11 desplazamientos de segmentos diferentes. Los productos retardados de d símbolos para cada desplazamiento de segmento se acumulan de manera coherente a través del campo SYNC (por ejemplo, usando los conmutadores 724 y los acumuladores 730 en la Figura 7). Los 11 resultados acumulados para los 11 desplazamientos de segmentos pueden combinarse (por ejemplo, usando combinación de relación máxima) para generar un valor complejo Vd para el retardo d. La diferencia de fase entre los valores complejos V1 y V2 para los retardos de 1 símbolo y de 2 símbolos puede calcularse y usarse para obtener el desplazamiento de frecuencia. Las R antenas de recepción pueden combinarse de diversas maneras, por ejemplo, los productos retardados pueden combinarse a través de las antenas como se muestra en la Figura 5, los valores complejos para las diferentes antenas pueden combinarse para cada retardo d, y así sucesivamente. Puede usarse también más de dos retardos y/o un retardo más largo para la estimación de frecuencia. Un retardo más largo da como resultado una diferencia de fase más larga, que proporciona mejor resolución para el desplazamiento de frecuencia. Sin embargo, un retardo más largo puede dar como resultado ambigüedad, por ejemplo, un cambio de fase de más de 180º puede interpretarse como un cambio negativo de menos de 180º. Para un número dado de retardos y un desplazamiento máximo de frecuencia dado, puede seleccionarse un conjunto de retardos para optimizar la resolución sin ambigüedad.

Independientemente de la técnica usada para la estimación de frecuencia, el desplazamiento de frecuencia estimado kos desde la unidad 420 de adquisición de frecuencia contiene típicamente error de frecuencia residual. Para estimar este error de frecuencia residual, puede obtenerse una primera estimación de canal de 11 derivaciones basándose en los primeros 64 bits del campo SYNC (por ejemplo, como se ha descrito anteriormente), puede obtenerse una segunda estimación de canal de 11 derivaciones basándose en los últimos 64 bits del campo SYNC, obteniéndose ambas estimaciones de canal con el desplazamiento de frecuencia kos eliminado. Puede calcularse el producto de la segunda estimación de canal y el conjugado complejo de la primera estimación de canal, en una base por derivación. Los 11 productos resultantes pueden sumarse de manera coherente para obtener la diferencia de fase entre las dos estimaciones de canal. Puede realizarse determinación de umbrales en (1) cada derivación de canal antes de calcular el producto y/o (2) cada producto antes de sumar los productos. La determinación de umbrales elimina las derivaciones de canal con baja energía por debajo de un umbral predeterminado. El error de frecuencia residual puede estimarse basándose en la diferencia de fase entre las dos estimaciones de canal y puede proporcionarse al filtro 452 y/o a la unidad 454 de corrección de frecuencia y usarse para corregir la temporización y/o la frecuencia de las muestras de entrada (no mostrado en la Figura 4). Esta actualización del desplazamiento de frecuencia kos con la estimación de error de frecuencia residual puede mejorar el rendimiento de la demodulación.

15

25

35

45

55

E06760450

09-06-2015

La Figura 7 muestra una realización de la tercera etapa de detección y la unidad 430 de estimación de canal, que realiza detección de canal usando procesamiento de dominio de tiempo. Para esta realización, la unidad 430 incluye R estimadores 710a a 710r de canal para las R antenas de recepción. Cada estimador de canal puede obtener una estimación de respuesta de impulso de canal que contiene derivaciones de canal que están espaciadas a la velocidad de muestreo. Por ejemplo, pueden obtenerse hasta 11 derivaciones de canal espaciadas por un segmento si se obtienen símbolos de desensanchamiento a la velocidad de segmento, pueden obtenerse hasta 22 derivaciones de canal espaciadas por medio segmento si se obtienen símbolos de desensanchamiento al doble de la velocidad de segmento (o segmentos x2), y así sucesivamente. Para la realización mostrada en la Figura 7, cada estimador de canal obtiene una estimación de respuesta de impulso de canal de 11 derivaciones a espaciado de segmento para una antena asociada.

En el estimador 710a de canal para la antena 1 (m = 1), un multiplicador 712 multiplica los símbolos de

josTcn

desensanchamiento para la antena m con un fasor complejo e-para eliminar el error de frecuencia kos determinado mediante la unidad 420 de adquisición de frecuencia. El multiplicador 712 proporciona símbolos corregidos en frecuencia a la velocidad de segmento a un conjunto de 10 elementos 722 de retardo acoplados en serie. Cada elemento 722 de retardo proporciona un retardo de un periodo de segmento. Un conjunto de 11 conmutadores 724 acoplan a la salida del multiplicador 712 y a las salidas de los 10 elementos 722 de retardo. Se activan los conmutadores 724 para un periodo de segmento en cada periodo de símbolos y proporcionan 11 símbolos corregidos en frecuencia para ese periodo de símbolos. La señal de control para los conmutadores 724 se determina mediante la temporización inicial tau desde la unidad 410 de adquisición de temporización y se genera de tal manera que el símbolo corregido en frecuencia desde el quinto elemento 722 de retardo (que es para la derivación central de una estimación de respuesta de impulso de canal de 11 derivaciones) corresponde a la mejor hipótesis de temporización proporcionada mediante la etapa de adquisición de temporización.

La estimación de canal se realiza a través de una ventana de tiempo predeterminada W, que se selecciona para conseguir la SNR adecuada o la calidad para las estimaciones de canal. La ventana de tiempo W puede ser de M periodos de símbolos de largo, donde M puede ser, por ejemplo, M > 31. Un conjunto de 11 multiplicadores 726 recibe el bit de piloto di para cada periodo de símbolos en el que se realiza la estimación de canal. Cada multiplicador 726 multiplica la salida de un respectivo conmutador 724 con el bit de piloto di, elimina la modulación mediante el bit de piloto, y proporciona su salida a un respectivo acumulador 730. El conjunto de 11 acumuladores 730 se resetea al inicio de la estimación de canal. Cada acumulador 730 acumula de manera coherente la salida de un respectivo multiplicador 726 a través de la ventana de tiempo W. Un conjunto de 11 conmutadores 732 acopla al conjunto de 11 acumuladores 730. Se activan los conmutadores 732 al final de la ventana de tiempo W y proporcionan las 11 derivaciones de canal hm,0a hm,10 para la estimación de respuesta de impulso de canal para la antena m. Esta estimación de canal puede usarse para demodulación de datos, como se describe a continuación. Un conjunto de 11 unidades 734 recibe las 11 derivaciones de canal, y cada unidad 734 calcula una magnitud al cuadrado de su derivación de canal. Un sumador 736 suma las salidas desde todas las 11 unidades 734 y proporciona la energía total para todas las derivaciones de canal para la antena m. Como alternativa, la salida de cada unidad 734 puede compararse frente a un valor umbral, y el sumador 736 puede sumar únicamente las salidas que superan el valor umbral. El valor umbral puede establecerse a un porcentaje predeterminado de la energía total para todas las 11 derivaciones de canal.

El estimador de canal para cada antena de recepción restante procesa los símbolos de desensanchamiento para esa antena de la manera anteriormente descrita para la antena 1. Un sumador 738 suma las energías totales desde todos los R estimadores 710a a 710r de canal y proporciona la energía total H para todas las R antenas. Un detector 740 de señal compara la energía total H frente a un umbral predeterminado Hth y declara la detección de señal si H supera el umbral Hth. El umbral Hth puede establecerse igual a, por ejemplo, la energía recibida Erx para el campo SYNC de 128 bits veces un factor de escalado S3, o Hth = ErxS3.

Puede conseguirse una probabilidad de detección de mejor del 99 % y una tasa de falsa alarma de menos de 10-5 a una SNR de -4 dB usando un umbral de S3 = 14. Puede conseguirse una tasa de falsa alarma conjunta de menos de 10-9 con todas las tres etapas de detección. Esto supone que las tres etapas de detección están descorrelacionadas debido a que se usan diferentes tipos de procesamiento de señal para las tres etapas.

Para las realizaciones anteriormente descritas, puede conseguirse detección de señal basándose en la correlación de dominio de tiempo (Figura 5), en el procesamiento de dominio de frecuencia (Figura 6) y en el procesamiento de dominio de tiempo (Figura 7). Todos los tres tipos de procesamiento de señal pueden usarse para proporcionar buen rendimiento de detección (por ejemplo, una alta probabilidad de detección y una baja tasa de falsa alarma) para condiciones de canal pobres (por ejemplo, una baja SNR). Cualquier combinación de procesamiento de señal puede usarse también para detección de señal.

Las Figuras 5, 6 y 7 muestran realizaciones específicas de detección de señal, adquisición de temporización, adquisición de frecuencia y estimación de canal que pueden realizarse de otras maneras. Por ejemplo, la detección de señal y la adquisición de temporización pueden realizarse con solo un correlador 530a diferencial retardado de 1 bit. Puede usarse también una combinación de técnicas. Por ejemplo, las muestras de entrada pueden rotarse para pocos (por ejemplo, dos) desplazamientos de frecuencia hipotetizados. El error de frecuencia residual es más pequeño para uno de los desplazamientos de frecuencia hipotetizados, por lo que el desensanchamiento de Barker

10

15

20

25

30

35

40

45

50

55

60

E06760450

09-06-2015

(o acumulación coherente) puede realizarse a través de una duración más larga (por ejemplo, 22 segmentos). Los símbolos de desensanchamiento desde la acumulación coherente más larga pueden proporcionarse al multiplicador de retardo y al correlador diferencial mostrados en la Figura 5. La detección de señal puede conseguirse para una SNR de operación inferior puesto que se realiza acumulación coherente a través de una duración más larga.

Las Figuras 5, 6 y 7 muestran procesamiento de señal ejemplar mediante las unidades 410, 420 y 430 respectivamente. El procesamiento puede implementarse de diversas maneras usando hardware, software y/o firmware. Por ejemplo, las unidades 410, 420 y 430 pueden implementarse con hardware especializado o pueden compartir hardware. Un procesador de señales digitales (DSP) y/o algún otro tipo de procesador pueden realizar el procesamiento para las unidades 410, 420 y 430 de una manera multiplexada por división en el tiempo. La memoria intermedia 402 de muestras, la memoria intermedia 514 de símbolos y/o alguna otra memoria intermedia pueden usarse para almacenar en memoria intermedia datos para procesamiento.

Haciendo referencia de nuevo a la Figura 4, una vez que se ha detectado una PPDU, se realiza una determinación de si la PPDU recibida es para 802.11b/g o para el modo de extensión de alcance, por ejemplo, basándose en el preámbulo de PLCP y/o en el encabezamiento de PLCP. Un procesador 440 de recepción de DSSS procesa la PPDU recibida si es para 802.11b/g. Un procesador 450 de recepción de DSSS procesa la PPDU recibida si es para el modo de extensión de alcance.

El procesador 440 de recepción de DSSS realiza desensanchamiento espectral y demodulación para 802.11b/g. En el procesador 440, un receptor/ecualizador 442 rake desensancha las muestras de entrada con la secuencia de Barker, ecualiza los símbolos de desensanchamiento basándose en las estimaciones de canal, combina componentes de señal a través de las R antenas de recepción y proporciona los símbolos detectados. Un demodulador (Demod) 444 desmapea los símbolos detectados basándose en el esquema de modulación (por ejemplo, BPSK o QPSK) usado para transmisión, realiza decodificación diferencial y proporciona los bits de salida, que son estimaciones de los bits de datos enviados mediante la estación 110 de transmisión.

El procesador 450 de recepción de DSSS realiza desensanchamiento espectral, demodulación y decodificación de FEC para el modo de extensión de alcance. En el procesador 450, un filtro 452 filtra las muestras de entrada para cada antena de recepción para eliminar ruido e interferencia fuera de banda. El filtro 452 puede volver a muestrear también las muestras de entrada para cada antena de recepción (1) para conversión de tasa de muestreo desde la tasa de muestreo a la velocidad de segmento y/o (2) para compensar desviación de temporización a través de la PPDU recibida. Para 801,11 g, las muestras de entrada son típicamente a múltiples veces la velocidad de segmento de OFDM de 20 MHz. En este caso, el filtro 452 puede volver a realizar el muestreo desde múltiples veces 20 MHz a cualquier 11 MHz para un receptor rake espaciado en segmentos o 22 MHz para un receptor rake espaciado en medios segmentos. La señal del oscilador local (LO) usada para conversión reduciendo la frecuencia y el reloj de muestreo usado para generar las muestras de entrada se obtienen típicamente desde el mismo oscilador de referencia. En este caso, el error de frecuencia en el reloj de muestreo puede determinarse basándose en el error de frecuencia kos determinado mediante la unidad 420 de adquisición de frecuencia para la señal de LO. La desviación de temporización en las muestras de entrada puede determinarse a continuación basándose en el desplazamiento de frecuencia kos y la frecuencia de la portadora. El filtro 452 puede realizar ajuste periódico de  Tadj basándose en el desplazamiento de frecuencia kos, donde Tadj puede ser una fracción de un periodo de muestra.

En una realización, el filtro 452 se implementa como un filtro polifase compuesto de un banco de N filtros base, donde N > 1. Cada filtro base está asociado con un conjunto específico de coeficientes para un desplazamiento de tiempo específico. En un diseño ejemplar, el filtro 452 incluye 11 filtros FIR, teniendo cada filtro FIR cuatro derivaciones. Un filtro base diferente puede usarse para producir cada muestra de salida sucesiva. Si el desplazamiento de frecuencia es cero, entonces los 11 filtros base pueden realizarse en ciclos a través de un orden fijo, proviniendo cada 11ª muestra desde el mismo filtro base. Para compensar la desviación de temporización, puede saltarse un filtro base dado y puede usarse el siguiente filtro base en su lugar, o el mismo filtro base puede usarse para dos muestras de salida sucesivas. El ajuste de temporización puede conseguirse por lo tanto seleccionando un filtro base apropiado en uso.

Una unidad 454 de corrección de frecuencia elimina el desplazamiento de frecuencia en las muestras ajustadas en temporización para cada antena de recepción. La unidad 454 puede implementarse con un oscilador controlado numéricamente (NCO) y un multiplicador complejo, similar al multiplicador 712 en la Figura 7. El NCO genera un fasor que rota a la frecuencia de desplazamiento kos proporcionada mediante la unidad 420 de adquisición de frecuencia. El multiplicador multiplica las muestras ajustadas en temporización para cada antena de recepción con el fasor y proporciona muestras corregidas en frecuencia para esa antena.

Un receptor/desensanchador 456 rake realiza detección coherente de las muestras corregidas en frecuencia con las estimaciones de canal y combina componentes de señal a través de antenas de recepción y múltiples trayectorias. El receptor 456 rake multiplica las muestras corregidas en frecuencia para cada antena de recepción con las 11 derivaciones de canal proporcionadas mediante la unidad 430 de estimación de canal para esa antena. El receptor/desensanchador 456 rake realiza también desensanchamiento con la secuencia de Barker, acumula los símbolos de desensanchamiento para todas las R antenas y proporciona símbolos detectados. En una realización, las estimaciones de canal para las R antenas de recepción se obtienen una vez basándose en el campo SYNC y

10

15

20

25

30

35

40

45

50

55

E06760450

09-06-2015

posiblemente en otros campos de la PPDU recibida, y estas estimaciones de canal se usan para toda la PPDU recibida. Para esta realización, el receptor 456 rake no rastrea el canal inalámbrico a través de la PPDU recibida. En otra realización, las estimaciones de canal se actualizan usando decisiones definitivas obtenidas desde los símbolos detectados y/o decisiones obtenidas volviendo a codificar y volviendo a mapear la salida de un decodificador 464 de FEC.

Una unidad 458 de corrección de fase elimina el error de fase en los símbolos detectados. El error de fase es debido a un error de frecuencia residual que resulta desde el receptor 160 que no está bloqueado en fase.

La Figura 8 muestra un diagrama de bloques de una realización de la unidad 458 de corrección de fase. En la unidad 458, un multiplicador 812 rota cada símbolo detectado desde el receptor 456 rake mediante una referencia de fase ref(t) y proporciona un símbolo corregido en fase correspondiente. Una unidad 814 genera una decisión definitiva (por ejemplo, +1 o -1) para cada símbolo corregido en fase. Un multiplicador 816 multiplica cada símbolo detectado con la decisión definitiva correspondiente y proporciona un producto para ese símbolo detectado. Una unidad 818 calcula una media móvil de los productos desde el multiplicador 816 y proporciona un producto promediado. Para cada periodo de símbolos, una unidad 820 normaliza y conjuga el producto promediado y proporciona la referencia de fase ref(t) para el símbolo detectado para ese periodo de símbolos t. La referencia de fase puede por lo tanto obtenerse promediando a través de una ventana de símbolos detectados. El promedio puede diseñarse para tener en cuenta el hecho de que la información de fase desde los símbolos de piloto conocidos en el campo SYNC es más fiable pero puede no ser actual mientras que la información de fase para los símbolos detectados puede no ser tan fiable pero es más actual.

Haciendo referencia de nuevo a la Figura 4, un demodulador 460 realiza demodulación coherente para los símbolos corregidos en fase. Para BPSK, el demodulador 460 puede proporcionar el componente real de cada símbolo corregido en fase un símbolo demodulado, que es una estimación de los símbolos de datos enviados mediante la estación 110 de transmisión. Para otros esquemas de modulación, el demodulador 460 puede proporcionar un símbolo de modulación que es más probable que se haya enviado para cada símbolo corregido en fase como un símbolo demodulado.

Un desintercalador 462 desintercala los símbolos demodulados de una manera complementaria a la intercalación realizada mediante el intercalador 256 en la Figura 2. El decodificador 464 de FEC decodifica los símbolos desintercalados de una manera complementaria a la codificación realizada mediante el codificador 252 de FEC en la Figura 2 y proporciona datos de salida. Un multiplexor 470 recibe los datos de salida desde los procesadores 440 y 450 de recepción de DSSS, proporciona los datos de salida desde el procesador 440 de recepción de DSSS si la PPDU recibida es para 802.11b/g, y proporciona los datos de salida desde el procesador 450 de recepción de DSSS si la PPDU recibida es para el modo de extensión de alcance.

La Figura 4 muestra una realización específica del procesador 160 de recepción para 802.11b/g y el modo de extensión de alcance. El procesador 160 de recepción puede implementarse también con otros diseños, y esto está dentro del alcance de la invención. En general, el procesamiento mediante el procesador 440 de recepción de DSSS es complementario al procesamiento mediante el procesador 240 de transmisión de DSSS en la estación 110 de transmisión, y el procesamiento mediante el procesador 450 de recepción de DSSS es complementario al procesamiento mediante el procesador 250 de transmisión de DSSS. La Figura 4 muestra diseños ejemplares de los procesadores 440 y 450 de recepción de DSSS, que pueden incluir otras y/o diferentes unidades de procesamiento no mostradas en la Figura 4.

La Figura 9 muestra un procedimiento 900 para detectar señales para la primera etapa. Las muestras de entrada se ensanchan con una secuencia de código para generar símbolos de desensanchamiento, por ejemplo, a la velocidad de segmento (bloque 912). Se generan productos de símbolos de desensanchamiento para al menos dos retardos diferentes (bloque 914). Cada producto se genera basándose en un símbolo de desensanchamiento y un conjugado complejo de otro símbolo de desensanchamiento que es al menos un periodo de símbolos anterior. Por ejemplo, pueden generarse los productos retardados de 1 símbolo y los productos retardados de 2 símbolos como se muestra en la Figura 5, generándose cada producto retardado de 1 símbolo con dos símbolos de desensanchamiento que están separados por un periodo de símbolos, y generándose cada producto retardado de 2 símbolos con dos símbolos de desensanchamiento que están separados por dos periodos de símbolos.

Se realiza a continuación (bloque 916) la correlación entre los productos para cada retardo y los valores conocidos para ese retardo. Los valores conocidos pueden ser productos de bits de pilotos, como se muestra en la Figura 5. Los productos adyacentes para cada retardo pueden sumarse antes de realizar una correlación para tener en cuenta el ensanchamiento de retardo en el canal inalámbrico, como se muestra también en la Figura 5. Se combinan (bloque 918) los resultados de correlación para todos los retardos. Los resultados de correlación para el retardo de 2 símbolos pueden rotarse mediante múltiples fases hipotetizadas y combinarse con los resultados de correlación correspondientes para el retardo de 1 símbolo, y pueden seleccionarse los resultados de correlación combinados con la mayor magnitud entre las múltiples fases hipotetizadas, como se muestra en la Figura 5. Como alternativa, los resultados de correlación para los diferentes retardos pueden no combinarse de manera coherente.

La presencia de una señal/transmisión se detecta a continuación basándose en los resultados de correlación

10

15

20

25

30

35

40

45

50

E06760450

09-06-2015

combinados, por ejemplo, comparando los resultados de correlación combinados frente a un umbral adaptivo Zth que es una función de la energía recibida (bloque 920). La temporización de la señal se determina también basándose en los resultados de correlación combinados, por ejemplo, detectando un pico en los resultados de correlación combinados (bloque 922).

La Figura 10 muestra un procedimiento 1000 para detectar señales con múltiples (por ejemplo, tres) etapas usando diferentes tipos de procesamiento de señal. Los umbrales adaptivos usados para detección de señal mediante las etapas se obtienen basándose en la energía recibida para una ventana de símbolos (bloque 1012). La detección de señal para la primera etapa se realiza usando correlación de dominio de tiempo y un primer umbral (bloque 1014). Para la primera etapa, pueden generarse productos de símbolos para al menos un retardo, puede realizarse la correlación entre los productos para cada retardo y valores conocidos para ese retardo, y puede declararse la detección basándose en los resultados de correlación para el al menos un retardo y el primer umbral. La detección de señal para una segunda etapa se realiza usando procesamiento de dominio de frecuencia y un segundo umbral (bloque 1016). Para la segunda etapa, pueden determinarse las energías para múltiples comportamientos de frecuencia, y puede declararse la detección basándose en las energías para estos comportamientos de frecuencia y el segundo umbral. La detección de señal para una tercera etapa se realiza usando procesamiento de dominio de tiempo y un tercer umbral (bloque 1018). Pueden obtenerse múltiples derivaciones de canal para una estimación de respuesta de impulso de canal, y puede declararse la detección basándose en las derivaciones de canal y el tercer umbral. La presencia de una señal se declara basándose en las salidas de la primera, segunda y tercera etapas (bloque 1020).

La Figura 11 muestra un procedimiento 1100 para recibir una transmisión o PPDU. La temporización de las muestras de entrada se ajusta para obtener muestras ajustadas en temporización (bloque 1112). El ajuste de la temporización puede realizarse con un filtro polifase y/o basándose en un desplazamiento de frecuencia determinado durante la adquisición de frecuencia. El desplazamiento de frecuencia en las muestras ajustadas en temporización se elimina para obtener muestras corregidas en frecuencia (bloque 1114). Las muestras corregidas en frecuencia se procesan con una estimación de canal (por ejemplo, usando un receptor rake) para obtener símbolos detectados (bloque 1116). Las fases de los símbolos detectados se corrigen para obtener símbolos corregidos en fase (bloque 1118). Para la corrección de fase, puede obtenerse una referencia de fase basándose en los símbolos detectados, y las fases de los símbolos detectados pueden corregirse basándose en la referencia de fase. La demodulación se realiza en los símbolos corregidos en fase para obtener símbolos demodulados (bloque 1120). Los símbolos demodulados se desintercalan (bloque 1122), y los símbolos desintercalados se decodifican para obtener datos decodificados (bloque 1124).

Los procedimientos representados y descritos con respecto a las Figuras 9-11 pueden implementarse como funciones realizadas mediante el procesador 160. Los bloques individuales pueden comprender instrucciones que se realizan mediante el procesador 160.

Las técnicas descritas en el presente documento pueden implementarse mediante diversos medios. Por ejemplo, estas técnicas pueden implementarse en hardware, firmware, software o una combinación de los mismos. Para una implementación en hardware, las unidades de procesamiento usadas para realizar la detección de señal, adquisición y demodulación pueden implementarse en uno o más circuitos integrados específicos de la aplicación (ASIC), procesadores de señales digitales (DSP), dispositivos de procesamiento de señales digitales (DSPD), dispositivos de lógica programable (PLD), campos de matrices de puertas programables (FPGA), procesadores, controladores, microcontroladores, microprocesadores, dispositivos electrónicos, otras unidades electrónicas diseñadas para realizar las funciones descritas en el presente documento o una combinación de los mismos.

Para una implementación en software, las técnicas pueden implementarse con módulos (por ejemplo, procedimientos, funciones y así sucesivamente) que realizan las funciones descritas en el presente documento. Los códigos de software pueden almacenarse en una unidad de memoria (por ejemplo, la unidad 182 de memoria en la Figura 1) y ejecutarse mediante un procesador (por ejemplo, el procesador 160 y/o el procesador 180). La unidad de memoria puede implementarse en el procesador o externa al procesador.

La anterior descripción de las realizaciones desveladas se proporciona para posibilitar a cualquier experto en la materia realizar o usar la presente invención. Diversas modificaciones a estas realizaciones serán fácilmente evidentes para los expertos en la materia, y los principios genéricos definidos en el presente documento pueden aplicarse a otras realizaciones sin alejarse del alcance de la invención. Por lo tanto, la presente invención no pretende limitarse a las realizaciones mostradas en el presente documento sino que está de acuerdo con el más amplio alcance coherente con las reivindicaciones adjuntas.

Claims (8)

1. 5

   10

   15

   20

   25

   30

   35

   40

   45

   50

   55

   60

   REIVINDICACIONES

   1.

   Un procedimiento de realización de detección de señales, que comprende:

   desensanchar primeras muestras de entrada recibidas a través de una primera antena con un desensanchador (512a) de barker en una primera secuencia de símbolos; generar una primera secuencia de primeros productos retardados de símbolos para dicha primera secuencia de símbolos, resultante, cada primer producto retardado de símbolos, de al menos una primera operación (526a) de producto basándose en primeros y segundos símbolos de la primera secuencia de símbolos que están separados por un primer retardo de símbolos; y generar una segunda secuencia de segundos productos retardados de símbolos para la secuencia de símbolos, resultante, cada segundo producto retardado de símbolos, de al menos una segunda operación (526b) de producto basándose en dichos primeros símbolos y terceros símbolos de la secuencia de símbolos que están separados por un segundo retardo de símbolos, en el que la primera y segunda operación (526a, 526b) de producto comprenden multiplicar el primer símbolo por los conjugados (524a, 524b) complejos del segundo y tercer símbolo de la primera secuencia de símbolos, respectivamente; desensanchar segundas muestras de entrada recibidas a través de una segunda antena con un desensanchador de barker en una segunda secuencia de símbolos; generar una tercera secuencia de terceros productos retardados de símbolos para dicha segunda secuencia de símbolos, resultante, cada tercer producto retardado de símbolos, de al menos una primera operación de producto basándose en primeros y segundos símbolos de la segunda secuencia de símbolos que están separados por el primer retardo de símbolos; y generar una cuarta secuencia de cuartos productos retardados de símbolos para la secuencia de símbolos, resultante, cada cuarto producto retardado de símbolos, de al menos una segunda operación de producto basándose en dichos segundos símbolos y terceros símbolos de la segunda secuencia de símbolos que están separados por el segundo retardo de símbolos, en el que la primera y segunda operación de producto comprenden multiplicar la segunda secuencia de símbolos por conjugados complejos del segundo y tercer símbolos de la segunda secuencia de símbolos, respectivamente; sumar de manera coherente la primera secuencia de primeros productos retardados de símbolos con la tercera secuencia de terceros productos retardados de símbolos para proporcionar la primera secuencia de símbolos sumada; sumar de manera coherente la segunda secuencia de segundos productos retardados de símbolos con la cuarta secuencia de cuartos productos retardados de símbolos para proporcionar una segunda secuencia de símbolos sumada; realizar una correlación entre la primera secuencia de símbolos sumada y primeros valores conocidos para obtener primeros resultados de correlación; realizar una correlación entre la segunda secuencia de símbolos sumada y segundos valores conocidos para obtener segundos resultados de correlación; multiplicar el segundo resultado de correlación con un fasor complejo para L diferentes fases hipotetizadas para proporcionar un conjunto de L resultados de correlación rotados en fase; añadir de manera coherente los primeros resultados de correlación con cada uno de los L resultados de correlación rotados en fase correspondientes para proporcionar L resultados de correlación combinados; calcular la magnitud al cuadrado de cada uno de los L resultados de correlación combinados; identificar y proporcionar el mayor valor de magnitud al cuadrado entre los L valores de magnitud al cuadrado; detectar la presencia de una señal si el mayor valor de magnitud al cuadrado supera un umbral predeterminado.

2. 2.

   El procedimiento de la reivindicación 1, en el que generar los productos de los símbolos para al menos dos retardos comprende generar productos retardados de 1 símbolo, generándose cada producto retardado de 1 símbolo con un par de símbolos separados por un periodo de símbolos, y generar productos retardados de 2 símbolos, generándose cada producto retardado de 2 símbolos con un par de símbolos separados por dos periodos de símbolos.

3. 3.

   El procedimiento de la reivindicación 1, en el que:

   el primer y segundo retardo de símbolos se diferencian en más de un periodo de símbolos.

4. 4.

   Un aparato (410) que comprende:

   medios para desensanchar primeras muestras de entrada con un desensanchador (512a) de barker en una primera secuencia de símbolos; medios para generar (526a) una primera secuencia de primeros productos retardados de símbolos para la primera secuencia de símbolos, resultante, cada primer producto retardado de símbolos, de al menos una primera operación de producto basándose en primeros y segundos símbolos de la primera secuencia de símbolos que están separados por un primer retardo de símbolos; medios para generar (526b) una segunda secuencia de segundos productos retardados de símbolos para la primera secuencia de símbolos, resultante, cada segundo producto retardado de símbolos, de al menos una segunda operación de producto basándose en dichos primeros símbolos y terceros símbolos de la secuencia de

   15 5

   10

   15

   20

   25

   30

   35

   40

   45

   símbolos que están separados por un segundo retardo de símbolos, en el que la primera y segunda operación de producto comprenden multiplicar el primer símbolo por los conjugados (524a, 524b) complejos del segundo y tercer símbolo de la primera secuencia de símbolos, respectivamente; medios para desensanchar segundas muestras de entrada recibidas a través de una segunda antena con un desensanchador de barker en una segunda secuencia de símbolos; medios para generar una tercera secuencia de terceros productos retardados de símbolos para dicha segunda secuencia de símbolos, resultante, cada tercer producto retardado de símbolos, de al menos una primera operación de producto basándose en primeros y segundos símbolos de la segunda secuencia de símbolos que están separados por el primer retardo de símbolos; y medios para generar una cuarta secuencia de cuartos productos retardados de símbolos para la secuencia de símbolos, resultante, cada cuarto producto retardado de símbolos, de al menos una segunda operación de producto basándose en dichos segundos símbolos y terceros símbolos de la segunda secuencia de símbolos que están separados por el segundo retardo de símbolos, en el que la primera y segunda operación de producto comprenden multiplicar la segunda secuencia de símbolos por conjugados complejos del segundo y tercer símbolos de la segunda secuencia de símbolos, respectivamente; medios para sumar (528a) de manera coherente la primera secuencia de primeros productos retardados de símbolos con la tercera secuencia de terceros productos retardados de símbolos para proporcionar la primera secuencia de símbolos sumada; medios para sumar (528b) de manera coherente la segunda secuencia de segundos productos retardados de símbolos con la cuarta secuencia de cuartos productos retardados de símbolos para proporcionar una segunda secuencia de símbolos sumada; medios para realizar una correlación (530a) entre la primera secuencia de símbolos sumada y primeros valores conocidos para obtener primeros resultados de correlación; medios para realizar una correlación (530b) entre la segunda secuencia de símbolos sumada y segundos valores conocidos para obtener segundos resultados de correlación; y medios para multiplicar (542) el segundo resultado de correlación con un fasor complejo para L diferentes fases hipotetizadas para proporcionar un conjunto de L resultados de correlación rotados en fase; medios para añadir (544) de manera coherente los primeros resultados de correlación con cada uno de los L resultados de correlación rotados en fase correspondientes para proporcionar L resultados de correlación combinados; medios (546) configurados para calcular la magnitud al cuadrado de cada uno de los L resultados de correlación combinados, para identificar y para proporcionar el mayor valor de magnitud al cuadrado entre los L valores de magnitud al cuadrado; medios para detectar (548) la presencia de una señal si el mayor valor de magnitud al cuadrado supera un umbral predeterminado.

5. 5.

   El aparato de la reivindicación 4, en el que los medios para generar los productos de los símbolos para al menos dos retardos comprende medios para generar productos retardados de 1 símbolo, generándose cada producto retardado de 1 símbolo con un par de símbolos separados por un periodo de símbolos, y medios para generar productos retardados de 2 símbolos, generándose cada producto retardado de 2 símbolos con un par de símbolos separados por dos periodos de símbolos.

6. 6.

   El aparato de la reivindicación 4, que además comprende medios para determinar la temporización de la señal basándose en los resultados de correlación combinados.

7. 7.

   El aparato de la reivindicación 4, en el que:

   el primer y segundo retardo de símbolos se diferencian en más de un periodo de símbolos.

8. 8.

   Un medio legible por ordenador que comprende instrucciones que cuando se ejecutan mediante un procesador hacen que el procesador realice el procedimiento de una cualquiera de las reivindicaciones 1 a 3.

   16