BRPI0611319A2 - receptor para rede de comunicacão sem fio com alcance estendido - Google Patents

Abstract

RECEPTOR PARA REDE DE COMUNICAcAO SEM FIO COM ALCANCE ESTENDIDO. sao descritas técnicas para detectar e demodular um sinal/transmissao. A deteccao de sinais é realizada em mültiplos estágios com a utilizacao de diferentes tipos de processamento de sinais, como, por exemplo, utilizando-se correlacao no domínio do tempo para um primeiro estágio, processamento no domínio da frequencia para um segundo estágio e processamento no domínio do tempo para um terceiro estágio. Para o primeiro estágio, produtos de simbolos sao gerados para pelo menos dois retardos diferentes, uma correlacao entre os produtos para cada retardo e os valores conhecidos é realizada, e os resultados de correlacao para todos os retardos sao combinados e utilizados para declarar a presenca de um sinal. Para demodulacao, a temporizacao das amostras de entrada é ajustada para obter amostras com temporizacao ajustada. O offset de frequencia é estimado e removido das amostras com temporizacao ajustada para obtencao de amostras com frequencia corrigida, que sao processadas com uma estimativa de canal para obtencao de simbolos detectados. As fases dos simbolos detectados sóo corrigidas para obter simbolos com fases corrigidas, que sao demodulados, deintercalados e decodificados.

Description

"RECEPTOR PARA REDE DE COMUNICAÇAO SEM FIO COM ALCANCEESTENDIDO"

FUNDAMENTOS

I. CAMPO

A presente revelação refere-se de maneira geral acomunicação e, mais especificamente, a ur. receptor paracomunicação sem fio.

II. FUNDAMENTOS

Redes de comunicação sem fio são amplamenteempregadas para prover diversos serviços de comunicação,tais como dados, voz, video e assim por diante. Estas redesincluem redes de longa distância sem fio (WWANs) , queprovêem cobertura de comunicação para áreas geográficasgrandes (cidades, por exemplo), redes de área local sem fio(WLANs), que provêem cobertura de comunicação para áreasgeográficas de tamanho médio (edifícios e campus, porexemplo) e redes de área pessoal sem fio (WPAKs) , queprovêem cobertura de comunicação para áreas geográficaspequenas (residências, por exemplo) . Uma rede sem fioinclui tipicamente um ou mais pontos de acesso (ou estaçõesbase) que suportam comunicação para um ou mais terminais deusuário (ou dispositivos sem fio) .

IEEE 802.11 é uma família de padrõesdesenvolvidos pelo Instituto de Engenheiros Elérricos eEletrônicos (IEEE) para WLANs. Estes padrões especificamuma interface através do ar entre um ponto de acesso e umterminal de usuário ou entre dois terminais de usuário. OPadrão 802.11 do IEEE, Edição de 1999 (ou simplesmente,"802.11"), que é intitulado "Parte 11: Especificações deControle de acesso ao meio (MAC) e de Camada Física (PHY)de LAN Sem Fio", suporta taxas de dados de 1 e 2 megabits/segundo (Mbps) na banda de freqüência de 2,4 gigaHertz(GHz) utilizando ou espalhamento espectral por salto emfreqüência (FHSS) ou espaihamento espectral por seqüênciadireta (DSSS) . O Padrão 802.11a-1999 do IEEE (ousimplesmente "802.11a") é um suplemento do 8C2.11,, utilizairiultiplexação por divisão de freqüência ortogonal (DFDM) emvez do FHSS ou do DSSS e suporta taxas de dados de até 54Mbps na banda de freqüência de 5 GHz. O Padrão 802.11b-1999(ou simplesmente "802.11b") é outro suplemento do 302.11 eutiliza o DSSS para suportar taxas de dados de até 11 Mbps.

O Padrão 802.11g-2003 (ou simplesmente "802.llg") do IEEE éainda um outro suplemento do 802.11, utiliza o DSSS e aOFDM e suporta taxas de dados de até 54 Mbps na banda de2,4 GHz. Estes diversos padrões são notoriamente conhecidosna técnica e disponíveis ao público.

A taxa de dados mais baixa suportada por 802.11,802.11a, 802.11b 802.Ilg é de 1 Mbps. Para 802.11b e802.Ilg (ou simplesmente "802.llb/g"), um esquema de DSSSespecífico e um esquema de modulação específico sãoutilizados para enviar uma transmissão à taxa de dados maisbaixa de 1 Mbps. Os esquemas de DSSS e de modulação para 1Mbps exigem uma determinada relação sinal/ruído-e-interferência (SNR) para recepção segura da transmissão. Oalcance de transmissão é então determinado pela áreageográfica dentro da qual uma estação receptora pode obtera SNR exigida ou melhor. Em determinados casos, é desejávelenviar uma transmissão com um alcance que seja maior que oalcance para a taxa de dados mais baixa suportada pelo802.llb/g.

Há, portanto, necessidade na técnica de uma redede comunicação sem fio e uma estação capaz de funcionar comum alcance de cobertura estendido.

SUMÁRIO

São aqui descritas técnicas para detectar edemodular um sinal/transmissão em condições de canalprecárias (por exemplo, uma SNR baixa). Sm um aspecto, adetecção de sinais é realizada em múltiplos estágiosutilizando-se diferentes tipos de processamento de sinaispara obter um bom desempenho de detecção. Em umamodalidade, a detecção de sinais é realizada utilizando-secorrelação no domínio do tempo para um primeiro estágio,processamento no domínio da freqüência para um segundoestágio e processamento no domínio do tempo para umterceiro estágio. A detecção de sinais para cada estágiopode ser também realizada com base em um limite adaptativoque é derivado com base na energia recebida para uma janelade símbolos, de modo que o desempenho de detecção sejamenos sensível ao nível do sinal recebido. A presença de umsinal pode ser declarada com base nas saídas de todos ostrês estágios.

Em um aspecto do primeiro estágio, as amostras deentrada em uma estação receptora podem ser desespalhadascom uma seqüência de códigos para gerar símbolosdesespalhados. Os produtos de símbolos desespalhados são emseguida gerados para pelo menos dois retardos, como, porexemplo, retardos de 1 símbolo e 2 símbolos. A correlaçãoentre os produtos para cada retardo e valores conhecidospara esse retardo é realizada. Os resultados de correlaçãopara todos os retardos são em seguida combinados, como, porexemplo, de maneira não coerente ou coerente para múltiplasfases hipotéticas (hypothesized). A presença de um sinal ea temporização do sinal podem ser determinadas com base nosresultados de correlação combinados.

Em outro aspecto, a demodulação é realizada demaneira se obter um bom desempenho sob precárias condiçõesde canal. Em uma modalidade, a temporização das amostras deentrada é ajustada (com um filtro polifásico, por exemplo)para obter amostras com temporização ajustada. Um offset defreqüência é estimado e removido das amostras comtemporização ajustada para obter amostras com freqüênciacorrigida, que são processadas com uma estimativa de canal(utilizando-se um receptor rake, por exemplo) para obtersímbolos detectados. As fases dos símbolos detectados sãocorrigidas para que sejam obtidos símbolos com fasescorrigidas. A demodulação é então realizada nos símboloscom fases corrigidas para obter símbolos demodulados, quesão deintercalados e decodificados para que sejam obtidosdados decodificados.

O processamento de sinais para cada estágio dedetecção e para demodulação é descrito em detalhe a seguir.Diversos aspectos e modalidades da invenção são tambémdescritos a seguir.

BREVE DESCRIÇÃO DOS DESENHOS

As características e a natureza da presenteinvenção se tornarão mais evidentes com a descriçãodetalhada apresentada a seguir quando considerada emconjunto com os desenhos, nos quais as mesmas referênciasidentificam elementos correspondentes em toda parte.

A Figura 1 mostra uma estação transmissora e umaestação receptora.

A Figura 2 mostra um processador de transmissãona estação transmissora.

A Figura 3 mostra uma estrutura PPDU utilizadapelo 802.llb/g.

A Figura 4 mostra um processador de recepção naestação receptora.

A Figura 5 mostra um primeiro estágio de detecçãoe uma unidade de aquisição de temporização.

A Figura 6 mostra um segundo estágio de detecçãoe uma unidade de aquisição de freqüência.A Figura 7 mostra um terceiro estágio de detecçãoe uma unidade de estimação de canal.

A Figura 8 mostra uma unidade de correção defase.

A Figura 9 mostra um processo para realizardetecção de sinais para o primeiro estágio.

A Figura 10 mostra um processo para realizardetecção de sinais com múltiplos estágios.

A Figura 11 mostra um processo para receber umatransmissão.

DESCRIÇÃO DETALHADA

A palavra "exemplar" é utilizada aqui comosignificando "que serve como um exemplo, caso ouilustração". Qualquer modalidade ou projeto descrito aquicomo "exemplar" não deve ser necessariamente interpretadocomo preferido ou vantajoso comparado com outrasmodalidades ou desenhos.

A Figura 1 mostra um diagrama de blocos de umaestação transmissora 110 e uma estação receptora 15 3 em umarede sem fio 100. A estação transmissora 110 é equipada comuma única antena e pode ser um ponto de acesso ou umterminal de usuário. A estação receptora 150 é equipada commúltiplas (R = 2, por exemplo) antenas e pode ser também umponto de acesso ou um terminal de usuário. Em geral, cadaestação pode ser equipada com qualquer número de antenasque pode ser utilizado na transmissão e recepção de dados.

Um ponto de acesso é geralmente uma esração fixa que secomunica com os terminais de usuário e pode ser tambémchamada de estação base, subsistema transceptor base (BTS)ou alguma outra terminologia. Um terminal de usuário podeser fixo ou móvel e pode ser também chamado de estaçãomóvel, dispositivo sem fio, equipamento de usuário (UE) oualguma outra terminologia.Na estação transmissora 110, um processador detransmissão 130 recebe dados de tráfego provenientes de umafonte de dados 120, processa os dados de tráfego ds acordocom uma taxa de dados selecionada para transmissão e provêchips de saída. O processamento pelo processador detransmissão 130 é descrito a seguir. Uma unidadetransmissora (TMTR) 132 processa (por exemplo, converte emanalógico, amplifica, filtra e converte ascendentemente emfreqüência) os chips de saída e gera um sinal modulado, queé transmitido via uma antena 134.

Na estação receptora 150, R antenas de 152a a152r recebem o sinal transmitido, e cada antena 152 provêum sinal recebido a uma respectiva unidade receptora (RCVR)154. Uma antena pode ser também referida como"diversidade", e as R antenas receptoras apresentam umaordem de diversidade de R. Cada unidade receptora 154processa seu sinal recebido e provê um fluxo de amostras deentrada a um processador de recepção 160. 0 processador derecepção 160 processa as amostras de entrada de todas as Runidades receptoras de 154a a 154r de uma maneiracomplementar ao processamento realizado pelo processador detransmissão 130 e provê dados decodificados a um depósitode dados 17 0. Os dados decodificados são uma estimativa dosdados de tráfego enviados pela estação transmissora 110.

Os processadores 140 e 180 orientam ofuncionamento das unidades de processamento na estaçãotransmissora 110 e na estação receptora 150,respectivamente. Unidades de memória 142 e 182 armazenamdados e/ou códigos de programa utilizados pelosprocessadores 140 e 180, respectivamente.

As estações 110 e 150 podem suportar o 802.11be/ou o 802. Hg. O 802. Ilg é retro-compatível com o 8C2-llbe suporta todos os modos operacionais definidos pelo802.11b. As estações 110 e 150 podem adicionalmentesuportar um modo de extensão de alcance, que suporta pelemenos uma taxa de dados que seja mais baixa que a taxa dedados mais baixa no 802.11b/g. A(s) taxa(s) de dados maisbaixa (s) podem ser utilizadas para estender o alcance decobertura, o que é vantajoso para determinadas aplicações,tais como um walkie-talkie.

A Tabela 1 enumera as duas taxas de dades maisbaixas suportadas por 802.11b e 802.Ilg e o processamentopara cada taxa de dados. A Tabela 1 enumera também trêstaxas de dados suportadas pelo modo de extensão de alcancee o processamento para cada taxa de dados, de acordo comuma modalidade. Na Tabela 1, DBPSK denota chaveamer.to pordeslocamento de fase binário diferencial, e DQPSK denotachaveamento por deslocamento de fase em quadraturadiferencial.

Tabela 1

table>table see original document page 8</column></row><table>

Para maior clareza, na descrição seguinte o terme"bit" refere-se a uma quantidade antes da modulação (oumapeamento em simbolos) na estação transmissora, o termo"símbolo" refere-se a uma quantidade após o mapeamento eir.símbolos e o termo "chip" refere-se a uma quantidade apósespalhamento espectral. O termo "amostra" refere-se a umaquantidade antes do desespalhamento espectral na estaçãoreceptora.A Figura 2 mostra uma modalidade do processadorde transmissão 130 na estação transmissora 110. Cprocessador de transmissão 130 inclui um gerador de pilotos210, um processador de transmissão DSSS 240 para o802.11b/g, um processador de transmissão DSSS 25C para omodo de extensão de alcance e um multiplexador (Mux) 270.

0 gerador de pilotos 210 gera um piloto (que étambém chamado preâmbulo ou uma referência) tanto para o802.llb/g quanto para o modo de extensão de alcance. Dentrodo gerador de pilotos 210, um mapeador de símbolos 214recebe bits piloto, mapeia estes bits em símbolos demodulação com base em BPSK e prove símbolos de pilotos a umespalhador 216. Conforme utilizado aqui, um símbolo-pilotoé um símbolo de modulação para piloto, um símbolo de dadosé um símbolo de modulação para dados de tráfego, um símbolode modulação é um valor complexo para um ponto em umaconstelação de sinais para um esquema de modulação (M-PSKou M-QAM, por exemplo) e um símbolo é qualquer valorcomplexo. 0 espalhador 216 espalha espectralmente ossímbolos de piloto e provê chips de saída. Dentro doespalhador 216, um gerador de códigos de número pseudo-aleatório (PN) 222 gera uma seqüência de códigos PN. Emalgumas modalidades, esta pode ser também chamada seqüênciade Barker. A seqüência de Barker é de 11 chips decomprimento, tem uma taxa de 11 mega-chips/segundo (Mcps) eé composta da seguinte seqüência de 11 chips {+1, -1, +1,+ 1, -1, +1, +1, +1, -1, -1, -1}. Um multiplicador 224recebe símbolos de piloto a uma taxa de 1 mega-símbolos/segundo (Msps) do mapeador de Símbolos 214 e aseqüência de Barker do gerador de códigos PN 222. Omultiplicador 224 multiplica cada símbolo-piloto com todosos 11 chips da seqüência de Barker, gera 11 chips de saídapara cada símbolo-piloto e provê uma seqüência de chips desaída para o piloto. A taxa de chips de saída é 11 vezes ataxa de símbolos de piloto, ou 11 Mcps. Cada chip de saídaé um valor complexo a ser enviado em um período de chipsTc, que é de aproximadamente 90,9 nanossegundos (ns) para802.llb/g.

O processador de transmissão DSSS 240 realizamodulação diferencial e espalhamento espectral para802.llb/g. Dentro do processador 240, um encodificadordiferencial 242 recebe bits de dados para dados de tráfego,realiza encodificação diferencial nos bits de dados paraDBPSK ou DQPSK e provê bits encodif içados dif erencialir.ente.

Para DBPSK, um bit de dados de xO' resulta em uma mudançade fase de 0o, e um bit de dados de xI' resulta em umamudança de fase de 180°. Para DQPSK, um par de bits dedados de Λ00' resulta em uma mudança de fase de 0o, um parde bits de dados de Λ01' resulta em uma mudança de fase de+ 90°, um par de bits de dados de Λ11' resulta em umamudança de fase de +180° e um par de bits de dados de xIO'resulta em uma mudança de fase de +270°. Em algumasmodalidades, um mapeador de símbolos 244 mapeia os bitsencodifiçados diferencialmente em símbolos de modulação combase na BPSK para a taxa de dados de 1 Mbps e com base naQPSK para a taxa de dados de 2 Mbps. Entretanto, outrosesquemas de modulação para as taxas podem ser utilizados. 0mapeador de Símbolos 244 provê símbolos de modulação BPSK auma taxa de 1 Msps para a taxa de dados de 1 Mbps e provêsímbolos de modulação QPSK a uma taxa de 1 Msps para a taxade dados de 2 Mbps. Um espalhador 246 espalhaespectralmente os símbolos de dados do mapeador de SiirJoolos244 e provê chips de saída para os dados de tráfego.

O processador de transmissão DSSS 250 realizaencodificação com correção antecipada de erros (FEC) ,mapeamento em símbolos e espalhamento espectral para o modode extensão de alcance. Dentro do processador 250, umencodificador FEC 252 recebe bits de dados para dados detráfego, encodifica os bits de dados de acordo com umesquema de codificação FEC e provê bits de código. Oencodif icador FEC 252 pode implementar uir. códigoconvolucional, um código Turbo, um código de verificação deparidade de baixa densidade (LDPC), um código de bloco,algum outro código ou uma combinação deles. Uma unidade derepetição/puncionamento 254 pode ou repetir ou puncionaralguns ou todos os bits de código para obter a taxa decódigo desejada. Um intercalador 256 intercala ou reordenaos bits de código com base em um esquema de intercalação.Um encodificador diferencial 262 realiza encodificaçãodiferencial nos bits intercalados, como, por exemplo, paraDBPSK ou DQPSK, e provê bits encodifiçadosdiferencialmente. Um mapeador de símbolos 2 64 ir.speia osbits encodifiçados diferencialmente em símbolos demodulação com base em um esquema de modulação, como, porexemplo, BPSK ou QPSK. Um espalhador 266 espalhaespectralmente os símbolo.s de dados do mapeador de símbolos264 e provê chips de saída para os dados de tráfego. Osespalhadores 24 6 e 266 podem ser, cada um, implementados damesma maneira que o espalhador 216 e podem espalhar cadasímbolo de dados com a seqüência de Barker de 11 chips paragerar 11 chips de saída para esse símbolo de dados.

0 multiplexador 270 recebe os chips de saídaprovenientes do gerador de pilotos 210 e processadores detransmissão DSSS 240 e 250, provê os chips de saída para opiloto no tempo apropriado, provê os chips de saída doprocessador 240 caso o modo 802.11b/g seja selecionado eprovê os chips de saída do processador 250 caso o modo deextensão de alcance seja selecionado.Para o IEEE 802.11, os dados são processados poruma camada de controle de acesso ao meio (MAC) comcunidades de dados de protocolo MAC (MPDüs). Cada KPDU éprocessada por um protocolo de convergência de camadafísica (PLCP) e encapsulada em uma unidade de dados deprotocolo PLCP (PPDU) . Cada PPDU é processada por umacamada física (conforme mostrado na Figura 2) e transmitidavia um canal sem fio.

A Figura 3 mostra uma estrutura PPDU 300utilizada pelo 802.11b/g. Para a estrutura PPDU 300, umaPPDU 310 inclui um preâmbulo PLCP 320, um cabeçalho PLCP330 e uma MPDU 340. A MPDU 340 porta dados de tráfego paraa PPDU 310 e tem um comprimento variável. 0 preâmbulo PLCP320 inclui um campo de sincronização (SYNC) PLCP 322 e umcampo de delimitador de quadros de partida (SFD) 324. Ocampo SYNC 322 porta uma seqüência fixa de 128 bits, quepode ser utilizada por uma estação receptora para detecçãode sinais, aquisição e outras finalidades. Os bits naseqüência de 128 bits são denotados como do, di, . . „, dj.27. Ocampo SFD 324 porta uma seqüência fixa de 16 bits, queindica o início do cabeçalho PLCP. O cabeçalho PLCP 330inclui um campo de SINAL 332, que indica a taxa de dadospara a MPDU, um campo de SERVIÇO 334, que é configurada emΛ0' para significar conformidade com o IEEE 802.11, umcampo de COMPRIMENTO 336, que indica a quantidade de tempo(em unidades de microssegundos) exigida para enviar MPDU340, e um campo de CRC 338 que porta um valor de CRC geradocom base nos campos de SINAL, SERVIÇO e COMPRIMENTO. Opreâmbulo PLCP 320 e o cabeçalho PLCP 330 são enviados a 1Mbps utilizando-se a DBPSK. O preâmbulo PLCP 320 contém umtotal de 144 bits, que são processados para gerar 144símbolos BPSK. Cada símbolo BPSK é composto de 11 chips desaída, que são obtidos pelo espalhamento de tal símboloBPSK com os 11 chips da seqüência de Barker. Os 144símbolos BPSK são transmitidos em 144 períodos de símbolos,com cada período de símbolos tendo uma duração de 1microssegundo (μΞ).

A estrutura PPDU 300 ou outra estrutura PPDU podeser utilizada para o modo de extensão de alcance. Aestrutura PPDU para o modo de extensão de alcance podeincluir um campo SYNC, um campo de CHANEST que porta umaseqüência fixa (de 32 bits, por exemplo) utilizada paraestimação de canal, um ou mais campos de sinalização e umaMPDU.

A estação receptora 150 realiza aquisição PAR?.,detectar PPDUs enviadas pela estação transmissora. 110. Aaquisição para o modo de extensão de alcance é maisdesafiadora que a aquisição típica para o 802.11/b porcausa das seguintes diferenças:

1. Baixa SNR/diversidade. A relação energia-por-bit/ruído-total (Eb/No) é mais baixa, como, porexemplo, para o 802.11b/g ela é de aproximadamente Sdecibéis (dB), ao passo que a Eb/No exigida para cmodo de extensão de alcance é de aproximadamente 3 dB.A relação energia-por-símbolo/ruído-total exigida porordem de diversidade (Es/No/div) é de aproximadamente-6 dB à taxa de dados mais baixa de 250 kbps. Édesejável obter-se uma detecção melhor que de 90%neste limite Es/No/div em condições de canaldispersivas.

2. Aquisição de freqüência. Um receptor 802.11b/g realizatipicamente demodulação diferencial. Um receptor parao modo de extensão de alcance pode realizardemodulação coerente para aperfeiçoamento dedesempenho. Para obter uma boa estimativa de canalutilizada na demodulação coerente, o receptor podenecessitar determinar o erro em freqüência entre ososciladores nas estações transmissora e receptora. "Jrr.erro em freqüência de ± 20 partes por milhão (ppm) naestação receptora se traduz em um erro em freqüênciade ± 232 KHz a 5,8 GHz, que pode deteriorar cdesempenho.

3. Estimação de canal. A potência de ruido na estimativade canal deve ser muito mais baixa que a potência deruido total para obter um bom desempenho nademodulação coerente.

A Figura 4 mostra uma modalidade do processadorde recepção 160 na estação receptora 150 da Figura 1.Dentro do processador de recepção 160, um buffer deamostras 4 02 recebe um fluxo de amostras de entrada.proveniente de cada uma das unidades receptoras de 154a a154r. Um processador de aquisição 404 realiza aquisiçãopara PPDUs. Dentro do processador 404, uma unidade deprimeiro estágio de detecção e aquisição de temporização410 recebe as amostras de entrada provenientes do buffer402, detecta PPDUs e determina a temporização de cada PPDUdetectada. Uma unidade de segundo estágio de defecção eaquisição de temporização 420 também detecta PPDUs eadicionalmente estima o erro em freqüência nas amostras deentrada. Uma unidade de terceiro estágio de detecção eestimação de canal 430 também detecta PPDUs eadicionalmente estima a resposta do canal sem fio entre a.estação transmissora 110 e a estação receptora 150. Asunidades 410, 420 e 430 podem realizar processamento combase na seqüência de 128 bits no campo SYNC do preâmbuloPPDU, conforme descrito a seguir.

A Figura 5 mostra uma modalidade de unidade deprimeiro estágio de detecção e aquisição de temporização410, que realiza detecção de sinais utilizando correlaçãono domínio do tempo. A unidade 4IC opera em amostras deentrada de valor complexo à taxa de amostra, que é igual oumaior que a taxa de chips. Para simplificar, a descriçãoseguinte presume que as amostras de entrada sejam providasà taxa de chips. Na descrição seguinte, "m" é um Índicepara antena receptora, "n" é um índice para período dechips, "k" é um índice para faixa de freqüência e é um

índice para os 128 bits da seqüência fixa enviada no campoSYNC. A taxa de símbolos é igual à taxa de bits para opiloto enviado no campo SYNC. Soma coerente refere-se a umasoma de valores complexos, e soma não coerente refere-se auma soma de valores reais (magnitudes, por exemplo).

Dentro da unidade 410, correlatores de retardo de510a a 510r recebem as amostras de entrada das unidadesreceptoras de 154a a 154r, respectivamente. Dentro docorrelator de retardo 510a para a antena 1 (ou m =1), umdesespalhador de Barker 512a desespalha as amostras deentrada com a seqüência de Barker de 11 chips e provesímbolos desespalhados à taxa de chips. Para cada períodode chips η, o desespalhador de Barker 512a multiplica 11amostras de entrada para períodos de chips de a? a n-10pelos 11 chips da seqüência de Barker, acumula osresultados da multiplicação e provê um símbolo desespalhadoxm(n) para tal período de chips. O desespalhador de Barker512a realiza uma correlação deslizante da seqüência deBarker com as amostras de entrada para obter um símbolodesespalhado para cada período de chips (em vez de cadaperíodo de símbolos) e provê símbolos desespalhados a umbuffer de símbolos 514a a um multiplicador de retardo 520a.

O multiplicador de retardos 520a gera produtosretardados de 1 símbolo e 2 símbolos dos símbolosdesespalhados. Dentro do multiplicador de retardo 520a, ossímbolos desespalhados são providos a duas unidades deretardo acopladas em série 522a e 522b, com cada unidade deretardo provendo um retardo de um período de símbolos Ts,

que é igual a 11 períodos de chips, ou Ts=WTc. Asunidades 524a e 524b provêem o conjugado complexo dossímbolos desespalhados das unidades de retardo 522a e 522b,respectivamente. Um multiplicador 52 6a multiplica c símbolcdesespalhado para cada período de chips η pela saída daunidade 524a e provê um produto retardado de 1 símboloy\m(n) Para tal período de chips. De maneira semelhante, uir.multiplicador 526b multiplica o símbolo desespalhado para,cada período de chips η pela saída da unidade 524b e provêum produto retardado de 2 símbolos jv2>m(«) para tal períodcde chips.

O correlator de retardos para cada antenarestante processa as amostras de entrada para tal antena da.maneira descrita acima para a antena 1. Cada correlator deretardos provê produtos retardados de 1 símbolo yXm{n) eprodutos retardados de 2 símbolos y2,m(n) Pa^a uma antena,associada m. Para cada período de chips η, um somador528a soma de maneira coerente os produtos ylm(«), param = 1,...,R, de todos os R correlatores de retardos de510a a 510r e gera um produto yx{n) para tal período dechips. Para cada período de chips n, um somador 528b soma.os produtos ^2mOO' Para m = 1,...,R, de todos oscorrelatores de retardos de 510a a 510r e gera um produtoy2(n) para tal período de chips. Os produtos >>,(«) e y2(n)podem ser expressos da seguinte maneira:

yÁn) = Y,xm(n)-XtmOfI-Ts), e Eq(Ia)<formula>formula see original document page 17</formula>

O produto retardado de 1 símbolo .FimC") éindicativo da diferença de fase entre dois símbolosdesespalhados xm(n) e xm(n-Ts), que são separados por umperíodo de símbolos para a antena m. 0 produto retardado de2 símbolos y2m(n) ® indicativo da diferença de fase entredois símbolos desespalhados xm{n) e xm{n-2Ts), que sãoseparados por dois períodos de símbolos para antena m . AFigura 5 mostra a utilização de produtos retardados de 1símbolo e 2 símbolos para detecção de sinais. Em geral, osprodutos para qualquer número de diferentes retardos (como,por exemplo, 1, 2, 3 períodos de símbolos e assim pordiante) podem ser utilizados na detecção de sinais. Autilização de produtos para mais retardos pode aperfeiçoara SNR e o desempenho de detecção. Entretanto, uma vez que ooffset de freqüência provoca rotação de fase nas amostrasde entrada, o retardo máximo pode ser limitado pelo offsetde freqüência. A quantidade de retardo também afeta acomplexidade dos correlatores diferenciais 530a e 530b. Porexemplo, há 127 operações de multiplicação e acumulaçãopara um retardo de um período de símbolos, 126 operações demultiplicação e acumulação para um retardo de dois períodosde símbolos e assim por diante.

Os correlatores diferenciais 530 a e 530b recebemos produtos ^1(W) e y2(n) r respectivamente. Dentro doscorrelatores diferenciais 530a, os produtos ^1C") sãoprovidos a uma seqüência de elementos de retardo alternados532a e 534a. Cada elemento de retardo 532a provê um retardode um período de chips, cada elemento de retardo 53 4a provêum retardo de 10 períodos de chips, cada par de elementosde retardo adjacentes 532a e 534a prove um retardo de 11períodos de chips (que é um período de símbolos) e toda aseqüência de elementos de retardo 532a e 534a provê umretardo de aproximadamente 126 períodos de símbolos. Umconjunto de 127 adicionadores 536a é acoplado aos 127elementos de retardo 532a. Cada adicionador 536a soma aentrada e a saída de um elemento de retardo 532a associadoe provê uma saída >'1(«-ll-/)-jv1(«-ll-/-l), ondei g {θ,..., 126}. Um conjunto de 127 multiplicadores 538a éacoplado ao conjunto de 127 adicionadores 536a e tambémrecebe uma seqüência diferencial de 1 símbolo que contém127 valores conhecidos. Esta seqüência é formada por umproduto bit-a-bit de uma primeira seqüência de d0 a di26 comuma segunda seqüência de di a d\2i, onde d0 a di2? são os 128bits da seqüência (ou bits piloto) fixa utilizada para ocampo SYNC. Uma vez que os bits piloto têm valor real,dtd ;+i = dtdM para ie {0,..., 126}. Cada multiplicador 538amultiplica a saída de um somador associado 536a por didM .

Para cada período de chips n, um adicionador 540a adicionaas saídas de todos os 127 multiplicadores 538a e provê umresultado de correlação Cl(Ti) para tal período de chips.

O correlator diferencial 530b é semelhante aocorrelator diferencial 530a. Os produtos y2(n) são enviadosa uma seqüência de elementos de retardo alternados 532b e534b, que provê um retardo de aproximadamente 125 períodosde símbolos. Um conjunto de 126 adicionadores 536b éacoplado a 126 elementos de retardo 532b. Cada adicionador536b soma a entrada e a saída de um elemento de retardoassociado 532b e provê uma saída y2{n-\\-i)·y2{n-\\-i-\), ondeι e {θ,...,125}. Um conjunto de 126 multiplicadores 538b éacoplado ao conjunto de 126 adicionadores 536b e tambémrecebe uma seqüência diferencial de 2 símbolos que contém126 valores conhecidos. Esta seqüência é fornada por umproduto bit-a-bit de uma seqüência de do a d:25 com umeseqüência de d2 a dni . Cada multiplicador 538b multiplica a.saida de um somador associado 536b por dtdj+2 . Para cadaperíodo de chips n, um adicionador 540b adiciona as saldasde todos os 126 multiplicadores 538b e provê um resultadode correlação c2(k) para tal período de chips.

O correlator diferencial 530a realiza ccrrelaçãcentre os produtos retardados de 1 símbolo JV1(H) com a.seqüência diferencial de 1 símbolo. O correlatordiferencial 530b realiza correlação entre os produtosretardados de 2 símbolos y2(n) com a seqüência diferencialde 2 símbolos. A modalidade mostrada na Figura 5 presumeque o canal sem fio tenha um espalhamento de retardo (istoé, dispersão ou dissipação) de alguns chips. Os somadores536a e 536b são utilizados para coletar energia atravésdeste espalhamento de retardo. A energia pode ser tambémcoletada através de mais chips para um espalhamento deretardo maior ou pode ser omitida se o canal sem fio tiverespalhamento de retardo zero ou muito pequeno (para umpercurso de linha de visada forte, por exemplo).

Cada correlator diferencial 530 provê umresultado de correlação para cada período de chips. Asfases dos resultados de correlação c2(n) do correlatordiferencial 530b podem não estar alinhadas com as fases dosresultados de correlação correspondentes c,(«) do correlatordiferencial 530a. Um multiplicador 542 multiplica cada.resultado de correlação c2(ri) do correlator diferencial 530bcom um fasor complexo e~Jpara L diferentes faseshipotéticas e provê um conjunto de L resultados decorrelação com rotação de fase. Por exemplo, as faseshipotéticas podem ser {0, 90°, 180°, -90°} para L = 4, {0,60°, -60°} para L = 3 e assim por diante. As L faseshipotéticas podem ser selecionadas para cobrir o alcancepossível de fases relativas. Por exemplo, o offset defreqüência máxima pode ser de 232 KHz para um erro errfreqüência de ± 20 ppm e uma freqüência de portadora de 5,8GHz. A diferença máxima de fase entre as correlaçõesretardadas de 1 símbolo e 2 símbolos é de ± 232 KHz vezes 1μs, que é de aproximadamente 90 graus. Portanto, se faseshipotéticas de 0, 60° e -60° forem utilizadas, então pelemenos uma fase hipotética está dentro de 3C°. Se adiferença de fase for maior (devido à utilização de urr.retardo maior ou um offset de freqüência maior, porexemplo) , então as fases hipotéticas devem cobrir uir.alcance maior, até os ± 180° completos.

O multiplicador 542 gira C2(n) por fasesdiferentes. Para cada período de chips n, um adicionado*544 adiciona de maneira coerente o resultado de correlaçãoC\(n) do adicionador 54 0a com cada um dos L resultados decorrelação com rotação de fase correspondente dcmultiplicador 542 e provê L resultados de correlaçãocombinados zp(n) , para ρ = 1,...,L. Caso K correlatoresdiferenciais sejam utilizados para K diferentes retardos,onde K > 1, então um correlator diferencial pode serutilizado como a referência (sem deslocamento de fase). Un;resultado de correlação combinado é então obtido para cadahipótese que corresponde a uma fase· específica para cada u:i.dos K-I correlatores diferenciais restantes. Por exemplo,se K = 3, então um resultado de correlação combinado éobtido para cada hipótese que corresponde a um pai'diferente de fases hipotéticas para dois correlatcresdiferenciais. Até LK_i resultados de correlação combinadossão obtidos para as LK_1 hipóteses possíveis. Para cadaperíodo de chips n, uma unidade 546 computa a magnitudeelevada ao quadrado de cada um dos L resul-ados decorrelação combinados (para K = 2), identifica o maiorvalor de magnitude elevado ao quadrado entre os L valoresde magnitude elevados ao quadrado e fornece este maiorvalor de magnitude elevado ao quadrado Z(n) . Para cadaperíodo de chips n, um detector de sinais 548 compara omaior valor de magnitude elevado ao quadro Z(n) com umlimite predeterminado Zlimite e declara a presença de uma PPDUse Z(ri) exceder o limite, ou Z{ri) > Zhmije . O detector desinais 548 continua a monitorar os valores de magnitudeelevados ao quadrado para buscar um valor de pico e provê operíodo de chips para este valor de pico como umatemporização inicial tau para a PPDU detectada.

Alternativamente, os resultados de correlaçãoC1(Tz)e c2(n) para cada período de chips podem ser combinadosde maneira não coerente. Isto pode ser obtido computando-sea magnitude elevada ao quadrado de cx{ri), computando-se amagnitude elevada ao quadrado de c2(n) e somando-se as duasmagnitudes elevadas ao quadrado para obter Z(n) . O limiteZlimite pode ser configurado em valores diferentes, dependendode como Z(«) é derivado.

O limite Zjjmite utilizado no primeiro estágio dedetecção pode ser um limite adaptativo que varia, porexemplo, com a energia recebida Erx para o campo de SYNC de128 bits. Por exemplo, o limite Zljmite pode ser configuradocomo igual à energia recebida Erx vezes um fator deescalonamento Slr ou Z^mite-Erx-Sx. A utilização da energiarecebida normalizada para detecção de sinais resulta em uir.desempenho de detecção semelhante para uma ampla faixa deníveis de sinal recebido. A simulação em computador indicaque uma probabilidade de detecção de aproximadamente 90% euma taxa de alarme falso inferior a 1% podem ser obtidaspara um canal de Rayleigh não correlacionado de 2 percursosiguais a uma SNR total de -3 dB utilizando-se S1 = 22. Aprobabilidade de detecção refere-se à probabilidade dedeclarar corretamente a presença de uma PPDÜ quando a PPDUé enviada. A taxa de alarme falso refere-se à probabilidadede declarar incorretamente a presença de uma PPDU quandonenhuma for enviada. Um equilíbrio entre probabilidade dedetecção versus taxa de alarme falso pode ser feito pelaseleção de um valor adequado para o fator de escalonamentcS1.

A Figura 6 mostra uma modalidade da unidade desegundo estágio de detecção e de aquisição de freqüência420, que realiza detecção de sinais utilizandoprocessamento no domínio da freqüência. Para esta.modalidade, a unidade 420 inclui R estimadores de offset defreqüência de 610a a 610r para as R antenas receptoras.Cada estimador de offset de freqüência detecta as energiasem diferentes faixas de freqüência para determinar o offsetde freqüência nas amostras de entrada de uma antena,associada.

Para a antena receptora 1 (m = 1), um buffer desímbolos 516a provê N símbolos desespalhados, que sãoespaçados entre si por 11 períodos de chips (ou um períodode símbolos), começando na temporização inicial tav. provida,pela unidade de aquisição de temporização 410. O primeiro·símbolo desespalhado é assim alinhado no tempo com a melhorhipótese de temporização do estágio de aquisição detemporização. Em gerai, N pode ser qualquer número inteireque seja uma potência de dois e não exceda 128, como, porexemplo, N pode ser 32, 64 ou 128. Dentro do estimador deoffset de freqüência 610a, um conjunto de N multiplicadores612 recebe os N símbolos desespalhados do buffer desímbolos 514a e N bits piloto correspondentes na seqüênciade 128 bits. Cada multiplicador 612 multiplica seu símbolodesespalhado com seu bit piloto para remover a modulaçãonesse símbolo desespalhado. Uma unidade de transformadarápida de Fourier (FFT) de N pontos 620 recebe as N saídasde N multiplicadores 612, realiza uma FFT de K pontosnestas N saídas e provê os N valores no domínio dafreqüência para N faixas de freqüência. Um conjunto de Nunidades 622 recebe os N valores no domínio da freqüênciada unidade FFT 620. Cada unidade 622 computa a magnitudeelevada ao quadrado de seu valor no domínio da freqüência eprovê a energia detectada para uma respectiva faixa defreqüência k .

Após remover a modulação com multiplicadores 612,as N saídas destes multiplicadores podem ter um componenteperiódico. Este componente periódico é causado por umoffset de freqüência no oscilador na estação receptora 150,o que resulta em que o sinal recebido não é convertidodescendentemente em freqüência exatamente em DC. A unidadeFFT 620 provê uma resposta espectral das N saídas dosmultiplicadores 612. A faixa de freqüência k com a maiorenergia detectada é indicativa do offset de freqüência paraas amostras de entrada da antena m .

O estimador de offset de freqüência para cadaantena receptora restante processa os símbolosdesespalhados para tal antena da maneira descrita para aantena 1. Um conjunto de N adicionadores 632 recebe Rconjuntos de N energias detectadas de R estimadores deoffset de freqüência de 610a a 610r para as R antenasreceptoras. Cada adicionador 632 adiciona as energiasdetectadas de todos os R estimadores de offset defreqüência de 610a a 610r para um faixa de freqüênciaassociada k e provê a energia detectada total E(k) paratal faixa de freqüência. Um seletor 634 seleciona a maiorenergia detectada total -EmaxC^) entre as N energiasdetectadas totais para as N faixas de freqüência. Umdetector de sinais 636 compara a maior energia detectadatotal E^ik) com um limite predeterminado Ehmite, declaradetecção de sinais se £max(£) for maior que o limire Eumite eprovê à faixa de freqüência a maior energia detectada totalcomo o erro em freqüência estimado kos . O limite E]imite podeser configurado como igual, por exemplo, à energia recebidaErx para o campo SYNC de 128 bits vezes um fator deescalonamento S2, ou Ehmite=Erx-S2.

A modalidade mostrada na Figura 6 utiliza uma FFTde N pontos, onde N < 128. Caso N = 64, que é o tamanho deFFT comumente utilizado para 802.11b e 802.Ilg na OFDM,então o espaçamento entre faixas de freqüência adjacentes éde 15, 625 KHz para a taxa de símbolos de 1 Msps, e aincerteza na estimativa de offset de freqüência é metade doespaçamento de faixas ou 7,812 KHz. Esta incerteza pode serreduzida realizando-se interpolação e/ou utilizando-se umaFFT de 128 pontos maior.

O ganho de processamento para acumulação coerentepela FFT é de aproximadamente 18 dB para N = 64. A perda deintegração coerente do pior caso é de quase 4 dB, que ocorre quando o offset de freqüência real é exatamenteentre duas faixas de freqüência. Uma SNR integrada totalmínima de quase 14 dB pode ser obtida para N= 64. A maiorparte da perda de integração coerente pode ser recuperadasomando-se as energias detectadas para pares de faixas defreqüência adjacentes (semelhante à soma realizada pelosadicionadores 536a e 536b da Figura 5, por exemplo) antesda seleção da maior energia detectada total. A soma dasenergias detectadas para pares de faixas de freqüênciaadjacentes aumenta a probabilidade de detecção a um custcde um pequeno aumento na taxa de alarme falso. Umaprobabilidade de detecção melhor que 90% a uma SNR de -7 dBe melhor que 99,9% a uma SNR de -4 dB pode ser obtidautilizando-se um limite de S2 = 8. A probabilidade dealarme falso é menor que 0,5% para o segundo estágio dedetecção, obtendo-se uma taxa de alarme falso agregada de5xl0~5 tanto para o primeiro quanto para o segundo estágio.

O multipercurso pode degradar a probabilidade dedetecção uma vez que toda a energia não é utilizada ncsegundo estágio de detecção (devido ao funcionamento da FFIno espaçamento entre símbolos e não no espaçamento entrechips). Em uma modalidade, um desempenho de detecçãoaperfeiçoado pode ser obtido para o segundo estágio dedetecção realizando-se uma FFT de 128 pontos e,conseqüentemente, integrando-se através de toda a seqüênciade 128 bits para o campo SYNC. Em outra modalidade, uma FFlde 64 pontos pode ser realizada para a primeira metade da.seqüência de 128 bits, conforme descrito acima, uma outra.FFT de 64 pontos pode ser realizada para a segunda metadeda seqüência de 128 bits e as energias detectadas para asduas FFTs podem ser somadas de maneira não coerente pelosadicionadores 632.

Em outra modalidade de estimação de offset defreqüência, as amostras de entrada são correlacionadas coma seqüência de 128 bits conhecida para diferentes offsetsde freqüência hipotéticos. Para cada offset de freqüênciahipotético, as amostras de entrada são rotacionadas por taloffset de freqüência, as amostras rotacionadas sãccorrelacionadas com a seqüência de 128 bits, o resultado da.correlação é comparado com um limite e a detecção de sinaisé declarada caso o resultado da correlação exceda o limite.A correlação pode ser realizada no domínio do tempo com umaestrutura de filtro de resposta ao impulso finita (FIR) ou.no domínio da freqüência com uma operação de FFT-multiplicar-IFFT. A estimativa de offset de freqüência édeterminada pelo erro em freqüência hipotético que produz cmaior resultado de correlação que excede o limite.

Em ainda outra modalidade de estimação de offsetde freqüência, as amostras de entrada são inicialmentedesespalhadas para obter símbolos desespalhados à taxa dechips, conforme mostrado na Figura 5. Os símbolosdesespalhados são então multiplicados pelos bits pilotecorrespondentes para remover a modulação dos pilotos. Ossímbolos resultantes são utilizados para gerar produtosretardados de 1 símbolo e 2 símbolos, como, por exemplo,utilizando-se o multiplicador de retardos 520a da Figura 5.Os produtos retardados para cada retardo são processadospara gerar um valor complexo para tal retardo. Para cadaretardo d, onde d = {1, 2}, os produtos retardados de c.símbolos são providos a um conjunto de 10 elementos deretardo espaçados entre si por chips acoplados em série(semelhantes aos elementos de retardo 722 da Figura 7, porexemplo) para obter produtos retardados de d símbolos a 11diferentes deslocamentos de chip. Os produtos retardados ded símbolos para cada deslocamento de chip são acumulados demaneira coerente através do campo SYNC (utilizando-se oscomutadores 724 e os acumuladores 730 da Figura 7, porexemplo). Os 11 resultados acumulados para os 11deslocamentos de chip podem ser combinados (utilizando-secombinação de razões máximas, por exemplo) para gerar umvalor complexo Vd para o retardo d. A diferença de faseentre os valores complexos V1 e V2 para retardos de 1símbolo e 2 símbolos pode ser computada e urilizada paraderivar o offset de freqüência. As R antenas receptoraspodem ser combinadas de diversas maneiras, como, porexemplo, os produtos retardados podem ser combinadosatravés de antenas, conforme mostrado na Figura 5, osvalores complexos para diferentes antenas podem sercombinados para cada retardo d e assim por diante. Mais dedois retardos e/ou um retardo maior podem ser tambémutilizados na estimação de freqüência. Um retardo maiorresulta em uma diferença de fase maior, que provê melhorresolução para o offset de freqüência. Entretanto, umretardo maior pode resultar em ambigüidade, como, porexemplo, um deslocamento de fase de mais de 180° pode serinterpretado como um deslocamento negativo inferior a 180°.Para um dado número de retardos e um dado offset defreqüência máximo, um conjunto de retardos pode serselecionado para otimizar a resolução sem ambigüidade.

Independentemente da técnica utilizada naestimação de freqüência, o offset de freqüência estimadokos da unidade de aquisição de freqüência 420 contémtipicamente erro em freqüência residual. Para estimar esteerro em freqüência residual, uma primeira estimativa decanal de 11 derivações pode ser derivada com base nosprimeiros 64 bits do campo SYNC (conforme descrito aseguir, por exemplo), uma segunda estimativa de canal de 11derivações pode ser derivada com base nos úlrimos 64 bitsdo campo SYNC, com ambas as estimativas de canal sendoderivadas com o offset de freqüência kos removido. Oproduto da segunda estimativa de canal e o conjuçadccomplexo da primeira estimativa de canal podem sercomputados, em uma base por derivação. Cs 11 produtosresultantes podem ser somados de maneira coerente paraobter a diferença de fase entre as duas estimativas decanal. O estabelecimento de limite pode ser feito em (1)cada derivação de canal antes da computação do produto e/ou(2) cada produto antes da soma dos produtos. Cestabelecimento de limites remove as derivações de canalcom baixa energia abaixo de um limite predeterminado. Cerro em freqüência residual pode ser estimado com base nadiferença de fase entre as duas estimativas de canal e podeser provido ao filtro 452 e/ou a unidade de correção defreqüência 454 e utilizado para corrigir a temporizaçãce/ou a freqüência das amostras de entrada (não mostradas naFigura 4). Esta atualização do offset de freqüência kos coir.a estimativa de erro em freqüência residual podeaperfeiçoar o desempenho de demodulação.

A Figura 7 mostra uma modalidade da unidade deterceiro estágio de detecção e de estimação de canal 430,que realiza detecção de sinais utilizando processamento ncdomínio do tempo. Para esta modalidade, a unidade 430inclui R estimadores de canal de 710a a 710r para as Pantenas receptoras. Cada estimador de canal pode derivaruma estimativa de resposta ao impulso de canal que contérrderivações de canal que são espaçadas entre si à taxa deamostra. Por exemplo, até 11 derivações de canal espaçadasentre si por um chip podem ser obtidas caso símbolosdesespalhados sejam obtidos na taxa de chips, a~é 22derivações de canal espaçadas entre si por meio chip podeirser obtidas se símbolos desespalhados forem obtidos ncdobro da taxa de chips (ou chipx2) e assim por diante. Paraa modalidade mostrada na Figura 7, cada estimador de canalderiva uma estimativa de resposta ao impulso de canal de 11derivações em espaçamento entre chips para uma antenaassociada.

Dentro do estimador de canal 710a para a antena 1(m = 1), um multiplicador 712 multiplica os símbolosdesespalhados para antena m com um fasor complexo β Je7osTc"para remover o erro em freqüência kos determinado pelaunidade de aquisição de freqüência 420. 0 multiplicador 712provê símbolos com freqüência corrigida à taxa de chips aum conjunto de 10 elementos de retardo acoplados em série722. Cada elemento de retardo 722 provê um retarco de umperíodo de chips. Um conjunto de 11 comutadores 724 éacoplado à saída do multiplicador 712 e às saídas dos 10elementos de retardo 722. Os comutadores 724 sãohabilitados por um período de chips em cada período desímbolos e provêem 11 símbolos com freqüência corrigidapara tal período de símbolos. O sinal de controle para oscomutadores 724 é determinado pela temporização inicial tauda unidade de aquisição de temporização 410 e é gerado demodo que o símbolo com freqüência corrigida do quintoelemento de retardo 722 (que serve para a derivação centraide uma estimativa de resposta ao impulso de canal de 11derivações) corresponda à melhor hipótese de temporizaçãoprovida pelo estágio de aquisição de temporização.

A estimação de canal é realizada através de umajanela de tempo predeterminada W, que é selecionada paraobter SNR ou qualidade adequada para as estimativas decanal. A janela de tempo W pode ser de M períodos desímbolos de comprimento, onde M pode ser M > 31, porexemplo. Um conjunto de 11 multiplicadores 726 recebe o bitpiloto di para cada período de símbolos no qual a estimaçãode canal é realizada. Cada multiplicador 726 multiplica asaida de um respectivo comutador 724 com o bit piloto di,remove a modulação pelo bit-piloto e provê sua saída a umrespectivo acumulador 730. 0 conjunto de 11 acurr.uladores730 é reconfigurado (reset) no início da estimação decanal. Cada acumulador 7 30 acumula de maneira coerente asaída de um respectivo multiplicador 72 6 através da jar.elsde tempo W. Um conjunto de 11 comutadores 732 é acoplado acconjunto de 11 acumuladores 730. Os comutadores 732 sãchabilitados ao final da janela de tempo W e provêem as 11derivações de canal hm0 a Amlo para a estimativa deresposta ao impulso de canal para a antena m. Estaestimativa de canal pode ser utilizada na demodulação dedados, conforme descrito a seguir. Um conjunto de 11unidades 734 recebe as 11 derivações de canal, e cadaunidade 734 computa uma magnitude elevada ao quadrado desua derivação de canal. Um somador 736 soma as saídas detodas as 11 unidades 734 e provê a energia total para todasas derivações de canal para a antena m . Alternativamente,a saída de cada unidade 7 34 pode ser comparada com um valorlimite, e o somador 736 pode somar apenas as saídas queultrapassam o valor limite. 0 valor limite pode serconfigurado em uma porcentagem predeterminada da energiatotal para todas as 11 derivações de canal.

O estimador de canal para cada antena receptorarestante processa os símbolos desespalhados para essaantena da maneira descrita acima para a antena 1. "Jxsomador 738 soma as energias totais de todos os F.estimadores de canal 710a a 710r e provê a energia total Hpara todas as R antenas. Um detector de sinais 740 comparaa energia total H com um limite predeterminado Hlimite edeclara detecção de sinais se H exceder o limite Hlimite . Climite Hlimite pode ser configurado como igual à energiarecebida Erx, por exemplo, para o campo SYNC de 128 bitsvezes um fator de escalonamento S3, ou H^mite=Erx-S3.

Uma probabilidade de detecção melhor do que 99% euma taxa de alarme falso menor que IO"5 podem ser obtidas auma SNR de -4 dB utilizando-se um limite de S3 = 14. Um=taxa de alarme falso agregada menor que IO-9 pode serobtida com todos os três estágios de detecção. Istc presumeque os três estágios de detecção são descorrelacionadosporque diferentes tipos de processamento de sinais sãcutilizados nos três estágios.

Para as modalidades descritas acima, a detecçãode sinais pode ser obtida com base na correlação no dominicdo tempo (Figura 5), no processamento no domínio dafreqüência (Figura 6) e no processamento no doraínio dctempo (Figura 7) . Todos os três tipos de processamento desinais podem ser utilizados para prover bom desempenho dedetecção (uma alta probabilidade de detecção e uma baixataxa de alarme falso, por exemplo) para condições de canalprecárias (por exemplo, uma SNR baixa). Qualquer combinaçãode processamentos de sinais pode ser também utilizada nadetecção de sinais.

As Figuras 5, 6 e 7 mostram modalidadesespecíficas de detecção de sinais, aquisição detemporização, aquisição de freqüência e estimação de canal,que podem ser realizadas de outras maneiras. Por exemplo, adetecção de sinais e a aquisição de temporização podem serrealizadas com um correlator diferencial retardado deapenas 1 bit 530a. Uma combinação de técnicas pode sertambém utilizada. Por exemplo, as amostras de entrada podeir.ser rotacionadas para alguns (dois, por exemplo) offsets defreqüência hipotéticos. 0 erro em freqüência residual émenor para um dos offsets de freqüência hipotéticos, demodo que o desespalhamento de Barker (ou acumulaçãocoerente) possa ser realizado ao longo de uma duração maior(22 chips, por exemplo). Os símbolos desespalhados daacumulação coerente maior podem ser providos aomultiplicador de retardos e correlator diferencialmostrados na Figura 5. A detecção de sinais pode ser obtidapara uma SNR operacional mais baixa uma vez que aacumulação coerente é realizada ao longo de uma duraçãomaior.

As Figuras 5, 6 e 7 mostram um processamento desinais exemplar pelas unidades 410, 420 e 430,respectivamente. 0 processamento pode ser implementado dediversas maneiras utilizando-se hardware, software e/oufirmware. Por exemplo, as unidades 410, 420 e 430 podem serimplementadas com hardware dedicado ou podem compartilharhardware. Um processador de sinais digitais (DSP) e/oualgum outro tipo de processador pode realizar oprocessamento para as unidades 410, 420 e 430 a uma maneirade multiplexação por divisão de tempo. O buffer de amostras402, o buffer de símbolos 514 e/ou algum outro buffer podeirser utilizados para armazenar dados para processamento.

Novamente com referência à Figura 4, uma vez queuma PPDU tenha sido detectada, é feita uma determinaçãosobre se a PPDU recebida serve para o 802.11b/g ou para cmodo de extensão de alcance, com base, por exemplo, ncpreâmbulo PLCP e/ou cabeçalho PLCP. Um processador derecepção DSSS 440 processa a PDDU recebida se for para c802.11b/g. Um processador de recepção DSSS 450 processa aPPDU recebida se ela for para o modo de extensão dealcance.

O processador de recepção DSSS 440 realiza cdesespalhamento espectral e a demodulação para 8 02.11b/g.Dentro do processador 440, um receptor rake/equalizador 442desespalha as amostras de entrada com a seqüência deBarker, equaliza os símbolos desespalhados com base nasestimativas de canal, combina os componentes de sinalatravés das R antenas receptoras e provê símbolosdetectados. Um demodulador (Demod) 444 demapeia os símbolosdetectados com base no esquema de modulação (BPSK ou QPSK,por exemplo) utilizado para transmissão, realizadencodificação diferencial e provê bits de saída, que sãoestimativas dos bits de dados enviados pela estaçãotransmissora 110.

0 processador de recepção DSSS 450 realizadesespalhamento espectral, demodulação e decodificação FECpara o modo de extensão de alcance. Dentro do processador450, um filtro 452 filtra as amostras de entrada para cadaantena receptora para remover o ruído e a interferênciafora de banda. O filtro 452 pode também re-amostrar asamostras de entrada para cada antena receptora ;i) paraconversão da taxa de amostra da taxa de amostragem para ataxa de chips e/ou (2) para compensação das variações detemporização através da PPDU recebida. Para o 801. llg, asamostras de entrada estão tipicamente múltiplas vezes àtaxa de chips OFDM de 20 MHz. Neste caso, o filtro 452 poderealizar re-amostragem de múltiplas vezes 20 MHz ou para 11MHz para um receptor rake com espaçamento entre os chips oupara 22 MHz para um receptor rake com espaçamento de meiechip. O sinal do oscilador local (LO) utilizado naconversão descendente em freqüência e o relógio deamostragem utilizado para gerar as amostras de entrada sãotipicamente derivados do mesmo oscilador de referência.

Neste caso, o erro em freqüência no relógio de amostragerr.pode ser determinado com base no erro em freqüência kcsdeterminado pela unidade de aquisição de freqüência 420para o sinal do LO. A variação de temporização nas amostrasde entrada pode ser então determinada com base no offset defreqüência kos e na freqüência da portadora. 0 filtro 4 52pode fazer um ajuste periódico de ±Tajuste com base no offsetde freqüência kos, onde Tajuste pode ser uma fração de urr.período de amostras.

Em uma modalidade, o filtro 452 é implementadocomo um filtro polifásico composto de um bancc de N filtrosbase, onde N > 1. Cada filtro base é associado a uir.conjunto específico de coeficientes para um offset de tempcespecífico. Em um projeto exemplar, o filtro 452 inclui 11filtros FIR, com cada filtro FIR tendo quatro derivações.Um filtro base diferente pode ser utilizado para produzircada amostra de saída sucessiva. Se o offset de freqüênciaé zero, então os 11 filtros base podem ser circulados eir.uma ordem fixa, com cada 11- amostra oriunda do mesmcfiltro base. De modo a compensar a variação detemporização, um dado filtro base pode ser pulado e opróximo filtro base pode ser utilizado ao invés dele, ou omesmo filtro base pode ser utilizado para duas amostras desaída sucessivas. O ajuste de temporização pode ser assimobtido selecionando-se um filtro base apropriado em uso.

Uma unidade de correção de freqüência 454 removeo offset de freqüência nas amostras com temporizaçãoajustada para cada antena receptora. A unidade 454 pode serimplementada com um oscilador controlado numericamente(NCO) e um multiplicador complexo, semelhante aomultiplicador 712 da Figura 7. 0 NCO gera uma rotação dofasor à freqüência de offset kos provida pela unidade deaquisição de freqüência. O multiplicador multiplica asamostras com temporização ajustada para cada antenareceptora pelo fasor e provê amostras com freqüênciacorrigida para tal antena.Um receptor rake/desespalhador 456 realizadetecção coerente das amostras com freqüência corrigida comas estimativas de canal e combina componentes ce sinalatravés de antenas receptoras e multipercurso. O receptorrake 456 multiplica as amostras com freqüência corrigidapara cada antena receptora com as 11 derivações de canalprovidas pela unidade de estimação de canal 430 para essaantena. O receptor rake/desespalhador 456 também realiza odesespalhamento com a seqüência de Barker, acumula ossímbolos desespalhados para todas as R antenas e provesímbolos detectados. Em uma modalidade, as estimativas decanal para as R antenas receptoras são derivadas uma vezcom base no campo SYNC e possivelmente em outros campos daPPDU recebida, e estas estimativas de canal são utilizadaspara toda a PPDU recebida. Para esta modalidade, o receptorrake 456 não rastreia o canal sem fio através da PPDUrecebida. Em outra modalidade, as estimativas de canal sãoatualizadas utilizando-se decisões rígidas obtidas dossímbolos detectados e/ou decisões obtidas pela re-codificação e re-mapeamento da saída de um decodificadorFEC 4 64.

Uma unidade de correção de fase 458 remove o errode fase nos símbolos detectados. O erro de fase é devido aum erro em freqüência residual que resulta do nãotravamento de fase do receptor 160.

A Figura 8 mostra um diagrama de blocos de umamodalidade da unidade de correção de fase 458. Dentro daunidade 458, um multiplicador 812 gira cada símbolodetectado do receptor rake 456 em uma referência de faseé ref/(t) e provê um símbolo com fase corrigida correspondente.

Uma unidade 814 gera uma decisão rígida ( + 1 ou -1, porexemplo) para cada símbolo com fase corrigida. Ummultiplicador 816 multiplica cada símbolo detectado peladecisão rígida correspondente e provê um produto para essesímbolo detectado. Uma unidade 818 computa uma média móveldos produtos do multiplicador 816 e provê um produto corrmédia calculada. Para cada período de símbolos, uma unidade820 normaliza e conjuga o produto com média calculada eprovê a referência de fase Oref{t) para o símbolo detectadopara tal período de símbolos t. A referência de fase podeser assim derivada calculando-se a média através de umajanela de símbolos detectados. A média pode ser projetadade modo a considerar o fato de que as informações de fasedos símbolos de piloto conhecidos no campo SYNC são maisconfiáveis, mas podem não ser atuais, ao passo que asinformações de fase para os símbolos detectados podem nãoser tão confiáveis, mas são mais atuais.

Novamente com referência à figura 4, umdemodulador 4 60 realiza demodulação coerente dos símboloscom fase corrigida. Para BPSK, o demodulador 4 60 podeprover ao componente real de cada símbolo com fasecorrigida um símbolo demodulado, que é uma estimativa dosímbolo de dados enviado pela estação transmissora 110.Para outros esquemas de modulação, o demodulador 4 6C podeprover um símbolo de modulação que mais provavelmente foienviado para cada símbolo com fase corrigida como umsímbolo demodulado.

Um deintercalador 4 62 deintercala os símbolosdemodulados de uma maneira complementar à intercalaçãorealizada pelo intercalador 256 da Figura 2. Odecodificador FEC 464 decodifica os símbolos deintercaladosde uma maneira complementar à encodificação realizada peloencodif icador FEC 252 da Figura 2 e provê dados de saída.

Um multiplexador 470 recebe os dados de saída dosprocessadores de recepção DSSS 440 e 450, provê os dados desaída do processador de recepção DSSS 440 se a PPDUrecebida for para o 802.11b/g e provê os dados de salda dcprocessador de recepção DSSS 450 se a PPDU recebida forpara o modo de extensão de alcance.

A Figura 4 mostra uma modalidade especifica dcprocessador de recepção 160 para o 802.11b/g e o modo deextensão de alcance. O processador de recepção 160 pode sertambém implementado com outros projetos, e isto está dentredo escopo da invenção. Em geral, o processamento peleprocessador de recepção DSSS 440 é complementar acprocessamento pelo processador de transmissão DSSS 240 naestação transmissora 110, e o processamento peleprocessador de recepção DSSS 450 é complement ar acprocessamento pelo processador de transmissão DSSS 250. AFigura 4 mostra projetos exemplares de processadores derecepção DSSS 440 e 450, que podem incluir outras e/oi;diferentes unidades de processamento não mostradas naFigura 4.

A Figura 9 mostra um processo 900 para realizardetecção de sinais para o primeiro estágio. As amostras deentrada são desespalhadas com uma seqüência de códigos paragerar símbolos desespalhados, como, por exemplo, a taxa dechips (bloco 912) . Produtos de símbolos desespalhados sãcgerados para pelo menos dois retardos diferentes (blocc914). Cada produto é gerado com base em um símbolodesespalhado e em um conjugado complexo de outro símbolodesespalhado que é pelo menos um período de símbolosanterior. Por exemplo, produtos retardados de 1 símbolo eprodutos retardados de 2 símbolos podem ser geradosconforme mostrado na Figura 5, com cada produto retardado-de 1 símbolo sendo gerado com dois símbolos desespalhadosque são separados por um período de símbolos, e cadaproduto retardado de 2 símbolos sendo gerado com doissímbolos desespalhados que são separados por dois períodosde símbolos.

É em seguida realizada a correlação entre osprodutos para cada retardo e os valores conhecidos paraesse retardo {bloco 916) . Os valores conhecidos podem serprodutos de bits piloto, conforme mostrado na Figura 5.Produtos adjacentes para cada retardo podem ser somadosantes da realização da correlação para considerarespalhamento de retardo no canal sem fio, conforme tambéirmostrado na Figura 5. Os resultados de correlação paratodos os retardos são combinados (bloco 918). Os resultadosde correlação para o retardo de 2 símbolos podem serrotacionados por múltiplas fases hipotéticas e combinadoscom os resultados de correlação correspondentes para cretardo de 1 símbolo, e os resultados de correlaçãocombinados com a maior magnitude entre as várias faseshipotéticas podem ser selecionados, conforme mostrado naFigura 5. Alternativamente, os resultados de correlaçãopara os diferentes retardos podem ser combinados de maneiranão coerente.

A presença de um sinal/transmissão é em seguidadetectada com base nos resultados de correlação combinados,como, por exemplo, pela comparação dos resultados decorrelação combinados com um limite Zlimrte adaptativo, que éuma função da energia recebida (bloco 920). A temporizaçãodo sinal é também determinada com base nos resultados decorrelação combinados, como, por exemplo, pela detecção deum pico nos resultados de correlação combinados (blocc 922) .

A Figura 10 mostra um processo 1000 para realizardetecção de sinais com múltiplos (três, por exemplo)estágios utilizando diferentes tipos de processamento desinais. Os limites adaptativos utilizados na detecção desinais pelos estágios são derivados com base na energiarecebida para uma janela de símbolos (bloco 1012). Adetecção de sinais para o primeiro estágio é realizadautilizando-se correlação no domínio do tempo e um primeirolimite (bloco 1014). Para o primeiro estágio, produtos desímbolos podem ser gerados para pelo menos um retardo, umacorrelação entre os produtos para cada retarde e os valoresconhecidos para esse retardo pode ser realizada e adetecção pode ser declarada com base nos resultados decorrelação para o pelo menos um retardo e o primeirolimite. A detecção de sinais para um segundo estágio érealizada utilizando-se processamento no domínio dafreqüência e um segundo limite (bloco 1016). Para o segundoestágio, as energias para múltiplas faixas de freqüênciapodem ser determinadas, e a detecção pode ser declarada combase nas energias para estas faixas de freqüência e osegundo limite. A detecção de sinais para um terceiroestágio é realizada utilizando-se processamento no domíniodo tempo e um terceiro limite (bloco 1016). Múltiplasderivações de canal para uma estimativa de resposta aoimpulso de canal podem ser derivadas, e a detecção pode serdeclarada com base nas derivações de canal e no terceirolimite. A presença de um sinal é declarada com base nassaídas dos primeiro, segundo e terceiro estágios (bloco 1020).

A Figura 11 mostra um processo 1100 para receberuma transmissão ou PPDU. A temporização das amostras deentrada é ajustada para obter amostras com temporizaçãoajustada (bloco 1112) . O ajuste de temporização pode serfeito com um filtro polifásico e/ou com base em un offsetde freqüência determinado durante a aquisição dafreqüência. O offset de freqüência nas amostras comtemporização ajustada é removido para obter amostras comfreqüência corrigida (bloco 1114). As amostras comfreqüência corrigida são processadas com uma estimativa decanal (com a utilização de um receptor rake, por exemplo)para obter símbolos detectados (bloco 1116). As fases dossímbolos detectados são corrigidas para obter símbolos comfase corrigida (bloco 1118). Para a correção de fase, umareferência de fase pode ser derivada com base nos símbolosdetectados, e as fases dos símbolos detectados podem sercorrigidas com base na referência de fase. A demodulação érealizada nos símbolos com fase corrigida para obtersímbolos demodulados (bloco 1120). Os símbolos demoduladossão deintercalados (bloco 1122), e os símbolosdeintercalados são decodificados para que dadosdecodifiçados sejam obtidos (bloco 1124).

Os processos mostrados e descritos com relação àsFiguras 9-11 podem ser implementados como funçõesrealizadas pelo processador 160. Os blocos individuaispodem compreender instruções que são realizadas peloprocessador 160.

As técnicas aqui descritas podem serimplementadas por diversos mecanismos. Por exemplo, estastécnicas podem ser implementadas em hardware, firmware,software ou uma combinação dos mesmos. Para umaimplementação em hardware, as unidades de processamentoutilizadas para realizar detecção de sinais, aquisição edemodulação podem ser implementadas dentro de um ou maiscircuitos integrados de aplicação específica (ASICs),processadores de sinais digitais (DSPs), dispositivos deprocessamento de sinais digitais (DSPDs), dispositivoslógicos programáveis (PLDs), arranjos de portasprogramáveis em campo (FPGAs), processadores,controladores, microcontroladores, microprocessadores,dispositivos eletrônicos, outras unidades eletrônicasprojetadas para realizar as funções aqui descritas ou umacombinação deles.

Para uma implementação em software, as té cnicaspodem ser implementadas com módulos (como, por exemplo,procedimentos, funções e assim por diante) que realizem asfunções aqui descritas. Os códigos de software podem serarmazenados em uma unidade de memória (a unidade de memória182 da Figura 1) e executados por um processador (oprocessador 160 e/ou o processador 180, por exemplo) . Aunidade de memória pode ser implementada dentro doprocessador ou fora do processador.

A descrição anterior das modalidades reveladas éapresentada para permitir que qualquer pessoa versada natécnica fabrique ou utilize a presente invenção. Diversasmodificações nestas modalidades serão prontamente evidentesaos versados na técnica, e os princípios gerais aquidefinidos podem ser aplicados a outras modalidades sem quese abandone o espírito ou escopo da invenção. Assim, apresente invenção não pretende estar limitada àsmodalidades aqui mostradas, mas deve receber o mais amploescopo compatível com os princípios e aspectos inéditosaqui revelados.

Claims (57)

1. Equipamento, compreendendo:um processador operativo para gerar produtos desímbolos para pelo menos dois retardos, para realizarcorrelação entre os produtos para cada retardo e valoresconhecidos para o retardo, para combinar resultados decorrelação para os pelo menos dois retardos e para detectara presença de um sinal com base nos resultados decorrelação combinados; euma memória acoplada ao processador.

2. Equipamento, de acordo com a reivindicação 1,no qual o processador é operativo para gerar cada produtocom base em um símbolo e um conjugado complexo de outrosímbolo que é pelo menos um período de símbolos anterior.

3. Equipamento, de acordo com a reivindicação 1,no qual o processador é operativo para gerar produtosretardados de 1 símbolo e produtos retardados de 2símbolos, para gerar cada produto retardado de 1 símbolocom um par de símbolos separados por um período de símbolose para gerar cada produto retardado de 2 símbolos com umpar de símbolos separados por dois períodos de símbolos.

4. Equipamento, de acordo com a reivindicação 1,no qual o processador é operativo, para cada retardo, parasomar produtos adjacentes para o retardo e para realizarcorrelação entre os produtos somados e os valoresconhecidos para o retardo.

5. Equipamento, de acordo com a reivindicação 1,no qual os pelo menos dois retardos compreendem um primeiroretardo e um segundo retardo, e no qual o processador éoperativo para rotacionar resultados de correlação para osegundo retardo por uma pluralidade de fases hipotéticas,para combinar resultados de correlação rotacionados para osegundo retardo com resultados de correlação para oprimeiro retardo e para selecionar resultados de correlaçãocombinados com a maior magnitude entre a pluralidade defases hipotéticas.

6. Equipamento, de acordo com a reivindicação 1,no qual o processador é operativo para combinar de maneiranão coerente os resultados de correlação para os pelo menosdois retardos.

7. Equipamento, de acordo com a reivindicação 1,no qual o processador é operativo para computar energiarecebida para pelo menos dois símbolos, para derivar umlimite com base na energia recebida e para comparar osresultados de correlação combinados com o limite paradetectar a presença do sinal.

8. Equipamento, de acordo com a reivindicação 1,no qual o processador é operativo para determinartemporização do sinal com base nos resultados de correlaçãocombinados.

9. Equipamento, de acordo com a reivindicação "1,no qual o processador é operativo para desespalhar amostrascom uma seqüência de códigos para gerar os símbolos.

10. Método para realizar detecção de sinais,compreendendo:gerar produtos de símbolos para pelo menos doisretardos;realizar correlação entre os produtos para cadaretardo e os valores conhecidos para o retardo;combinar resultados de correlação para os pelomenos dois retardos; edetectar presença de um sinal com base nosresultados de correlação combinados.

11. Método, de acordo com a reivindicação 10, noqual a geração dos produtos dos símbolos para pelo menosdois retardos compreende:gerar produtos retardados de 1 símbolo, cadaproduto retardado de 1 símbolo sendo gerado com ura par desímbolos separados por um período de símbolos; egerar produtos retardados de 2 símbolos, cadaproduto retardado de 2 símbolos sendo gerado com um par desímbolos separados por dois períodos de símbolos.

12. Método, de acordo com a reivindicação 10, noqual a realização de correlação compreende:somar produtos adjacentes para o retardo, erealizar correlação entre os produtos somados eos valores conhecidos para o retardo.

13. Método, de acordo com a reivindicação 10, noqual os pelo menos dois retardos compreendem um primeiroretardo e um segundo retardo, e no qual a combinação dosresultados de correlação para os pelo menos dois retardoscompreende:rotacionar resultados de correlação para osegundo retardo por uma pluralidade de fases hipotéticas;combinar resultados de correlação rotacionadospara o segundo retardo com resultados de correlação para oprimeiro retardo; eselecionar resultados de correlação combinadoscom a maior magnitude dentre a pluralidade de faseshipotéticas.

14. Método, de acordo com a reivindicação 10, noqual a detecção da presença do sinal compreende:computar energia recebida para pelo menos doissímbolos,derivar um limite com base na energia recebida, ecomparar os resultados de correlação combinadoscom o limite para detectar a presença do sinal.

15. Equipamento compreendendo:mecanismos para gerar produtos de símbolos parapelo menos dois retardos;mecanismos para realizar correlação entre osprodutos para cada retardo e valores conhecidos para oretardo;mecanismos para combinar resultados de correlaçãopara os pelo menos dois retardos; emecanismos para detectar presença de um sinal combase nos resultados de correlação combinados.

16. Equipamento, de acordo com a reivindicação 15, no qual os mecanismos para gerar os produtos dossímbolos para pelo menos dois retardos compreendem:mecanismos para gerar produtos retardados de 1símbolo, cada produto retardado de 1 símbolo sendo geradocom um par de símbolos separados por um período desímbolos; emecanismos para gerar produtos retardados de 2símbolos, cada produto retardado de 2 símbolos sendo geradocom um par de símbolos separados por dois períodos desímbolos.

17. Equipamento, de acordo com a reivindicação 15, no qual os mecanismos para realizar correlaçãocompreendem:mecanismos para somar produtos adjacentes para oretardo, emecanismos para realizar correlação entre osprodutos somados e os valores conhecidos para o retardo.

18. Equipamento, de acordo com a reivindicação 15, no qual os pelo menos dois retardos compreendem umprimeiro retardo e um segundo retardo, e no qual osmecanismos para combinar os resultados de correlação paraos pelo menos dois retardos compreendem:mecanismos para rotacionar resultados decorrelação para o segundo retardo por uma pluralidade defases hipotéticas;mecanismos para combinar resultados de correlaçãorotacionados para o segundo retardo com resultados decorrelação para o primeiro retardo; emecanismos para selecionar resultados decorrelação combinados com a maior magnitude dentre apluralidade de fases hipotéticas.

19. Equipamento, de acordo com a reivindicação-15, no qual os mecanismos para detectar a presença do sinalcompreendem:mecanismos para computar energia recebida parapelo menos dois símbolos,mecanismos para derivar um limite com base naenergia recebida, emecanismos para comparar os resultados decorrelação combinados com o limite para detectar a presençado sinal.

20. Equipamento compreendendo:um processador operativo para realizar detecçãode sinais utilizando correlação no domínio do tempo para umprimeiro estágio, para realizar detecção de sinaisutilizando processamento no domínio da freqüência para umsegundo estágio e para declarar detecção de um sinal combase nas saídas dos primeiro e segundo estágios; euma memória acoplada ao processador.

21. Equipamento, de acordo com a reivindicação-20, no qual, para o primeiro estágio, o processador éoperativo para gerar produtos de símbolos para pelo menosum retardo, para realizar correlação entre os produtos paracada retardo e valores conhecidos para o retardo e paradeclarar detecção pelo primeiro estágio coir. base nosresultados de correlação para o pelo menos um retardo.

22. Equipamento, de acordo com a reivindicação 20, no qual, para o segundo estágio, o processador éoperativo para determinar energias para uma pluralidade defaixas de freqüência e para declarar detecção pelo segundoestágio com base nas energias para a pluralidade de faixasde freqüência.

23. Equipamento, de acordo com a reivindicação 20, no qual o processador é operativo para realizardetecção de sinais utilizando processamento em domínio dotempo para um terceiro estágio e para declarar a presençado sinal com base em saídas dos primeiro, segundo eterceiros estágios.

24. Equipamento, de acordo com a reivindicação 23, no qual, para o terceiro estágio, o processador éoperativo para derivar uma pluralidade de derivações decanal para uma estimativa de resposta ao impulso de canal epara declarar detecção pelo terceiro estágio com base r.apluralidade de derivações de canal.

25. Equipamento, de acordo com a reivindicação 20, no qual o processador é operativo para computar energiarecebida para pelo menos dois símbolos, para derivar umprimeiro limite para o primeiro estágio e um segundo limitepara o segundo estágio com base na energia recebida, pararealizar a detecção de sinais para o primeiro estágio com oprimeiro limite e para realizar a detecção de sinais para osegundo estágio com o segundo limite.

26. Método para realizar detecção de sinais,compreendendo:realizar detecção de sinais utilizando correlaçãono domínio do tempo para um primeiro estágio;realizar detecção de sinais utilizandoprocessamento no domínio da freqüência para um segundoestágio; edeclarar a presença de um sinal com base nassaídas dos primeiro e segundo estágios.

27. Método, de acordo com a reivindicação 26,compreendendo adicionalmente:realizar detecção de sinais utilizandoprocessamento no domínio do tempo para um terceiro estágio,e em que a presença do sinal é declarada com base nassaídas dos primeiro, segundo e terceiro estágios.

28. Método, de acordo com a reivindicação 26,compreendendo adicionalmente:computar energia recebida para pelo menos doissímbolos; ederivar um primeiro limite para o primeiroestágio e um segundo limite para o segundo estágio com basena energia recebida, em que a detecção de sinais para oprimeiro estágio é realizada com o primeiro limite, e emque a detecção de sinais para o segundo estágio é realizadacom o segundo limite.

29. Equipamento compreendendo:mecanismos para realizar detecção de sinaisutilizando correlação em domínio do tempo para um primeiroestágio;mecanismos para realizar detecção de sinaisutilizando processamento em domínio da freqüência para umsegundo estágio; emecanismos para declarar a presença de um sinalcom base em saídas dos primeiro e segundo estágios.

30. Equipamento, de acordo com a reivindicação-29, compreendendo adicionalmente:mecanismos para realizar detecção de sinaisutilizando processamento no domínio do tempo para umterceiro estágio, e em que a presença do sinal é declaradacom base nas saídas dos primeiro, segundo e terceiroestágios.

31. Equipamento, de acordo com a reivindicação 29, compreendendo adicionalmente:mecanismos para computar energia recebida parapelo menos dois símbolos; emecanismos para derivar um primeiro limite para oprimeiro estágio e um segundo limite para o segundo estágiocom base na energia recebida, em que a detecção de sinaispara o primeiro estágio é realizada com o primeiro limite,e em que a detecção de sinais para o segundo estágio érealizada com o segundo limite.

32. Equipamento compreendendo:um processador operativo para remover um offsetde freqüência em amostras de entrada para obter amostrascom freqüência corrigida, para processar as amostras comfreqüência corrigida com uma estimativa de canal para obtersímbolos detectados, para corrigir fases dos símbolosdetectados para obter símbolos com fase corrigida e pararealizar demodulação nos símbolos com fase corrigida paraobter símbolos demodulados; euma memória acoplada ao processador.

33. Equipamento, de acordo com a reivindicação 32, no qual o processador é operativo para ajustartemporização das amostras de entrada para obter amostrascom temporização ajustada e para remover o offset defreqüência nas amostras com temporização ajustada paraobter as amostras com freqüência corrigida.

34. Equipamento, de acordo com a reivindicação 33, no qual o processador é operativo para filtrar asamostras de entrada com um filtro polifásico para ajuste datemporização das amostras de entrada.

35. Equipamento, de acordo com a reivindicação-32, no qual o processador é operativo para determinar umajuste de temporização com base no offset de freqüência,para ajustar temporização das amostras de entrada com baseno ajuste de temporização para obter amostras comtemporização ajustada e para remover o offset de freqüêncianas amostras com temporização ajustada para obtenção dasamostras com freqüência corrigida.

36. Equipamento, de acordo com a reivindicação-32, no qual o processador é operativo para derivar umprimeiro conjunto de derivações de canal com base em umprimeiro conjunto de símbolos, para derivar um segundoconjunto de derivações de canal com base em um segundoconjunto de símbolos, para determinar uma diferença de faseentre os primeiro e segundo conjuntos de derivações decanal, para estimar um erro em freqüência residual com basena diferença de fase e para remover o offset de freqüênciaresidual das amostras de entrada.

37. Equipamento, de acordo com a reivindicação-36, no qual o primeiro conjunto de símbolos serve para umaprimeira parte de um campo SYNC que porta um piloto, e noqual o segundo conjunto de símbolos serve para uma segundaparte do campo SYNC.

38. Equipamento, de acordo com a reivindicação-36, no qual o processador é operativo para gerar produtosdas derivações de canal no primeiro conjunto com umconjugado complexo das derivações de canal no segundoconjunto e para somar os produtos para determinar adiferença de fase entre os primeiro e segundo conjuntos dederivações de canal.

39. Equipamento, de acordo com a reivindicação 38, no qual o processador é operativo para realizar aformação de limites nas derivações de canal nos primeiro esegundo conjuntos, ou nos produtos, ou tanto nas derivaçõesde canal quanto nos produtos.

40. Equipamento, de acordo com a reivindicação 32, no qual o processador é operativo para rotacionar cadasímbolo detectado por uma referência de fase para obter umsímbolo com fase corrigida correspondente.

41. Equipamento, de acordo com a reivindicação 40, no qual o processador é operativo para atualizar areferência de fase com base nas fases dos símbolosdetectados.

42. Equipamento, de acordo com a reivindicação 32, no qual o processador é operativo para deintercalar ossímbolos demodulados e para decodificar os símbolosdeintercalados para obter dados decodificados.

43. Método para receber uma transmissão,compreendendo:remover o offset de freqüência em amostras deentrada para obter amostras com freqüência corrigida;processar as amostras com freqüência corrigidacom uma estimativa de canal para obter símbolos detectados;corrigir fases dos símbolos detectados para obtersímbolos com fase corrigida;realizar demodulação nos símbolos com fasecorrigida para obter símbolos demodulados.

44. Método, de acordo com a reivindicação 43,compreendendo adicionalmente:determinar um ajuste de temporização com base nooffset de freqüência; eajustar temporização das amostras de entrada combase no ajuste de temporização para obter amostras comtemporização ajustada e em que o offset de freqüência éremovido das amostras com temporização ajustada paraobtenção das amostras com freqüência corrigida.

45. Método, de acordo com a reivindicação 43,compreendendo adicionalmente:derivar um primeiro conjunto de derivações decanal com base em um primeiro conjunto de símbolos;derivar um segundo conjunto de derivações decanal com base em um segundo conjunto de símbolos;determinar uma diferença de fase entre osprimeiro e segundo conjuntos de derivações de canal;estimar um erro em freqüência residual com basena diferença de fase; eremover o offset de freqüência residual dasamostras de entrada.

46. Método, de acordo com a reivindicação 43, noqual a correção das fases dos símbolos detectadoscompreende:rotacionar cada símbolo detectado por umareferência de fase para obter um símbolo com fase corrigidacorrespondente e atualizar a referência de fase com base emfases dos símbolos detectados.

47. Equipamento compreendendo:mecanismos para remover um offset de freqüênciaem amostras de entrada para obter amostras com freqüênciacorrigida;mecanismos para processar as amostras comfreqüência corrigida com uma estimativa de canal para obtersímbolos detectados;mecanismos para corrigir fases dos símbolosdetectados para obter símbolos com fase corrigida; emecanismos para realizar demodulação nos símboloscom fase corrigida para obter símbolos demodulados.um dispositivo para processar as amostras comfreqüência corrigida com uma estimativa de canal de modo aobter símbolos detectados;um dispositivo para corrigir as fases dossímbolos detectados de modo a obter símbolos com fasecorrigida; eum dispositivo para efetuar demodulação nassímbolos com fase corrigida de modo a obter símbolosdemodulados.

48. Equipamento, de acordo com a reivindicação 47, que compreende também:um dispositivo para determinar um ajuste detemporização com base no deslocamento de freqüência; eum dispositivo para ajustar a temporização dasamostras de entrada com base no ajuste de temporização demodo a obter amostras com temporização ajustada e em que odeslocamento de freqüência é removido das amostras comtemporização ajustada para obtenção das amostras comfreqüência corrigida.

49. Equipamento, de acordo com a reivindicação 47, que compreende também:um dispositivo para derivar um primeiro conjuntode derivações de canal com base em um primeiro conjunto desímbolos;um dispositivo para derivar um segundo conjuntode derivações de canal com base em um segundo conjunto desímbolos;um dispositivo para determinar uma diferença defase entre os primeiro e segundo conjuntos de derivações decanal;um dispositivo para estimar um erro de freqüênciaresidual com base na diferença de fase; e

50.

51. Equipamento compreendendo:pelo menos uma antena; eum processador operativo para gerar produtos desímbolos com símbolos da pelo menos uma antena, que sãoretardados por pelo menos um período de símbolos, pararealizar correlação entre os produtos e valores conhecidospara o retardo, para combinar resultados de correlação paraos símbolos da mesma antena e para detectar presença de umsinal com base nos resultados de correlação combinados.

52. Equipamento, de acordo com a reivindicação 51, no qual o processador é operativo para gerar cadaproduto com base em um símbolo e um conjugado complexo deoutro símbolo que é pelo menos um período de símbolosanterior.

53. Equipamento, de acordo com a reivindicação 51, no qual o processador é operativo para gerar produtosretardados de 1 símbolo e produtos retardados de 2símbolos, para gerar cada produto retardado de 1 símbolocom um par de símbolos separados por um período de símbolose para gerar cada produto retardado de 2 símbolos com umpar de símbolos separados por dois períodos de símbolos.

54. Equipamento, de acordo com a reivindicação 51, no qual o processador é operativo, para cada retardo,para somar produtos adjacentes para o retardo e pararealizar correlação entre os produtos somados e os valoresconhecidos para o retardo.

55. Equipamento, de acordo com a reivindicação 51, no qual o processador é operativo para combinar demaneira não coerente os resultados de correlação para ospelo menos dois retardos.

56. Equipamento, de acordo com a reivindicação 51, no qual o processador é operativo para computar energiarecebida pela pelo menos dois símbolos, para derivar umlimite com base na energia recebida e para comparar osresultados de correlação combinados com o limite paradetectar a presença do sinal.

57. Equipamento, de acordo com a reivindicação-51, no qual o processador é operativo para determinartemporização do sinal com base nos resultados de correlaçãocombinados.