ES2217292T3 - Paso final tolerante a errores para un sistema digital de comunicacion de datos por un bus de dos conductores. - Google Patents
Paso final tolerante a errores para un sistema digital de comunicacion de datos por un bus de dos conductores.Info
- Publication number
- ES2217292T3 ES2217292T3 ES96100595T ES96100595T ES2217292T3 ES 2217292 T3 ES2217292 T3 ES 2217292T3 ES 96100595 T ES96100595 T ES 96100595T ES 96100595 T ES96100595 T ES 96100595T ES 2217292 T3 ES2217292 T3 ES 2217292T3
- Authority
- ES
- Spain
- Prior art keywords
- bus
- module
- signals
- conductor
- final step
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40032—Details regarding a bus interface enhancer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
- B60R16/00—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for
- B60R16/02—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements
- B60R16/03—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements for supply of electrical power to vehicle subsystems or for
- B60R16/0315—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements for supply of electrical power to vehicle subsystems or for using multiplexing techniques
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L2012/40208—Bus networks characterized by the use of a particular bus standard
- H04L2012/40215—Controller Area Network CAN
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L2012/40267—Bus for use in transportation systems
- H04L2012/40273—Bus for use in transportation systems the transportation system being a vehicle
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Dc Digital Transmission (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
LA INVENCION SE REFIERE A UNA ETAPA TERMINAL CON UN MODULO (1) DE EMISION Y UNA ETAPA (2) DE RECEPCION, QUE CONTIENE UN MODULO (3) DE PROCESADO INTERMEDIO DE SEÑAL DE BUS Y UN MODULO (4) DE RECEPCION CONECTADO A CONTINUACION, DE FORMA QUE LAS SEÑALES BUS QUE SE RECIBEN SON PROCESADAS EN UNA UNIDAD DE PROCESAMIENTO DE DATOS CONECTADA A CONTINUACION. SE PROPONE UNA ETAPA TERMINAL, EN DONDE SE HA PREVISTO EN LAS CONDUCCIONES (H,L) BUS UN MODULO (5) DE RECONOCIMIENTO DE SITUACION CONECTADO PARA RECONOCIMIENTO DE UN ESTADO DE CORTOCIRCUITO DE LAS CONDUCCIONES BUS, UNA CON RESPECTO A OTRA, DONDE EL MODULO DE EMISION SE CONTROLA MEDIANTE EL MODULO DE RECONOCIMIENTO DE SITUACION, SIENDO CONMUTABLE ENTRE UN TIPO DE OPERACION DIFERENCIA Y UN TIPO DE OPERACION DE UN SOLO HILO. EL MODULO DE PROCESADO INTERMEDIO ESTA DISPUESTO DE TAL MODO, QUE SE PROCESA LA SEÑAL DE BUS PARA EL MODULO DE RECEPCION TANTO EN CONDUCCIONES BUS LIBRES DE FALLO COMO TAMBIEN EN INTERRUPCION DE CORTOCIRCUITO CONTRA LA TENSION DE ABASTECIMIENTO ALTA O REDUCIDA DE UNO DE AMBAS CONDUCCIONES BUS Y EN EL CORTOCIRCUITO SE CONTROLAN AMBAS CONDUCCIONES BUS DE FORMA AUTOMATICA UNA CON OTRA CON RESPECTO AL MODULO DE RECONOCIMIENTO DE SITUACION. ESTA ETAPA TERMINAL TOLERANTE DE FALLO ES UTILIZABLE POR EJEMPLO EN UN SISTEMA CAN Y PERMITE CUANDO APARECE UN FALLO SENCILLO EN UN BUS DE DATOS DE DOS CONDUCTORES UNA CONMUTACION AUTOMATICA EN TIEMPO REAL. UTILIZACION POR EJEMPLO EN APLICACIONES DE RED DE DATOS CAN DE AUTOMOVILES.
Description
Paso final tolerante a errores para un sistema
digital de comunicación de datos por un bus de dos conductores.
La presente invención se refiere a una fase ó
paso final, que es tolerante a errores, para un sistema digital de
comunicación de datos mediante un bus de conductores, conforme a lo
indicado en los preámbulos de las reivindicaciones de patentes 1),
2) y 3).
Los pasos finales de esta clase son empleados,
por ejemplo, en los vehículos automóviles, y aquí dentro de un
sistema de tipo CAN (Controller Area Network - Red de área de
controlador). Equipado con un paso final de este tipo, cada uno de
un determinado número de terminales de participantes del sistema de
comunicación de datos se puede comunicar con los otros
participantes a través del bus de dos conductores para un
intercambio recíproco de datos dentro del procedimiento de los
tiempos múltiples. El bus de dos conductores se compone de una
línea de dos almas, que por el interior del vehículo se extiende,
por ejemplo, dentro de un mazo de cables. En un bus de datos de dos
conductores de esta clase, se pueden presentar unas averías en
forma de roturas del cable ó de unos cortocircuitos en los
conductores con un nivel de tensión de alimentación ó con otro
nivel de tensión, ó bien en la forma de un cortocircuito entre los
dos conductores del bus de datos.
Ya es conocido adoptar, en un paso final de este
tipo, algunas medidas para poder seguir manteniendo una
comunicación de datos al presentarse un llamado error sencillo, es
decir, un único error de los errores de conductores arriba
mencionados; en este caso, se cambia del modo de funcionamiento
diferencial al modo de funcionamiento con un solo hilo de estas
conocidas medidas consistente en restablecer la comunicación - una
vez detectado el error en la misma - a través de un control
apropiado por medio de un microcontrolador, que está intercalado en
los pasos finales, y con la aplicación de unos engorrosos
algoritmos del software ó equipo físico, lo cual exige, sin
embargo, en la mayoría de los casos, algunos segundos de tiempo
muerto.
J.U. Pehrs y H _C Reuss describen, en el artículo
"CAN - Das sichere Buskonzept" (CAN - El concepto seguro del
bus), Revista Elektronik 17/1991, página 96, y en la Revista
Elektronik, Tomo 40 Núm. 20/Agosto 1997, páginas 96 hasta 101, un
sistema CAN, en el cual cada nudo participante posee un
microcontrolador, que puede detectar los errores del bus y el que,
por consiguiente, ajusta el apropiado modo de transmisión. En este
caso, para la detección de errores, resulta que por cada nudo
participante son enviados unos datos de ensayo, que pueden ser
recibidos por todos los demás nudos participantes. Una vez
evaluados los resultados del ensayo, cada nudo participante ajusta
el óptimo modo de la transmisión; en este sistema, la transmisión
diferencial por dos hilos tiene prioridad de sus conocidas
ventajas.
Por delante de un interface de una red, previsto
para una recepción por dos hilos y revelado en la Memoria de
Publicación de la Patente Alemana Núm. DE 42 29 175 A1, está
conectado un microprocesador, que controla la transmisión de los
datos de ensayo y que puede conmutar el interface de la red - de
forma independiente del detectado estado del conductor del bus y
por medio de dos elementos de conexión, que están previstos en el
mismo - entre un modo de funcionamiento por dos hilos y un modo de
funcionamiento por un solo hilo.
En la Memoria de Publicación de la Patente
Europea Núm. 0 529 602 A2 está revelado un paso receptor, tolerante
a errores, para un sistema digital de comunicación de datos por un
bus de dos conductores, el cual tiene por finalidad poder continuar
- él mismo sin retraso alguno - con la transmisión de los datos,
incluso al presentarse un error sencillo. A este efecto, el paso
receptor posee, por el lado de la entrada, una fase de comparación
que, de una manera muy determinada, evalúa los niveles de tensión,
que llegan sobre las líneas de bist, y esto de tal modo que los
posibles estados de funcionamiento del bus de datos de dos
conductores puedan ser claramente diferenciados entre si. Las
unidades del paso receptor, las que están previstas a continuación,
están concebidas de tal manera, que la recepción de los datos
pueda ser continuada, sin retraso alguno y con independencia si
este bus de datos se encuentra en un funcionamiento exento de
errores ó en un estado con un error sencillo. En este caso, la fase
de comparación constituye un paso de procesamiento intermedio cuyas
señales de salida sirven - para las siguientes unidades del paso
receptor - como la base para la obtención de la información de
datos.
Como problema técnico, la presente invención
tiene el objeto de proporcionar un paso final, tolerante a los
errores y de la clase mencionada al principio, el cual pueda - al
presentarse cualquier error sencillo - conmutar automáticamente al
tiempo real y, sin ninguna inversión adicional en software, cambiar
del modo de funcionamiento por dos conductores al modo de
funcionamiento por un solo conductor y, gracias a ello, pueda
continuar con la comunicación de datos, sin ningún retraso.
De acuerdo con la presente invención, este objeto
se consigue por medio de un paso final con las características
indicadas en las reivindicaciones de patente 1), 2) y 3). Este paso
final está dividido en un módulo emisor y en un paso receptor que,
a su vez, está compuesto por un módulo para el procesamiento
intermedio de las señales entrantes del bus; por un módulo de
recepción así como compuesto por un módulo detector de estados. El
módulo detector de estados tiene por finalidad diferenciar entre
los errores sencillos de un cortocircuito de los dos conductores
del bus.
Para este especial estado de funcionamiento, el
módulo de procesamiento intermedio conmuta el módulo emisor desde
un modo de funcionamiento diferencial por dos hilos a un modo de
funcionamiento por un solo hilo, para lo cual en el módulo emisor
está prevista una correspondiente entrada de control, y este módulo
emisor está concebido de una manera apropiada. En todos los demás
estados del funcionamiento, el módulo emisor puede permanecer en
aquél modo de funcionamiento, el cual está previsto para unos
conductores del bus exentos de errores. El módulo de procesamiento
intermedio está realizado de tal modo, que el mismo pueda procesar
las señales del bus para el módulo receptor - tanto con unos
conductores del bus exentos de errores como con una interrupción ó
bien con un cortocircuito con respecto a la elevada ó a la reducida
tensión de alimentación de uno de los dos conductores del bus así
como con un cortacircuito entre los dos conductores del bus - de
forma automática ó de manera controlada por el módulo detector de
estados, de tal modo que la información de datos pueda ser
transmitida, sin ningún retraso, hacia el módulo receptor. Entonces
el módulo receptor prepara las señales del bus de datos -
procesadas de forma intermedia - para una unidad de procesamiento de
datos, que está prevista a continuación.
La presente invención hace posible efectuar - con
una reducida inversión técnica en circuitos - la conmutación del
módulo emisor entre el modo de funcionamiento diferencial y el modo
de funcionamiento de un solo hilo; en este caso, al conmutarse a
éste último modo de funcionamiento, la salida L está puesta en un
estado de tensión de pulsación.
Según una forma de realización alternativa para
el módulo de procesamiento intermedio, resulta que éste está
concebido conforme a un principio del modo de funcionamiento
diferencial; en este caso, el mismo puede ser conmutado - sobre el
conductor H del bus - entre un procesamiento por dos hilos y un
procesamiento por un solo hilo. Este último modo de funcionamiento
es elegido al presentarse un cortocircuito entre los dos
conductores del bus. Por consiguiente, para una conmutación es
empleada, de una manera conveniente, la señal de salida del módulo
detector de estados, la que ya sirve para la correspondiente
conmutación del modo de funcionamiento del modulo emisor. El módulo
de procesamiento intermedio, que está previsto para este principio
del modo de funcionamiento diferencial, elimina - a través de una
filtración y de una manera fiable - las elevadas perturbaciones
dinámicas y estáticas en la cadencia sincrónica, lo cual hace
posible el empleo del mismo en unas redes de datos fuertemente
perturbadas.
Según otra forma de realización alternativa es
así, que el módulo de procesamiento intermedio está concebido
conforme a un principio dinámico y en relación con la masa. Este
módulo posee - para la formación diferencial asimétrica, derivada de
las señales del bus - una estructura de tres fases, es decir, con
una fase de adaptación al nivel, la que está prevista por el lado
de entrada; con una fase de comparación, que procesa las dos
señales del bus de datos - simultáneamente y con independencia
entre si - con un seguimiento dinámico del umbral; así como con una
fase de adaptación al nivel, la cual está prevista por el lado de
la salida. El módulo de procesamiento intermedio, realizado de
este modo, está en condiciones de procesar las señales de datos,
que se presenten en los conductores del bus, en todos los modos de
funcionamiento - es decir, en el funcionamiento sin error al igual
que en un funcionamiento con cualquier tipo de error sencillo - de
una manera independiente y sin ningún retraso para el siguiente
módulo de recepción.
Según otra forma de realización, que es
conveniente en cuanto a la técnica de circuitos, resulta que el
módulo receptor se compone de un comparador invertidor, con un
umbral de seguimiento dinámico de la señal de entrada.
En cuanto a la técnica de circuitos, para el
módulo detector de estados es conveniente una forma de realización
como comparador diferencial de ventana, con una filtración temporal
asimétrica, prevista a continuación.
A continuación, está descrita una preferida forma
de realización de la presente invención, la cual está representada
en los planos adjuntos, en los cuales:
La Figura 1 muestra un esquema de bloques de un
paso final, tolerante a errores, para un sistema CAN de un
vehículo automóvil.
La Figura 2 indica el esquema de conexión más
detallado de un módulo emisor, empleado en el paso final de la
Figura
La Figura 3 muestra el esquema de conexión más
detallado de una primera forma de realización - en cuanto a la
técnica de circuitos - de un módulo de procesamiento intermedio,
que es empleado en el paso final de la Figura 1;
La Figura 4 indica el esquema de conexión más
detallado de una segunda forma de realización - en cuanto a la
técnica de circuitos - del módulo de procesamiento intermedio, que
e empleado en el paso final de la Figura 1;
La Figura 5 muestra el esquema de conexión más
detallado de un circuito comparador, que es empleado en el módulo
de procesamiento intermedio según la Figura 4;
La Figura 6 indica el esquema de bloques más
detallado de un paso receptor, que es empleado en el paso final de
la Figura 1;
La Figura 7 muestra el esquema de conexión del
bloque de funciones de un módulo detector de estados, que es
empleado en el paso final de la Figura 1; mientras que
La Figura 8 indica el esquema de conexión más
detallado del módulo detector de estados según la Figura 7.
En la Figura 1 está representado - por una vista
sinóptica de su esquema de bloques - un paso final, tolerante a
errores, para los terminales participantes de un sistema CAN dentro
de un vehículo automóvil, el cual trabaja según el procedimiento de
tiempos múltiples. La fase final ó el paso final se compone de un
módulo emisor (1), que transmite las señales de datos seriales (E)
- que entran de una unidad de procesamiento de datos, que aquí no
está indicada - en la forma de una señales de bus a un bus digital
de dos conductores (6), con un conductor de bus H y con un
conductor de bus L. Por el lado de recepción, este paso final
comprende un paso receptor (2), que se encuentra conectado a los
dos conductores (H, L) del bus de datos, y el mismo se compone de
un módulo de procesamiento intermedio (3) y de un módulo de
recepción (4), que está dispuesto a continuación de éste; como
asimismo se compone de un módulo detector de estados (5), que por
el lado de la entrada se encuentra conectado - en paralelo con este
módulo de procesamiento intermedio (3) - a los dos conductores (H,
L) del bus de datos. El módulo de procesamiento intermedio prepara
las señales - que entran por los dos conductores (H, L) del bus
para el módulo de recepción (4) que, a su vez, prepara las señales
(D), procesadas de forma intermedia, en unas señales (A) para una
siguiente unidad de procesamiento de datos, que aquí no está
indicada. EL módulo detector de estados está previsto para la
detección de un cortocircuito entre los dos conductores (6) del bus
de datos, y el mismo emite, dado el caso, una correspondiente señal
de salida (Z), indicativa de un cortocircuito.
Un paso final, estructurado de esta manera, está
en condiciones de mantener la comunicación de datos por medio del
bus de datos (6) - tanto con los conductores del bus (H,L) exentos
de errores como con la presentación de cualquier error sencillo en
el bus de datos (6) - de una manera automática y en tiempo real,
sin que para ello sean necesarios unos especiales algoritmos de
software.
En este caso, los siete posibles errores sencillo
con un cortocircuito del conductor H de bus ó del conductor L del
bus con respecto al elevado ó con respecto al reducido nivel de
tensión de alimentación; una interrupción en uno
de-los dos conductores (H, L) del bus; ó bien un
cortocircuito entre el conductor H y el conductor L el bus de
datos. A este efecto, el módulo emisor (1) está concebido de tal
manera, que el mismo pueda funcionar - en los seis estados de
error, mencionados en primer lugar, así como en el estado de
funcionamiento del bus de datos exento de errores - cada vez en un
primer modo de funcionamiento, mientras que este módulo emisor, al
producirse un cortocircuito entre los conductores (H, L) del bus de
datos, cambia - de forma controlada por un módulo detector de
estados (5), que detecta este cortocircuito a un segundo modo de
funcionamiento. De forma análoga, el módulo de procesamiento
intermedio (3) está realizado de tal manera, que el mismo pueda
transmitir la entrante información de datos - en uno cualquiera de
los ocho mencionados estados del bus de datos de una forma correcta
al módulo receptor; en este caso, y en función de la forma de
realización en cuanto a la técnica de circuitos, el módulo de
procesamiento intermedio, al presentarse un cortocircuito entre los
conductores (H, L) del bus, sigue efectuando la transmisión de
datos ó de manera completamente independiente ó bien - de forma
controlada por el módulo detector de estados (5) - por la
conmutación al otro modo de funcionamiento.
En las Figuras 2 hasta 8 están indicados unos
ejemplos para la realización de las partes componentes individuales
del paso final - tolerante a errores - según la Figura 1, las
cuales cumplen con las mencionadas funciones exigidas para cada una
de las partes componentes. Mas abajo se comentan las mismas con
mayor detalle.
Este especial dimensionamiento del paso final
abarca una gama de trabajo entre 10 kBd y 125 kBd. Los tiempos de
bit son de entre 8 microsegundos y 100 microsegundos. Por medio de
unas adaptaciones del dimensionamiento, pueden ser realizadas otras
velocidades en la transmisión. Los niveles de tensión del bus están
establecidos de la siguiente manera: En el estado recesivo, el
conductor H del bus se encuentra puesto, con un elevado ohmiaje, a
1,75 V, y el conductor L del bus está puesto - con un elevado
ohmiaje - a 3,25 V. En el estado dominante, el conductor H del bus
se encuentra puesto, con un bajo ohmiaje, a 5 V y, con un alto
ohmiaje, el mismo está puesto a 1,75 V, mientras que el conductor L
el bus está puesto, con un bajo ohmiaje, a masa y, con un alto
ohmiaje, el mismo se encuentra puesto a 3,25 V. Es evidente que
estas tensiones de desnivel, que se presentan en las Figuras, estén
adaptadas, según un dimensionamiento especial, a los conocidos
principios del diseño.
La Figura 2 muestra la estructura del módulo
emisor (1) en cuanto a su técnica de circuitos. La salida H está
puesta, a través de una resistencia de alto ahmiaje (Rrh), a un
abastecimiento de tensión de 1,75 V, y la misma se encuentra puesta
- por medio de una resistencia de bajo ohmiaje (Rdh) y de un primer
elemento de conexión (7), que puede ser activado - a un
abastecimiento de tensión de 5 V. Este elemento de conexión (7) es
activado mediante la señal de entrada (E). La salida L está puesta
a mas, a través de una resistencia de bajo ohmiaje (Rrh), a una
abastecimiento de tensión de 1,75 V, y la misma se encuentra puesta
- por medio de una resistencia de bajo ohmiaje (Rdh) y de un primer
elemento de conexión (7), que puede ser activado a un
abastecimiento de tensión 5V. Este elemento de conexión (7) es
activado mediante una resistencia de bajo ohmiaje (Rdl) y mediante
un segundo elemento de conexión (8), que puede ser activado, y la
misma está puesta - por medio de una resistencia de alto ohmiaje
(Rrl) y con un tercer elemento de conexión (9), que puede ser
activado - a un abastecimiento de tensión de 3,25 V. Por medio de
un cuarto elemento de conexión (10), la señal de entrada (E) activa
el segundo elemento de conexión (8) de una manera sincronizada con
el primer elemento de conexión (7). A través de una entrada de
control, la señal de salida (Z) puede ser aportada por la unidad de
detección de estados (5), que dentro del módulo emisor (1) activa,
de forma sincronizada entre si, el tercer elemento de conexión (9)
y el cuarto elemento de conexión (4).
Gracias a esta estructura, se consigue el
siguiente modo de funcionamiento para el módulo emisor (1).
Mientras que no exista el estado de funcionamiento de un
cortocircuito entre los dos conductores (H, L) del bus de datos, la
señal de salida (Z) de la unidad de detección de estados (5)
mantiene cerrados el tercer elemento de conexión (9) y el cuarto
elemento de conexión (10). En este caso, y en función del nivel de
la señal de entrada (E), la salida H se encuentra puesta, con un
bajo ohmiaje, a 5 V y, de forma simultánea, la salida L está
puesta, con un bajo ohmiaje, a masa ó bien la salida H se encuentra
puesta, con un alto ohmiaje, a 1,75 V, mientras que la salida L se
encuentra puesta, con un alto ohmiaje, a 3,25 V. Al existir, sin
embargo, un cortocircuito entre los dos conductores (H, L) del bus
de datos, esta unidad de detección de estados (5) coloca el tercer
elemento de conexión (9) así como el cuarto elemento de conexión
(10) en su estado de apertura. Esto conduce, por un lado, al hecho
de que la señal de entrada (E) ya no pueda activar el segundo
elemento de conexión (8) que, de esta manera, permanece abierto,
por lo cual la salida L queda desacoplada de la masa. Por el otro
lado, y debido a la apertura del tercer elemento de conexión (9),
también la salida L es desacoplada del abastecimiento de tensión de
3,25 V. Asimismo en este estado de funcionamiento, la salida H el
módulo emisor (1) dispone de los dos estados posibles para una
conexión, de bajo ohmiaje, a 5 V y de una conexión, de alto
ohmiaje, a 1,75 V, todo ello controlado por la señal de entrada
(E). De esta manera, el módulo emisor (1) lleva a efecto - al
existir un cortocircuito entre los dos conductores (H, L) de bus de
datos - el llamado modo de funcionamiento por un solo hilo y, en
los otros estados de los conductores del bus, el modulo emisor
lleva a efecto el llamado modo de funcionamiento diferencial. En el
primero de los casos, la información de datos es transmitida hacia
la salida H tomando el conductor L del bus, debido al
cortocircuito, el mismo nivel de tensión - mientras que, en el
último caso, unos niveles de tensión complementarios son puestos en
la salida H y en la salida L. Es evidente, que la estructura del
circuito del módulo emisor - sobre todo las resistencias al mismo -
tienen que estar dimensionadas de tal manera, que puedan ser
cumplidos los fijados tiempos máximos de estabilización al tener
lugar los cambios en los niveles de la tensión.
Las Figuras 3 y 4 indican dos distintas
posibilidades de realización para el módulo de procesamiento
intermedio (3) de la Figura 1. Estas dos formas de realización
tienen en común que el respectivo módulo de procesamiento
intermedio queda insensible a unas perturbaciones de cadencia
sincronizada en los conductores (H, L) el bus con respecto al
potencial de referencia del sistema electrónico, y que el mismo
puede preparar las señales entrantes (H, L) del bus - en todos los
ocho mencionados estados del funcionamiento de los conductores del
bus - para su ulterior transmisión hacia el módulo de recepción
(4), que está dispuesto a continuación.
El módulo de procesamiento intermedio (3a), que
está representado en la Figura 3, está concebido conforme a un
principio de funcionamiento diferencial; en este caso, el módulo
elimina - mediante filtración y de una manera fiable - unas
elevadas perturbaciones, tanto dinámicas como estáticas, en la
cadencia sincronizada, por lo cual este módulo especialmente
apropiado para su empleo dentro de unas redes fuertemente
perturbadas. Este módulo de procesamiento intermedio (3a) posee,
por el lado de salida, un elemento de conexión (11), que puede ser
activado y que está siendo controlado mediante la señal de salida
(Z) del módulo detector de estados (5) gracias a lo cual el módulo
de procesamiento intermedio (3a) puede ser conmutado entre dos
modos de funcionamiento.
Según la posición del elemento de conexión (11),
la que está indicada en la Figura 3, se trata de un modo de
funcionamiento diferencial, en el cual las señales entrantes (H, L)
del bus son multiplicadas - por el lado de entrada y a efectos de
una adaptación al nivel - por un factor (f1) de 1/12, después de lo
cual tiene lugar la formación diferencial. A continuación, la señal
resultante es sometida - dentro de un filtro de paso alto (HP) - a
una regulación de la cadencia sincronizada y, seguidamente, la
señal es multiplicada, a efectos de una adaptación al nivel, por un
factor (f6) de 2, como asimismo es la misma desplazada por una
tensión de desnivel, de manera correspondiente a los conocidos
principios de diseño. Esto representa el procesamiento de señales
con unos conductores de bus (H, L) exentos de errores así como con
unos errores sencillos en los mismos, pero con la excepción de un
cortocircuito entre estos conductores (H, L) del bus. La señal
obtenida (D1), este elemento de conexión activado (11) la deja
pasar como una señal de salida (D). En el caso de un cortocircuito
entre los dos conductores (H, L) del bus, resulta que la unidad de
detección de estados (5) activa el elemento de conexión (11) hacia
la posición de conexión contraria. En esta posición la señal de
salida (D) es formada por una señal (D2), que solamente es obtenida
del conductor de bus H, para lo cual está señal H es multiplicada -
a efectos de su adaptación al nivel - por un factor (f2) de 1/6 y
la misma es desplazada por una tensión de desnivel, de forma
correspondiente a los conocidos principios de diseño. Por
consiguiente, el módulo de procesamiento intermedio (3a), con la
estructura del circuito según la Figura 3, es conmutado por el
módulo detector de estados (5) entre un modo de funcionamiento
diferencial y un modo de funcionamiento por un solo hilo.
La forma de realización de un módulo de
procesamiento intermedio (3b), la cual está representada en la
Figura 4, lleva a efecto una adaptación automática - también en el
estado de encontrarse los dos conductores (H, L) del bus con un
cortocircuito entre si - por lo que la adaptación abarca todos los
ochos estados mencionados para los conductores. Este módulo de
procesamiento intermedio (3b) es de una estructura de tres fases, es
decir, con una fase central de adaptación a nivel (12) por el lado
de entrada; con una fase central de comparador (13); así como con
una fase de adaptación al nivel (14) por el lado de salida. En la
fase de adaptación al nivel (12) por el lado de entrada, las
señales entrantes (H, L) del bus son multiplicadas - de forma
separada entre si - por un factor (f3) de -1/6 y por un factor (f7)
de 1/6, respectivamente, y las mismas son desplazadas por una
tensión de desnivel de manera correspondiente a los conocidos
principios del diseño.
En la siguiente fase de comparador (13), las
señales - tratadas previamente de esta manera - son evaluadas,
simultáneamente y con independencia entre si, por medio de un
respectivo comparador (13a, 13b) con un seguimiento de umbral
dinámico. A este efecto, el umbral es derivado del estado de reposo
de las señales entrantes, en conformidad con una constante temporal
elegida de una manera apropiada así como con un intervalo de
tensión fijado de forma adecuada.
En el detallado esquema de conexión de la Figura
5 está indicada una posible forma de realización, que puede ser
empleada para los dos idénticos comparadores (13a, 13b) de este
módulo de procesamiento intermedio (3b). La implementación de este
comparador comprende un circuito integrado de comparador (15) así
como dos resistencias (R1, R2) y un condensador (C). Las dos
resistencias (R1, R2) constituyen un divisor de tensión entre la
señal de entrada (K_{E}) y la señal de salida (K_{A}). Por
medio de este divisor de tensión, el umbral del comparador es
derivado de la señal de entrada (K_{E}). Mientras que la entrada
inversora del circuito integrado del comparador está siendo
impulsada directamente por la señal de entrada (K_{E}), la entrada
no-inversora de este circuito se encuentra unida
con la toma central del divisor de tensión; en este caso, el
condensador (C) está situado entre esta toma central y la masa.
Mediante el filtro de paso bajo - constituido, de este modo, por
las dos resistencias (R1, R2) y por el condensador (C) - queda
determinado el tiempo de ajuste del umbral dinámico. Un conexionado
en forma de un elemento inversor permite realizar un diseño de
circuito más sencillo.
A continuación, las dos separadas señales de
salida de la fase de comparador (13) son procesadas dentro de la
siguiente fase de adaptación al nivel (14) para representar la
señal de salida (D) del módulo de procesamiento intermedio (3b). A
este efecto, y en primer lugar, la señal correspondiente al
conductor H del bus es multiplicada por un factor (f4) de 1/1,3,
mientras que la señal correspondiente al conductor L del bus es
multiplicada por un factor (f5) de 1/7, después de lo cual las dos
señales son sumadas y son desplazadas por una tensión de desnivel
de forma correspondiente a los conocidos principios del diseño. De
la aquí descrita estructura del circuito se puede desprender, que
esta forma de realización del módulo de procesamiento intermedio
(3a) hace que este último esté en condiciones de transformar una
entrante información de datos - tanto en el caso de unos
conductores del bus (H, L) sin errores, como asimismo al existir
una cualquiera de los siete errores sencillos anteriormente
mencionados - en una señal de salida (D), que puede ser evaluada
por el siguiente módulo de recepción (4). Mediante este desigual
tratamiento de la señal H previamente tratada - en relación con la
señal L, tratada previamente - dentro de la concluyente adaptación
al nivel (14), queda asegurado que, al tener los dos conductores
(H, L) del bus de datos un cortocircuito entre si, la información
de datos no puede ser perdida a causa del efecto de la formación
diferencial del módulo de procesamiento intermedio (3b). Por
consiguiente, el módulo de procesamiento intermedio 3b) - que de
este modo, está realizado con un principio dinámico y relacionado
con la masa - no necesita recibir de la unidad de detección de
estados (5) ninguna información acerca del estado de los
conductores del bus, sino el mismo asegura, de una manera
completamente independiente, un mantenimiento de la transmisión de
datos en cualquiera de los dos estados de los conductores, los
cuales han sido tenidos en consideración. El módulo de
procesamiento intermedio 3b), que está concebido según este
principio dinámico de masa, elimina - por filtración y de una
manera fiable - sobre todo unas pequeñas perturbaciones dinámicas y
estáticas en la cadencia sincronizada, por lo que el mismo está
apropiado para unas redes, que están perturbadas en menor
grado.
En la Figura 6 está representada una forma de
realización para el módulo de recepción (4), que convierte la señal
de salida (D) de la unidad de procesamiento intermedio (3) en una
señal de salida (A), que puede ser evaluada por una unidad de
procesamiento de datos, prevista a continuación. La forma de
realización aquí indicada es idéntica a la estructura del circuito
de cada uno de los dos comparadores (13a, 13b) de la fase de
comparador (13) del módulo de procesamiento intermedio (3b) de la
Figura 4). Quiere decir esto, que el módulo de recepción (4) según
la Figura 6 se compone de un circuito integrado de comparador, de
dos resistencias y de un condensador - con la estructura de
circuito indicada en la Figura 5 - y el mismo tiene, por
consiguiente, la función de un comparador inversor, con la señal de
entrada (D) de un seguimiento dinámico del umbral.
En las Figuras 7 y 8 está indicada una forma de
realización - en cuanto a la técnica de circuitos - para el módulo
detector de estados (5). La Figura 7 muestra, en primer lugar, la
estructura básica del módulo detector de estados (5); con el
comparador diferencial de ventana por el lado de entrada; con dos
umbrales alternativos (S1, S2), y con una siguiente fase para una
filtración temporal asimétrica. En la Figura 8, la estructura del
circuito está indicada con más detalles. La parte del comparador
diferencial de ventana comprende para cada umbral (S1, S2) un
respectivo comparador; en este caso, las señales entrantes de los
conductores H y L el bus son aportadas - a través de la respectiva
resistencia y de forma cambiada entre si por el lado de la entrada
- hacia un comparador y hacia el otro. Al mismo tiempo, y por medio
de las correspondientes resistencias, las dos entradas no
inversoras de los comparadores y las dos entradas inversoras de los
mismos se encuentran unidas con un respectivo nivel de tensión, que
es previamente determinado. La fase de comparador está ajustada,
por ejemplo, a un intervalo de tensión entre -0,5 V y +0,5 V. A
efectos de una asimétrica filtración temporal, las señales de
comparador - que están unidas entre si por el lado de la salida -
están puestas entre dos resistencias (R3, R4), que en serie están
intercaladas entre una tensión de alimentación de 5 V y la entrada
no inversora de un siguiente comparador; en este caso, la entrada
no inversora del comparador está puesta adicionalmente a través de
un condensador (C2) - a masa, mientras que la entrada inversora del
comparador se encuentra impulsada por una tensión de 2,5 V.
Al encontrarse la tensión diferencial - entre el
conductor H del bus y el conductor L del bus - dentro de la ventana
previamente determinada, el condensador (C2), por consiguiente, es
cargado de forma lenta por una primera constante de tiempo y, al
estar esta tensión diferencial por fuera de esta ventana, este
condensador es descargado rápidamente por una segunda constante de
tiempo. La segunda constante de tiempo queda determinada por el
dimensionamiento de la segunda resistencia (R4) y el condensador
(C2), mientras que la primera constante de tiempo está determinada
adicionalmente también por el dimensionamiento de la primera
resistencia (R3). Unos valores típicos son, para la primera
constante de tiempo, 1 milisegundo y, para la segunda constante de
tiempo, 8 microsegundos. De ello se deduce, que la señal de salida
de la unidad de detección de estados (5), que está estructurada de
este modo, es indicativa de que, con la primera constante de
tiempo, la tensión diferencial entre el conductor H del bus y el
conductor L el bus se queda durante más tiempo por debajo de un
valor previamente determinado que con la segunda constante de
tiempo, que es más corta gracias a lo cual puede ser detectado muy
claramente el caso de un cortocircuito entre el conductor H del bus
y el conductor L del bus.
De la descripción arriba relacionada puede ser
deducido, que el paso final - tolerante a errores y aquí indicado -
puede llevar a efecto un mantenimiento de la comunicación de datos
dentro del sistema CAN de un vehículo automóvil, en tiempo real y de
forma independiente así como sin ninguna inversión adicional en
software. Y esto no solamente con unos defectuosos conductores del
bus de datos, sino también al presentarse un error sencillo. En el
caso de un error, este paso final conmuta automáticamente de un
modo de funcionamiento diferencial a un modo de funcionamiento por
un solo hilo. Es evidente que este paso final también está
apropiado, de la misma manera, para los otros sistemas digitales de
comunicación de datos con un bus de dos conductores.
Claims (5)
1. Paso final - tolerante a los errores - para un
sistema digital de comunicación de datos por un bus de dos
conductores; con un módulo emisor (1), que transforma las entrantes
señales de datos seriales (E) en unas señales para un conductor H y
para un conductor L del bus; y con un paso receptor (2), por un
módulo de procesamiento intermedio (3, 3a) que, por el lado de
entrada, está conectado a los conductores (H, L) del bus, y con un
módulo de recepción (4), que está previsto a continuación y que
prepara las señales del bus - procesadas de forma intermedia - para
una unidad del bus procesadas de forma intermedia - para una unidad
de procesamiento de datos, que se encuentra conectada a
continuación; paso final éste que está caracterizado porque
está previsto un módulo detector de estados (5) - conectado a los
conductores (H, L) del bus - para la detección de un estado de
cortocircuito entre los conductores del bus, y que el módulo emisor
(1) posee un medio de conexión - que está controlado por la señal
de salida (2) del módulo detector de estados, la cual indica la
existencia de un cortocircuito - para conmutar entre un modo de
funcionamiento diferencial y un modo de funcionamiento por un solo
hilo; así como caracterizado porque el módulo de
procesamiento intermedio (3, 3a) posee un medio para la preparación
de las señales del bus para el módulo de recepción (4) y que el
mismo, mediante la señal de salida del módulo detector de estados
(5), puede ser activado para una conmutación entre dos modos de
funcionamiento; en este caso, este medio produce - para un primer
modo de funcionamiento - de las dos señales de conductores (H, L)
del bus una señal diferencial (D1), que está adaptada al nivel y
que está ajustada por una parte proporcional de la tensión continua,
mientras que, para el otro modo de funcionamiento, del conductor
(H) del bus es producida una señal (D2), que está adaptada al nivel
de tensión.
2. Paso final - tolerante a los errores - para un
sistema digital de comunicación de datos por un bus de dos
conductores; con un módulo emisor (1), que transforma las entrantes
señales de datos seriales (E) en unas señales para un conductor H y
para un conductor L del bus; y con un paso receptor (2), con un
módulo de procesamiento intermedio (3, 3a) que, por el lado de
entrada, está conectado a los conductores (H, L) del bus, y con un
módulo de recepción (4), que está previsto a continuación y que
prepara las señales del bus - procesadas de forma intermedia - para
una unidad de procesamiento de datos, que se encuentra conectada a
continuación; paso final éste que está caracterizado porque
está previsto un módulo detector de estados (5) - conectado a los
conductores (H, L) del bus - para la detección de un estado de
cortocircuito entre los conductores del bus, y que el módulo emisor
(1) posee un medio de conexión - que está controlado por la señal
de salida (Z) del módulo detector de estados, la cual indica la
existencia de un cortocircuito - para conmutar entre un modo de
funcionamiento diferencial y un modo de funcionamiento por un solo
hilo; así como caracterizado porque el módulo de
procesamiento intermedio (3, 3a) posee un medio para la preparación
de las señales del bus para el módulo de recepción (4), y el mismo
tiene - para la formación diferencial, derivada de las señales de
conductores (H, L) del bus - una estructura de tres fases, es
decir, con una fase de adaptación al nivel (12), por el lado de la
entrada; con una fase de comparación de señales, prevista a
continuación y con un respectivo medio de comparación (13a, 13b),
acoplado de forma separada para cada conductor del bus; así como
con una fase de adaptación al nivel (14) por el lado de salida.
3. Paso final conforme a la reivindicación 1) y
caracterizado porque el módulo emisor (1) posee uno ó bien
varios elementos de conexión (9, 10), que pueden ser activados por
el módulo detector de estados (5) y por medio de los cuales la
salida L está puesta en una posición de conexión y con alto
ohmiaje, a un nivel de tensión intermitente, la misma - con un
reducido ohmiaje y a través de un elemento de conexión (8), que
puede ser activado por la señal de entrada (E) - puede ser unida
con un más bajo nivel de tensión, encontrándose la salida L, en la
otra posición de conexión, desacoplada de los dos niveles de
tensión.
4. Paso final conforme a una de las
reivindicaciones anteriormente mencionadas y caracterizado
porque el módulo de recepción (4) está constituido por un
comparador con un seguimiento dinámico del umbral, el cual está
acoplado con el conjunto.
5. Paso final conforme a una de las
reivindicaciones anteriormente mencionadas y caracterizado
porque el módulo detector de estados está realizado en la forma de
un comparador diferencial de ventana con una unidad de filtración
temporal asimétrica, que está prevista a continuación del
mismo.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19503460A DE19503460C1 (de) | 1995-02-03 | 1995-02-03 | Fehlertolerante Endstufe für ein digitales Zweileiterbus-Datenkommunikationssystem |
| DE19503460 | 1995-02-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2217292T3 true ES2217292T3 (es) | 2004-11-01 |
Family
ID=7753051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES96100595T Expired - Lifetime ES2217292T3 (es) | 1995-02-03 | 1996-01-17 | Paso final tolerante a errores para un sistema digital de comunicacion de datos por un bus de dos conductores. |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5765031A (es) |
| EP (1) | EP0725513B1 (es) |
| JP (1) | JP2841182B2 (es) |
| KR (1) | KR100192073B1 (es) |
| DE (1) | DE19503460C1 (es) |
| ES (1) | ES2217292T3 (es) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19611945C1 (de) * | 1996-03-26 | 1997-11-20 | Daimler Benz Ag | Einrichtung für den busvernetzten Betrieb eines elektronischen Gerätes mit Microcontroller sowie deren Verwendung |
| DE19611944C2 (de) * | 1996-03-26 | 2003-03-27 | Daimler Chrysler Ag | Integrierter Schaltkreis zur Kopplung eines mikrokontrollierten Steuergerätes an einen Zweidraht-Bus |
| DE19643014C1 (de) * | 1996-10-18 | 1998-08-13 | Telefunken Microelectron | Bussystem zur elektronischen Energieversorgung |
| FR2755312B1 (fr) * | 1996-10-25 | 1998-12-24 | Schneider Electric Sa | Dispositif d'arret de transmission d'informations sur un bus de terrain |
| EP0858174A3 (de) * | 1997-02-11 | 2002-09-04 | Philips Patentverwaltung GmbH | Verfahren und System zum Ubertragen von Daten und Energie |
| DE19750317B4 (de) | 1997-11-13 | 2006-06-14 | Sgs-Thomson Microelectronics Gmbh | Empfangsschaltung für ein CAN-System |
| DE19755311B4 (de) * | 1997-12-12 | 2006-10-26 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Informationsübertragung in Kraftfahrzeugen |
| DE19813952C1 (de) | 1998-03-28 | 1999-11-04 | Telefunken Microelectron | Signalisierungsendstufe zur Erzeugung digitaler Spannungssignale auf einem Bussystem |
| DE19813922A1 (de) * | 1998-03-28 | 1999-09-30 | Telefunken Microelectron | Verfahren zum Betreiben eines über eine Busleitung vernetzten Rückhaltesystems bei einem Kurzschluß |
| DE19813964A1 (de) * | 1998-03-28 | 1999-08-19 | Telefunken Microelectron | Bussystem mit einer Zentraleinheit eine Mehrzahl von Steuermodulen, insbesondere für Insassenschutzsysteme in Kraftfahrzeugen |
| DE19918032C1 (de) * | 1999-04-21 | 2000-11-16 | Siemens Ag | Schaltung zur Laststeuerung und Verfahren zum Notlaufbetrieb einer Brennkraftmaschine |
| DE59914303D1 (de) * | 1999-05-07 | 2007-05-31 | Siemens Ag | Datenübertragungssystem, insbesondere in einem Kraftfahrzeug, und Datenübertragungsverfahren |
| US6587968B1 (en) * | 1999-07-16 | 2003-07-01 | Hewlett-Packard Company | CAN bus termination circuits and CAN bus auto-termination methods |
| DE19938900C2 (de) * | 1999-08-17 | 2001-08-16 | Siemens Ag | Serieller Datenbus und Kommunikationsverfahren |
| DE10022173C2 (de) * | 2000-05-06 | 2003-07-03 | Conti Temic Microelectronic | Verfahren zur Auslösung von Insassenschutzeinrichtungen |
| US6865615B1 (en) * | 2000-07-20 | 2005-03-08 | International Business Machines Corporation | Method and an apparatus for dynamically reconfiguring a system bus topology |
| JP2004505474A (ja) * | 2000-07-25 | 2004-02-19 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Ｃａｎ通信ラインを動作させるためのステーション及び方法 |
| DE10134584B4 (de) * | 2001-07-17 | 2005-12-08 | Siemens Ag | Bussystem und Verfahren zum Austausch von Daten |
| US6535028B1 (en) * | 2001-11-12 | 2003-03-18 | Deere & Company | Data bus fault detection circuit and method |
| US7148723B2 (en) * | 2002-01-30 | 2006-12-12 | Caterpillar Inc | Common controller area network interface |
| JP3952830B2 (ja) * | 2002-04-10 | 2007-08-01 | 株式会社デンソー | 通信システム |
| FR2863754B1 (fr) * | 2003-12-12 | 2007-06-29 | Valeo Electronique Sys Liaison | Procede et dispositif de detection d'au moins deux modes de fonctionnement d'un organe electrique d'un vehicule automobile, procede de pilotage de l'organe |
| EP1751924B1 (en) * | 2004-05-11 | 2010-02-17 | Nxp B.V. | Circuit arrangement and method of operating such circuit arrangement |
| JP4952212B2 (ja) * | 2006-11-22 | 2012-06-13 | 株式会社デンソー | 通信妨害防止装置、通信システムのノード、通信システム、車両用故障診断装置、及び車載装置 |
| RU2451912C2 (ru) * | 2007-06-07 | 2012-05-27 | Меттлер-Толедо Аг | Устройство измерения множества сил, силоизмерительный модуль и способы мониторинга состояния устройства измерения множества сил |
| MX2009012522A (es) * | 2007-06-07 | 2009-12-09 | Mettler Toledo Ag | Metodo para monitorear la condicion de un dispositivo de medicion de fuerza, dispositivo de medicion de fuerza y modulo de medicion de fuerza. |
| JP4407752B2 (ja) | 2008-01-10 | 2010-02-03 | トヨタ自動車株式会社 | 故障箇所検出装置及び通信装置並びに故障箇所検出方法 |
| US9539428B2 (en) | 2011-01-27 | 2017-01-10 | Medtronic, Inc. | Isolating lead conductor for fault detection |
| US8463384B2 (en) | 2011-01-27 | 2013-06-11 | Medtronic, Inc. | Isolated lead conductor measurements for fault detection |
| US8855765B2 (en) | 2011-06-09 | 2014-10-07 | Medtronic, Inc. | Fault tolerant methods and architectures for embedded intelligence in medical leads |
| US8798751B2 (en) | 2011-06-09 | 2014-08-05 | Medtronic, Inc. | Method and apparatus to manage lead-related conditions for fault tolerance enhancements |
| US8577457B2 (en) | 2011-07-07 | 2013-11-05 | Medtronics, Inc. | Isolating lead body for fault detection |
| US9232898B2 (en) | 2011-10-27 | 2016-01-12 | Medtronic, Inc. | Method and apparatus to manage lead-related conditions for fault tolerance enhancements |
| US9407319B2 (en) * | 2014-03-24 | 2016-08-02 | Sital Technology Ltd. | Fault tolerant transceiver |
| US9568533B2 (en) * | 2014-05-27 | 2017-02-14 | GM Global Technology Operations LLC | Method and apparatus for open-wire fault detection and diagnosis in a controller area network |
| DE102021205523A1 (de) | 2021-05-31 | 2022-12-01 | Robert Bosch Gesellschaft mit beschränkter Haftung | Busteilnehmer, Bussystem und Verfahren zur Datenübertragung in einem Zweidraht-Bussystem |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4764759A (en) * | 1986-10-07 | 1988-08-16 | Cincinnati Milacron Inc. | Open circuit detector for differential encoder feedback |
| DE3826774A1 (de) * | 1988-08-06 | 1990-02-08 | Bosch Gmbh Robert | Netzwerkschnittstelle |
| JPH0341841A (ja) * | 1989-07-10 | 1991-02-22 | Furukawa Electric Co Ltd:The | 伝送受信回路 |
| US5243623A (en) * | 1990-09-25 | 1993-09-07 | National Semiconductor Corporation | Switchable multi-mode transceiver interface device |
| JPH04351034A (ja) * | 1991-05-29 | 1992-12-04 | Mitsubishi Electric Corp | 車両用多重伝送装置 |
| JP3133490B2 (ja) * | 1991-08-27 | 2001-02-05 | 古河電気工業株式会社 | 多重伝送装置 |
| DE4229175A1 (de) * | 1992-09-02 | 1994-03-03 | Bosch Gmbh Robert | Netzwerkschnittstelle |
| JPH06244846A (ja) * | 1993-02-19 | 1994-09-02 | Nippondenso Co Ltd | 高速通信ｌａｎシステム |
-
1995
- 1995-02-03 DE DE19503460A patent/DE19503460C1/de not_active Expired - Lifetime
-
1996
- 1996-01-17 EP EP96100595A patent/EP0725513B1/de not_active Expired - Lifetime
- 1996-01-17 ES ES96100595T patent/ES2217292T3/es not_active Expired - Lifetime
- 1996-02-01 JP JP8049411A patent/JP2841182B2/ja not_active Expired - Fee Related
- 1996-02-02 KR KR1019960002491A patent/KR100192073B1/ko not_active IP Right Cessation
- 1996-02-05 US US08/597,888 patent/US5765031A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100192073B1 (ko) | 1999-06-15 |
| JP2841182B2 (ja) | 1998-12-24 |
| EP0725513A1 (de) | 1996-08-07 |
| DE19503460C1 (de) | 1996-03-07 |
| KR960032963A (ko) | 1996-09-17 |
| EP0725513B1 (de) | 2004-04-07 |
| US5765031A (en) | 1998-06-09 |
| JPH08317018A (ja) | 1996-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2217292T3 (es) | Paso final tolerante a errores para un sistema digital de comunicacion de datos por un bus de dos conductores. | |
| US7965099B2 (en) | Bus modem for building and industrial electrical systems | |
| US6404607B1 (en) | Power distribution module | |
| US7188207B2 (en) | Communication device having asynchronous data transmission via symmetrical serial interface | |
| US10785066B1 (en) | Can communication with broken cable | |
| JP2851124B2 (ja) | 多重伝送方式 | |
| ES2236711T3 (es) | Red de aerea local para implementar un sistema de control de baja tension. | |
| JP2006512842A (ja) | ツーワイヤ導線の導線終端用の装置 | |
| ES2739702T3 (es) | Dispositivo de control de un armario eléctrico | |
| JP6883701B2 (ja) | Ｃａｎバスシステムのための送受信装置およびｃａｎ送受信装置によって短絡を検出する方法 | |
| US7400641B2 (en) | Bus master for a bus for connection of sensors and/or ignition means | |
| JP3145110B2 (ja) | 多重回路装置、例えば自動車の複数個の負荷ステーションを制御するための多重回路装置 | |
| KR20010062420A (ko) | 버스 시스템용 감결합 장치 | |
| US5347576A (en) | Line interface unit retrofit circuit | |
| WO1998035857A1 (en) | Safety device for diagnostic terminals in distributed computer networks | |
| JPH1153294A (ja) | アドレス指定装置およびアドレス指定方法 | |
| JPH02170377A (ja) | インタフェース装置 | |
| US11584316B2 (en) | Communication system and vicarious inputting and outputting unit | |
| KR20200033340A (ko) | 버스 시스템용 송수신 장치, 그리고 상이한 비트 상태들 간 전환 시 진동 경향의 감소를 위한 방법 | |
| KR102227841B1 (ko) | 차량용 센서 시스템 및 이를 이용한 센서 id 할당 방법 | |
| KR102501624B1 (ko) | 버스 시스템용 송수신 장치, 그리고 상이한 비트 상태들 간 전환 시 진동 경향의 감소를 위한 방법 | |
| ES2273749T3 (es) | Deteccion de actividad en un modo central con multiples nodos de red acoplados. | |
| NL2026452B1 (nl) | Inrichting voor een deelnemerstation van een serieel bussysteem en werkwijze voor communicatie in een serieel bussysteem | |
| US6982952B2 (en) | Method and apparatus for bypassing a payload node | |
| JP2002051088A (ja) | 二線式バスにおける送受信ユニット |