ES2215838T3 - Eeprom y procedimiento para la activacion de la misma. - Google Patents
Eeprom y procedimiento para la activacion de la misma.Info
- Publication number
- ES2215838T3 ES2215838T3 ES01127740T ES01127740T ES2215838T3 ES 2215838 T3 ES2215838 T3 ES 2215838T3 ES 01127740 T ES01127740 T ES 01127740T ES 01127740 T ES01127740 T ES 01127740T ES 2215838 T3 ES2215838 T3 ES 2215838T3
- Authority
- ES
- Spain
- Prior art keywords
- memory cells
- memory
- line
- eeprom
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 17
- 230000004913 activation Effects 0.000 title description 7
- 238000012217 deletion Methods 0.000 claims abstract description 14
- 230000037430 deletion Effects 0.000 claims abstract description 14
- 230000003213 activating effect Effects 0.000 claims 1
- 230000008569 process Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 2
- 238000012512 characterization method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Electrotherapy Devices (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
EEPROM con una pluralidad de células de la memoria dispuestos en un campo de células de la memoria que pueden ser direccionadas por medio de líneas de palabra, de bit y de fuente (WL, BL, SL) para la descripción, escritura y borrado, estando divididas las células de la memoria, que pueden ser direccionadas a través de una línea de palabra (WL) individual, en una pluralidad de grupos, a cada uno de los cuales está asociada una línea de fuente (SL) común separada, caracterizada porque los grupos de células de la memoria de una hilera del campo de células de memoria tienen diferente tamaño.
Description
EEPROM y procedimiento para la activación de la
misma.
La presente invención se refiere a un EEPROM
según el preámbulo de la reivindicación 1 de la patente y a un
procedimiento para su activación según el preámbulo de la
reivindicación 14 de la patente. Se conoce por el documento EP 0 637
035 A1 una EEPROM con las características del preámbulo de la
reivindicación 1 de la patente.
Las EEPROMs y los procedimientos para la
activación de las mismas para la inscripción, lectura y borrado de
datos se conocen desde hace mucho tiempo y se utilizan cada vez en
mayor medida.
A continuación se explica un ejemplo práctico de
la estructura y de la activación de una EEPROM convencional con
referencia a las figuras 2 y 3.
La EEPROM convencional descrita presenta una
pluralidad de células de memoria dispuestas en un campo de células
de memoria, que pueden ser direccionadas por medio de líneas de
palabras, de bits y de fuentes respectivas.
Una estructura ejemplar de una única célula de
memoria (para la memorización de un único bit de datos) se
representa en la figura 2.
La célula de memoria mostrada en la figura 2
presenta un transistor de selección T1 y un transistor de memoria
T2.
El transistor de selección T1 es un transistor de
efecto de campo "normal", cuyo modo de actuación y cuya función
son conocidos, y no requieren una explicación adicional.
El transistor de memoria T2 es una puerta
flotante (sin conexión) con un transistor de efecto de campo que
presenta ventanas de túnel, cuyo modo de funcionamiento y función
son igualmente conocidos en virtud del empleo ampliamente extendido
en células de memoria EEPROM y, por lo tanto, tampoco requieren una
explicación adicional.
Desde el transistor de selección T1, la sección
de fuente está conectada con una línea de bits BL, la sección de
puerta está conectada con una línea de selección SG y la sección de
drenaje está conectada con la sección de drenaje del transistor de
memoria T2.
Desde el transistor de memoria T2, la sección de
fuente está conectada con una línea de fuente SL, la sección de
puerta de control está conectada con una línea de control CG y la
sección de drenaje está conectada con la sección de drenaje del
transistor de selección T1.
La línea de selección SG y la línea de control CG
forman conjuntamente una llamada línea de palabras WL.
Las líneas de señales mencionadas conducen, para
la lectura, borrado y escritura, las siguientes señales, siendo
U_{pp} una tensión alta, por ejemplo, de aproximadamente 15 V a 20
V:
| BL | SG | CG | |
| Lectura | \approx 4 V | 5 V | \approx 1,2 V |
| Borrado | 0 V | U_{pp} | U_{pp} |
| Escritura | U_{pp} / 0 V | U_{pp} | 0 V |
La célula de memoria mostrada en la figura 2 se
puede agrupar, en el caso de presión de un número correspondiente de
las mismas, para forma un campo de células de memoria.
La estructura de un campo de células de memoria
de este tipo se representa en la figura 3.
La figura 3 muestra una representación
esquemática de un campo de células de memoria de una RRPROM
convencional.
El campo de células de memoria mostrado presenta
una pluralidad de células de memoria individuales, identificadas en
cada caso con una "O" según la figura 2, que están dispuestas
en varias (m) hileras y varias (n) columnas.
Los n elementos de cada una de las hileras del
campo de células de memoria están conectados, respectivamente, con
una línea de palabra común WL_{0}, WL_{1}... WL_{m} (que está
constituida, respectivamente, por una línea de selección SG y una
línea de control CG). Los m elementos de cada una de las columnas
del campo de células de memoria están conectados, respectivamente,
con una línea de bits común BL_{0}, BL_{1}... BL_{n}. Las
líneas de fuente SL de todas las células de memoria del campo de
células de memoria están agrupadas para formar una línea de fuente
común.
La conexión de las células de memoria para formar
un campo de células de memoria constituido en forma de matriz,
mostrado en la figura 3, posibilita el direccionamiento de las
células de memoria a través de la activación correspondiente de las
líneas de palabra, de bits y de fuente de una manera individual
(durante la inscripción y lectura de datos) o bien línea por línea
(durante el borrado de datos).
Las EEPROMs constituidas de esta manera se
emplean cada vez en mayor medida en tarjetas de chips, cuyo
contenido de la memoria debe actualizarse, en ocasiones
determinadas, de acuerdo con las modificaciones intermedias (por
ejemplo, el contador de tasas de una tarjeta telefónica). Tales
actualizaciones requieren un borrado y una sobrescritura siguiente
de áreas de la memoria de EEPROM.
El gasto que debe realizarse para ello es
desproporcionadamente alto, sobre todo en el caso muy frecuente de
que sólo deban actualizarse cantidades reducidas de datos y, si no
se toman medidas de seguridad adicionales, no se puede excluir
totalmente que la actualización deseada no sea realizada
correctamente en determinadas circunstancias, en el caso de
coincidencia desafortunada de estados raros de excepción.
Por lo tanto, la presente invención tiene el
cometido de desarrollar una EEPROM según el preámbulo de la
reivindicación 1 de la patente y un procedimiento para la activación
de la misma según el preámbulo de la reivindicación 14 de la
patente, de tal forma que se pueda realizar la actualización de
datos memorizados de una manera siempre sencilla, adecuada, rápida
y en gran medida no propensa a interferencias.
Este cometido se soluciona, según la invención,
por medio de las características reivindicadas en la parte de
caracterización de la reivindicación 1 de la patente y de las
características reivindicadas en la parte de caracterización de la
reivindicación 14 de la patente, respectivamente.
De acuerdo con ello, está previsto dividir las
células de la memoria, que pueden ser direccionadas a través de una
línea de palabra individual, en una pluralidad de grupos de
diferente tamaño, a cada uno de los cuales está asociada una línea
de fuente común separada (reivindicación 1 de la patente) o bien
llevar a cabo una descripción, lectura y/o borrado por grupos de las
células de la memoria que pueden ser direccionadas a través de una
línea de palabra individual (reivindicación 14 de la patente).
Estas medidas posibilitan limitar una
inscripción, lectura y sobre todo también un borrado de datos de una
manera selectiva a datos totalmente determinados, lo que no era
posible hasta ahora en virtud de la previsión solamente de una única
línea de fuente común para todas las células de la memoria del campo
de células de la memoria al menos durante el borrado (el borrado
solamente podía realizarse línea por línea).
La actualización de datos, lo que se lleva a cabo
a través de un borrado de los datos a actualizar y de una
sobrescritura siguiente por medio de los datos actualizados, se
puede realizar, por lo tanto, bajo el acceso exclusivo a los datos a
actualizar.
Es decir, que a través de la previsión de las
medidas según la invención, en oposición a las etapas que deben
realizarse hasta ahora para la actualización de datos, a saber,
- (1)
- cambio de memoria completo del contenido de las células de la memoria que pueden ser direccionadas a través de una línea de palabra (hilera del campo de células de memoria).
- (2)
- borrado de los datos memorizados en la hilera del campo de células de memoria, y
- (3)
- escritura de retorno de los datos no actualizables y nueva escritura de los datos actualizables en la hilera del campo de células de memoria borrada,
se puede prescindir de un cambio de memoria, del
borrado y de la escritura de retorno de los datos no
actualiza-
bles.
bles.
La omisión de estos procesos adicionales impide,
por ejemplo, de una manera fiable que, en el caso de una
interrupción de la alimentación de la corriente, se mantengan en la
EEPROM datos borrados temporalmente (datos colocados en un valor de
borrado como "0000..." o "1111...") en lugar de datos no
actualizables.
La actualización de datos se puede realizar,
además, más rápidamente y con un empleo reducido de energía en
virtud del número reducido de operaciones de lectura, escritura y
borrado.
El número reducido de procesos de escritura
eleva, además, la duración de vida de las células de memoria que
solamente realizan un número reducido de procesos de escritura
(resistencia).
Los desarrollos ventajosos de la invención son
objeto de las reivindicaciones dependientes.
A continuación se explica en detalle la invención
con la ayuda de un ejemplo de realización con referencia a los
dibujos. En este caso:
La figura 1 muestra una representación
esquemática de un ejemplo de realización de la escritura del campo
de células de la memoria de una EEPROM configurada según la
invención.
La figura 2 muestra una representación
esquemática de la estructura de una célula de memoria EEPROM, y
La figura 3 muestra una representación
esquemática de la estructura de un campo de células de la
memoria
EEPROM convencional.
EEPROM convencional.
El campo de células de la memoria mostrado en la
figura 1 está constituido, como el campo de células de la memoria
convencional mostrado en la figura 3, por una pluralidad de células
de memoria convencionales, identificadas en cada caso, por el
símbolo "O" (por ejemplo, células de la memoria del tipo
mostrado en la figura 2), que están dispuestas en una pluralidad (m)
de hileras y en una pluralidad (n) de columnas.
Los n elementos de cada hilera del campo de
células de memoria están conectados, respectivamente, con una línea
de palabra común WL_{0}, WL_{1}... WL_{m} (que está
constituida, respectivamente, por una línea de selección SG y una
línea de control CG). Los m elementos de cada una de las columnas
del campo de células de memoria están conectados, respectivamente,
con una línea de bits común BL_{0}, BL_{1}... BL_{n}.
Sin embargo, en oposición al campo de células de
memoria convencional mostrado en la figura 3, las líneas de fuente
de las células de la memoria no están agrupadas ya para formar una
línea de fuente común para todas las células de la memoria del campo
de células de la memoria.
En su lugar, está prevista una pluralidad de
líneas de fuente SL separadas (en la figura 1 se muestran a modo de
ejemplo SL_{0}, SL_{1}y SL_{n}), cada una de las cuales está
asociada a un grupo determinado de células de la memoria dentro de
una hilera del campo de células de la memoria. Expresado de otra
manera, las células de la memoria de una hilera del campo de células
de la memoria están divididas en varios grupos, cada uno de los
cuales presenta una línea de fuente separada, pero común para las
células de memoria de un grupo respectivo.
En general, un grupo de células de la memoria
contendrá en la práctica tantas células de la memoria como bits
presenta una palabra de datos (por ejemplo, un byte) y estará
prevista por cada hilera del campo de células de la memoria una
pluralidad de grupos de células de la memoria idénticos de este
tipo, colocados adyacentes (yuxtapuestos).
No obstante, en términos generales, cada hilera
del campo de células de la memoria puede presentar, según las
necesidades, una pluralidad discrecional de grupos (al menos dos),
que pueden ser del mismo o de diferente tamaño, pueden comprender un
número discrecional de células de la memoria (al menos una), y cuyos
elementos individuales o bien células de la memoria pueden estar
distribuidos de forma discrecional sobre la hilera del campo de
células de memoria.
Una de las posibilidades que se derivan de ello,
que se diferencian, en general, de las mencionadas, consiste en que
las células de la memoria de cada x palabra de datos dentro de una
hilera del campo de células de la memoria se reúnen en un grupo (por
ejemplo, para poder modificar en común los atributos de
representación asociados a cada signo de un texto a
representar.
En la representación de la figura 1 se muestran
tres grupos de células de memoria. El primer grupo (izquierdo según
la figura 1) está constituido por tres células de memoria adyacentes
entre sí, cuyas líneas de fuente están agrupadas para formar una
línea de fuente SL_{0} común separada. El segundo grupo siguiente
(central según la figura 1) está constituido por cuatro células de
memoria adyacentes entre sí, cuyas líneas de fuente están agrupadas
para formar una línea de fuente SL_{1} común separada. El tercer
grupo (derecho según la figura 1) está constituido por dos células
de memoria adyacentes entre sí, cuyas líneas de fuente están
agrupadas para formar una línea de fuente SL_{2} común
separada.
La división en grupos es igual para todos las
hileras del campo de células de memoria en el ejemplo de realización
representado. Las líneas de fuente comunes respectivas de los grupos
correspondientes entre sí en diferentes hileras del campo de células
de memoria están conectadas entre sí. Una estructura de este tipo
limita, en efecto, el gasto necesario para la realización del campo
de células de memoria, pero no es, evidentemente, forzosamente
necesaria. En su lugar, cada hilera del campo de células de memoria
se puede dividir de una manera discrecional totalmente independiente
de las otras hileras, y las líneas de fuente de los grupos
respectivos se pueden tender y activar de una manera totalmente
independiente entre sí.
La configuración descrita del campo de células de
memoria EEPROM posibilita (utilizando un dispositivo de control
correspondiente) una descripción lectura y/o borrado por grupos de
las células de memoria que pueden ser direccionadas a través de una
línea de palabra individual, pudiendo estar constituido un grupo,
como ya se ha indicado anteriormente, en el caso extremo también
sólo por una única célula de memoria.
Las células de memoria individuales de las
células de memoria EEPROM pueden ser direccionadas, por lo tanto, de
una manera selectiva, en un número y distribución discrecionales,
para la inscripción, lectura y borrado de
datos.
datos.
Esto repercute de una manera ventajosa
especialmente durante el borrado de datos y durante la actualización
(borrado + nueva inscripción) de datos, puesto que en los campos de
células de memoria convencionales, como ya se ha mencionado al
principio, solamente era posible el borrado en unidades (en
determinadas circunstancias muy grandes) de hileras del campo de
células de memoria.
Se lleva a cabo un borrado de un grupo individual
dentro de una hilera del campo de células de memoria impulsando
la(s) línea(s) de bits BL de las células de memoria
del grupo a borrar con 0 V, e impulsando la línea de selección SG y
la línea de control CG del grupo correspondiente, respectivamente,
con una tensión alta, por ejemplo, de +15 a +20 V.
Se deja sin borrar el grupo restante dentro de la
hilera del campo de células de memoria respectiva impulsando,
manteniendo, por lo demás, condiciones idénticas, la(s)
línea(s) de bits BL de las células de memoria del / los
grupo(s) que no deben borrarse igualmente con una tensión
alta, por ejemplo de +15 a +20 V.
Las líneas de fuente respectivas de los grupos de
células de memoria se mantienen en este caso de forma selectiva en
estado flotante (no accionado activamente) (cuando se aplica una
tensión alta accionada activamente en las líneas de bits asociadas
de la misma manera que cuando se dejan sin borrar) o se conectan con
masa (en todos los otros casos).
Los procesos durante la inscripción y lectura de
datos no requieren ninguna adaptación a la estructura de la
EEPROM según la invención. De la misma manera, la nueva estructura abre posibilidades para modificar también estos procesos de una manera ventajosa.
EEPROM según la invención. De la misma manera, la nueva estructura abre posibilidades para modificar también estos procesos de una manera ventajosa.
Para impedir de una manera fiable que a través de
la impulsión de las diferentes líneas de señales con tensión alta,
se produzca una acumulación de carga, que conduzca posiblemente a
una modificación de los datos, en las células de la memoria, se
puede prever no aplicar la tensión alta de forma inmediata en toda
su altura, sino aplicarla sólo poco a poco (de forma escalonada y/o
en rampa) en sentido ascendente hasta alcanzar el valor teórico.
Claims (20)
1. EEPROM con una pluralidad de células de la
memoria dispuestos en un campo de células de la memoria que pueden
ser direccionadas por medio de líneas de palabra, de bit y de fuente
(WL, BL, SL) para la descripción, escritura y borrado, estando
divididas las células de la memoria, que pueden ser direccionadas a
través de una línea de palabra (WL) individual, en una pluralidad de
grupos, a cada uno de los cuales está asociada una línea de fuente
(SL) común separada, caracterizada porque los grupos de
células de la memoria de una hilera del campo de células de memoria
tienen diferente tamaño.
2. EEPROM según la reivindicación 1,
caracterizada porque las líneas de palabra (WL) están
compuestas, respectivamente, por una línea de selección (SG) y una
línea de control (CG).
3. EEPROM según la reivindicación 1 ó 2,
caracterizada porque las células de la memoria están
conectadas, respectivamente, por un transistor de selección (T1) y
por un transistor de memoria (T2), cuyas secciones de drenaje están
conectadas entre sí.
4. EEPROM según la reivindicación 3,
caracterizada porque las secciones de puerta de los
transistores de selección (T1) están conectadas, respectivamente,
con una de las líneas de selección (SG).
5. EEPROM según la reivindicación 3 ó 4,
caracterizada porque las secciones de fuente de los
transistores de selección (T1) están conectadas, respectivamente,
con una de las líneas de bit (BL).
6. EEPROM según una de las reivindicaciones 3 a
5, caracterizada porque las secciones de la puerta de control
de los transistores de memoria (T2) están conectadas,
respectivamente, con una de las líneas de control (CG).
7. EEPROM según una de las reivindicaciones 3 a
6, caracterizada porque las secciones de fuente de los
transistores de memoria (T2) están conectadas, respectivamente, con
una de las líneas de fuente (SL).
8. EEPROM según una de las reivindicaciones 2 a
7, caracterizada porque las células de memoria previstas en
la misma hilera del campo de células de memoria están conectadas,
respectivamente, con las mismas líneas de selección y de control
(SG, CG).
9. EEPROM según una de las reivindicaciones
anteriores, caracterizada porque las células de memoria
previstas en la misma columna del campo de células de memoria están
conectadas, respectivamente, con la misma línea de bit (BL).
10. EEPROM según una de las reivindicaciones
anteriores, caracterizada porque las células de memoria
previstas en la misma columna del campo de células de memoria están
conectadas, respectivamente, con la misma línea de fuente (SL).
11. EEPROM según una de las reivindicaciones
anteriores, caracterizada porque una célula de memoria está
diseñada para la memorización de un bit de datos.
12. EEPROM según una de las reivindicaciones
anteriores, caracterizada porque un grupo de células de
memoria está diseñado para la memorización de una palabra de datos,
que está constituido por un número de bits de datos
discrecionalmente grande.
13. EEPROM según la reivindicación 12,
caracterizada porque la palabra de datos es un byte de
datos.
14. Procedimiento para la activación de una
EEPROM según una de las reivindicaciones 1 a 13, en el que las
células de memoria, que pueden ser direccionadas a través de una
única línea de palabra (WL), son descritas, leídas y/o borradas por
grupos, caracterizado porque varios grupos de células de
memoria son tratados como un grupo común.
15. Procedimiento según la reivindicación 14,
caracterizado porque para el borrado de los datos de un grupo
de células de memoria se aplica esencialmente 0 V a las líneas de
bits (BL) respectivas del grupo de células de memoria a borrar, así
como una tensión alta (U_{pp}) a la línea de selección (SG) y a la
línea de control (CG) respectivas.
16. Procedimiento según la reivindicación 15,
caracterizado porque la línea de fuente (SL) de un grupo de
células de memoria a borrar es colocada esencialmente a masa.
17. Procedimiento según la reivindicación 15 ó
16, caracterizado porque para no borrar datos de grupos de
células de memoria que no deben borrarse, se aplica una tensión alta
(U_{pp}) a las líneas de bits (BL) del grupo de células de memoria
que no debe borrarse.
18. Procedimiento según la reivindicación 17,
caracterizado porque la línea de fuente (SL) de un grupo de
células de memoria que no debe borrarse se mantiene en
flotación.
19. Procedimiento según una de las
reivindicaciones 14 a 18, caracterizado porque tensión alta
(U_{pp}), a aplicar, en caso necesario, a líneas de señales
respectivas de un grupo de células de memoria, especialmente durante
el borrado selectivo, se eleva después de su aplicación sólo poco a
poco hasta su valor teórico.
20. Procedimiento según la reivindicación 19,
caracterizado porque la subida se realiza de forma escalonada
y/o en rampa.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19545523A DE19545523C2 (de) | 1995-12-06 | 1995-12-06 | EEPROM und Verfahren zur Ansteuerung desselben |
| DE19545523 | 1995-12-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2215838T3 true ES2215838T3 (es) | 2004-10-16 |
Family
ID=7779359
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES96946005T Expired - Lifetime ES2181934T3 (es) | 1995-12-06 | 1996-11-21 | Eeprom y procedimiento para la activacion de la misma. |
| ES01127740T Expired - Lifetime ES2215838T3 (es) | 1995-12-06 | 1996-11-21 | Eeprom y procedimiento para la activacion de la misma. |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES96946005T Expired - Lifetime ES2181934T3 (es) | 1995-12-06 | 1996-11-21 | Eeprom y procedimiento para la activacion de la misma. |
Country Status (6)
| Country | Link |
|---|---|
| EP (2) | EP0808500B1 (es) |
| AT (2) | ATE222020T1 (es) |
| DE (3) | DE19545523C2 (es) |
| ES (2) | ES2181934T3 (es) |
| IN (1) | IN190505B (es) |
| WO (1) | WO1997021224A2 (es) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5033023A (en) * | 1988-04-08 | 1991-07-16 | Catalyst Semiconductor, Inc. | High density EEPROM cell and process for making the cell |
| JP2807256B2 (ja) * | 1989-03-17 | 1998-10-08 | 株式会社東芝 | 不揮発性半導体メモリ |
| US5065364A (en) * | 1989-09-15 | 1991-11-12 | Intel Corporation | Apparatus for providing block erasing in a flash EPROM |
| JP2632104B2 (ja) * | 1991-11-07 | 1997-07-23 | 三菱電機株式会社 | 不揮発性半導体記憶装置 |
| DE69305986T2 (de) * | 1993-07-29 | 1997-03-06 | Sgs Thomson Microelectronics | Schaltungsstruktur für Speichermatrix und entsprechende Herstellungsverfahren |
-
1995
- 1995-12-06 DE DE19545523A patent/DE19545523C2/de not_active Expired - Fee Related
-
1996
- 1996-11-21 EP EP96946005A patent/EP0808500B1/de not_active Expired - Lifetime
- 1996-11-21 DE DE59610916T patent/DE59610916D1/de not_active Expired - Lifetime
- 1996-11-21 EP EP01127740A patent/EP1191541B1/de not_active Expired - Lifetime
- 1996-11-21 AT AT96946005T patent/ATE222020T1/de active
- 1996-11-21 AT AT01127740T patent/ATE259536T1/de active
- 1996-11-21 DE DE59609541T patent/DE59609541D1/de not_active Expired - Lifetime
- 1996-11-21 WO PCT/DE1996/002239 patent/WO1997021224A2/de not_active Ceased
- 1996-11-21 ES ES96946005T patent/ES2181934T3/es not_active Expired - Lifetime
- 1996-11-21 ES ES01127740T patent/ES2215838T3/es not_active Expired - Lifetime
- 1996-12-02 IN IN2070CA1996 patent/IN190505B/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| ES2181934T3 (es) | 2003-03-01 |
| DE59609541D1 (de) | 2002-09-12 |
| EP1191541B1 (de) | 2004-02-11 |
| DE19545523C2 (de) | 2001-02-15 |
| EP1191541A3 (de) | 2002-08-14 |
| IN190505B (es) | 2003-08-02 |
| WO1997021224A3 (de) | 1997-08-07 |
| ATE222020T1 (de) | 2002-08-15 |
| WO1997021224A2 (de) | 1997-06-12 |
| EP1191541A2 (de) | 2002-03-27 |
| ATE259536T1 (de) | 2004-02-15 |
| EP0808500B1 (de) | 2002-08-07 |
| EP0808500A2 (de) | 1997-11-26 |
| DE59610916D1 (de) | 2004-03-18 |
| DE19545523A1 (de) | 1997-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950014560B1 (ko) | 불휘발성 기억 장치 | |
| US6614692B2 (en) | EEPROM array and method for operation thereof | |
| EP1860662B1 (en) | Decoder circuit for use in a non-volatile semiconductor memory device | |
| US6108236A (en) | Smart card comprising integrated circuitry including EPROM and error check and correction system | |
| EP0745995B1 (en) | Nonvolatile, in particular flash-EEPROM, memory device | |
| TWI236676B (en) | Nonvolatile semiconductor memory device | |
| KR100632946B1 (ko) | 불 휘발성 메모리 장치 및 그것의 프로그램 방법 | |
| KR960035654A (ko) | 낸드구조를 가지는 불휘발성 반도체 메모리의 프로그램장치 및 방법 | |
| TW326537B (en) | Multi-state nonvolatile semiconductor memory device and its driving methods | |
| JP2005078766A5 (es) | ||
| JPH05128878A (ja) | 不揮発性半導体記憶装置 | |
| EP0645774B1 (en) | Memory protection circuit for EPROM | |
| KR960005355B1 (ko) | 불휘발성 반도체기억장치 및 이를 이용한 기억시스템 | |
| KR100632947B1 (ko) | 불 휘발성 메모리 장치 및 그것의 프로그램 방법 | |
| JP3925944B2 (ja) | 不揮発性半導体記憶装置 | |
| US20030133344A1 (en) | Flash memory including means of checking memory cell threshold voltages | |
| ES2215838T3 (es) | Eeprom y procedimiento para la activacion de la misma. | |
| JP2009502001A (ja) | 高められた過消去耐性制御ゲート方式のメモリ構成 | |
| US5963478A (en) | EEPROM and method of driving the same | |
| EP1220229B1 (en) | An electrically modifiable, non-volatile, semiconductor memory which can keep a datum stored until an operation to modify the datum is completed | |
| US20030179624A1 (en) | Erase block architecture for non-volatile memory | |
| US7532510B2 (en) | Flash memory device with sector access | |
| JPH07334991A (ja) | 半導体不揮発性記憶装置 | |
| ATE209819T1 (de) | Fortgeschrittene programmierverifikation für flash-speicher mit seitenmodus | |
| US6212105B1 (en) | Method for recording a binary word by means of electrically erasable and programmable type memory cells |