EP2834848A1 - Procédé pour réaliser un module photovoltaïque avec une étape de gravure p3 et une éventuelle étape p1. - Google Patents

Procédé pour réaliser un module photovoltaïque avec une étape de gravure p3 et une éventuelle étape p1.

Info

Publication number
EP2834848A1
EP2834848A1 EP13725759.8A EP13725759A EP2834848A1 EP 2834848 A1 EP2834848 A1 EP 2834848A1 EP 13725759 A EP13725759 A EP 13725759A EP 2834848 A1 EP2834848 A1 EP 2834848A1
Authority
EP
European Patent Office
Prior art keywords
layer
photovoltaic
electrode
substrate
photovoltaic module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP13725759.8A
Other languages
German (de)
English (en)
Inventor
Nicolas Karst
Charles ROGER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of EP2834848A1 publication Critical patent/EP2834848A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H01L31/0463—PV modules composed of a plurality of thin film solar cells deposited on the same substrate characterised by special patterning methods to connect the PV cells in a module, e.g. laser cutting of the conductive or active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H01L31/0465—PV modules composed of a plurality of thin film solar cells deposited on the same substrate comprising particular structures for the electrical interconnection of adjacent PV cells in the module
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0749—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type including a AIBIIICVI compound, e.g. CdS/CulnSe2 [CIS] heterojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864—Annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H01L31/0322—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312 comprising only AIBIIICVI chalcopyrite compounds, e.g. Cu In Se2, Cu Ga Se2, Cu In Ga Se2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H01L31/03923—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate including AIBIIICVI compound materials, e.g. CIS, CIGS
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/541—CuInSe2 material PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the invention relates to the field of photovoltaic solar energy and more particularly photovoltaic modules in thin layers.
  • a “thin layer” will be a layer having a thickness of less than 5 ⁇ .
  • a photovoltaic module comprises several solar cells placed in series. Indeed, the voltage generated at the terminals of a single solar sun, less than 1 Volt, is generally too low for many devices. Serialization of many cells is therefore necessary. Thus, the voltage delivered by a photovoltaic module is of the order of 100 volts, for a hundred cells connected in series.
  • the monolithic interconnection process for thin-film solar cells requires three etching steps, conventionally known as P1, P2, P3.
  • the first step (P1) provides electrical isolation of two adjacent cells at the back-side electrode of the solar cells.
  • the second step (P2) makes it possible to connect the electrode on the front face of a given cell to the electrode on the rear face of the adjacent cell.
  • the third step (P3) consists of electrically isolating two adjacent cells at the electrode on the front face.
  • Various techniques are implemented to achieve this monolithic interconnection process.
  • iaser in thin-film solar cells is notably described in the articles "Selective ablation of thin films with ultrashort laser pulses", Hermann et al., Appl. Surf. Sci. 252 (2006) 4814 or “Laser applications in thin-film photovoltaics", Bartoime et al., Appi Phys B 100 (2010) 427-436.
  • etching techniques have the advantage that they can be used for a large variety of thin-film deposited materials, for example CdTe, a-Si, CZTS (of general formula Cu 2 ZnSn (S, Se) 4 ) or CiGS ( of general formula Cu (In, Ga) (S, Se) 2 ).
  • the mechanical etching leads to the damage of the materials due to the presence of mechanical stresses on the layers, to the formation of debris on the surface of the layers near the etching line which can lead to short-term problems. circuit, as well as the wear of the etching tips.
  • the quality of the mechanical etching is very sensitive to many parameters such as the morphology or the properties of the thin layers, as well as the operating parameters of the etching tips.
  • FIGS. 1a to 1f All these figures are sectional views and show different stages of implementation of this method.
  • Figure 1a shows a substrate 1 which can be made of various materials, including glass, or plastic or metal (eg steel, aluminum, or titanium), flexible or rigid.
  • a substrate 1 which can be made of various materials, including glass, or plastic or metal (eg steel, aluminum, or titanium), flexible or rigid.
  • this substrate is made of soda-lime glass whose thickness is a few millimeters and typically between 1 and 3 mm.
  • a molybdenum layer 11 On this substrate 1, is deposited a molybdenum layer 11 whose thickness is generally between 100 nm and 2 pm, and preferably of the order of 1 ⁇ .
  • This layer of molybdenum will be used to constitute the electrode on the back of the various cells forming the photovoltaic module.
  • FIG. 1a shows that an etching step is carried out after the deposition of the Mo layer. As indicated above, this etching is generally carried out, either mechanically or by laser ablation. It leads to the formation of a groove 1 0, devoid of molybdenum.
  • This groove 110 makes it possible to define the rear face electrodes 11a and 11b of the adjacent cells 2 and 3 illustrated in FIG. 1f.
  • This etching step corresponds to the step P1 mentioned above.
  • the width of the groove 110 is generally between 10 ⁇ m and 100 ⁇ m, and is preferably of the order of 50 ⁇ m.
  • FIG. 1b illustrates another step of the process in which a photovoltaic layer is produced and, for example, a crystallized CIGS layer. This layer has a function of light absorber.
  • This step consists firstly in providing, on the rear face electrode 11, metal precursors of Cu, in, Ga, and Se and / or S type elements, used to grow the CIGS layer, a p-type semiconductor material.
  • These may be vacuum processes, such as evaporation or sputtering, or processes carried out at atmospheric pressure, such as electrodeposition, screen printing, doctor-blading, inkjet or slit-coating.
  • precursors of Cu, In and Ga can be deposited by cathodic sputtering.
  • a layer of Se and / or S can then be deposited on the empiiement obtained by a vacuum method or a method implemented at atmospheric pressure.
  • the chalcogen S or Se may be provided in the form of an elemental gas, in the form of gas (H 2 S or H 2 Se) or in the form of a layer of S or Evaporated, deposited on the surface of the layer of metal precursors.
  • H 2 S and H 2 Se gases are highly toxic, which greatly complicates the use of these gases on an industrial scale.
  • the thickness of this layer of metal precursors is generally between 300 nm and 1 ⁇ m.
  • the conversion of the constituents into a crystallized layer 14 of CiGS is carried out by high temperature annealing, called selenization / sulfurization annealing, using a ramp for increasing the temperature between 1 ° C./s and 10 ° C./s.
  • US Pat. No. 5,578,503 describes a method for obtaining a CuXY 2 type semiconductor where X is 1n and / or Ga and Y is Se or S.
  • This method comprises an annealing with a rapid heating step with a temperature ramp of at least 10 ° C / s to reach a temperature greater than or equal to 350 ° C, this temperature then being maintained for a duration of between 10 seconds and 1 hour.
  • the temperature is generally between 400 and 600X.
  • the layer of constituents may be covered with a cover, preferably made of graphite.
  • This cover makes it possible to ensure a partial pressure of Se and / or S that is greater during annealing, which leads to increasing the diffusion of Se and / or S in the metal precursors.
  • US-5 436 204 describes a process comprising three steps: a first indium and / or gallium deposition step at a temperature of between 350 and 500 ° C., a second deposition step of copper in which the temperature is increased to reach a higher recrystallization temperature between 500 and 600 ° C, and a third indium and / or gallium deposition step in which this higher temperature is maintained, it should be noted that all of this process is carried out in an atmosphere of selenium and / or sulfur.
  • FIG. 1c shows another step of implementing the method, in which an n-type semiconductor layer 13 is deposited on the CIGS layer, in order to form the pn junction.
  • This layer may be deposited by chemical bath, by sputtering or by evaporation.
  • It may for example be composed of CdS and deposited by chemical bath, the layer 13 having a thickness of a few tens of nm.
  • ZnS ZnS
  • Zn (O, S) Zn (O, S)
  • a thickness for example between 5 nm and 30 nm.
  • Figure 1c also illustrates another process step which is optional. This step consists of depositing a layer 14 of intrinsic ZnO whose function will be explained later.
  • This layer 14 is highly transparent in the solar spectrum and highly resistive. It is generally deposited by sputtering and has a thickness of a few tens of nm. It can be noted that the layer 13 prevents reactions between the ZnO and the CIGS and thus protects the layer 12 during the deposition of the layer 14.
  • FIG. 1d illustrates a step of implementing the method in which another etching is performed, either mechanically or by laser ablation.
  • This etching corresponding to the step P2 mentioned above, consists in removing all the layers previously deposited on the layer 11 of molybdenum. This etching thus makes it possible to make an opening referenced 111 in FIG. 1d. It will make it possible to carry out a portion (P2) of the electrical interconnection between two adjacent cells.
  • the width of the opening 111 is generally between 50 ⁇ m and 50 ⁇ m and is preferably equal to about 100 ⁇ .
  • the distance between the openings 110 and 111 is generally between 50 and 150 pm and is preferably equal to about 100 pm.
  • FIG. 1e illustrates yet another step of implementing the method, in which a layer of a transparent conductive oxide 15 is deposited.
  • This layer may be deposited by sputtering and have a thickness of a few hundred nm.
  • Al doped ZnO having a thickness of about 500 nm.
  • This Al doped ZnO layer will be used to form a conductive transparent electrode referenced 5a for the front face electrode of the cell 2 and 15b for the front face electrode of the cell 3 (see FIG. 1f).
  • the n-type semiconductor layer 13 may have discontinuities.
  • the ZnO layer 14 then has the function of providing electrical insulation between the conductive layer 15 and the layer 12 of CIGS.
  • ITO tin-doped indium oxide
  • silver nanowires silver nanowires
  • carbon nanotubes could also be used to make this transparent electrode conductive.
  • other deposit techniques could also be used.
  • the distance between the openings 110 and 111 must be large enough to avoid excessive interconnection resistance between the front face electrode 15a of the cell 2 and the rear face electrode 11b of the cell 3.
  • FIG. 1f illustrates a last step of the method, in which another etching is performed in the stack of layers in order to definitively isolate the cell 2 from the cell 3.
  • This etching step corresponds to the step P3 mentioned above. It can be performed mechanically or by laser ablation and consists in removing all the layers deposited on the rear face electrode 11b.
  • the opening 112 obtained makes it possible to electrically isolate the two cells 2 and 3 at their front face electrodes 15a and 15b.
  • the opening 112 more generally has a width of between 10 ⁇ m and 200 ⁇ m, and it is preferably of the order of 100 ⁇ m.
  • Figure 1f also illustrates the path of the charges between two adjacent cells 2 and 3.
  • the front face electrode 15a of the first cell 2 makes it possible to collect on the front face the electric charges generated in this cell 2 and to route them towards the rear face electrode 11b of the adjacent cell 3.
  • step P2 relate to step P2 and their object is to locally increase the conductivity of the CIGS material to carry out the conduction of the charges from the front face electrode of a given cell to the rear face electrode of the adjacent cell.
  • the laser treatment makes it possible to create a zone of greater conductivity than the rest of the CIGS layer which replaces the direct contact between the Al-doped ZnO layer and the molybdenum rear-face electrode.
  • the lasers that can make the CIGS conductive are different from those used to burn it, during the step P3.
  • two types of iaser are needed, which significantly increases production costs.
  • Metal precursors deposited locally on the electrode at the rear face can also play this role by diffusing into the CIGS layer, during the growth of this one at high temperature, thus ensuring conduction paths between the backside electrode. of a cell and the electrode on the front face of the adjacent cell.
  • the metal precursors being deposited on the backside electrode for example in molybdenum, they will be sensitive to the oxidation resulting from the formation of the CIGS layer. This oxidation can cause the modification of the desired effect, namely making the CIGS conductive locally, which renders the process envisaged ineffective.
  • the object of the invention is to overcome the disadvantages of the state of the art by proposing another method making it possible to ensure electrical contact between the electrode on the front face of a solar cell and the electrode on the rear face of the adjacent cell, avoiding the realization of a mechanical, laser or chemical etching.
  • the invention firstly relates to a method for producing an intermediate product for obtaining a photovoltaic module comprising a plurality of solar cells, this method comprising the following steps: (a) depositing a metal layer on a substrate so as to cover at least a portion of the substrate,
  • a layer of a material of the Se or S type is also deposited locally on the substrate, so as to cover at least a portion of the substrate, distinct from the said at least one part covered with metal.
  • the invention also relates to a method for obtaining a photovoltaic module comprising a plurality of solar cells in a thin-film structure, which successively comprises a substrate, an electrode on the rear face, a photovoltaic layer obtained by annealing from precursors. metal and a semiconductor layer, wherein:
  • the method thus makes it possible to avoid the use of type P2 etching.
  • the process according to the invention consists in producing the intermediate product according to the variant according to the invention, according to which, during step (a), is also deposited locally on the substrate, a layer of a material of the type Se or S so as to cover at least a portion of the substrate, separate from said at least a portion covered with a metal.
  • another annealing step is performed, which modifies said localized layer of material of the Se or S type, so as to form, in the electrode on the rear face, a zone having a higher resistivity than the rest of the metal. electrode on the rear face, this zone providing electrical insulation between two adjacent cells of the photovoltaic module.
  • the method according to the invention also makes it possible to avoid the implementation of a type P1 etching step.
  • the annealing step is performed
  • the backside electrode being formed of a material resulting from the reaction of the conductive material with Se or S.
  • the annealing step is carried out when the photovoltaic layer is obtained, at a temperature of between 400 and 650 ° C., with temperature ramps strictly greater than 1 ° C. s and up to 15 ° C / s.
  • said zone is formed of
  • said zone is a groove.
  • the invention also relates to a photovoltaic module comprising a plurality of solar cells connected in series on a common substrate, each cell comprising a front electrode, 0 transparent to light, and a rear face electrode, spaced from the electrode of front side by a photovoltaic layer and a semiconductor layer for creating a pn junction with the photovoltaic layer, wherein the front face electrode of a cell is electrically connected to the back-face electrode of the adjacent cell 5 via a zone of conductive material of the photovoltaic layer.
  • the photovoltaic module according to the invention also comprises, in the rear face electrode and between two adjacent cells, a zone having a greater resistivity than the rest of the electrode at the rear face, this electrically insulating area the backside electrodes of said two adjacent cells.
  • said zone of higher resistivity is formed of a material resulting from the reaction of the conductive material of the backside electrode with an element taken between Se and S.
  • this zone is formed of photovoltaic material.
  • this zone is a groove.
  • the invention also relates to an intermediate product for obtaining a photovoltaic module according to the invention, comprising successively on a substrate, a localized layer of metal and a layer of conductive material encapsulating this localized layer.
  • the intermediate product making it possible to obtain the other embodiment of the photovoltaic module according to the invention also comprises, on the substrate, a localized layer of material of the Se or S type, distinct from the localized layer of metal.
  • FIGS. 2a to 2g show different stages of implementation of the method according to the invention
  • FIGS. 3a to 3f show different stages of implementation of another method according to the invention.
  • FIGS. 4 and 5 are variants of a step of the method according to the invention, corresponding to FIG. 3d, and
  • FIG. 6 illustrates a variant of another step of the method according to the invention corresponding to FIG. 3e.
  • Figure 2a shows a substrate 4 which can be made of various materials, typically glass, plastic or metal.
  • this substrate is made of soda-lime glass whose thickness is a few millimeters and, for example, 3 mm.
  • a layer 8 of metal is deposited on this substrate, in a localized manner, li is in particular copper or an alloy based on Cu and Se or Cu and S.
  • At least a portion 401 of the substrate is covered with a metal.
  • Figure 2a shows only one part 401 of the substrate 4 covered with a metal. Of course, several parts of the substrate may be covered with metal, insofar as a plurality of photovoltaic cells are intended to be made on the substrate 4.
  • this layer can be deposited by cathodic sputtering or by vacuum evaporation through a mechanical mask.
  • the layer 8 may also be obtained by a printing method, of the slit-coating, screen-printing or ink-jet type, for example using an ink based on Cu nanoparticles, dispersed in an organic solvent.
  • Such a printing method is preferably used because its implementation entails lower costs than those of a method implemented under vacuum.
  • each portion 401 of the substrate covered with metal will have a width of between 50 and 150 ⁇ and preferably equal to 100 ⁇ .
  • FIG. 2b illustrates another step of the method in which a metal layer 41 forming a rear-face electrode is deposited on the substrate 4 for the different cells of the photovoltaic module that will be obtained by the method according to the invention.
  • This layer 41 is continuous. In other words, it covers the substrate uniformly.
  • This layer is for example made of molybdenum and its thickness is between 00 nm and 2 ⁇ and in particular equal to 500 nm.
  • Other materials can be envisaged, in particular Ni, Pt, or any other conductive material settling in columnar form and having a certain porosity.
  • the deposition of the metal layer may in particular be carried out by sputtering.
  • the porosity of the layer 41 can be adjusted by changing the conditions under which spraying is performed.
  • the spray pressure is a parameter of the porosity obtained.
  • Bommersbach et al. "Influence of Mo back contact porosity on co-evaporated Cu (ln, Ga) Se 2 thin film properties and related solar cell” Prog. Photovolt: Res. Appl. (2011).
  • the metal layer 41 coats the localized layer 8 of metal.
  • the stack illustrated in Figure 2b is an intermediate product that can be achieved independently of the process steps that are implemented later.
  • this intermediate product can be produced by the manufacturer of the substrate 4.
  • FIG. 2c illustrates the etching step that is performed after the deposition of the layer 41. As indicated above, this etching is generally performed, either mechanically or by laser abrasion. It leads to the formation of a groove 410 which is thus devoid of metal.
  • This groove 410 makes it possible to define the rear face electrodes 41a and 41b of the adjacent cells 5 and 6 illustrated in FIG. 2g.
  • This etching step corresponds to the step P1 mentioned above.
  • This groove 410 is generally between 10 and 100 m and is preferably of the order of 50 pm.
  • FIG. 2d illustrates a step of the process in which, in the form of a layer 42, the precursors which lead to the formation of the photovoltaic layer are provided. It covers the layer 41 and fills the groove 410. They are metal precursors of Cu, In, Ga or metal precursors of Cu, Zn, Sn, and possibly at least one element taken from Se and S.
  • the ratios of the elements Cu, In and Ga are conventionally chosen so that:
  • This layer 42 may comprise essentially metal precursors.
  • the sulfur or selenium is then supplied in gaseous form. They can also be provided in the form of a layer deposited on the layer of metal precursors.
  • the layer 42 may comprise both metal precursors and selenium or sulfur.
  • Figure 2e illustrates another process step in which both the localized layer 8 and the layer 42 are transformed.
  • a material of the CZTS type may in particular consist of Cu 2 ZnSnSe 4 , Cu 2 ZnSnS 4 or Cu 2 ZnSn (S, Se) 4 , depending on whether selenium, sulfur or a mixture of the two components is provided.
  • the annealing is carried out at a temperature typically between 400 and 650 ° C. and preferably equal to 550 ° C.
  • the range of values for the temperature ramp is between 1 ° C./s and 15 ° C. C / s.
  • the selenium or sulfur can be supplied during annealing in gaseous form or, before annealing, during the deposition of a layer of selenium or sulfur on the metal precursor layer or during deposition of the layer of metal precursors. In the latter case, the annealing is carried out under a neutral atmosphere.
  • the annealing time is between 30 seconds and 30 minutes and is preferably of about 1 minute duration.
  • the copper present in the localized layer 8 diffuses through the layer 41 to form, inside the photovoltaic layer, a zone 460 of conductive material.
  • the layer 46 locally comprises a percentage of copper greater than that present in the remainder of the photovoltaic layer.
  • the ratio Cu / (ln + Ga) is greater than 1, this leads to the formation of compounds based on Cu and Se or S, known to be conductive. It can in particular be compounds of the Cu 2 Se or or type CU 2 S
  • the thickness of the layer 42 and the quantity of copper brought by the layer 8 will be adjusted so that at the level of the zone 460, the ratio Cu / (ln + Ga) is greater than 1.
  • the zone 460 will be a mixture of CIGS and Cu 2 Se compounds which will form localized conduction paths within the CIGS.
  • the thickness of the CIGS layer 46 is approximately 1.4 ⁇ with a stoichiometry such that the Cu / (in + Ga) ratio is approximately 0.8
  • the thickness of layer 8 is about 50 nm, with a width of between 50 and 150 m, and preferably equal to 100 m, so that the ratio Cu / (ln + Ga) is greater than 1 in area 460 .
  • the thickness and the width of the layer 8 will be chosen as a function of the thickness of the layer 46 and the value of the Cu / ⁇ in + Ga) ratio in the layer 46.
  • pressure ranges of between 2 mTorr and 15 mTorr may be used to form the layer 41 by sputtering.
  • the pressure will preferably be of the order of 10 mTorr.
  • the porosity obtained is then of the order of 15%.
  • part of the copper of the localized layer 8 may still be present in the layer 41.
  • the presence of copper in the layer 41 does not modify the behavior of this layer, since the copper is a conductive material, like the remainder of the layer 41.
  • FIGs 2f and 2g describe the other steps of the method according to the invention, which correspond to Figures 1c, 1e and 1f.
  • an n-type semiconductor layer 43 is deposited on the layer 46, in order to form the pn junction.
  • the material used can be CdS, ZnS or Zn (0, S),
  • FIG. 2f illustrates another step of the method consisting in depositing a layer 44 of a transparent material on the layer 43.
  • the material used may be ZnO.
  • This layer 44 is optional.
  • a layer 45 of a transparent and conductive oxide is deposited on the layer 44.
  • This layer 45 may consist of Al doped ZnO, this layer being deposited by sputtering.
  • the thickness of the layer 45 is between 100 and 800 nm and preferably equal to about 500 nm.
  • FIG. 2g illustrates a last step of the method, in which another etching is performed in the stack of layers. This etching step corresponds to step P3 and leads to obtaining an opening 412.
  • This opening 412 makes it possible to define two adjacent cells 5 and 6 and to isolate them electrically at their front-face electrodes 45a and 45b.
  • Figure 2f also illustrates the path of the charges between two adjacent cells 5 and 6.
  • the front-face electrode 45a of the first cell 5 makes it possible to collect, on the front face, the electric charges generated in this cell 5 and to route them towards the rear-face electrode 41b of the adjacent cell 6, through the conductive zone 460 of the layer 46.
  • the method which has just been described has the advantage of eliminating the etching step P2, conventionally provided in the monolithic interconnection methods, and thus to overcome the disadvantages associated with this etching step.
  • FIGS. 3a to 3f describe another embodiment of the method according to the invention.
  • a layer 7 of selenium or sulfur is also deposited locally on the substrate 4, a layer 7 of selenium or sulfur.
  • At least a portion 400 of the substrate is covered with a material of the Se or S type.
  • the substrate may be covered with a material of the Se or S type, insofar as a plurality of photovoltaic cells are intended to be made on the substrate 4.
  • the portions 400 of the coated substrate 0 of a material of the type Se or S are distinct from the parts 401 covered with a metal, such as copper.
  • the layer 7 may be deposited by various deposition methods and in particular those mentioned for layer 8, with reference to FIG. 2a,
  • FIG. 3b illustrates a process step similar to that illustrated with reference to FIG. 2b and in which a metal layer 41 is deposited on the substrate.
  • This metal layer uniformly covers the substrate and coats both the localized layer 8 of metal and the localized layer 7 of Se or S.
  • the stack illustrated in Figure 3b is an intermediate product that can be achieved independently of the process steps that will be implemented later.
  • FIG. 3c illustrates a step of the process similar to that illustrated in FIG. 2d and in which are provided, in the form of a layer 42, the precursors which will lead to the formation of the photovoltaic layer.
  • Figure 3d illustrates another process step in which both the localized layer 7, the localized layer 8 and the layer 42 are transformed.
  • an annealing step at a moderate temperature comprises a rise in temperature with ramps lower than or equal to 1 ° C./s and, preferably, of the order of 0.1 ° C./s, to reach a temperature of between 225 and 300 ° C. and, preferably, of the order of 250 ° C.
  • the stack is subjected to this temperature for a period of between 1 and 5 minutes.
  • This annealing step can be carried out under vacuum or in a neutral atmosphere.
  • the selenium of the localized layer 7 will react with the constituent material of the layer 41, insofar as the latter is made of molybdenum.
  • MoSe 2 will then be formed in the layer 41, at the portion 400 of the substrate.
  • the oSe2 grows in a compact hexagonal structure whose axis c is parallel to the surface of the layer 41.
  • sulfur in layer 7 reacts with the molybdenum layer 41 to form MoS2.
  • the thickness of the molybdenum layer and the amount of selenium or sulfur, provided by the layer 7, will be adjusted so that the molybdenum is converted to MoSe 2 or MoS 2) over the entire thickness of the layer 41.
  • the thickness of the selenium layer 7 will be between 1 and 2 ⁇ for a width of between 50 ⁇ m and 150 ⁇ m and preferably equal to at 100pm, depending on the porosity of the molybdenum layer, to correspond to the theoretical stoichiometry of MoSe2.
  • the resistivity of MoSe 2 or MoS 2 in the direction parallel to the c axis is much greater than that of molybdenum, the resistivity ratio being greater than 10 8 .
  • the zone 71 of the layer 41 thus has a greater resistivity than the rest of the layer 41.
  • This zone 71 will thus make it possible to define the electrodes in
  • the formation of this zone 71 makes it possible to avoid the etching step P1 and thus to eliminate the disadvantages associated with this etching step.
  • the temperature of the substrate 4 is further increased to achieve high temperature annealing, as described with reference to FIG. 42 in a layer 46 of photovoltaic material.
  • this annealing at a temperature between 400 and 650 ° C. leads to the diffusion, through the layer 41, of the copper present in the localized layer 8 and to the formation of an area 460 of conductive material. It should be noted that the diffusion of the copper through the layer 41 begins, in practice, during the annealing step leading to the formation of the zone 71.
  • this annealing step at moderate temperature is carried out before the deposition of the layer 42.
  • FIGs 3e and 3f describe similar process steps to those described in Figures 2f and 2g.
  • FIG. 3e shows that three layers are deposited on the layer 46: an n-type semiconductor layer 43, an optional layer 44 of a transparent material and finally, a layer 45 of a transparent and conductive oxide.
  • FIG. 3f illustrates a last step of the method, in which an etching step corresponding to step P3 is performed and leading to obtaining an opening 412.
  • this mode of implementation of the method according to the invention makes it possible to avoid at the same time the realization of a type P1 etching and a P2 type etching,
  • FIGS. 4 and 5 illustrate two variants of a step of the method described with reference to FIGS. 3a to 3f. These variants correspond more specifically to the step illustrated in FIG. 3d.
  • the material constituting the layer 41 is not necessarily molybdenum. As indicated above, this material may especially be Ni, Pt or any other conductive material settling in columnar form and having a certain porosity.
  • porous and columnar nature of the layer facilitates the diffusion of Cu.
  • the annealing is carried out so as to directly convert the metallic constituents present in the layer 42 into a photovoltaic material, thanks to the addition of Se or S.
  • the annealing is typically carried out at a temperature of between 400 and 650 ° C., this temperature being reached with a temperature rise ramp strictly greater than 1 ° C./s and up to 15 ° C./s.
  • the ramp for raising the temperature is of the order of 10 ° C./s and the temperature is of the order of 500 ° C.
  • the high temperature annealing step is performed during the deposition of the layer 42 comprising metal precursors.
  • the annealing leads to the conversion of the layer 42 to the photovoltaic layer 46 and the rupture of the layer 41 leads to the formation, in this layer 41, of a zone 410 which is filled with photovoltaic material which is of the same nature that the material of the layer 46, except of course the conductive area 460.
  • This variant is illustrated in Figure 4.
  • the high temperature annealing step is performed after the deposition of the layer 42 comprising metal precursors. With strong ramps of temperature rise, at the portion 400 of the substrate, the materials of the layer 41 and 42 undergo significant stresses, due to the expansion of the localized layer 7 into selenium or sulfur.
  • This annealing causes, as has been described with reference to FIGS. 2e and 3d, the diffusion of copper from the localized layer 8 through the layer 41 to form a zone 460 made of conductive material.
  • the electrical insulation between two adjacent cells of the photovoltaic module is also obtained by the method according to the invention, which further eliminates the etching step P1.
  • FIG. 6 illustrates a variant of another step of the method according to the invention corresponding to FIG. 3e.
  • FIG. 6 shows that the semiconductor layer 43 is not continuously deposited on the photovoltaic layer 46. On the contrary, the layer 43 has discontinuities 430 at the zones 460 of the photovoltaic layer 46.
  • the localized deposition of the layer 43 may, for example, be carried out by ink jet. It has the advantage, compared to the embodiment illustrated in FIG. 3e, of avoiding the addition of a resistance which would come from the presence of the layer 43, between the electrode 45a and the zone 460.
  • germanium can also be integrated into the CZTS mesh to form a Cu 2 Zn (Sn, Ge) material (S, Se) 4, when a selenium mixture is added. and sulfur.
  • the metallic constituents forming the layer 42 may also be of the Cu, Al and In type.
  • the method according to the invention then leads to the production of solar cells whose photovoltaic layer is made of a material of the Cu (in, Al) (S, Se) 2 type .

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

Procédé de réalisation d'un produit intermédiaire pour l'obtention d'un module photovoltaïque comportant une pluralité de cellules solaires, ce procédé comportant les étapes suivantes : (a) le dépôt localisé sur un substrat (4) d'une couche de métal (8) de façon à recouvrir au moins une partie (401) du substrat, (b) le dépôt sur cette couche localisée (8), d'une couche (41) de matériau conducteur, cette couche enrobant la couche localisée (8).

Description

PROCEDE POUR REALISER UN MODULE PHOTOVOLTAÏQUE AVEC UNE ETAPE DE GRAVURE P3 ET UNE EVENTUELLE ETAPE P1.
L'invention concerne le domaine de l'énergie solaire photovoltaïque et plus particulièrement les modules photovoitaïques en couches minces.
Dans le cadre de la présente demande, une « couche mince » sera une couche présentant une épaisseur inférieure à 5 μηι.
Un module photovoltaïque comprend plusieurs cellules solaires mises en série. En effet, la tension électrique générée aux bornes d'une seule ceiluie solaire, inférieure à 1 Volt, est en général trop faible pour de nombreux dispositifs. Une mise en série de nombreuses cellules est donc nécessaire. Ainsi, la tension délivrée par un module photovoltaïque est de l'ordre de 100 Volt, pour une centaine de cellules reliées en série.
Pour les modules photovoitaïques en couches minces, cette mise en série peut être obtenue par des étapes de gravure et de dépôt réalisées sur un même substrat. On réalise ainsi une interconnexion monolithique. Ceci présente un avantage considérable par rapport à la technologie classique du silicium cristallin massif. En effet, la réalisation de modules en silicium cristallin nécessite des opérations lourdes et laborieuses de connexion filaire et de soudure. Toutes ces opérations sont rendues inutiles avec la technologie des couches minces.
Le procédé d'interconnexion monolithique des cellules solaires en couches minces nécessite trois étapes de gravure, classiquement dénommées P1 , P2, P3.
La première étape (P1) assure l'isolation électrique de deux cellules adjacentes au niveau de l'électrode en face arrière des cellules solaires.
La deuxième étape (P2) permet de connecter l'électrode en face avant d'une cellule donnée à l'électrode en face arrière de la cellule adjacente.
La troisième étape (P3) consiste à isoler électriquement deux cellules adjacentes au niveau de l'électrode en face avant. Différentes techniques sont mises en œuvre pour réaliser ce procédé d'interconnexion monolithique.
Les plus classiques sont la gravure mécanique ou l'ablation laser.
On peut ainsi se référer au document US-4 502 225 qui décrit un dispositif comportant une pointe de gravure destinée à des dispositifs semi-conducteurs.
L'utilisation de iaser dans des cellules solaires en couche mince est notamment décrite dans les articles « Sélective ablation of thin films with short and ultrashort laser puises », Hermann et al., Appl. Surf. Sci. 252 (2006) 4814 ou encore « Laser applications in thin-film photovoltaics » , Bartoime et ai., Appi Phys B 100 (2010) 427-436.
Ces techniques de gravure présentent l'avantage de pouvoir être employées pour une grande variété de matériaux déposés en couches minces, comme par exemple CdTe, a-Si, CZTS (de formule générale Cu2ZnSn(S,Se)4) ou CiGS (de formule générale Cu(ln, Ga)(S, Se)2).
Cependant, ces techniques de gravure présentent chacune des inconvénients.
Ainsi, la gravure mécanique conduit à l'endommagement des matériaux du fait de la présence de contraintes mécaniques sur les couches, à la formation de débris sur la surface des couches à proximité de la ligne de gravure qui peuvent conduire à des problèmes de court-circuit, ainsi qu'à l'usure des pointes de gravure. De plus, de façon générale, ia qualité de la gravure mécanique est très sensible à de nombreux paramètres comme la morphologie ou les propriétés des couches minces, ainsi qu'aux paramètres de fonctionnement des pointes de gravure.
Par ailleurs, l'ablation iaser n'est pas simple à mettre en œuvre. En effet, on peut constater que le matériau retiré peut fondre et reboucher en partie la rainure réalisée par l'ablation laser. Ainsi, cette technique ne permet pas d'obtenir une surface propre nécessaire pour réaliser un contact électrique de bonne qualité.
On peut également utiliser des méthodes de gravure chimique. Cependant, ces méthodes sont plus compliquées et plus coûteuses à mettre en œuvre que les méthodes classiques de gravure mécanique ou d'ablation laser.
Afin de mieux situer ie contexte de l'invention, un procédé classique d'interconnexion monolithique pour un module photovoltaïque en couches minces va maintenant être décrit en référence aux figures 1a à 1f. Toutes ces figures sont des vues en coupe et représentent différentes étapes de mise en oeuvre de ce procédé.
La figure 1a représente un substrat 1 qui peut être réalisé en divers matériaux, notamment en verre, ou encore en plastique ou en métal (par exemple acier, aluminium, ou titane), souple ou rigide.
En générai, ce substrat est réalisé en verre sodocalcique dont l'épaisseur est de quelques millimètres et typiquement comprise entre 1 et 3 mm.
Sur ce substrat 1 , est déposée une couche de molybdène 11 dont l'épaisseur est généralement comprise entre 100 nm et 2 pm, et préférentieîlement de l'ordre de 1 μιτι.
Cette couche de molybdène servira à constituer l'électrode en face arrière des différentes cellules formant le module photovoltaïque.
La figure 1a montre qu'une étape de gravure est réalisée après ie dépôt de ia couche de Mo. Comme indiqué précédemment, cette gravure est généralement réalisée, soit mécaniquement, soit par ablation laser. Elle conduit à la formation d'une rainure 1 0, dépourvue de molybdène.
Cette rainure 110 permet de définir les électrodes de face arrière 11a et 11b des cellules adjacentes 2 et 3 illustrées sur ia figure 1f.
Cette étape de gravure correspond à l'étape P1 mentionnée précédemment.
La largeur de la rainure 110 est généralement comprise entre 10 pm et 100 pm, et elle est préférentieîlement de l'ordre de 50 pm.
La figure 1 b illustre une autre étape du procédé dans laquelle est réalisée une couche photovoltaïque et, à titre d'exemple, une couche de CIGS cristallisée. Cette couche a une fonction d'absorbeur de la lumière.
Cette étape consiste tout d'abord à apporter, sur l'électrode de face arrière 11 , des précurseurs métalliques de Cu, in, Ga, et des éléments de type Se et/ou S, servant à ta croissance de la couche de CIGS, matériau semi-conducteur de type p.
De nombreux procédés de dépôt adaptés aux couches minces peuvent être utilisés.
El peut s'agir de procédés sous vide, tels que l'évaporation ou la pulvérisation cathodique ou des procédés mis en œuvre à pression atmosphérique, tels que l'électrodépôt, la sérigraphie, le doctor-blading, le jet d'encre ou le slit-coating.
Ainsi, des précurseurs de Cu, In et Ga peuvent être déposés par pulvérisation cathodique. Une couche de Se et/ou S peut être ensuite déposée sur l'empiiement obtenu par une méthode sous vide ou une méthode mise en œuvre à pression atmosphérique.
De façon générale, un apport massif de S ou Se est toujours nécessaire. Le chalcogène S ou Se peut être apporté sous la forme de gaz élémentaire, sous !a forme de gaz (H2S ou H2Se) ou sous la forme d'une couche de S ou Se évaporé, déposée à la surface de la couche de précurseurs métalliques.
il convient de noter que les gaz H2S et H2Se sont hautement toxiques, ce qui complexifie grandement l'utilisation de ces gaz à l'échelle industrielle.
L'épaisseur de cette couche de précurseurs métalliques est généralement comprise entre 300 nm et 1 pm.
La conversion des constituants en une couche 12 de CiGS cristallisée s'effectue par un recuit à haute température, dénommé recuit de sélénisation/sulfurisation en utilisant une rampe de montée en température comprise entre 1 °C/s et 10°C/s.
On peut notamment se référer au document US-5 578 503 qui décrit un procédé d'obtention d'un semi-conducteur du type CuXY2 où X est în et/ou Ga et Y est Se ou S.
Ce procédé comprend un recuit avec une étape de chauffage rapide avec une rampe de température d'au moins 10°C/s pour atteindre une température supérieure ou égale à 350°C, cette température étant ensuite maintenue pendant une durée comprise entre 10 secondes et 1 heure. La température est généralement comprise entre 400 et 600X.
La couche de constituants peut être recouverte d'un capot, de préférence en graphite. Ce capot permet d'assurer une pression partielle de Se et/ou S plus importante lors du recuit, ce qui conduit à augmenter la diffusion de Se et/ou S dans les précurseurs métalliques.
On peut également se référer au document US-5 436 204 qui décrit un procédé comportant trois étapes : une première étape de dépôt d'indium et/ou de gallium à une température comprise entre 350 et 500°C, une deuxième étape de dépôt de cuivre dans laquelle la température est augmentée pour atteindre une température de recristallisation plus élevée comprise entre 500 et 600°C, et une troisième étape de dépôt d'indium et/ou de gallium dans laquelle cette température plus élevée est maintenue, il est à noter que l'ensemble de ce procédé est réalisé dans une atmosphère de sélénium et/ou de soufre.
La figure 1c montre une autre étape de mise en œuvre du procédé, dans laquelle une couche 13 de semi-conducteur de type n est déposée sur la couche de CIGS, afin de former ia jonction pn.
Cette couche peut être déposée par bain chimique, par pulvérisation cathodique ou encore par évaporation.
Elle peut par exemple être composée de CdS et déposée par bain chimique, la couche 13 présentant une épaisseur de quelques dizaines de nm.
D'autres matériaux peuvent être utilisés tels que ZnS ou Zn(O,S), pour une épaisseur par exemple comprise entre 5 nm et 30 nm.
La figure 1c illustre également une autre étape du procédé qui est facultative. Cette étape consiste à déposer une couche 14 de ZnO intrinsèque dont la fonction sera expliquée plus loin.
Cette couche 14 est fortement transparente dans le spectre solaire et fortement résistive. Elle est généralement déposée par pulvérisation cathodique et présente une épaisseur de quelques dizaines de nm. On peut noter que la couche 13 empêche les réactions entre le ZnO et le CIGS et protège ainsi la couche 12, pendant le dépôt de la couche 14.
La figure 1d illustre une étape de mise en œuvre du procédé dans laquelle est réalisée une autre gravure, soit mécaniquement, sott par ablation laser.
Cette gravure, correspondant à l'étape P2 mentionnée plus haut, consiste à retirer toutes les couches préalablement déposées sur la couche 11 de molybdène. Cette gravure permet donc de réaliser une ouverture référencée 111 sur la figure 1d. Elle va permettre de réaliser une partie (P2) de l'interconnexion électrique entre deux cellules adjacentes.
La largeur de l'ouverture 111 est généralement comprise entre 50 pm et 50 μιτι et elle est de préférence égale à environ 100 μηη.
Par ailleurs, la distance entre les ouvertures 110 et 111 est généralement comprise entre 50 et 150 pm et elle est préférentiellement égale à environ 100 pm.
La figure 1e illustre encore une autre étape de mise en œuvre du procédé, dans laquelle est déposée une couche d'un oxyde transparent conducteur 15.
Cette couche peut être déposée par pulvérisation cathodique et présenter une épaisseur de quelques centaines de nm.
il peut notamment s'agir de ZnO dopé Al, présentant une épaisseur d'environ 500 nm.
Cette couche de ZnO dopé Al servira à former une électrode transparente conductrice référencée 5a pour l'électrode de face avant de la cellule 2 et 15b pour l'électrode de face avant de la cellule 3 (voir figure 1f).
Il est généralement admis que la couche 13 de semiconducteur de type n peut présenter des discontinuités. La couche 14 de ZnO a alors pour fonction d'assurer une isolation électrique entre la couche conductrice 15 et la couche 12 de CIGS.
D'autres matériaux, tels que l'oxyde d'indium dopé en étain (ITO), des nanofils d'argent, des nanotubes de carbone pourraient également être employés pour réaliser cette électrode transparente conductrice. De même, d'autres techniques de dépôt pourraient également être utilisées.
On comprend que la distance entre les ouvertures 110 et 111 doit être suffisamment importante pour éviter une résistance d'interconnexion trop importante entre l'électrode en face avant 15a de la cellule 2 et l'électrode de face arrière 11b de la cellule 3.
La figure 1f illustre une dernière étape du procédé, dans laquelle une autre gravure est réalisée dans l'empilement de couches afin d'isoler définitivement la cellule 2 de la cellule 3.
Cette étape de gravure correspond à l'étape P3 mentionnée plus haut. Elle peut être réalisée mécaniquement ou par ablation laser et consiste à retirer toutes les couches déposées sur l'électrode de face arrière 11 b.
L'ouverture 112 obtenue permet d'isoler électriquement les deux cellules 2 et 3 au niveau de leurs électrodes 15a et 15b de face avant.
L'ouverture 112 présente plus généralement une largeur comprise entre 10 pm et 200 μηι, et elle est de préférence de l'ordre de 100 pm.
La figure 1f illustre également le chemin des charges entre (es deux cellules adjacentes 2 et 3.
Ainsi, l'électrode de face avant 15a de la première cellule 2 permet de collecter en face avant les charges électriques générées dans cette cellule 2 et de les acheminer vers l'électrode de face arrière 11 b de la cellule adjacente 3.
Compte tenu des inconvénients présentés par les techniques de gravure classiques, des solutions ont été proposées dans l'état de la technique.
Elles concernent l'étape P2 et elles ont pour objet d'augmenter localement la conductivité du matériau CIGS pour réaliser la conduction des charges depuis ['électrode de face avant d'une cellule donnée à l'électrode de face arrière de la cellule adjacente.
Il peut s'agir d'un traitement laser permettant de donner localement un comportement métallique au CIGS. On peut notamment se référer à l'article de Westin et ai., « Laser patteming of P2 interconnect via thin-film CIGS PV modules », Solar Energy Materials and Solar Cells 92 (2008) 1230.
Ainsi, le traitement laser permet de créer une zone de conductivité plus importante que le reste de la couche de CIGS qui remplace le contact direct entre la couche de ZnO dopé Al et l'électrode en face arrière en molybdène.
Cependant, les lasers pouvant rendre conducteur le CIGS sont différents de ceux utilisés pour le graver, au cours de l'étape P3. On peut notamment se référer à l'article « Application of a Puise Programmable Fiber Laser to a Broad Range of Micro-Processing Applications », Rekow et a!., NRC publications archives. Ainsi, deux types de iaser sont alors nécessaires, ce qui augmente de façon considérable les coûts de production.
Des précurseurs métalliques déposés localement sur l'électrode en face arrière peuvent aussi jouer ce rôle en diffusant dans la couche de CIGS, lors de la croissance de ceîle-ci à haute température, assurant ainsi des chemins de conduction entre l'électrode en face arrière d'une cellule et l'électrode en face avant de la cellule adjacente. On peut notamment à cet égard se référer au document US-2010/0000589. Cependant, les précurseurs métalliques étant déposés sur l'électrode en face arrière, par exemple en molybdène, ils vont être sensibles à l'oxydation résultant de la formation de la couche de CIGS. Cette oxydation peut engendrer la modification de l'effet souhaité, à savoir rendre le CIGS conducteur localement, ce qui rend inefficace le procédé envisagé.
L'invention a pour objet de pallier les inconvénients de l'état de la technique en proposant un autre procédé permettant d'assurer le contact électrique entre l'électrode en face avant d'une cellule solaire et l'électrode en face arrière de la cellule adjacente, en évitant la réalisation d'une gravure mécanique, laser ou chimique.
Ainsi, l'invention concerne tout d'abord un procédé de réalisation d'un produit intermédiaire pour l'obtention d'un module photovoltaïque comportant une pluralité de cellules solaires, ce procédé comprenant les étapes suivantes : (a) le dépôt localisé sur un substrat d'une couche de métal, de façon à recouvrir au moins une partie du substrat,
(b) le dépôt sur cette couche localisée, d'une couche de matériau conducteur, cette couche enrobant la couche localisée.
Dans une variante, lors de l'étape (a), est également déposée localement sur le substrat, une couche d'un matériau du type Se ou S, de façon à recouvrir au moins une partie du substrat, distincte de ladite au moins une partie recouverte de métal.
L'invention concerne également un procédé d'obtention d'un module photovoltaïque comportant une pluralité de cellules solaires dans une structure en couches minces, laquelle comprend successivement un substrat, une électrode en face arrière, une couche photovoltaïque obtenue par recuit à partir de précurseurs métalliques et une couche de semi-conducteur, dans lequel :
- un produit intermédiaire est réalisé conformément au procédé selon l'invention, la couche de matériau conducteur formant l'électrode en face arrière, et
à l'issue du recuit conduisant à l'obtention de la couche photovoltaïque, est formée dans celle-ci une zone présentant une conductivité plus importante que le reste de la couche photovoltaïque.
Le procédé permet donc d'éviter la mise en œuvre d'une gravure de type P2.
Dans un autre mode de mise en œuvre, le procédé selon l'invention consiste à réaliser le produit intermédiaire conformément à la variante selon l'invention, selon laquelle, lors de l'étape (a), est également déposée localement sur le substrat, une couche d'un matériau du type Se ou S de façon à recouvrir au moins une partie du substrat, distincte de ladite au moins une partie recouverte d'un métal.
Dans ce cas, est réalisée une autre étape de recuit, laquelle modifie ladite couche localisée de matériau du type Se ou S, de façon à former, dans l'électrode en face arrière, une zone présentant une résistivité plus importante que le reste de l'électrode en face arrière, cette zone assurant l'isolation électrique entre deux cellules adjacentes du module photovoltaïque. Dans cet autre mode de mise en uvre, le procédé selon rinvention permet également d'éviter ia mise en oeuvre d'une étape de gravure du type P1.
Dans une première variante, l'étape de recuit est réalisée
5 avant l'obtention de la couche photovoltaïque, avec une rampe de montée en température inférieure ou égale à 1 ° C/s et à une température comprise entre 225 et 300° C, pendant une durée comprise entre 1 et 5 mn, ladite zone de l'électrode en face arrière étant formée d'un matériau résultant de la réaction du matériau conducteur avec Se ou S.
î o Dans d'autres variantes, l'étape de recuit est réalisée lors de l'obtention de la couche photovoltaïque, à une température comprise entre 400 et 650° C, avec des rampes de montée en température strictement supérieure à 1 °C/s et pouvant aller jusqu'à 15°C/s.
Ainsi, dans une deuxième variante, ladite zone est formée de
15 matériau photovoltaïque.
Dans une troisième variante, ladite zone est une rainure.
L'invention concerne également un module photovoltaïque comportant une pluralité de cellules solaires connectées en série sur un substrat commun, chaque cellule comportant une électrode de face avant, 0 transparente à la lumière, et une électrode de face arrière, espacée de l'électrode de face avant par une couche photovoltaïque et une couche de semi-conducteur permettant de créer une jonction pn avec la couche photovoltaïque, dans lequel l'électrode de face avant d'une cellule est connectée électriquement à l'électrode de face arrière de la cellule adjacente, 5 par l'intermédiaire d'une zone en matériau conducteur de la couche photovoltaïque.
Dans un autre mode de réalisation, le module photovoltaïque selon l'invention comporte également, dans l'électrode de face arrière et entre deux cellules adjacentes, une zone présentant une résistivité plus importante 30 que le reste de l'électrode en face arrière, cette zone isolant électriquement les électrodes de face arrière desdites deux cellules adjacentes. Π
Dans une première variante, ladite zone de résistivité plus importante est formée d'un matériau résultant de la réaction du matériau conducteur de l'électrode de face arrière avec un élément pris entre Se et S.
Dans une deuxième variante, cette zone est formée de matériau photovoitaïque.
Dans une troisième variante, cette zone est une rainure.
L'invention concerne également un produit intermédiaire pour l'obtention d'un module photovoitaïque selon l'invention, comprenant successivement sur un substrat, une couche localisée de métal et une couche de matériau conducteur enrobant cette couche localisée.
Le produit intermédiaire permettant d'obtenir l'autre mode de réalisation du module photovoitaïque selon l'invention comporte également, sur le substrat, une couche localisée de matériau du type Se ou S, distincte de la couche localisée de métal.
L'invention sera mieux comprise et d'autres buts, avantages et caractéristiques de celle-ci apparaîtront plus clairement à la lecture de la description qui suit et qui est faite au regard des dessins annexés, sur lesquels :
les figures 2a à 2g représentent différentes étapes de mise en œuvre du procédé selon l'invention,
les figures 3a à 3f représentent différentes étapes de mise en œuvre d'un autre procédé selon l'invention,
les figures 4 et 5 sont des variantes d'une étape du procédé selon l'invention, correspondant à la figure 3d, et
- la figure 6 illustre une variante d'une autre étape du procédé selon l'invention correspondant à la figure 3e.
Toutes ces figures sont des vues en coupe et les éléments communs aux différentes figures seront désignés par les mêmes références.
La figure 2a représente un substrat 4 qui peut être réalisé en divers matériaux, classiquement en verre, en plastique ou en métal. En générai, ce substrat est réalisé en verre sodocalcique dont l'épaisseur est de quelques millimètres et, par exemple, de 3 mm. Sur ce substrat est déposée une couche 8 de métal, de façon localisée, li s'agit notamment de cuivre ou d'un alliage à base de Cu et de Se ou de Cu et de S.
Ainsi, au moins une partie 401 du substrat est recouverte d'un métal.
La figure 2a ne montre qu'une seule partie 401 du substrat 4 recouverte d'un métal. Bien entendu, plusieurs parties du substrat pourront être recouvertes de métal, dans ia mesure où une pluralité de cellules photovoltaïques sont destinées à être réalisées sur le substrat 4.
Différents procédés de dépôt peuvent être mis en oeuvre pour réaliser la couche localisée 8.
Ainsi, cette couche peut être déposée par pulvérisation cathodique ou par évaporation sous vide au travers d'un masque mécanique.
La couche 8 peut également être obtenue par une méthode d'impression, du type slit coating, sérigraphie ou jet d'encre, en utilisant par exemple une encre à base de nanoparticules de Cu, dispersées dans un solvant organique.
Une telle méthode d'impression est, de préférence, utilisée car sa mise en œuvre entraîne des coûts inférieurs à ceux d'une méthode mise en œuvre sous vide.
De façon générale, chaque partie 401 du substrat recouverte de métal présentera une largeur comprise entre 50 et 150 μιτι et de préférence égale à 100 μιη.
La figure 2b illustre une autre étape du procédé dans laquelle est déposée, sur le substrat 4, une couche métallique 41 formant une électrode de face arrière pour les différentes cellules du module photovoltaïque qui sera obtenu par le procédé selon l'invention.
Cette couche 41 est continue. En d'autres termes, elle recouvre le substrat de façon uniforme.
Cette couche est par exemple réalisée en molybdène et son épaisseur est comprise entre 00 nm et 2 μιη et notamment égale à 500 nm. On peut envisager d'autres matériaux, notamment Ni, Pt, ou tout autre matériau conducteur se déposant sous forme colonnaire et présentant une certaine porosité.
Le dépôt de la couche métallique peut notamment être réalisé par pulvérisation cathodique.
il convient de noter que la porosité de la couche 41 peut être ajustée en modifiant les conditions dans laquelle la pulvérisation est réalisée. Ainsi, lorsque de l'argon est pulvérisé lors du dépôt de molybdène, la pression de pulvérisation est un paramètre de la porosité obtenue. On peut à cet égard se référer à l'article de Bommersbach et al. : « Influence of Mo back contact porosity on co-evaporated Cu(ln,Ga)Se2 thin film properties and related solar cell » Prog. Photovolt : Res. Appl. (2011).
Comme le montre la figure 2b, la couche métallique 41 enrobe la couche localisée 8 de métal.
L'empilement illustré à la figure 2b constitue un produit intermédiaire qui peut être réalisé indépendamment des étapes du procédé qui sont mises en œuvre ultérieurement.
En pratique, ce produit intermédiaire pourra être réalisé par l'industriel fabriquant le substrat 4.
La figure 2c illustre l'étape de gravure qui est réalisée après le dépôt de la couche 41 . Comme indiqué précédemment, cette gravure est généralement réalisée, soit mécaniquement soit par abrasion laser. Elle conduit à la formation d'une rainure 410 qui est donc dépourvue de métal.
Cette rainure 410 permet de définir les électrodes de face arrière 41a et 41 b des cellules adjacentes 5 et 6 illustrées sur la figure 2g.
Cette étape de gravure correspond à l'étape P1 mentionnée plus haut.
La largeur de cette rainure 410 est généralement comprise entre 10 et 100 m et elle est de préférence de l'ordre de 50 pm.
La figure 2d illustre une étape du procédé dans laquelle sont apportés, sous la forme d'une couche 42, les précurseurs qui conduiront à la formation de ia couche photovoltaïque. Elle recouvre la couche 41 et remplit la rainure 410. il s'agit de précurseurs métalliques de Cu, In, Ga ou encore de précurseurs métalliques de Cu, Zn, Sn, et éventuellement d'au moins un élément pris parmi Se et S.
A titre d'exemple, les ratios des éléments Cu, In et Ga sont classiquement choisis de telle sorte que :
0,75 < Cu/(in +Ga) < 0,95 ; 0,55 < In (In + Ga) < 0,85 et 0, 15 < Ga(ln + Ga) < 0,45.
Les ratios des éléments Cu, Zn et Sn sont eux classiquement choisis de telle sorte que :
0.75<Cu/(Zn+Sn) <0.95 et 1.05 <Zn/Sn <1.35.
Cette couche 42 peut comporter essentiellement des précurseurs métalliques. Dans ce cas, îe soufre ou le sélénium sont alors apportés sous forme gazeuse. Ils peuvent également être apportés sous la forme d'une couche déposée sur la couche de précurseurs métalliques.
Par ailleurs, la couche 42 peut comporter à la fois des précurseurs métalliques et du sélénium ou du soufre.
La figure 2e illustre une autre étape du procédé dans laquelle à la fois la couche localisée 8 et ia couche 42 sont transformées.
Lors de cette étape, un recuit est réalisé, grâce auquel les précurseurs métalliques présents dans la couche 42 sont convertis en une couche 46 de matériau photovoltaïque, par exemple, en CIGS ou CZTS, grâce à l'apport de sélénium ou de soufre. Ainsi, un matériau du type CZTS peut en particulier consister en Cu2ZnSnSe4, Cu2ZnSnS4 ou Cu2ZnSn(S,Se)4, selon qu'est apporté du sélénium, du soufre ou un mélange des deux composants.
Ainsi, le recuit est réalisé à une température typiquement comprise entre 400 et 650° C et, de préférence, égale à 550° C. La gamme de valeurs pour la rampe de montée en température est comprise entre 1°C/s et 15°C/s.
De façon classique, l'apport de sélénium ou de soufre peut s'effectuer lors du recuit sous forme gazeuse ou, avant le recuit, lors du dépôt d'une couche de sélénium ou de soufre sur la couche de précurseurs métalliques ou encore lors du dépôt de ia couche de précurseurs métalliques. Dans ce dernier cas, le recuit est réalisé sous atmosphère neutre.
Par ailleurs, il est également usuel de respecter une sur- stœchiométrie en Se d'environ 40% sachant que la stœchiométrie théorique du Cu(ln,Ga)Se2 est telle que Se/Cu=2. Il en est de même lorsque les précurseurs métalliques choisis conduisent à la formation de CZTS.
De manière classique, la durée du recuit est comprise entre 30 secondes et 30 minutes et elle est, de préférence, d'une durée d'environ 1 mn.
A cet égard, il est fait référence à l'enseignement des documents US-5 578 503 et US-5 436 204 mentionnés précédemment.
Lors de l'obtention de la couche photovoltaïque 46, le cuivre présent dans la couche localisée 8 diffuse au travers de ia couche 41 afin de former, à l'intérieur de la couche photovoltaïque, une zone 460 en matériau conducteur.
En effet, la couche 46 comporte localement un pourcentage de cuivre supérieur à celui présent dans le reste de ia couche photovoltaïque. Lorsque le ratio Cu/(ln+Ga) est supérieur à 1 , ceci conduit à la formation de composés à base de Cu et de Se ou S, connus pour être conducteurs. Il peut notamment s'agir de composés du type Cu2Se ou ou du type CU2S
L'épaisseur de la couche 42 et la quantité de cuivre apportée par la couche 8 seront ajustées pour qu'au niveau de la zone 460, ie ratio Cu/(ln+Ga) soit supérieur à 1. Ainsi, la zone 460 sera un mélange de CIGS et de composés de type Cu2Se qui formeront des chemins de conduction localisés au sein du CIGS.
A titre d'exemple, lorsque l'épaisseur de la couche 46 en CIGS est d'environ 1 ,4 μιτι avec une stœchiométrie telle que le ratio Cu/(in+Ga) est d'environ 0,8, il suffira que l'épaisseur de la couche 8 soit d'environ 50 nm, avec une largeur comprise entre 50 et 150 m, et de préférence égale à 100 m, pour que le ratio Cu/(ln+Ga) soit supérieur à 1 dans la zone 460. Ainsi, l'épaisseur et la largeur de la couche 8 seront choisies en fonction de l'épaisseur de ia couche 46 et de la valeur du ratio Cu/{in+Ga) dans la couche 46.
De façon à faciliter la diffusion du cuivre au travers de la couche 41 , des gammes de pression comprises entre 2 mTorr et 15 mTorr pourront être utilisées pour former la couche 41 par pulvérisation cathodique. La pression sera de préférence de l'ordre de 10 mTorr. La porosité obtenue est alors de l'ordre de 15%.
Il convient de noter qu'à l'issue du recuit conduisant à la formation de la couche photovoltaïque 46 et de ia zone 460, une partie du cuivre de la couche localisée 8 peut être encore présente dans la couche 41.
Cependant, la présence de cuivre dans la couche 41 ne modifie pas îe comportement de cette couche, dans ia mesure où le cuivre est un matériau conducteur, comme le reste de ia couche 41.
Les figures 2f et 2g décrivent les autres étapes du procédé selon l'invention, lesquelles correspondent aux figures 1c, 1e et 1f.
Ainsi, en référence à la figure 2f, une couche 43 de semiconducteur de type n est déposée sur la couche 46, afin de former la jonction pn. Comme indiqué au regard de la figure 1c, le matériau utilisé peut être du CdS, ZnS ou Zn(0,S),
La figure 2f illustre une autre étape du procédé qui consiste à déposer une couche 44 d'un matériau transparent sur ia couche 43. Comme indiqué précédemment au regard de la figure 1c, le matériau utilisé peut être du ZnO. Cette couche 44 est facultative.
Enfin, une couche 45 d'un oxyde transparent et conducteur est déposée sur la couche 44.
Cette couche 45 peut être constituée de ZnO dopé Al, cette couche étant déposée par pulvérisation cathodique.
L'épaisseur de la couche 45 est comprise entre 100 et 800 nm et, de préférence, égale à environ 500 nm.
La figure 2g illustre une dernière étape du procédé, dans laquelle une autre gravure est réalisée dans l'empilement de couches. Cette étape de gravure correspond à l'étape P3 et conduit à l'obtention d'une ouverture 412.
Cette ouverture 412 permet de définir deux cellules adjacentes 5 et 6 et de les isoler électriquement, au niveau de leurs 5 électrodes de face avant 45a et 45b.
De façon générale, les indications données pour la mise en œuvre des étapes illustrées aux figures 1c, 1e et 1f valent également pour étapes illustrées aux figures 2e et 2f.
La figure 2f illustre également le chemin des charges entre Î O deux cellules adjacentes 5 et 6.
L'électrode de face avant 45a de la première cellule 5 permet de collecter, en face avant, les charges électriques générées dans cette cellule 5 et de les acheminer vers l'électrode de face arrière 41 b de la cellule adjacente 6, au travers de la zone conductrice 460 de la couche 46.
15 Ainsi, le procédé qui vient d'être décrit présente l'avantage d'éliminer l'étape de gravure P2, classiquement prévue dans les procédés d'interconnexion monolithique, et donc de s'affranchir des inconvénients liés à cette étape de gravure.
il va maintenant être fait référence aux figures 3a à 3f qui 0 décrivent un autre mode de mise en œuvre du procédé selon l'invention.
Comme le montre la figure 3a, dans ce mode de mise en œuvre, est également déposée de façon localisée, sur le substrat 4, une couche 7 de sélénium ou de soufre.
Ainsi, au moins une partie 400 du substrat est recouverte d'un 5 matériau du type Se ou S.
Bien entendu, plusieurs parties du substrat pourront être recouvertes d'un matériau du type Se ou S, dans la mesure où une pluralité de cellules photovoltaïques sont destinées à être réalisées sur le substrat 4.
Dans tous les cas, les parties 400 du substrat recouvertes 0 d'un matériau du type Se ou S sont distinctes des parties 401 recouvertes d'un métal, comme du cuivre. La couche 7 peut être déposée par différents procédés de dépôt et notamment ceux mentionnés pour la couche 8, en regard de la figure 2a,
La figure 3b illustre une étape du procédé similaire à celle illustrée au regard de la figure 2b et dans laquelle est déposée sur le substrat une couche métallique 41.
Cette couche métallique recouvre le substrat de façon uniforme et enrobe à la fois la couche localisée 8 de métal et ia couche localisée 7 de Se ou S.
L'empilement illustré à la figure 3b constitue un produit intermédiaire qui peut être réalisé indépendamment des étapes du procédé qui seront mises en oeuvre ultérieurement.
La figure 3c illustre une étape du procédé similaire à celle illustrée à la figure 2d et dans laquelle sont apportés, sous forme d'une couche 42, les précurseurs qui conduiront à la formation de la couche photovoltaïque.
La figure 3d illustre une autre étape du procédé dans laquelle à la fois ia couche localisée 7, la couche localisée 8 et la couche 42 sont transformées.
Tout d'abord, une étape de recuit à une température modérée est effectuée. Cette étape de recuit comporte une montée en température avec des rampes inférieures ou égaies à 1 °C/s et, de préférence, de l'ordre de 0,1°C/s, pour atteindre une température comprise entre 225 et 300°C et, de préférence, de l'ordre de 250°C. L'empilement est soumis à cette température pendant une durée comprise entre 1 et 5 minutes.
Cette étape de recuit peut être effectuée sous vide ou sous atmosphère neutre.
Ainsi, le sélénium de la couche localisée 7 va réagir avec le matériau constitutif de la couche 41 , dans ia mesure où cette dernière est réalisée en molybdène. Du MoSe2 sera alors formé dans la couche 41 , au niveau de la partie 400 du substrat. Le oSe2 croît dans une structure hexagonale compacte dont l'axe c est parallèle à la surface de la couche 41. Dans une autre forme de réalisation, c'est ie soufre présent dans la couche 7 qui réagit avec la couche de molybdène 41 pour former du M0S2.
L'épaisseur de la couche de molybdène et la quantité de 5 sélénium ou de soufre, apportée par la couche 7, seront ajustées pour que ie molybdène soit transformé en MoSe2 ou MoS2) sur toute l'épaisseur de la couche 41.
Ainsi, grâce à cette étape de recuit, est formée, dans ia couche de molybdène 41 , une zone 71 formée de MoSe2 ou de M0S2.
Ï O A titre d'exemple, pour une épaisseur de la couche de molybdène d'environ 500 nm, l'épaisseur de la couche de sélénium 7 sera comprise entre 1 et 2 μηη pour une largeur comprise entre 50 Mm et 150 pm et préférentiellement égale à 100pm, selon la porosité de la couche de molybdène, pour correspondre à ia stœchiométrie théorique du MoSe2.
15 La résistivité du MoSe2 ou du MoS2 dans le sens parallèle à l'axe c est beaucoup plus importante que celle du molybdène, le rapport de résistivité étant supérieur à 108. La zone 71 de la couche 41 présente donc une résistivité plus importante que le reste de la couche 41.
Cette zone 71 va ainsi permettre de définir les électrodes en
20 face arrière 41a et 41b des deux cellules adjacentes, référencées 5 et 6 sur la figure 3f, et de les isoler électriquement. La formation de cette zone 71 permet d'éviter l'étape de gravure P1 et donc d'éliminer les inconvénients liés à cette étape de gravure.
A la suite de cette étape de recuit conduisant à ia formation 5 de la zone 71 , la température du substrat 4 est encore augmentée pour réaliser un recuit à haute température, comme cela a été décrit en référence à la figure 2e, pour convertir la couche 42 en une couche 46 de matériau photovoltaïque.
Ce recuit ne sera donc pas de nouveau décrit en détail.
30 Par ailleurs, comme décrit en référence à la figure 2e, ce recuit à une température comprise entre 400 et 650°C, conduit à la diffusion, à travers la couche 41 , du cuivre présent dans îa couche localisée 8 et à ia formation d'une zone 460 en matériau conducteur. H convient de noter que la diffusion du cuivre à travers la couche 41 commence, en pratique, lors de l'étape de recuit conduisant à la formation de la zone 71.
Cependant, cette diffusion est relativement faible pour des températures inférieures à 400°C.
Il convient également de noter qu'avec le procédé de formation de CIGS décrit dans le document US-5 578 503, l'étape de recuit à température modérée, conduisant à la formation de la zone 71 , est bien réalisée après le dépôt de ia couche 42.
Cependant, avec le procédé décrit dans le document
US-5 436 204, cette étape de recuit à température modérée est réalisée avant le dépôt de la couche 42.
Les figures 3e et 3f décrivent des étapes du procédé similaires à celles qui ont été décrites aux figures 2f et 2g.
Ainsi, la figure 3e montre que trois couches sont déposées sur la couche 46 : une couche 43 de semi-conducteur de type n, une couche 44 facultative d'un matériau transparent et enfin, une couche 45 d'un oxyde transparent et conducteur.
La figure 3f illustre une dernière étape du procédé, dans laquelle est réalisée une étape de gravure correspondant à l'étape P3 et conduisant à l'obtention d'une ouverture 412.
Ainsi, ce mode de mise en uvre du procédé selon l'invention permet d'éviter à ia fois la réalisation d'une gravure du type P1 et d'une gravure du type P2,
II est maintenant fait référence aux figures 4 et 5 qui illustrent deux variantes d'une étape du procédé décrit en référence aux figures 3a à 3f. Ces variantes correspondent plus spécifiquement à l'étape illustrée à la figure 3d.
Dans ces variantes, il n'est réalisé aucun recuit à température modérée (225-300°C) permettant au matériau constitutif de la couche 41 de réagir avec le sélénium ou le soufre de la couche 7 pour créer une zone 71 en un matériau conducteur, résultant de la réaction du matériau de ia couche 41 avec Se ou S. C'est pourquoi, le matériau constitutif de la couche 41 n'est pas nécessairement du molybdène. Comme indiqué précédemment, ce matériau peut notamment être Ni, Pt ou tout autre matériau conducteur se déposant sous forme colonnaire et présentant une certaine porosité.
En effet, le caractère poreux et colonnaire de la couche facilite la diffusion du Cu.
Dans ces variantes, le recuit est effectué de façon à convertir directement les constituants métalliques présents dans la couche 42 en un matériau photovoltaïque, grâce à l'apport de Se ou de S.
Ainsi, le recuit est typiquement réalisé à une température comprise entre 400 et 650°C, cette température étant atteinte avec une rampe de montée de température strictement supérieure à 1 °C/s et pouvant aller jusqu'à 15°C/s, De façon préférée, la rampe de montée en température est de l'ordre de 10°C/s et ia température est de l'ordre de 500°C.
Avec des fortes rampes de montée en température, au niveau de la partie 400 du substrat, le matériau de la couche 41 subit des contraintes importantes du fait de l'expansion de la couche localisée 7 en sélénium ou en soufre.
Ces contraintes conduisent à la rupture locale de la couche 41 et donc à la formation d'une rainure dans cette couche.
Dans le cas du procédé de formation de CIGS décrit dans le document US-5 436 204, l'étape de recuit à haute température est réalisée pendant le dépôt de la couche 42 comprenant des précurseurs métalliques.
Ainsi, le recuit conduit à la conversion de la couche 42 en la couche photovoltaïque 46 et la rupture de îa couche 41 conduit à la formation, dans cette couche 41 , d'une zone 410 qui est remplie de matériau photovoltaïque qui est de même nature que ie matériau de la couche 46, à l'exception bien sûr de la zone conductrice 460. Cette variante est illustrée à la figure 4.
Dans le cas du procédé de formation de CIGS décrit dans le document US-5 578 503, l'étape de recuit à haute température est réalisée après le dépôt de la couche 42 comprenant des précurseurs métalliques. Avec de fortes rampes de montée en température, au niveau de ia partie 400 du substrat, les matériaux de la couche 41 et 42 subissent des contraintes importantes, du fait de l'expansion de la couche localisée 7 en sélénium ou en soufre.
Ces contraintes conduisent à la rupture locale des couches 41 et 42 et donc à la formation d'une rainure 461 , dépourvue de matériau conducteur et de matériau photovoltaïque. Cette variante est illustrée à la figure 5.
Ce recuit provoque, comme cela a été décrit en référence aux figures 2e et 3d, la diffusion du cuivre de la couche localisée 8 à travers la couche 41 pour former une zone 460 en matériau conducteur.
Ainsi, dans ces deux variantes, l'isolation électrique entre deux cellules adjacentes du module photovoltaïque est également obtenue par le procédé selon l'invention, ce qui permet encore d'éliminer l'étape de gravure P1.
Il convient de noter que les autres étapes du procédé ne sont pas modifiées.
Il est maintenant fait référence à la figure 6 qui illustre une variante d'une autre étape du procédé selon l'invention correspondant à la figure 3e.
La figure 6 montre que la couche 43 de semi-conducteur n'est pas déposée de façon continue sur la couche photovoltaïque 46. Au contraire, la couche 43 comporte des discontinuités 430, au niveau des zones 460 de la couche photovoltaïque 46.
Le dépôt localisé de la couche 43 peut, par exemple, être réalisé par jet d'encre. Il présente l'intérêt, par rapport au mode de réalisation illustré à ia figure 3e, d'éviter l'ajout d'une résistance qui proviendrait de la présence de la couche 43, entre l'électrode 45a et la zone 460.
A titre complémentaire, il convient de noter que le germanium peut également être intégré dans la maille du CZTS pour former un matériau du type Cu2Zn(Sn,Ge)(S,Se)4, lorsque qu'est apporté un mélange de sélénium et de soufre. Les constituants métalliques formant la couche 42 peuvent également être du type Cu, Al et In.
Le procédé selon l'invention conduit alors à l'obtention de cellules solaires dont la couche photovoltaïque est en un matériau du type Cu(in, AI)(S, Se)2.
Les signes de référence insérés après les caractéristiques techniques figurant dans les revendications ont pour seul but de faciliter la compréhension de ces dernières et ne sauraient en limiter la portée.

Claims

REVENDICATIONS
1. Procédé de réalisation d'un produit intermédiaire pour l'obtention d'un module photovoltaïque comportant une pluralité de celluies soiaires, ce procédé comportant tes étapes suivantes :
(a) ie dépôt localisé sur un substrat (4) d'une couche de métal (8) de façon à recouvrir au moins une partie (401) du substrat,
(b) ie dépôt sur cette couche localisée (8), d'une couche (41) de matériau conducteur, cette couche enrobant ia couche localisée (8).
2. Procédé selon la revendication 1 dans lequel, lors de l'étape (a), est également déposée locaiement sur ie substrat (4), une couche (7) d'un matériau du type Se ou S, de façon à recouvrir au moins une partie (400) du substrat, distincte de ladite au moins une partie (401) recouverte de métal.
3. Procédé d'obtention d'un module photovoltaïque comportant une pluralité de cellules solaires dans une structure en couches minces, laquelle comprend successivement un substrat (4), une électrode en face arrière (41), une couche photovoltaïque (46) obtenue par recuit à partir de précurseurs métalliques et une couche (43) de semi-conducteur, dans lequel :
- un produit intermédiaire est réalisé conformément au procédé seion la revendication 1 , la couche (41) de matériau conducteur formant l'électrode en face arrière et
- à l'issue du recuit conduisant à l'obtention de la couche photovoltaïque (46), est formée dans celle-ci une zone (460) présentant une conductivité plus importante que le reste de la couche photovoltaïque.
4. Procédé selon ia revendication 3, dans lequei :
- ie produit intermédiaire est réalisé conformément au procédé seion la revendication 2 et
- une autre étape de recuit est réalisée, laquelle modifie ladite couche localisée (7) de matériau du type Se ou S de façon à former, dans i'électrode (41) en face arrière, une zone (71 , 410, 461) présentant une résistivité plus importante que ie reste de l'électrode en face arrière, cette zone assurant i'isoiation électrique entre deux cellules adjacentes du module photovoltaïque.
5. Procédé se!on ia revendication 4 dans lequel l'autre étape de recuit est réalisée avant l'obtention de la couche photovoltaïque (46), avec une rampe de montée en température inférieure ou égale à 1 °C/s et à une température comprise entre 225 et 300°C, pendant une durée comprise entre 1 et 5 minutes, ladite zone (71) de l'électrode en face arrière étant formée d'un matériau résultant de la réaction du matériau conducteur avec Se ou S.
6. Procédé selon ia revendication 4, dans lequel l'étape de recuit est réalisée lors de l'obtention de la couche photovoltaïque (46), à une température comprise entre 400 et 650°C, avec des rampes de montée en température strictement supérieures à 1°C/s et pouvant aller jusqu'à 15°C/s.
7. Procédé selon la revendication 6, dans lequel ladite zone (410) est formée de matériau photovoltaïque,
8. Procédé selon la revendication 6, dans lequel ladite zone (461) est une rainure.
9. Module photovoltaïque comportant une pluralité de cellules solaires connectées en série sur un substrat commun, chaque cellule comportant une électrode de face avant (45), transparente à ia lumière, et une électrode de face arrière (41), espacée de l'électrode de face avant par une couche photovoltaïque (46) et une couche de semi-conducteur (43) permettant de créer une jonction pn avec la couche photovoltaïque, dans lequel l'électrode de face avant (45a) d'une cellule (5) est connectée électriquement à l'électrode de face arrière (41 b) de ia cellule adjacente (6), par l'intermédiaire d'une zone (460) en matériau conducteur formé dans ia couche photovoltaïque.
10. Module photovoltaïque selon la revendication 9 comprenant également, dans l'électrode en face arrière (41) et entre deux ceilules adjacentes (5, 6), une zone (71 , 410, 461) présentant une résistivité plus importante que le reste de l'électrode en face arrière, cette zone isolant électriquement ies électrodes de face arrière (41a, 4 b) desdites deux cellules adjacentes,
11. Module photovoltaïque selon la revendication 10, dans lequel ladite zone (71) de résistivité plus importante est formée d'un matériau résultant de la réaction du matériau conducteur de l'électrode de face arrière avec un élément pris entre Se et S.
12. Module photovoltaïque selon la revendication 10 dans lequel ladite zone (410) de résistivité plus importante est formée de matériau photovoltaïque.
13. Module photovoltaïque selon la revendication 10, dans lequel ladite zone (461) de résistivité plus importante est une rainure.
14. Produit intermédiaire pour l'obtention d'un module photovoltaïque selon la revendication 9, comprenant successivement sur un substrat (4), une couche localisée (8) de métal et une couche (41) de matériau conducteur enrobant cette couche localisée.
15. Produit intermédiaire pour l'obtention d'un module photovoltaïque selon l'une des revendications 10 à 13, comportant également, sur le substrat (4), une couche localisée (7) de matériau du type Se ou S, distincte de la couche localisée (8) de métal.
EP13725759.8A 2012-04-06 2013-03-28 Procédé pour réaliser un module photovoltaïque avec une étape de gravure p3 et une éventuelle étape p1. Withdrawn EP2834848A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1253200A FR2989223B1 (fr) 2012-04-06 2012-04-06 Procede pour realiser un module photovoltaique avec une etape de gravure p3 et une eventuelle etape p1.
PCT/IB2013/052506 WO2013150423A1 (fr) 2012-04-06 2013-03-28 Procédé pour réaliser un module photovoltaïque avec une étape de gravure p3 et une éventuelle étape p1.

Publications (1)

Publication Number Publication Date
EP2834848A1 true EP2834848A1 (fr) 2015-02-11

Family

ID=48536942

Family Applications (1)

Application Number Title Priority Date Filing Date
EP13725759.8A Withdrawn EP2834848A1 (fr) 2012-04-06 2013-03-28 Procédé pour réaliser un module photovoltaïque avec une étape de gravure p3 et une éventuelle étape p1.

Country Status (5)

Country Link
US (1) US9818898B2 (fr)
EP (1) EP2834848A1 (fr)
CN (1) CN104272458A (fr)
FR (1) FR2989223B1 (fr)
WO (1) WO2013150423A1 (fr)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150263195A1 (en) * 2014-03-14 2015-09-17 Tsmc Solar Ltd. Solar cell and method of fabricating same
FR3034911A1 (fr) * 2015-04-10 2016-10-14 Roustaei Alex Hr Dispositifs photovoltaiques ou electroluminescents sur film flexible ou substrat rigide, de transparence controlable, en cellules ou modules a hauts rendements en multijonctions
CN109888027A (zh) * 2019-01-18 2019-06-14 北京铂阳顶荣光伏科技有限公司 背电极、太阳能电池及其制备方法
EP3767686A1 (fr) * 2019-07-18 2021-01-20 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk Onderzoek TNO Procédé de fabrication d'un composant photovoltaïque à couches minces

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4502225A (en) 1983-05-06 1985-03-05 Rca Corporation Mechanical scriber for semiconductor devices
JP3386127B2 (ja) 1992-09-22 2003-03-17 シーメンス アクチエンゲゼルシヤフト 基板上に黄銅鉱半導体を迅速に作成する方法
US5436204A (en) 1993-04-12 1995-07-25 Midwest Research Institute Recrystallization method to selenization of thin-film Cu(In,Ga)Se2 for semiconductor device applications
DE69534582T2 (de) * 1994-05-19 2006-07-20 Canon K.K. Photovoltaisches Bauelement, Elektrodenstruktur desselben und Herstellungsverfahren
US7736940B2 (en) * 2004-03-15 2010-06-15 Solopower, Inc. Technique and apparatus for depositing layers of semiconductors for solar cell and module fabrication
JP2007201304A (ja) * 2006-01-30 2007-08-09 Honda Motor Co Ltd 太陽電池およびその製造方法
US20080047599A1 (en) * 2006-03-18 2008-02-28 Benyamin Buller Monolithic integration of nonplanar solar cells
US8779283B2 (en) * 2007-11-29 2014-07-15 General Electric Company Absorber layer for thin film photovoltaics and a solar cell made therefrom
US20090145472A1 (en) * 2007-12-10 2009-06-11 Terra Solar Global, Inc. Photovoltaic devices having conductive paths formed through the active photo absorber
US20100000589A1 (en) 2008-07-03 2010-01-07 Amelio Solar, Inc. Photovoltaic devices having conductive paths formed through the active photo absorber
JP4629151B2 (ja) * 2009-03-10 2011-02-09 富士フイルム株式会社 光電変換素子及び太陽電池、光電変換素子の製造方法
JP2010282998A (ja) * 2009-06-02 2010-12-16 Seiko Epson Corp 太陽電池、太陽電池の製造方法
KR101154763B1 (ko) * 2009-09-30 2012-06-18 엘지이노텍 주식회사 태양전지 및 이의 제조방법
KR101081294B1 (ko) * 2009-10-07 2011-11-08 엘지이노텍 주식회사 태양전지 및 이의 제조방법
WO2011046388A2 (fr) * 2009-10-15 2011-04-21 엘지이노텍주식회사 Dispositif photovoltaïque solaire et procédé de fabrication associé
KR101283053B1 (ko) * 2011-10-18 2013-07-05 엘지이노텍 주식회사 태양광 발전장치 및 이의 제조방법
KR101219972B1 (ko) * 2011-11-02 2013-01-21 엘지이노텍 주식회사 태양전지 및 이의 제조방법
FR2985606B1 (fr) * 2012-01-11 2014-03-14 Commissariat Energie Atomique Procede pour realiser un module photovoltaique avec deux etapes de gravure p2 et p3 et module photovoltaique correspondant.

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
None *
See also references of WO2013150423A1 *

Also Published As

Publication number Publication date
FR2989223B1 (fr) 2014-12-26
WO2013150423A1 (fr) 2013-10-10
US20150075580A1 (en) 2015-03-19
US9818898B2 (en) 2017-11-14
CN104272458A (zh) 2015-01-07
FR2989223A1 (fr) 2013-10-11

Similar Documents

Publication Publication Date Title
EP2803089A2 (fr) Procede pour realiser un module photovoltaïque avec deux etapes de gravure p2 et p3 et module photovoltaïque correspondant
CA2483584C (fr) Procede de fabrication de semi-conducteurs en couches minces a base de composes i-iii-vi2, pour applications photovoltaiques
EP2777075B1 (fr) Substrat conducteur pour cellule photovoltaïque
EP2172981B1 (fr) Cellule photovoltaïque à hétérojonction à deux dopages et procédé de fabrication
EP2210276A2 (fr) Procede de fabrication d&#39;une electrode en oxyde de molybdene
EP2834848A1 (fr) Procédé pour réaliser un module photovoltaïque avec une étape de gravure p3 et une éventuelle étape p1.
EP3042398A1 (fr) Module photovoltaique semi-transparent et procédé d&#39;obtention correspondant
WO2013105024A1 (fr) Procede pour realiser un module photovoltaïque avec deux etapes de gravure p1 et p3 et module photovoltaïque correspondant
WO2013150440A1 (fr) Procede pour realiser un module photovoltaïque avec une etape de gravure p3 et une eventuelle etape p2
EP3005425B1 (fr) Procédé de réalisation de la jonction p-n d&#39;une cellule photovoltaïque en couches minces et procédé d&#39;obtention correspondant d&#39;une cellule photovoltaïque
EP3304603B1 (fr) Fabrication d&#39;une cellule photovoltaïque en couches minces à contacts métalliques perfectionnés
WO2017064384A1 (fr) Procede de fabrication d&#39;une cellule photovoltaique a heterojonction
EP3069386B1 (fr) Substrat de contact arrière pour cellule photovoltaïque
FR3031240A3 (fr) Substrat conducteur pour cellule photovoltaique
WO2015015367A1 (fr) Procédé de réalisation d&#39;une jonction pn dans une cellule photovoltaïque à base de czts et cellule photovoltaïque en configuration superstrat et à base de czts
FR3026228A1 (fr) Dispositif semi-photovoltaique semi-transparent a cellules en serie par interconnexion monolithique
WO2016075236A1 (fr) Procédé de fabrication d&#39;une cellule photovoltaique
FR3011127A1 (fr) Procede d&#39;obtention d&#39;une couche mince de materiau a structure chalcopyrite pour cellule photovoltaique

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20141028

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

DAX Request for extension of the european patent (deleted)
RIC1 Information provided on ipc code assigned before grant

Ipc: H01L 31/18 20060101AFI20190625BHEP

Ipc: H01L 31/046 20140101ALI20190625BHEP

Ipc: H01L 31/0463 20140101ALI20190625BHEP

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

INTG Intention to grant announced

Effective date: 20190905

RIN1 Information on inventor provided before grant (corrected)

Inventor name: KARST, NICOLAS

Inventor name: ROGER, CHARLES

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20200116