EP2803089A2 - Procede pour realiser un module photovoltaïque avec deux etapes de gravure p2 et p3 et module photovoltaïque correspondant - Google Patents

Procede pour realiser un module photovoltaïque avec deux etapes de gravure p2 et p3 et module photovoltaïque correspondant

Info

Publication number
EP2803089A2
EP2803089A2 EP13704492.1A EP13704492A EP2803089A2 EP 2803089 A2 EP2803089 A2 EP 2803089A2 EP 13704492 A EP13704492 A EP 13704492A EP 2803089 A2 EP2803089 A2 EP 2803089A2
Authority
EP
European Patent Office
Prior art keywords
layer
electrode
photovoltaic
annealing
cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP13704492.1A
Other languages
German (de)
English (en)
Inventor
Joël DUFOURCQ
Sevak AMTABLIAN
Nicolas Karst
Frédéric Roux
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of EP2803089A2 publication Critical patent/EP2803089A2/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • H01L31/0512—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module made of a particular material or composition of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H01L31/03923—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate including AIBIIICVI compound materials, e.g. CIS, CIGS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H01L31/0463—PV modules composed of a plurality of thin film solar cells deposited on the same substrate characterised by special patterning methods to connect the PV cells in a module, e.g. laser cutting of the conductive or active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H01L31/0465—PV modules composed of a plurality of thin film solar cells deposited on the same substrate comprising particular structures for the electrical interconnection of adjacent PV cells in the module
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0749—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type including a AIBIIICVI compound, e.g. CdS/CulnSe2 [CIS] heterojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864—Annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876—Particular processes or apparatus for batch treatment of the devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/541—CuInSe2 material PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the invention relates to the field of photovoltaic solar energy and more particularly to thin-film photovoltaic modules.
  • a “thin layer” will be a layer having a thickness of less than 5 ⁇ m.
  • a photovoltaic module comprises several solar cells placed in series. Indeed, the voltage generated at the terminals of a single solar cell, less than 1 volt, is generally too low for many devices. Serialization of many cells is therefore necessary. Thus, the voltage delivered by a photovoltaic module is of the order of 100 volts, for a hundred cells connected in series.
  • the monolithic interconnection process for thin-film solar cells requires three etching steps, conventionally known as P1, P2, P3.
  • the first step (P1) provides electrical isolation of two adjacent cells at the back-side electrode of the solar cells.
  • the second step (P2) makes it possible to connect the electrode on the front face of a given cell to the electrode on the rear face of the adjacent cell.
  • the third step (P3) consists of electrically isolating two adjacent cells at the electrode on the front face.
  • etching techniques have the advantage that they can be used for a wide variety of materials deposited in thin layers, for example CdTe, a-Si, CZTS (of general formula Cu 2 ZnSn (S, Se) 4 ) or CIGS ( of general formula Cu (In, Ga) (Se, S) 2 ).
  • the mechanical etching leads to the damage of the materials due to the presence of mechanical stresses on the layers, to the formation of debris on the surface of the layers near the etching line which can lead to short-term problems. circuit, as well as the wear of the etching tips.
  • the quality of the mechanical etching is very sensitive to many parameters such as the morphology or the properties of the thin layers, as well as to the operating parameters of the etching tips.
  • laser ablation is not easy to implement. Indeed, it can be seen that the removed material can melt and partially reseal the groove made by laser ablation. Thus, this technique does not provide a clean surface necessary to achieve a good quality electrical contact. It is also possible to use chemical etching methods. However, these methods are more complicated and more expensive to implement than conventional methods of mechanical etching or laser ablation.
  • FIGS. 1a to 1f All these figures are sectional views and represent different stages of implementation of this method.
  • Figure 1a shows a substrate 1 which can be made of various materials, including glass, or plastic or metal (eg steel, aluminum, or titanium), flexible or rigid.
  • a substrate 1 which can be made of various materials, including glass, or plastic or metal (eg steel, aluminum, or titanium), flexible or rigid.
  • this substrate is made of soda-lime glass whose thickness is a few millimeters and typically between 1 and 3 mm.
  • a layer of molybdenum 11 is deposited, the thickness of which is generally between 100 nm and 2 ⁇ m, and preferably of the order of 1 ⁇ m.
  • This layer of molybdenum will be used to constitute the electrode on the back of the various cells forming the photovoltaic module.
  • FIG. 1a shows that an etching step is performed after the deposition of the Mo layer. As indicated above, this etching is generally carried out, either mechanically or by laser ablation. It leads to the formation of a groove 110, devoid of molybdenum.
  • This groove 110 makes it possible to define the rear face electrodes 11a and 11b of the adjacent cells 2 and 3 illustrated in FIG. 1f.
  • This etching step corresponds to the step P1 mentioned above.
  • the width of the groove 110 is generally between 10 ⁇ m and 100 ⁇ m, and it is preferably of the order of 50 ⁇ m.
  • FIG. 1b illustrates another step of the process in which a photovoltaic layer is produced and, for example, a crystallized CIGS layer.
  • This layer has a function of light absorber.
  • This step consists firstly in providing, on the rear face electrode 11, metal precursors of Cu, In, Ga, and elements of the Se and / or S type, used for the growth of the CIGS layer, semiconductor material of type p.
  • These may be vacuum processes, such as evaporation or sputtering, or processes carried out at atmospheric pressure, such as electrodeposition, screen printing, doctor-blading, inkjet slit-coating.
  • precursors of Cu, In and Ga can be deposited by cathodic sputtering.
  • a layer of Se and / or S can then be deposited on the stack obtained by a vacuum method or a method implemented at atmospheric pressure.
  • the chalcogen S or Se can be provided in the form of an elemental gas, in the form of gas (H 2 S or H 2 Se) or in the form of a layer of S or Evaporated, deposited on the surface of the layer metal precursors.
  • H 2 S and H 2 Se gases are highly toxic, which greatly complicates their use on an industrial scale.
  • the thickness of this layer of metal precursors is generally between 300 nm and 1 ⁇ m.
  • the conversion of the constituents into a layer 12 of crystallized CIGS is carried out by high temperature annealing, referred to as selenization / sulfurization annealing, using a ramp for increasing the temperature between 1 ° C./s and 10 ° C./s.
  • the temperature is generally between 400 and 600 ° C. PT / IB2013 / 050179
  • the layer of constituents may be covered with a cover, preferably made of graphite.
  • This cover makes it possible to ensure a partial pressure of Se and / or S that is greater during annealing, which leads to increasing the diffusion of Se and / or S in the metal precursors.
  • FIG. 1c shows another step of implementing the method, in which an n-type semiconductor layer 13 is deposited on the CIGS layer, in order to form the pn junction.
  • This layer may be deposited by chemical bath, by sputtering or by evaporation.
  • It may for example be composed of CdS and deposited by chemical bath, the layer 13 having a thickness of a few tens of nm.
  • ZnS Zero-semiconductor
  • ZnOS Zero-semiconductor
  • Other materials may be used such as ZnS or ZnOS, for a thickness for example between 5 nm and 30 nm.
  • Figure 1c also illustrates another process step which is optional. This step consists of depositing a layer 14 of intrinsic ZnO, the function of which will be explained later.
  • This layer 14 is highly transparent in the solar spectrum and highly resistive. It is generally deposited by sputtering and has a thickness of a few tens of nm.
  • the layer 13 prevents reactions between the ZnO and the CIGS and thus protects the layer 12 during the deposition of the layer 14.
  • FIG. 1 d illustrates a step of implementing the method in which another etching is performed, either mechanically or by laser ablation.
  • This etching corresponding to step P2 mentioned above, consists of removing all the layers previously deposited on the 1 1 layer of molybdenum. This etching thus makes it possible to make an aperture referenced 1 1 1 in FIG. 1 d. It will make it possible to carry out a portion (P2) of the electrical interconnection between two adjacent cells.
  • the width of the opening 1 1 1 is generally between 50 ⁇ m and 150 ⁇ m and is preferably equal to about 100 ⁇ m.
  • the distance between the openings 110 and 111 is generally between 50 pm and 150 pm and is preferably equal to about 00 pm.
  • FIG. 1e illustrates yet another step of implementing the method, in which a layer of a transparent conductive oxide 15 is deposited.
  • This layer may be deposited by sputtering and have a thickness of a few hundred nm.
  • It may especially be Al doped ZnO having a thickness of about 500 nm.
  • This Al doped ZnO layer will be used to form a conductive transparent electrode referenced 15a for the front face electrode of the cell 2 and 15b for the front face electrode of the cell 3 (see FIG. 1f).
  • the n-type semiconductor layer 13 may have discontinuities.
  • the ZnO layer 14 then has the function of providing electrical insulation between the transparent conductive layer 15 and the layer 12 of CIGS.
  • ITO tin-doped indium oxide
  • silver nanowires silver nanowires
  • carbon nanotubes could also be used to make this transparent conductive electrode.
  • other deposit techniques could also be used.
  • the distance between the openings 110 and 111 must be large enough to avoid a too great interconnection resistance between the front face electrode 15a of the cell 2 and the rear face electrode 11b of the cell 3.
  • FIG. 1f illustrates a last step of the method, in which another etching is performed in the stack of layers, in order to definitively isolate the cell 2 from the cell 3.
  • This etching step corresponds to the step P3 mentioned above. It can be performed mechanically or by laser ablation and consists in removing all the layers deposited on the rear face electrode 11b.
  • the opening 112 obtained makes it possible to electrically isolate the two cells 2 and 3 at their front face electrodes 5a and 15b.
  • the opening 112 more generally has a width of between 10 ⁇ and 200 ⁇ , and is preferably of the order of 100 ⁇ m.
  • Figure 1f also illustrates the path of the charges between the two adjacent cells 2 and 3.
  • the front face electrode 15a of the first cell 2 makes it possible to collect on the front face the electric charges generated in this cell 2 and to route them towards the rear face electrode 11b of the adjacent cell 3.
  • Their object is to locally increase the conductivity of the CIGS material in order to conduct the conduction of the charges from the front face electrode of a given cell to the back-face electrode of the adjacent cell.
  • the invention therefore aims to overcome the disadvantages of this type of etching by proposing another method for electrically isolating two adjacent cells at their backside electrodes.
  • the invention relates to a method for producing a photovoltaic module comprising a plurality of solar cells in a thin-film structure, in which are successively realized in the structure, an electrode on the rear face, a photovoltaic layer obtained by annealing at from metal precursors deposited in the form of a layer, and another layer of semiconductor to create a pn junction with the photovoltaic layer, the method also consisting in making etchings in the different layers of the structure.
  • the deposition of the precursor layer is carried out in a localized manner, so as to leave at least one zone of the backside electrode located between two adjacent cells free, the annealing modifying this zone which has a higher resistivity important than the rest of the back-side electrode, so as to provide electrical isolation between the back-face electrodes of two adjacent cells.
  • the precursors comprise metal precursors which are of Cu, In and Ga or Cu, Zn and Sn type.
  • the annealing is advantageously carried out at a temperature of between 400 ° C. and 600 ° C. and preferably of the order of 550 ° C.
  • the area of the backside electrode, located between two adjacent cells and having a higher resistivity, may be in the form of a band. This typically has a width of 100 ⁇ .
  • the deposition of the precursor layer is advantageously carried out by screen printing or slit-coating.
  • the invention also relates to a photovoltaic module comprising a plurality of solar cells connected in series on a common substrate, each cell comprising a front electrode, transparent to light, and a rear-end electrode spaced from the electrode on the front face by a photovoltaic layer and another layer of semiconductor to create a pn junction.
  • the backside electrodes of two adjacent cells are electrically insulated by a region of the electrode. rear face which is located between the two cells and which has a greater resistivity than the rest of the back-side electrode.
  • the photovoltaic layer comprises a discontinuity in the region of the back-face electrode situated between two adjacent cells and having a higher resistivity than the rest of the back-side electrode.
  • the photovoltaic layer is preferably made of CIGS or CZTS.
  • the electrode on the rear face is advantageously made of molybdenum.
  • the area of the back-face electrode situated between two adjacent cells and with a higher resistivity has a width of between 50 ⁇ m and 150 ⁇ m and is in particular equal to approximately 100 ⁇ m.
  • FIGS. 2a to 2g All these figures are sectional views and show different stages of implementation of the method according to the invention.
  • Figure 2a shows a substrate 4 which can be made of various materials, typically glass, plastic or metal.
  • this substrate is made of soda-lime glass whose thickness is a few millimeters and, for example, 3 mm.
  • a molybdenum layer 41 On this substrate 4, is deposited a molybdenum layer 41 whose thickness is between 100 nm and 2 pm and which is, for example, equal to 500 nm.
  • the deposition of the molybdenum layer may in particular be carried out by sputtering.
  • the metal layer will be used to constitute the electrode on the rear face of the different cells of the photovoltaic module that will be obtained by the method according to the invention. Unlike conventional monolithic interconnection methods, no etching step is performed in the layer 41. In other words, in the context of the invention, the step P1 is absent.
  • FIG. 2b illustrates the stage of the process in which the precursors are brought which will lead to the formation of the photovoltaic layer, so as to constitute the layer 42.
  • the photovoltaic layer will then be made of a CIGS type material.
  • the following ratios are preferably respected:
  • Metal precursors can also be of the type
  • the metal precursors are preferably deposited in such a way that the following ratios are respected:
  • the method according to the invention then leads to obtaining solar cells whose photovoltaic layer is made of material of the CZTS type and, in particular, Cu 2 ZnSnSe 4 , Cu 2 ZnSnS 4 or Cu 2 ZnSn (S, Se) 4, depending on whether the layer 42 comprises selenium, sulfur or a mixture of the two components.
  • the germanium may also be integrated into the CZTS mesh to form a Cu 2 Zn (Sn, Ge) material (S, Se) 4 , when the layer 42 comprises a mixture of selenium and sulfur.
  • the metallic constituents can also be of the type
  • the method according to the invention then leads to obtaining solar cells whose photovoltaic layer is made of a material of the Cu (ln, Al) (S, Se) 2 type .
  • FIG. 2b illustrates a layer 42 which is not deposited continuously on the back-face electrode 41.
  • zones 420 are totally devoid of constituents, the layer 41 then being bare at these zones 420.
  • these zones 420 are presented, in plan view, in the form of strips, intended to separate two adjacent cells of the photovoltaic module. These strips have a width of between 50 ⁇ and 150 ⁇ m and in particular equal to 100 ⁇ m.
  • these areas will form a complementary network of the cell network.
  • This layer 42 may comprise essentially metal precursors.
  • the sulfur or selenium is then brought later in gaseous form. They can also be made in the form of a continuous layer deposited on the discontinuous layer of metal precursors.
  • the layer 42 can comprise both metal precursors and selenium or sulfur.
  • Various deposition methods can be implemented to produce the layer 42. It can in particular be obtained by using a silkscreen frame having the pattern corresponding to the zones 420, through which an ink comprising metal precursors and, depending on the case, the sulfur or selenium, is deposited. The deposit is therefore made in a localized manner.
  • FIG. 2c illustrates the next step of the method according to the invention in which the metallic constituents are converted into a layer 46 of semiconductor material, for example CIGS or CZTS.
  • the conversion of metal precursors into CIGS by the addition of Se or S is conventionally carried out by annealing at high temperature. It is called selenization annealing in the case of selenium or sulfurization annealing in the case of sulfur.
  • Selenium or sulfur can be supplied during annealing in gaseous form or, before annealing, during the deposition of a continuous layer on the discontinuous layer of metal precursors or during the deposition of the layer of metal precursors. In the latter case, the annealing is carried out under a neutral atmosphere.
  • This annealing may typically be carried out at a temperature between 400 ° C and 600 ° C and preferably equal to 550 ° C.
  • the duration of the annealing is generally between 30 s and 30 min and is preferably of a duration of about 1 min.
  • the zone 410 of the back-face electrode 41 is directly exposed to the input of selenium or sulfur, depending on the annealing mode employed (Se metal vapor supply or S, gas H 2 Se or H 2 S, or deposition of a layer of Se or S).
  • the selenium will react with the molybdenum layer 41 to form MoSe 2 in the zone 410.
  • the MoSe 2 grows in a compact hexagonal structure whose axis c is parallel to the surface of the layer 41.
  • the planes perpendicular to the axis c form leaflets.
  • it is the sulfur present in the layer 42 or brought independently that will diffuse and react with the underlying molybdenum layer to form MoS 2 .
  • the thickness of the Mo layer and the minimum amount of selenium or sulfur, provided in various forms, will be adjusted so that the Mo is transformed into MoSe 2 or MoS 2 throughout its thickness.
  • This minimal amount of selenium or sulfur is conventionally referred to as the "equivalent thickness" of selenium or sulfur, that is to say the thickness of a deposited layer of selenium or sulfur exactly corresponding to the stoichiometry of MoSe 2 or MoS 2 so that the Mo layer is converted to MoSe 2 or MoS 2 throughout its thickness.
  • a layer of Mo with a thickness of 500 nm can thus be converted into a layer of approximately 1.95 ⁇ m of MoSe 2 with an equivalent thickness of 1.7 ⁇ m in the case of selenium or 1.75 ⁇ m in the case of case of sulfur.
  • the zone 410 of the back-face electrode 41 which is not in contact with the metal precursors is transformed during the annealing, thanks to the contribution of selenium or sulfur.
  • the resistivity of MoSe 2 or MoS 2 in the direction parallel to the c axis is much greater than that of molybdenum. Indeed, the resistivity ratio is greater than 10 8 .
  • the zone 410 of the electrode on the rear face 41 thus has a higher resistivity than the rest of the electrode on the rear face 41.
  • this area 410 of the rear-facing electrode 41 having a higher resistivity thus makes it possible to avoid the etching step P1 and thus to eliminate the disadvantages associated with this etching step.
  • the annealing may also be accompanied by the formation of a layer of MoSe 2 at the interface of the layers 41 and 42 (not shown in the figures).
  • this layer is thin, especially less than 300 nm. It adds only a small resistance insofar as the flow of the charges between the layers 41 and 42 is effected in the direction perpendicular to the axis c of the MoSe 2 layer. However, in this direction, the resistivity of MoSe 2 is very low. It also forms an ohmic contact that improves the electrical properties of solar cells.
  • FIGs 2d to 2g describe the other steps of the method according to the invention, which are similar to those described with reference to Figures 1c to 1f.
  • Figure 2d shows an implementation step in which a layer 43 of n-type semiconductor is deposited on the layer 46, to form the pn junction.
  • the material used may be CdS, ZnS or ZnOS.
  • FIG. 2d illustrates another step of the method which is optional and which consists in depositing a layer 44 of a transparent material on the layer 43.
  • the material used may be ZnO.
  • Figure 2e illustrates an etching step corresponding to step P2 mentioned above. It consists in removing all the layers previously deposited on the backside electrode 41b, however away from the zone 410 of higher resistivity.
  • This etching thus makes it possible to make an opening referenced 411 in FIG. 2e, and thus a portion of the electrical interconnection between the two adjacent cells referenced 5 and 6 in FIG. 2g.
  • the zone 410 and the opening 411 are located at a minimum distance of between 50 ⁇ m and 150 ⁇ m, and in particular of the order of 00 ⁇ m.
  • FIG. 2f illustrates another implementation step, in which a layer of a transparent and conductive oxide 45 is deposited on the layer 44 or directly on the layer 43 when the layer 44 is omitted.
  • FIG. 2g illustrates a last step of the method, in which another etching is performed in the stack of layers.
  • This etching step corresponds to step P3.
  • the opening 412 obtained is further removed from the zone 410 than the opening 411. It makes it possible to electrically isolate the two cells 5 and 6, at their front face electrodes 45a and 45b.
  • the two cells 5 and 6 are spaced from each other by the zone 410 and the openings 411 and 412. This space is the interconnection zone.
  • Figure 2g also illustrates the path of the charges between two adjacent cells 5 and 6.
  • the front face electrode 45a of the first cell 5 makes it possible to collect, on the front face, the electric charges generated in this cell 5 and to route them towards the rear face electrode 41b of the adjacent cell 6.
  • the method which has just been described has the advantage of eliminating one of the etching steps conventionally provided for in the monolithic interconnection processes, in this case the step P1, and thus of being able to overcome the disadvantages associated with it. at this stage of engraving.

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Photovoltaic Devices (AREA)

Abstract

Procédé de réalisation d'un module photovoltaïque comportant une pluralité de cellules solaires dans une structure en couches minces, dans lequel sont réalisées successivement, une électrode en face arrière (41 ), une couche photovoltaïque (46) obtenue par dépôt d'une couche (42) de précurseurs et par recuit pour convertir les précurseurs en matériau semi-conducteur, et une autre couche (43) de semi-conducteur pour créer une jonction pn avec la couche photovoltaïque (46), caractérisé en ce que le dépôt de la couche (42) est réalisé de façon localisée, de façon à laisser libre au moins une zone (410) de l'électrode en face arrière (41) située entre deux cellules adjacentes, le recuit modifiant cette zone (410) qui présente une résistivité plus importante que le reste de l'électrode en face arrière (41 ), de façon à assurer l'isolation électrique entre deux cellules adjacentes.

Description

PROCEDE POUR REALISER UN MODULE PHOTOVOLTAIQUE AVEC DEUX ETAPES DE GRAVURE P2 ET P3 ET MODULE PHOTOVOLTAIQUE
CORRESPONDANT. L'invention concerne le domaine de l'énergie solaire photovoltaïque et plus particulièrement les modules photovoltaïques en couches minces.
Dans le cadre de la présente demande, une « couche mince » sera une couche présentant une épaisseur inférieure à 5 pm.
Un module photovoltaïque comprend plusieurs cellules solaires mises en série. En effet, la tension électrique générée aux bornes d'une seule cellule solaire, inférieure à 1 Volt, est en général trop faible pour de nombreux dispositifs. Une mise en série de nombreuses cellules est donc nécessaire. Ainsi, la tension délivrée par un module photovoltaïque est de l'ordre de 100 Volt, pour une centaine de cellules reliées en série.
Pour les modules photovoltaïques en couches minces, cette mise en série peut être obtenue par des étapes de gravure et de dépôt réalisées sur un même substrat. On réalise ainsi une interconnexion monolithique. Ceci présente un avantage considérable par rapport à la technologie classique du silicium cristallin massif. En effet, la réalisation de modules en silicium cristallin nécessite des opérations lourdes et laborieuses de connexion filaire et de soudure. Toutes ces opérations sont rendues inutiles avec la technologie des couches minces.
Le procédé d'interconnexion monolithique des cellules solaires en couches minces nécessite trois étapes de gravure, classiquement dénommées P1 , P2, P3.
La première étape (P1 ) assure l'isolation électrique de deux cellules adjacentes au niveau de l'électrode en face arrière des cellules solaires.
La deuxième étape (P2) permet de connecter l'électrode en face avant d'une cellule donnée à l'électrode en face arrière de la cellule adjacente. La troisième étape (P3) consiste à isoler électriquement deux cellules adjacentes au niveau de l'électrode en face avant.
Différentes techniques sont mises en œuvre pour réaliser ce procédé d'interconnexion monolithique.
Les plus classiques sont la gravure mécanique ou l'ablation laser.
On peut ainsi se référer au document US-4 502 225 qui décrit un dispositif comportant une pointe de gravure destinée à des dispositifs semi-conducteurs.
L'utilisation de laser dans des cellules solaires en couche mince est notamment décrite dans les articles « Sélective ablation of thin films with short and ultrashort laser puises », Hermann et al., Appl. Surf. Sci. 252 (2006) 4814 ou encore « Laser applications in thin-film photovoltaics », Bartolme et al., Appl Phys B 100 (2010) 427-436.
Ces techniques de gravure présentent l'avantage de pouvoir être employées pour une grande variété de matériaux déposés en couches minces, comme par exemple CdTe, a-Si, CZTS (de formule générale Cu2ZnSn(S,Se)4) ou CIGS (de formule générale Cu(ln, Ga)(Se, S)2).
Cependant, ces techniques de gravure présentent chacune des inconvénients.
Ainsi, la gravure mécanique conduit à l'endommagement des matériaux du fait de la présence de contraintes mécaniques sur les couches, à la formation de débris sur la surface des couches à proximité de la ligne de gravure qui peuvent conduire à des problèmes de court-circuit, ainsi qu'à l'usure des pointes de gravure. De plus, de façon générale, la qualité de la gravure mécanique est très sensible à de nombreux paramètres comme la morphologie ou les propriétés des couches minces, ainsi qu'aux paramètres de fonctionnement des pointes de gravure.
Par ailleurs, l'ablation laser n'est pas simple à mettre en œuvre. En effet, on peut constater que le matériau retiré peut fondre et reboucher en partie la rainure réalisée par l'ablation laser. Ainsi, cette technique ne permet pas d'obtenir une surface propre nécessaire pour réaliser un contact électrique de bonne qualité. On peut également utiliser des méthodes de gravure chimique. Cependant, ces méthodes sont plus compliquées et plus coûteuses à mettre en œuvre que les méthodes classiques de gravure mécanique ou d'ablation laser.
Afin de mieux situer le contexte de l'invention, un procédé classique d'interconnexion monolithique pour un module photovoltaïque en couches minces maintenant être décrit en référence aux figures 1a à 1f. Toutes ces figures sont des vues en coupe et représentent différentes étapes de mise en œuvre de ce procédé.
La figure 1a représente un substrat 1 qui peut être réalisé en divers matériaux, notamment en verre, ou encore en plastique ou en métal (par exemple acier, aluminium, ou titane), souple ou rigide.
En général, ce substrat est réalisé en verre sodocalcique dont l'épaisseur est de quelques millimètres et typiquement comprise entre 1 et 3 mm.
Sur ce substrat 1 , est déposée une couche de molybdène 11 dont l'épaisseur est généralement comprise entre 100 nm et 2 pm, et préférentiellement de l'ordre de 1 pm.
Cette couche de molybdène servira à constituer l'électrode en face arrière des différentes cellules formant le module photovoltaïque.
La figure 1a montre qu'une étape de gravure est réalisée après le dépôt de la couche de Mo. Comme indiqué précédemment, cette gravure est généralement réalisée, soit mécaniquement, soit par ablation laser. Elle conduit à la formation d'une rainure 110, dépourvue de molybdène.
Cette rainure 110 permet de définir les électrodes de face arrière 11a et 11b des cellules adjacentes 2 et 3 illustrées sur la figure 1f.
Cette étape de gravure correspond à l'étape P1 mentionnée précédemment.
La largeur de la rainure 110 est généralement comprise entre 10 pm et 100 pm, et elle est préférentiellement de l'ordre de 50 pm.
La figure 1 b illustre une autre étape du procédé dans laquelle est réalisée une couche photovoltaïque et, à titre d'exemple, une couche de CIGS cristallisée. Cette couche a une fonction d'absorbeur de la lumière. Cette étape consiste tout d'abord à apporter, sur l'électrode de face arrière 11 , des précurseurs métalliques de Cu, In, Ga, et des éléments de type Se et/ou S, servant à la croissance de la couche de CIGS, matériau semi-conducteur de type p.
De nombreux procédés de dépôt adaptés aux couches minces peuvent être utilisés.
Il peut s'agir de procédés sous vide, tels que l'évaporation ou la pulvérisation cathodique ou des procédés mis en œuvre à pression atmosphérique, tels que l'électrodépôt, la sérigraphie, le doctor-blading, le jet d'encre ou le slit-coating.
Ainsi, des précurseurs de Cu, In et Ga peuvent être déposés par pulvérisation cathodique. Une couche de Se et/ou S peut être ensuite déposée sur l'empilement obtenu par une méthode sous vide ou une méthode mise en œuvre à pression atmosphérique.
De façon générale, un apport massif de S ou Se est toujours nécessaire. Le chalcogène S ou Se peut être apporté sous la forme de gaz élémentaire, sous la forme de gaz (H2S ou H2Se) ou sous la forme d'une couche de S ou Se évaporé, déposée à la surface de la couche de précurseurs métalliques.
II convient de noter que les gaz H2S et H2Se sont hautement toxiques, ce qui complexifie grandement leur utilisation à l'échelle industrielle.
L'épaisseur de cette couche de précurseurs métalliques est généralement comprise entre 300 nm et 1 pm.
La conversion des constituants en une couche 12 de CIGS cristallisée s'effectue par un recuit à haute température, dénommé recuit de sélénisation/sulfurisation en utilisant une rampe de montée en température comprise entre 1 °C/s et 10°C/s.
On peut notamment se référer au document US-5 578 503 qui décrit un procédé d'obtention d'un semi-conducteur du type CuXY2 où X est In et/ou Ga et Y est Se ou S.
La température est généralement comprise entre 400 et 600°C. P T/IB2013/050179
5
La couche de constituants peut être recouverte d'un capot, de préférence en graphite. Ce capot permet d'assurer une pression partielle de Se et/ou S plus importante lors du recuit, ce qui conduit à augmenter la diffusion de Se et/ou S dans les précurseurs métalliques.
La figure 1 c montre une autre étape de mise en oeuvre du procédé, dans laquelle une couche 13 de semi-conducteur de type n est déposée sur la couche de CIGS, afin de former la jonction pn.
Cette couche peut être déposée par bain chimique, par pulvérisation cathodique ou encore par évaporation.
Elle peut par exemple être composée de CdS et déposée par bain chimique, la couche 13 présentant une épaisseur de quelques dizaines de nm.
D'autres matériaux peuvent être utilisés tels que ZnS ou ZnOS, pour une épaisseur par exemple comprise entre 5 nm et 30 nm.
La figure 1 c illustre également une autre étape du procédé qui est facultative. Cette étape consiste à déposer une couche 14 de ZnO intrinsèque, dont la fonction sera expliquée plus loin.
Cette couche 14 est fortement transparente dans le spectre solaire et fortement résistive. Elle est généralement déposée par pulvérisation cathodique et présente une épaisseur de quelques dizaines de nm.
On peut noter que la couche 13 empêche les réactions entre le ZnO et le CIGS et protège ainsi la couche 12, pendant le dépôt de la couche 14.
La figure 1 d illustre une étape de mise en œuvre du procédé dans laquelle est réalisée une autre gravure, soit mécaniquement, soit par ablation laser.
Cette gravure, correspondant à l'étape P2 mentionnée plus haut, consiste à retirer toutes les couches préalablement déposées sur la couche 1 1 de molybdène. Cette gravure permet donc de réaliser une ouverture référencée 1 1 1 sur la figure 1 d. Elle va permettre de réaliser une partie (P2) de l'interconnexion électrique entre deux cellules adjacentes.
La largeur de l'ouverture 1 1 1 est généralement comprise entre 50 pm et 150 μητι et elle est de préférence égale à environ 100 pm. P T/IB2013/050179
6
Par ailleurs, la distance entre les ouvertures 110 et 111 est généralement comprise entre 50 pm et 150 pm et elle est préférentiellement égale à environ 00 pm.
La figure 1e illustre encore une autre étape de mise en œuvre du procédé, dans laquelle est déposée une couche d'un oxyde transparent conducteur 15.
Cette couche peut être déposée par pulvérisation cathodique et présenter une épaisseur de quelques centaines de nm.
Il peut notamment s'agir de ZnO dopé Al, présentant une épaisseur d'environ 500 nm.
Cette couche de ZnO dopé Al servira à former une électrode transparente conductrice référencée 15a pour l'électrode de face avant de la cellule 2 et 15b pour l'électrode de face avant de la cellule 3 (voir figure 1f).
Il est généralement admis que la couche 13 de semi- conducteur de type n peut présenter des discontinuités. La couche 14 de ZnO a alors pour fonction d'assurer une isolation électrique entre la couche transparente conductrice 15 et la couche 12 de CIGS.
D'autres matériaux, tels que l'oxyde d'indium dopé en étain (ITO), des nanofils d'argent, des nanotubes de carbone pourraient également être employés pour réaliser cette électrode transparente conductrice. De même, d'autres techniques de dépôt pourraient également être utilisées.
On comprend que la distance entre les ouvertures 110 et 111 doit être suffisamment importante pour éviter une résistance d'interconnexion trop importante entre l'électrode de face avant 15a de la cellule 2 et l'électrode de face arrière 11b de la cellule 3.
La figure 1f illustre une dernière étape du procédé, dans laquelle une autre gravure est réalisée dans l'empilement de couches, afin d'isoler définitivement la cellule 2 de la cellule 3.
Cette étape de gravure correspond à l'étape P3 mentionnée plus haut. Elle peut être réalisée mécaniquement ou par ablation laser et consiste à retirer toutes les couches déposées sur l'électrode de face arrière 11 b. L'ouverture 112 obtenue permet d'isoler électriquement les deux cellules 2 et 3 au niveau de leurs électrodes 5a et 15b de face avant.
L'ouverture 112 présente plus généralement une largeur comprise entre 10 μιη et 200 μιτι, et elle est de préférence de l'ordre de 100 pm.
La figure 1f illustre également le chemin des charges entre les deux cellules adjacentes 2 et 3.
Ainsi, l'électrode de face avant 15a de la première cellule 2 permet de collecter en face avant les charges électriques générées dans cette cellule 2 et de les acheminer vers l'électrode de face arrière 11 b de la cellule adjacente 3.
Compte tenu des inconvénients présentés par les techniques de gravure classiques, des solutions ont été proposées dans l'état de la technique.
Cependant, elles concernent essentiellement l'étape P2.
Elles ont pour objet d'augmenter localement la conductivité du matériau CIGS pour réaliser la conduction des charges depuis l'électrode de face avant d'une cellule donnée à l'électrode de face arrière de la cellule adjacente.
Il peut s'agir d'un traitement laser permettant de donner localement un comportement métallique au CIGS. On peut notamment se référer à l'article de Westin et al., « Laser patterning of P2 interconnect via thin-film CIGS PV modules », Solar Energy Materials and Solar Cells 92 (2008) 1230. Des précurseurs métalliques déposés localement peuvent aussi jouer ce rôle en diffusant dans la couche de CIGS. On peut notamment à cet égard se référer au document US-2010/0000589.
Par contre, il n'existe pas à ce jour d'autres procédés pour réaliser la gravure P1 qu'une gravure mécanique, laser ou éventuellement chimique.
L'invention a donc pour objet de pallier les inconvénients de ce type de gravure en proposant un autre procédé permettant d'isoler électriquement deux cellules adjacentes au niveau de leurs électrodes en face arrière. IB2013/050179
8
Ainsi, l'invention concerne un procédé de réalisation d'un module photovoltaïque comportant une pluralité de cellules solaires dans une structure en couches minces, dans lequel sont réalisées successivement dans la structure, une électrode en face arrière, une couche photovoltaïque obtenue par recuit à partir de précurseurs métalliques déposés sous la forme d'une couche, et une autre couche de semi-conducteur pour créer une jonction pn avec la couche photovoltaïque, le procédé consistant également à réaliser des gravures dans les différentes couches de la structure.
Selon l'invention, le dépôt de la couche de précurseurs est réalisé de façon localisée, de façon à laisser libre au moins une zone de l'électrode en face arrière située entre deux cellules adjacentes, le recuit modifiant cette zone qui présente une résistivité plus importante que le reste de l'électrode en face arrière, de façon à assurer l'isolation électrique entre les électrodes de face arrière de deux cellules adjacentes.
De façon préférée, les précurseurs comprennent des précurseurs métalliques qui sont du type Cu, In et Ga ou Cu, Zn et Sn.
Par ailleurs, le recuit est avantageusement réalisé à une température comprise entre 400°C et 600°C et, de préférence, de l'ordre de 550°C.
La zone de l'électrode en face arrière, située entre deux cellules adjacentes et présentant une plus forte résistivité, peut présenter la forme d'une bande. Celle-ci présente typiquement une largeur de 100 μητι.
Enfin, le dépôt de la couche de précurseurs est avantageusement effectué par sérigraphie ou slit-coating.
L'invention concerne également un module photovoltaïque comportant une pluralité de cellules solaires connectées en série sur un substrat commun, chaque cellule comportant une électrode en face avant, transparente à la lumière, et une électrode en face arrière espacée de l'électrode en face avant par une couche photovoltaïque et une autre couche de semi-conducteur permettant de créer une jonction pn.
Selon l'invention, les électrodes en face arrière de deux cellules adjacentes sont isolées électriquement par une zone de l'électrode en face arrière qui est située entre les deux cellules et qui présente une résistivité plus importante que le reste de l'électrode en face arrière.
De façon préférée, la couche photovoltaïque comporte une discontinuité dans la zone de l'électrode en face arrière située entre deux cellules adjacentes et présentant une résistivité plus importante que le reste de l'électrode en face arrière.
Par ailleurs, la couche photovoltaïque est, de préférence, réalisée en CIGS ou CZTS.
L'électrode en face arrière est avantageusement réalisée en molybdène.
Enfin, la zone de l'électrode en face arrière située entre deux cellules adjacentes et avec une résistivité plus importante, présente une largeur comprise entre 50 pm et 150 pm et est notamment égale à environ 100 pm.
L'invention sera mieux comprise et d'autres buts, caractéristiques et avantages de celle-ci apparaîtront plus clairement à la lecture de la description qui suit et qui est faite au regard des figures 2a à 2g. Toutes ces figures sont des vues en coupe et représentent différentes étapes de mise en œuvre du procédé selon l'invention.
La figure 2a représente un substrat 4 qui peut être réalisé en divers matériaux, classiquement en verre, en plastique ou en métal. En général, ce substrat est réalisé en verre sodocalcique dont l'épaisseur est de quelques millimètres et, par exemple, de 3 mm.
Sur ce substrat 4, est déposée une couche de molybdène 41 dont l'épaisseur est comprise entre 100 nm et 2 pm et qui est, par exemple, égale à 500 nm.
Le dépôt de la couche de molybdène peut notamment être réalisé par pulvérisation cathodique.
La couche métallique servira à constituer l'électrode en face arrière des différentes cellules du module photovoltaïque qui sera obtenu par le procédé selon l'invention. Contrairement aux procédés classiques d'interconnexion monolithique, aucune étape de gravure n'est réalisée dans la couche 41. En d'autres termes, dans le cadre de l'invention, l'étape P1 est absente.
La figure 2b illustre l'étape du procédé dans laquelle sont apportés les précurseurs qui conduiront à la formation de la couche photovoltaïque, de façon à constituer la couche 42.
Il peut s'agir de précurseurs métalliques de Cu, In, Ga et éventuellement d'au moins un élément pris parmi Se et S. La couche photovoltaïque sera alors en un matériau du type CIGS. Les ratios suivants sont de préférence respectés :
0.75<Cu/(ln+Ga)<0.95; 0.55<ln/(ln+Ga)<0.85 et 0.15<Ga/(ln+Ga)<0.45.
Les précurseurs métalliques peuvent également être du type
Cu, Zn et Sn.
Les précurseurs métalliques sont, de préférence, déposés de façon à ce que les ratios suivants soient respectés :
0.75<Cu/(Zn+Sn) <0.95 et 1.05 <Zn/Sn <1.35.
Le procédé selon l'invention conduit alors à l'obtention de cellules solaires dont la couche photovoltaïque est en matériau du type CZTS et, en particulier, Cu2ZnSnSe4, Cu2ZnSnS4 ou Cu2ZnSn(S,Se)4, selon que la couche 42 comprenne du sélénium, du soufre ou un mélange des deux composants.
Le germanium peut également être intégré dans la maille du CZTS pour former un matériau du type Cu2Zn(Sn,Ge)(S,Se)4, lorsque la couche 42 comprend un mélange de sélénium et de soufre.
Les constituants métalliques peuvent également être du type
Cu, Al et In.
Le procédé selon l'invention conduit alors à l'obtention de cellules solaires dont la couche photovoltaïque est en un matériau du type Cu(ln, AI)(S, Se)2.
La figure 2b illustre une couche 42 qui n'est pas déposée de façon continue sur l'électrode en face arrière 41.
Au contraire, des zones 420 sont totalement dépourvues de constituants, la couche 41 étant alors nue au niveau de ces zones 420. De façon générale, ces zones 420 se présentent, vues en plan, sous la forme de bandes, destinées à séparer deux cellules adjacentes du module photovoltaïque. Ces bandes présentent une largeur comprise entre 50 μιη et 150 prn et notamment égale à 100 pm. Ainsi, on comprend que, lors de la formation d'un module photovoltaïque constitué d'un réseau de cellules, ces zones vont former un réseau complémentaire du réseau de cellules.
Cette couche 42 peut comporter essentiellement des précurseurs métalliques. Dans ce cas, le soufre ou le sélénium sont alors apportés ultérieurement sous forme gazeuse. Ils peuvent également être apportés sous la forme d'une couche continue déposée sur la couche discontinue de précurseurs métalliques.
Enfin, la couche 42 peut comporter à la fois des précurseurs métalliques et du sélénium ou du soufre.
Différents procédés de dépôt peuvent être mis en œuvre pour réaliser la couche 42. Elle peut notamment être obtenue en utilisant un cadre de sérigraphie présentant le motif correspondant aux zones 420, à travers lequel une encre comportant des précurseurs métalliques et, selon le cas, du soufre ou du sélénium, est déposée. Le dépôt est donc effectué de façon localisée.
La figure 2c illustre l'étape suivante du procédé selon l'invention dans laquelle les constituants métalliques sont convertis en une couche 46 de matériau semi-conducteur, par exemple en CIGS ou CZTS.
La conversion des précurseurs métalliques en CIGS grâce à l'apport de Se ou de S, s'effectue classiquement par un recuit à haute température. Il est dénommé recuit de sélénisation dans le cas du sélénium ou recuit de sulfuration dans le cas du soufre.
L'apport de sélénium ou de soufre peut s'effectuer lors du recuit sous forme gazeuse ou, avant le recuit, lors du dépôt d'une couche continue sur la couche discontinue de précurseurs métalliques ou lors du dépôt de la couche de précurseurs métalliques. Dans ce dernier cas, le recuit est effectué sous atmosphère neutre.
Ce recuit peut typiquement être réalisé à une température comprise entre 400°C et 600°C et, de préférence, égale à 550°C. La durée du recuit est généralement comprise entre 30 s et 30 mn et elle est, de préférence, d'une durée d'environ 1 min.
Au cours de ce recuit, la zone 410 de l'électrode en face arrière 41 , dépourvue de précurseurs métalliques, est directement exposée à l'apport de sélénium ou de soufre, selon le mode de recuit employé (apport de vapeur métallique de Se ou S, de gaz H2Se ou H2S, ou dépôt d'une couche de Se ou S).
Ainsi, le sélénium va réagir avec la couche de molybdène 41 pour former du MoSe2 dans la zone 410. Le MoSe2 croît dans une structure hexagonale compacte dont l'axe c est parallèle à la surface de la couche 41. Les plans perpendiculaires à l'axe c forment des feuillets.
Dans une autre forme de mise en œuvre, c'est le souffre présent dans la couche 42 ou apporté indépendamment qui va diffuser et réagir avec la couche de molybdène sous-jacente pour former du MoS2.
L'épaisseur de la couche de Mo et la quantité minimale de sélénium ou de soufre, apportée sous différentes formes, seront ajustées pour que le Mo soit transformé en MoSe2 ou MoS2, sur toute son épaisseur.
Il convient de noter qu'il est nécessaire d'avoir un apport massif de Se ou de S pour former la phase CIGS. Cet apport est nécessaire et suffisant pour que la couche de Mo soit convertie en MoSe2 ou MoS2 sur toute son épaisseur.
Cette quantité minimale de sélénium ou de soufre est classiquement dénommée « épaisseur équivalente » de sélénium ou de soufre, c'est-à-dire l'épaisseur d'une couche déposée de sélénium ou de soufre correspondant exactement à la stœchiométrie du MoSe2 ou du MoS2 pour que la couche de Mo soit convertie en MoSe2 ou du MoS2 sur toute son épaisseur.
Une couche de Mo d'une épaisseur de 500 nm peut ainsi être transformée en une couche d'environ 1 ,95 pm de MoSe2 avec une épaisseur équivalente de 1 ,77 pm dans le cas du sélénium ou de 1 ,75 pm dans le cas du soufre.
Ainsi, la zone 410 de l'électrode en face arrière 41 qui n'est pas en contact avec les précurseurs métalliques est transformée lors du recuit, grâce à l'apport de sélénium ou de soufre. Or, la résistivité du MoSe2 ou du M0S2 dans le sens parallèle à l'axe c est beaucoup plus importante que celle du molybdène. En effet, le rapport de résistivité est supérieur à 108.
La zone 410 de l'électrode en face arrière 41 présente donc une résistivité plus importante que le reste de l'électrode en face arrière 41.
Elle va ainsi permettre de définir les électrodes de face arrière 41 a et 41b de deux cellules adjacentes référencées 5 et 6 sur la figure 2g, et de les isoler électriquement.
La formation de cette zone 410 de l'électrode en face arrière 41 présentant une plus forte résistivité permet donc d'éviter l'étape de gravure P1 et donc d'éliminer les inconvénients liés à cette étape de gravure.
Il convient de noter que le recuit peut également s'accompagner de la formation d'une couche de MoSe2 à l'interface des couches 41 et 42 (non représentée sur les figures). Cependant, cette couche est de faible épaisseur, notamment inférieure à 300 nm. Elle n'ajoute qu'une faible résistance dans la mesure où l'écoulement des charges entre les couches 41 et 42 s'effectue dans la direction perpendiculaire à l'axe c de la couche de MoSe2. Or, dans cette direction, la résistivité du MoSe2 est très faible. Elle forme de plus un contact ohmique qui améliore les propriétés électriques des cellules solaires.
Les figures 2d à 2g décrivent les autres étapes du procédé selon l'invention, lesquelles sont similaires à celles décrites en référence aux figures 1c à 1f.
Ainsi, la figure 2d montre une étape de mise en œuvre dans laquelle une couche 43 de semi-conducteur de type n est déposée sur la couche 46, afin de former la jonction pn. Comme indiqué au regard de la figure 1c, le matériau utilisé peut être du CdS, ZnS ou ZnOS.
La figure 2d illustre une autre étape du procédé qui est facultative et qui consiste à déposer une couche 44 d'un matériau transparent sur la couche 43. Comme indiqué précédemment au regard de la figure 1c, le matériau utilisé peut être du ZnO.
La figure 2e illustre une étape de gravure correspondant à l'étape P2 mentionnée précédemment. Elle consiste à retirer toutes les couches préalablement déposées sur l'électrode en face arrière 41 b, à l'écart cependant de la zone 410 de résistivité plus élevée.
Cette gravure permet donc de réaliser une ouverture référencée 411 sur la figure 2e, et donc une partie de l'interconnexion électrique entre les deux cellules adjacentes référencées 5 et 6 sur la figure 2g.
De préférence, la zone 410 et l'ouverture 411 sont situées à une distance minimale comprise entre 50 pm et 150 μιτι, et notamment de l'ordre de 00 pm.
La figure 2f illustre une autre étape de mise en uvre, dans laquelle est déposée une couche d'un oxyde transparent et conducteur 45, sur la couche 44 ou directement sur la couche 43 lorsque la couche 44 est omise.
Il peut notamment s'agir de ZnO dopé Al.
Enfin, la figure 2g illustre une dernière étape du procédé, dans laquelle une autre gravure est réalisée dans l'empilement de couches.
Cette étape de gravure correspond à l'étape P3.
L'ouverture 412 obtenue est encore plus éloignée de la zone 410 que l'ouverture 411. Elle permet d'isoler électriquement les deux cellules 5 et 6, au niveau de leurs électrodes de face avant 45a et 45b.
On constate que les deux cellules 5 et 6 sont espacées l'une de l'autre par la zone 410 et les ouvertures 411 et 412. Cet espace est la zone d'interconnexion.
De façon générale, les indications données pour la mise en œuvre des étapes illustrées aux figures 1c et 1f valent également pour les étapes illustrées au regard des figures 2d à 2g.
La figure 2g illustre également le chemin des charges entre deux cellules adjacentes 5 et 6.
Ainsi, l'électrode de face avant 45a de la première cellule 5 permet de collecter, en face avant, les charges électriques générées dans cette cellule 5 et de les acheminer vers l'électrode de face arrière 41 b de la cellule adjacente 6. T/IB2013/050179
15
Le procédé qui vient d'être décrit présente l'avantage d'éliminer l'une des étapes de gravure classiquement prévue dans les procédés d'interconnexion monolithiques, en l'occurrence l'étape P1 , et donc de s'affranchir des inconvénients liés à cette étape de gravure.
Les signes de référence insérés après les caractéristiques techniques figurant dans les revendications ont pour seul but de faciliter la compréhension de ces dernières et ne sauraient en limiter la portée.

Claims

REVENDICATIONS
1. Procédé de réalisation d'un module photovoltaïque comportant une pluralité de cellules solaires dans une structure en couches minces, dans lequel sont réalisées successivement dans la structure, une électrode en face arrière (41), une couche photovoltaïque (46) obtenue par recuit à partir de précurseurs métalliques déposés sous la forme d'une couche (42), et une autre couche (43) de semi-conducteur pour créer une jonction pn avec la couche photovoltaïque, caractérisé en ce que le dépôt de la couche de précurseurs (42) est réalisé de façon localisée, de façon à laisser libre au moins une zone (410) de l'électrode en face arrière (41) située entre deux cellules adjacentes, le recuit modifiant cette zone (410) qui présente une résistivité plus importante que le reste de l'électrode en face arrière (41 ), de façon à assurer l'isolation électrique entre deux cellules adjacentes.
2. Procédé selon la revendication 1 , caractérisé en ce que les constituants comprennent des précurseurs métalliques qui sont du type Cu, Ga et In ou Cu, Zn et Sn.
3. Procédé selon la revendication 1 ou 2, caractérisé en ce que le recuit est réalisé à une température comprise entre 400°C et 600°C et de préférence, de l'ordre de 550°C.
4. Procédé selon l'une des revendications 1 à 3, caractérisé en ce que la zone (410) de l'électrode en face arrière (41 ) de plus forte résistivité présente la forme d'une bande.
5. Procédé selon la revendication 4, caractérisé en ce que la bande présente une largeur comprise entre 50 pm et 150 pm et est notamment également à 100 pm.
6. Module photovoltaïque comportant une pluralité de cellules solaires connectées en série sur un substrat commun (4), chaque cellule comportant une électrode de face avant, transparente à la lumière, et une électrode de face arrière, espacée de l'électrode de face avant par une couche photovoltaïque (46) et une autre couche (43) de semiconducteur, permettant de créer une jonction pn avec la couche 17
photovoltaïque (46), caractérisé en ce que les électrodes de face arrière (41a, 41b) de deux cellules adjacentes (5, 6) sont isolées électriquement par une zone (410) de l'électrode en face arrière (41 ) qui est située entre les deux cellules et qui présente une résistivité plus importante que le reste de l'électrode en face arrière (41 ).
7. Module selon la revendication 6, caractérisé en ce que la couche photovoltaïque (46) comporte une discontinuité (420) au niveau de cette zone (410).
8. Module selon la revendication 6 ou 7, caractérisé en ce que la couche photovoltaïque (46) est réalisée en CIGS ou CZTS.
9. Module selon l'une des revendications 6 à 8, caractérisé en ce que l'électrode en face arrière (41 ) est réalisée en molybdène.
EP13704492.1A 2012-01-11 2013-01-09 Procede pour realiser un module photovoltaïque avec deux etapes de gravure p2 et p3 et module photovoltaïque correspondant Withdrawn EP2803089A2 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1250289A FR2985606B1 (fr) 2012-01-11 2012-01-11 Procede pour realiser un module photovoltaique avec deux etapes de gravure p2 et p3 et module photovoltaique correspondant.
PCT/IB2013/050179 WO2013105031A2 (fr) 2012-01-11 2013-01-09 Procede pour realiser un module photovoltaïque avec deux etapes de gravure p2 et p3 et module photovoltaïque correspondant

Publications (1)

Publication Number Publication Date
EP2803089A2 true EP2803089A2 (fr) 2014-11-19

Family

ID=47716131

Family Applications (1)

Application Number Title Priority Date Filing Date
EP13704492.1A Withdrawn EP2803089A2 (fr) 2012-01-11 2013-01-09 Procede pour realiser un module photovoltaïque avec deux etapes de gravure p2 et p3 et module photovoltaïque correspondant

Country Status (5)

Country Link
US (1) US9502597B2 (fr)
EP (1) EP2803089A2 (fr)
CN (1) CN104160516B (fr)
FR (1) FR2985606B1 (fr)
WO (1) WO2013105031A2 (fr)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2985607B1 (fr) * 2012-01-11 2018-01-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede pour realiser un module photovoltaique avec deux etapes de gravure p1 et p3 et module photovoltaique correspondant.
FR2989223B1 (fr) * 2012-04-06 2014-12-26 Commissariat Energie Atomique Procede pour realiser un module photovoltaique avec une etape de gravure p3 et une eventuelle etape p1.
FR2989224B1 (fr) * 2012-04-06 2014-12-26 Commissariat Energie Atomique Procede pour realiser un module photovoltaique avec une etape de gravure p3 et une eventuelle etape p2.
US20140264998A1 (en) * 2013-03-14 2014-09-18 Q1 Nanosystems Corporation Methods for manufacturing three-dimensional metamaterial devices with photovoltaic bristles
GB201322572D0 (en) * 2013-12-19 2014-02-05 Oxford Photovoltaics Ltd Connection of photoactive regions in an optoelectronic device
FR3026228A1 (fr) * 2014-09-19 2016-03-25 Commissariat Energie Atomique Dispositif semi-photovoltaique semi-transparent a cellules en serie par interconnexion monolithique
US9859451B2 (en) 2015-06-26 2018-01-02 International Business Machines Corporation Thin film photovoltaic cell with back contacts
US9608159B2 (en) * 2016-05-09 2017-03-28 Solar-Tectic Llc Method of making a tandem solar cell having a germanium perovskite/germanium thin-film
US10062792B2 (en) 2016-05-16 2018-08-28 Solar-Tectic Llc Method of making a CZTS/silicon thin-film tandem solar cell
US9859450B2 (en) 2016-08-01 2018-01-02 Solar-Tectic, Llc CIGS/silicon thin-film tandem solar cell
CN108091714B (zh) * 2016-11-17 2020-12-08 Lg电子株式会社 太阳能电池板
US11329177B2 (en) 2018-11-08 2022-05-10 Swift Solar Inc Stable perovskite module interconnects
US11631777B2 (en) 2019-03-11 2023-04-18 Swift Solar Inc. Integration of bypass diodes within thin film photovoltaic module interconnects
CN111463315B (zh) * 2019-08-26 2021-08-20 杭州纤纳光电科技有限公司 一种太阳能电池切割钝化一体化加工方法及其太阳能电池

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4502225A (en) 1983-05-06 1985-03-05 Rca Corporation Mechanical scriber for semiconductor devices
JP3386127B2 (ja) 1992-09-22 2003-03-17 シーメンス アクチエンゲゼルシヤフト 基板上に黄銅鉱半導体を迅速に作成する方法
WO2003038859A2 (fr) * 2001-07-20 2003-05-08 Itn Energy Systems, Inc. Appareil et procede de production de modules photovoltaiques a film mince
JP4064340B2 (ja) * 2003-12-25 2008-03-19 昭和シェル石油株式会社 集積型薄膜太陽電池の製造方法
US8927315B1 (en) * 2005-01-20 2015-01-06 Aeris Capital Sustainable Ip Ltd. High-throughput assembly of series interconnected solar cells
US20070178620A1 (en) * 2006-02-02 2007-08-02 Basol Bulent M Method of Forming Copper Indium Gallium Containing Precursors And Semiconductor Compound Layers
DE102007032283A1 (de) * 2007-07-11 2009-01-15 Stein, Wilhelm, Dr. Dünnschichtsolarzellen-Modul und Verfahren zu dessen Herstellung
EP2073269A1 (fr) * 2007-12-21 2009-06-24 Helianthos B.V. Procédé pour la fourniture d'une connexion en série dans un système de cellule solaire
US20100000589A1 (en) * 2008-07-03 2010-01-07 Amelio Solar, Inc. Photovoltaic devices having conductive paths formed through the active photo absorber
US20100031995A1 (en) * 2008-08-10 2010-02-11 Twin Creeks Technologies, Inc. Photovoltaic module comprising thin laminae configured to mitigate efficiency loss due to shunt formation
WO2011046388A2 (fr) * 2009-10-15 2011-04-21 엘지이노텍주식회사 Dispositif photovoltaïque solaire et procédé de fabrication associé
WO2011123869A2 (fr) * 2010-04-02 2011-10-06 Paul Beatty Procédé et dispositif destinés à rainurer une cellule photovoltaïque à film mince

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
None *
See also references of WO2013105031A2 *

Also Published As

Publication number Publication date
FR2985606B1 (fr) 2014-03-14
FR2985606A1 (fr) 2013-07-12
US9502597B2 (en) 2016-11-22
WO2013105031A3 (fr) 2013-10-24
WO2013105031A2 (fr) 2013-07-18
US20150020864A1 (en) 2015-01-22
CN104160516B (zh) 2017-05-10
CN104160516A (zh) 2014-11-19

Similar Documents

Publication Publication Date Title
EP2803089A2 (fr) Procede pour realiser un module photovoltaïque avec deux etapes de gravure p2 et p3 et module photovoltaïque correspondant
EP2172981B1 (fr) Cellule photovoltaïque à hétérojonction à deux dopages et procédé de fabrication
EP2777075B1 (fr) Substrat conducteur pour cellule photovoltaïque
EP2577737B1 (fr) Composant photovoltaïque pour application sous flux solaire concentré
WO2013105024A1 (fr) Procede pour realiser un module photovoltaïque avec deux etapes de gravure p1 et p3 et module photovoltaïque correspondant
FR2945670A1 (fr) Dispositif photovoltaique et procede de fabrication
EP2834848A1 (fr) Procédé pour réaliser un module photovoltaïque avec une étape de gravure p3 et une éventuelle étape p1.
WO2013150440A1 (fr) Procede pour realiser un module photovoltaïque avec une etape de gravure p3 et une eventuelle etape p2
EP3809473A1 (fr) Procédé d&#39;interconnexion de cellules photovoltaïques avec des fils métalliques au contact de plots de pâte à braser
EP3005425B1 (fr) Procédé de réalisation de la jonction p-n d&#39;une cellule photovoltaïque en couches minces et procédé d&#39;obtention correspondant d&#39;une cellule photovoltaïque
EP3069386B1 (fr) Substrat de contact arrière pour cellule photovoltaïque
FR3031240A3 (fr) Substrat conducteur pour cellule photovoltaique
EP4177967A1 (fr) Cellule photovoltaïque munie d au moins une couche d`oxyde transparent conducteur perfectionnee
FR3018392A1 (fr) Module solaire photovoltaique semi-transparent en couches minces et son procede de fabrication
FR2910712A1 (fr) Heterojonction a interface dopee
WO2015015367A1 (fr) Procédé de réalisation d&#39;une jonction pn dans une cellule photovoltaïque à base de czts et cellule photovoltaïque en configuration superstrat et à base de czts
WO2016075236A1 (fr) Procédé de fabrication d&#39;une cellule photovoltaique
FR3026228A1 (fr) Dispositif semi-photovoltaique semi-transparent a cellules en serie par interconnexion monolithique

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20140724

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20180627

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20200801