EP2411863A1 - Modulateur optique a haut debit en semi-conducteur sur isolant. - Google Patents

Modulateur optique a haut debit en semi-conducteur sur isolant.

Info

Publication number
EP2411863A1
EP2411863A1 EP10715971A EP10715971A EP2411863A1 EP 2411863 A1 EP2411863 A1 EP 2411863A1 EP 10715971 A EP10715971 A EP 10715971A EP 10715971 A EP10715971 A EP 10715971A EP 2411863 A1 EP2411863 A1 EP 2411863A1
Authority
EP
European Patent Office
Prior art keywords
diode
doped
component
zone
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP10715971A
Other languages
German (de)
English (en)
Other versions
EP2411863B1 (fr
Inventor
Delphine Morini
Gilles Rasigade
Laurent Vivien
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Universite Paris Sud Paris 11
Original Assignee
Centre National de la Recherche Scientifique CNRS
Universite Paris Sud Paris 11
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National de la Recherche Scientifique CNRS, Universite Paris Sud Paris 11 filed Critical Centre National de la Recherche Scientifique CNRS
Publication of EP2411863A1 publication Critical patent/EP2411863A1/fr
Application granted granted Critical
Publication of EP2411863B1 publication Critical patent/EP2411863B1/fr
Not-in-force legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements with at least one potential jump barrier, e.g. PN, PIN junction
    • G02F1/025—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements with at least one potential jump barrier, e.g. PN, PIN junction in an optical waveguide structure

Definitions

  • An improved electro-optical modulation component for improved performance in data rates greater than 10 Gb / s. This improvement is obtained by decreasing the influence of the capacitive effects of the structure and its environment. More particularly, it relates to such a component in which:
  • the influence of the capacity of the structure itself is limited by a reduction of the access resistance, or the influence of the capacitive effect of the environment is reduced by a modification of the structure of the substrates in line with the active region, or
  • the invention further relates to a method of manufacturing such a component, and to a device or system including such a component.
  • the invention is in the field of optoelectronics and semiconductor photonics, in particular for applications in the fields of optical telecommunications and optical interconnections in integrated circuits.
  • the electro-optical modulator is an element for transferring information from an electrical signal to an optical wave, for example to transform a digital information in electronic form into an optical digital signal that will be sent in an optical fiber for long-distance transmission.
  • An object of the invention is thus to improve the performance provided by these components, in particular in terms of the modulation speed and contrast obtained in the modulated optical signal, but also the reduction of optical losses.
  • optical modulators operating at more than 10 and up to 40 Gbit / s, which are made of semiconductor materials type IH-V and lithium Niobate (LiNbO3).
  • An object of the invention is thus in particular to solve or limit the problems related to the increase in the flow of electro-optic modulators made semiconductor on insulator, and more particularly in silicon on insulator.
  • the optical modulation is generally performed by varying the density of carriers (electrons and / or holes) within the optical waveguide. This variation in carrier density creates a variation of the refractive index, and thus a variation of the phase of the guided optical wave as a function of a voltage applied from an input electrical signal.
  • An interferometric structure is used to convert the phase modulation into optical intensity modulation, which may be for example a Fabry Perot or Ring resonator or a Mach Zehnder interferometer.
  • the Mach Zehnder interferometer consists of a beam splitter to two arms in which the two waves propagate, and in the phase modulation is performed, and a combiner beams out of these two arms.
  • the intensity is maximum at the output of the interferometer, when the two waves recombine in opposition of phase, the intensity is minimal.
  • the active regions placed in the arms of Mach Zehnder have a length of several millimeters in order to obtain a phase variation equal to pi, and thus provide good performance for example in terms of contrast.
  • the invention proposes for this purpose an improved optoelectronic component for controlling an optical signal circulating in a waveguide microphone formed using a relief, typically a raised rib (also called a ridge) protruding from the surface of a semiconductor layer within a semiconductor-on-insulator substrate.
  • the semiconductor may be silicon on a silica layer, for example in the form of a wafer ("wafer") type SOI ("Silicon On Isolant”) provided for example by the company SOITec.
  • the invention can however also be applied to a modulator using other semiconductors such as for example: germanium (ie: germanium on insulator), or
  • any semiconductor of type IH-V ie: IH-V on insulator.
  • this micro waveguide comprises an active zone centered on the optical mode created by said edge / rib and located between (and possibly included in) a p-type doped zone and an N-type doped zone, called main doped zones; forming between them a diode, and
  • these P or N doped zones are connected to two electrodes arranged on either side of this active zone and make it possible to polarize said diode.
  • the invention proposes to increase the cutoff frequency of such a component by modifying some of the electrical parameters which contribute to it, and this unexpectedly for the skilled person.
  • this cutoff frequency is increased by: - decreasing the access resistances of the component itself, or
  • the invention proposes to reduce the access resistances, that is to say the electrical resistance between the electrodes (for example metal) of the diode and the active region (the regions doped N and P type within the diode, as well as the possible intrinsic regions). The reduction of these access resistances makes it possible to limit the harmful influence exerted by the capacitive behavior of the diode itself.
  • the invention proposes such a component in which at least one of these main doped zones (and preferably both) has an extra thickness in its portion connected to its electrode by relative to its nearest part of said active area.
  • this extra thickness thus creates an increase in the transverse dimension to the current flowing between the active zone and the corresponding access electrode.
  • This increase in cross-current dimension decreases the overall value of the access resistance for this electrode.
  • Figure 1 discloses an optical modulator consists of a so-called vertical diode formed between a P + doped Si layer at the bottom of a cuvette of the silicon substrate and a doped Si layer N "on the edge and extending on the top of the component to an electrode
  • This Si N " layer has a portion rising perpendicular to the plane of the substrate, but whose transverse dimension to the current (ie the dimension parallel to the plane of the substrate ) is substantially identical to the transverse dimension of the other parts of this Si N " layer.
  • the characteristic of extra thickness proposed by the invention is advantageously implemented in a dimension transverse to the direction of flow of this current, including in configurations where this direction is not parallel to the plane of the substrate.
  • this transverse dimension can also be obtained by increasing the horizontal dimension of the part of the main doped zone connected to its electrode relative to its part closest to the active zone.
  • the invention also provides a combination of this extra thickness and this increase in horizontal dimension, determined from the geometry and proportions of these different parts.
  • the invention thus describes an original way of reducing the access resistances by increasing the thickness of the doped silicon regions, in particular in the case where a lateral diode is used but also for other configurations such as a so-called diode. vertical for example.
  • This increase in thickness is performed only from a minimum distance from the core of the guide so as not to influence the propagation of the optical mode too much and thus to maintain low propagation losses.
  • This minimum distance depends on the effective dimensions of the zone containing the optical mode, and therefore on the confinement parameters of the optical guide and its environment.
  • a larger gap between the optical mode and the recovery of the area in increased thickness will give less losses, while decreasing the contrast performance of the modulator. This minimum distance will therefore correspond to a chosen deviation with the lowest possible value for which the losses remain acceptable in relation to the specifications.
  • the increase in thickness of the doped zones may be located at least at a distance from the heart of the guide at which the intensity of the field is less than one-tenth of the maximum intensity of the field, that is to say at least at a distance for which KImax / 10.
  • a distance such as K Imax / 100 or even K Imax / 1000 will be chosen.
  • US Pat. No. 7,251,408 discloses a component illustrating this counter-incentive tendency, in which the doped portions of the active region are etched at the surface to accommodate electrodes under Ia form of integrated implants in the doped part. These implants are integrated so as not to exceed the silicon surface of the waveguide layer, either at or even around the waveguide edge. Influence of the capacitive environment
  • the invention also proposes to reduce the influence of the equivalent capacitance (in the sense of the capacity of a capacitor) formed by the immediate environment. the active region of the component. It proposes to reduce this influence by decreasing the value of this capacitance, or by increasing the resistance of the substrate, and preferably by combining these two aspects.
  • such a component is produced within a substrate chosen or modified to reduce the influence of the capacitive effect formed around the diode, and in particular between on the one hand the main doped zones and on the other hand the substrate layer located on the other side of the insulating layer and in particular below it.
  • This groove (74) is parallel and external to the diodes and allows ( ⁇ [106]) to interrupt the doped layer (14), to isolate the outer doped portion (14p) from the remainder of the doped layer (14) located between the two diodes. This interruption makes it possible to decouple their respective potentials, and thus to reduce the capacity (cj1 and cj2, FIG. 11) of these two diodes (20 and 26). Indeed, the teaching of this document aims to reduce the static capacity of the modulator ( ⁇ [011] last sentence), ie its internal capacity as a component within an electronic circuit (see Figure 11). ). In this disclosure, we note that the presence of this groove
  • this groove does not therefore constitute a modification likely to reduce the capacitive influence of the environment.
  • This document describes a component formed directly on a semiconductor substrate, with no insulation layer in between. Therefore, a fortiori, it does not disclose a modification that can reduce the capacitive effect formed between the doped main zones and a substrate layer located on the other side of an insulating layer.
  • the invention proposes various possibilities that can be combined with each other in different ways: Increasing the resistance of the substrate
  • the semiconductor of the substrate situated under the insulator is chosen or modified to present a strong or stronger resistance.
  • This increase in resistance can be obtained in particular according to the following methods, which can be combined with one another: by eliminating or thinning the semiconductor of the substrate situated under the insulator, in all or part of the zone located directly above the doped or intrinsic zones forming the diode.
  • the semiconductor selecting or modifying the semiconductor so that it has a strong or stronger resistivity, uniformly or in all or part of the zone located directly above the doped or intrinsic zones forming the diode, or electrodes, or both .
  • the unintentionally doped standard silicon substrates generally have a residual doping level of the order of about 10 15 cm -3 , which gives them a resistivity of around 10 to 20 ⁇ cm (ohm centimeter).
  • the invention proposes to use, at least for this portion of the substrate, a silicon having a resistivity of at least 100 to 200 ⁇ cm, or even greater than 500 ⁇ cm.
  • a silicon having a resistivity of at least 100 to 200 ⁇ cm, or even greater than 500 ⁇ cm are provided with a high resistivity substrate having a value of the order of 750 ⁇ cm.
  • Such substrate characteristics were known per se, but were thus not specifically sought for the present application.
  • the invention thus proposes to select this substrate specifically so that it has such a resistivity.
  • the invention also proposes to carry out one or more steps of increasing this resistivity, for example purification, if possible above the values mentioned above but not necessarily.
  • the insulating layer is chosen or modified to have a greater thickness than what was deemed sufficient until now.
  • This thickness may for example be at least 2 micrometers and preferably at least 3 micrometers, or even more than 4 micrometers.
  • Such thicknesses are currently feasible in the field of SOI-type substrates, but for different uses and at greater costs which have hitherto deterred them from searching for them. specifically for lack of benefits. This is why the substrates used are currently of varying thickness or even random depending on availability. This thickness was previously considered sufficient to prevent light leakage from about 1 micron of insulation for current optical applications. The most commonly used thicknesses are thus included in 1 and 2 micrometers.
  • the insulator is thinned or removed, partially or totally, in at least a portion of the area directly above the doped or intrinsic zones forming the diode.
  • a "three-dimensional" integration consists in combining different types of functional components in the same hardware component or integrated circuit, realizing their constituent parts on different levels that can possibly communicate with each other.
  • Such an integration may comprise the production of a first functional component on a substrate, then the production of new layers on this first component to produce a second functional component.
  • Another method involves making two components or groups of components on two different substrates, and then assembling head to tail on one another by their upper surface.
  • the characteristics exhibited as applying to the environment of the diode also extend to the layers or regions that enter this environment including after such an assembly.
  • the insulator or substrate layers "above" are also advantageously treated as described above: that is to say by increasing the resistivity or even partial or complete suppression for the substrate, and / or by increasing the thickness or even partial or total suppression for the insulation.
  • the invention thus provides solutions for achieving speeds greater than 10 Gbit / s, while having "good” modulation properties, and in particular a high contrast between the high and low levels at the output of the modulator as well as low optical losses.
  • the inventors obtained numerical simulation results leading to a contrast of at least 5 dB, or even 10 dB or more, at a frequency corresponding to a rate of 40 Gb / s with a Mach-Zehnder interferometer. , a factor of five or even ten (in decibels) compared to the contrast of 1 dB stated in the publication L. Liao et al.
  • the inventors have thus found that it is important to design electrodes, allowing a correct propagation of the microwave with a low attenuation throughout the device.
  • the voltage is not applied simultaneously on the entire component: it is actually a microwave wave whose wavelength is of the order of magnitude of the length of the device.
  • the two main doped zones have an extra thickness in their portion connected to their respective electrode with respect to its part closest to the active zone, this extra thickness being covered in whole or part of a layer forming the lower part of said electrode or in contact with it.
  • these electrodes can thus be coplanar with, and for example deposited on, the surface of the component. They thus allow a low attenuation all along the linear waveguide.
  • these extra thicknesses can for example be made simply by an etching located on both sides optical mode. The edges of this etching then form, on the one hand, the sides of the guide rib, and on the other hand the rise of the thickenings of the main doped zones.
  • the main doped zones are separated by a zone of a semi-conductor in its greater part unintentionally doped, called intrinsic zone, and together form a PIN-type diode; or the intrinsic zone furthermore comprises at least one doped zone of P or N type and forming a horizontal or vertical plane layer (or, more generally, a plane layer parallel to a plane separating the main doped zones from each other), said doping plan; or
  • the main doped zones of the diode are situated on either side of the center of the active zone with respect to a plane normal to the plane of the substrate (and parallel to the waveguide), referred to as a lateral or horizontal diode, this diode comprising an intrinsic zone with at least one vertical doped plane; or
  • the main doped zones of the diode are located on either side of the center of the active zone with respect to a horizontal plane (that is to say parallel to the plane of the substrate), called vertical diode, this diode comprising a zone intrinsic with at least one horizontal doped plane; or
  • the diode is of PIN type with a single doped plane; or the main doped zones are in contact with each other in a so-called junction zone and together form a PN-type diode.
  • the characteristics described here for the main active zones can be applied to the P-doped zones, or the N-doped zones, or both. They can also be applied to configurations with doping plane P but also to those with doping plane N.
  • the processing characteristics of the substrate to limit the capacitive effects can be applied to the configurations in lateral / horizontal diode but also in vertical diode. More particularly in the case of the vertical diode, these characteristics can also be applied to the main regions located around the diode, in a horizontal plane (parallel to the plane of the substrate).
  • the invention provides a manufacturing method combining known technologies organized for the realization of a component as defined above.
  • this method comprises producing a waveguide layer so as to obtain:
  • a determined thickness for example according to or less than the values previously used for producing an electro-optical modulator
  • a significantly greater thickness in the active portion of the waveguide.
  • the invention proposes such a method comprising the use of a substrate or surrounding layers (above and / or below) in a semiconductor having a resistivity greater than 100 or even 200 ohms. m (or even greater than 500 or 750 ohm.m): to reduce the capacitive influence of said substrate on the modulation diode of said component.
  • the invention further proposes such a method comprising at least one integration of the component in a complex or compact or hybrid circuit by a method of the "three-dimensional integration" type.
  • This process method of manufacture then comprises the embodiment of the component as disclosed herein on a portion of circuit or substrate which will be subsequently assembled and / or superimposed with another circuit part or substrate, according to known methods.
  • such a method may comprise, for example:
  • the invention further provides a device for controlling an optical signal from an electrical signal, comprising at least one control component as disclosed herein.
  • control component is used to perform a phase modulation in an optical signal injected at one end of the micro-waveguide of said control component, by applying the electrical signal to the diode electrodes of said component of ordered.
  • control component comprises a PN diode, or a PIN diode without a plane doped in its intrinsic region, or a PIN diode with at least one plane doped in its intrinsic region, said diode being used in depletion type mode.
  • control component comprises a PN diode, or a PIN diode without a plane doped in its intrinsic region, said diode being used in carrier injection type mode.
  • the invention thus proposes such a device using at least one such control component to perform an intensity modulation in an optical signal.
  • the device uses at least one such control component to perform a phase modulation in an optical signal, preferably within an interferometric device of the type
  • Mach-Zehnder arranged to transform said phase modulation into an intensity modulation of said optical signal.
  • the Mach Zehnder interferometer has many advantages because it offers low sensitivity to technological change and temperature. In addition, its length structure lends itself particularly well to the integration of the characteristics disclosed here, in particular of unevenness around the active region.
  • Such a device can also use such a control component to perform a phase modulation in an optical signal within a Fabry-Perot resonator or a ring resonator arranged to transform said phase modulation into an intensity modulation. said optical signal.
  • the invention can be used in all applications requiring optical modulation from high-speed electrical signals, and in particular in optical telecommunications applications, optical interconnections in microprocessors, and bio-photonics.
  • FIGURE 1 is a cross-sectional view illustrating an example of the prior art comprising a PIN type diode in a lateral configuration with a vertical doped plane in its intrinsic region, as illustrated in WO 2005/093480;
  • FIGURE 2 is a cross-sectional view illustrating an example of the prior art comprising a PN-type diode in a lateral configuration as disclosed in US 7,251,408;
  • FIG. 3 illustrates an example of implantation and operation of a phase variation modulator mounted in an interferometer of FIG.
  • FIG. 4 illustrates an example of implantation and operation of the modulator of FIG. 3 in an optical circuit emitting in function of an input electronic signal, within a microelectronic circuit comprising an optical distribution
  • FIGURE 5 is a cross-sectional view illustrating an exemplary embodiment of the invention with the upside-down of the main areas in a PIN-type lateral configuration with a vertical doped plane;
  • FIG. 5b is a view similar to FIG. 5, illustrating the operation of the decreasing excess thicknesses of access resistances, for main doped zones of slightly different proportions, in a partial view centered on the left part of the figure;
  • FIGURE 6 is a cross-sectional view illustrating an exemplary embodiment of the invention with greater thickness of the main zones upwardly and downwardly, and where the upper surface of the extra thicknesses is coplanar with the surface of the guide rib. and at the general surface of the component in a PIN type lateral configuration with vertical doped plane;
  • FIGURE 7 is a cross-sectional view illustrating an exemplary embodiment of the invention with the upside-down of the main areas in a PN-type lateral configuration
  • FIGURE 8 is a cross-sectional view illustrating an exemplary embodiment of the invention with the upside-down of the main areas, in a non-symmetric PN-type lateral configuration
  • FIG. 9 is a cross-sectional view illustrating an exemplary embodiment of the invention with an upward thickness of the main zones, in a non-symmetrical PIN type lateral configuration with two doping levels of the main zones and a plan. single vertical doped in the intrinsic region
  • FIG. 10 is a cross sectional view illustrating an exemplary embodiment of the invention with greater thickness of the main zones, in a vertical configuration of PIN type with horizontal doped plane;
  • FIG. 9 is a cross-sectional view illustrating an exemplary embodiment of the invention with the upside-down of the main areas, in a non-symmetric PN-type lateral configuration
  • FIG. 9 is a cross-sectional view illustrating an exemplary embodiment of the invention with an upward thickness of the main zones, in a non-symmetrical PIN type lateral configuration with two doping levels of the main zones and a
  • FIGURE 11 is a cross-sectional view illustrating an exemplary embodiment of the invention with greater thickness of the main zones, in a PN-type vertical configuration with two doping levels of the main doped zones;
  • FIGURE 12 is a cross-sectional view illustrating an exemplary embodiment of the invention with removal of the insulator plumb with the diode in a PIN-type lateral configuration with a vertical doped plane;
  • FIGURE 13 is a cross-sectional view illustrating an exemplary embodiment of the invention with thinning of the underlying insulator plumb with the diode in a PIN type lateral configuration with a vertical doped plane
  • FIGURE 14 is a cross-sectional view illustrating an exemplary embodiment of the invention with removal of the underlying insulator and substrate plumb with the diode in a PIN type lateral configuration with vertical doped plane
  • FIGURE 15 is a cross-sectional view illustrating an exemplary embodiment of the invention with thickening of the insulator and removal of the substrate plumb with the diode in a PIN type lateral configuration with vertical doped plane;
  • FIG. 16 illustrates an exemplary intensity modulator embodiment according to the invention, comprising a Mach Zehnder interferometer similar to that of FIG. 3 in a sectional view along AA, including a phase modulator according to FIG. invention, with: o oversize upwards of the main doped parts, o removal of the substrate and thinning of the insulator above and below the diode, o in an asymmetric PIN configuration with a doped plane vertical;
  • FIG. 17 represents the embodiment of the invention of the section of FIG. 16, after covering by an insulating layer and a semiconductor layer for 3D integration, in which, directly above the diode and above this one: o the insulation layer is thinned, and o the semiconductor layer is removed.
  • FIGS. 18a and b illustrate two phases of a method of 3D integration by assembling an optronic circuit comprising a modulator according to the invention on an electronic circuit of the CMOS type.
  • the current state of the art includes electro-optical silicon modulators comprising a linear region forming a waveguide, as illustrated in the diagrams of FIGURE 1 and FIGURE 2 in cross-sections to the direction of the waveguide linear.
  • electro-optical silicon modulators comprising a linear region forming a waveguide, as illustrated in the diagrams of FIGURE 1 and FIGURE 2 in cross-sections to the direction of the waveguide linear.
  • FIGURE 1 WO 2005/093480 and publication D.
  • MARRIS-MORINI et al. "Low loss and high speed silicon optical modulator based on a lateral carrier depletion structure", Optics Express, 16, 1, 334-339 (2008);
  • FIGURE 2 US 7,251,408.
  • the waveguide is made within the thickness of a layer 12 of monocrystalline silicon forming a plane waveguide and which is carried by an insulating layer.
  • This component is typically produced on a SOI ("Silicon On Isolant") type substrate: the waveguide silicon layer 12 then rests on a layer 11 of silica (SiO 2 ), which itself rests on a layer 10 of silicon.
  • the linear waveguide is obtained for example by a rib 120, also called edge, protruding from the upper surface of the waveguide layer 12.
  • the difference in thickness of the rib 120 creates a light guide in the region 129 that it overhangs. In this region 129 of substantially oval section propagates an optical mode characterized by its effective propagation index, which provides linear guidance of the light waves injected therein.
  • the waveguide silicon layer 12 is processed to make a linear diode 130 surrounding and / or including the region of the linear waveguide 129.
  • This diode 130 is formed by doping the semiconductor for obtain regions respectively having an excess of holes (positively charged: doping 122 of the P type) and an excess of electrons (negatively charged: doping 126 of the N type), here the two regions 122 and 126 surrounding the guide region 129.
  • the diode further comprises a substantially central intrinsic region 121 which is unintentionally doped, forming a PIN type diode.
  • this intrinsic zone furthermore includes one or more doped zones forming one or more plane layers 124, forming a doping pin-type diode.
  • the two doped regions 222 and 226 respectively P and N meet and form a PN-type diode.
  • the electrical signal to be transformed is applied to the terminals 131 and 136 of this diode, which modifies the effective index of refraction within the region of the linear waveguide 129 as a function of the applied signal. This modification of the effective index creates a change in the transmission of the light waves passing through the waveguide, in the form of a phase shift depending on the applied electric signal.
  • this linear waveguide By injecting at one end of this linear waveguide a regular or known light wave coming from a light source S, for example a laser, an optical signal is obtained whose phase is modulated according to the electrical signal.
  • a light source S for example a laser
  • This phase modulation can then be integrated within an optical circuit to provide an intensity modulation, for example within a Mach-Zehnder interferometer or within a Fabry-Perot resonator or a ring resonator.
  • this linear diode 130 may be implanted in an optical circuit 30 forming a Mach Zehnder interferometer, to produce a modulator 3 with phase variation.
  • the electric signal 32 with respect to ground is applied to one electrode 136, the other electrode 131 being connected to ground.
  • the electrode 136 receiving the signal 32 is located centrally between the ground electrode 131 and another ground electrode 139 which is substantially symmetrical thereto.
  • a light source S for example a laser, produces a light wave 31 which is injected at an end 310 of the optical circuit.
  • a portion 311 of this wave 310 is injected into the linear waveguide 120 of the diode 130, and outputs an optical signal 319 whose phase is modulated according to the electrical signal 32.
  • Another portion 312 of the light wave 31 is injected into another optical guide 320 of the same length, and unchanged unchanged.
  • the two parts 311, 312 are joined at the output 390 and interfere with each other to give a light wave 39 whose intensity varies as a function of the electric signal 32.
  • FIG. 4 represents an example of implementation of an optical modulator according to the invention or according to the prior art in a circuit within a microelectronic or micro-optronic circuit.
  • the electrical signal 32 is injected into the modulator 3, to provide an optical signal which is sent in an optical distribution circuit 41 drawn on a plate 40, for example in SOI.
  • This plate constitutes an optical integrated circuit comprising various functional blocks 42 to 46, themselves comprising an electrical distribution 462 from a photodetector 461 at the input.
  • FIGURE 5 to FIGURE 18 describe various exemplary embodiments of the invention corresponding to different possible combinations of features of the invention, and variations thereof. Although not all combinations of these variants can be described here exhaustively, all of these possible combinations are here explicitly proposed by the invention.
  • the positioning between them thicknesses, limits of doped zones, electrode limits, and the existence or not of intrinsic zone or doping plane or progressive doping zones, as well as the existence and the nature of the modified zones of insulation or substrate are characteristics which are likely to be combined differently with each other according to the needs of the design loads, while enjoying the advantages of the invention and without departing from the spirit of the invention.
  • FIGURES 5, 5b and FIGURE 6 illustrate two exemplary embodiments of the invention in a PIN type lateral configuration with a vertical doped plane.
  • the waveguide is made within the thickness of a layer 52 of monocrystalline silicon forming a plane waveguide and which is carried by an insulating layer.
  • This component is for example made on a SOI ("Silicon On Isolant") type substrate: the waveguide silicon layer 52 then rests on a layer 51 of silica (SiO 2 ), which rests itself on the rest of the silicon layer 50 of the original substrate.
  • the linear waveguide is obtained for example by a rib 520, also called edge, projecting from the upper surface of the waveguide layer 52.
  • the difference in thickness of the rib 520 creates a light guide in the region or active area 529 that it overhangs. In this region 529 of substantially oval section propagates an optical mode characterized by its effective propagation index, which provides linear guidance of the light waves injected therein.
  • the waveguide silicon layer 52 is processed to provide a linear diode 530 (seen here in cross-section) surrounding and / or including the region of the linear waveguide 529.
  • the linear diode 530 is of type PIN, and formed of two main doped portions 522 and 526 respectively doped P and N. These two parts 522 and 526 surround an intrinsic zone 521 unintentionally doped, which includes one or more doped zones forming one or more doping planes 524, type P or N according to the desired configurations.
  • the main doped portions 522 and 526 each have an outer zone 5221 remote from the optical mode 529, and an inner zone 5220 located on the optical mode side 529.
  • the outer zone 5221 has an increase in the thickness t522 of material traversed by these currents.
  • the outer zone 5221 for example has an excess thickness of a difference in elevation h522 with respect to the inner zone 5220, allowing a decrease in the resistance of access of the diode on the side of the main doped zone concerned, preferably for the two main doped zones 522 and 526.
  • This distance is chosen as small as possible in order to minimize the access resistances, while remaining of a sufficient minimum value, measured or tested, so as not to disturb the optical transmission too much or to excessively increase the optical losses in the diode. .
  • the electrical signal to be converted is applied to the terminals of this diode 530 by electrodes 531 and 536, for example metal. These electrodes are disposed on the upper surface of the main doped zones 522 and 526, over all or part of their overprint portion 5221.
  • an intermediate layer of silicide 5311 and 5361 for example nickel or platinum, is provided between these electrodes 531 and 536 and the doped silicon of their corresponding main doped part 522 and 526, to improve the electrical contact.
  • the excess thickness h522 for improving the access resistance of the main doped portions 522 and 526 is disposed only upwards, that is to say on the opposite side to the base substrate 50.
  • this extra thickness may be located downwards, that is to say below the central portion of the diode, and even as here distributed on both sides.
  • the space cleared above the waveguide 520 is here left empty, but can also be covered with an insulator such as silica SiO2, for example for reasons of protection or insulation.
  • FIG. 6 represents an example similar to FIG. 5, in which the extra thicknesses for improving the access resistance of the main doped portions 622 and 626 are distributed in an upper elevation h6221 above the central portion, and a lower elevation difference. h6222 below this central part.
  • These two upper and lower gradients can be located at the same distance from the heart of the guide, but also at different distances d6221 and d6222 from this heart as illustrated here.
  • FIGURE 7 is illustrated an embodiment of the invention applied in a manner similar to FIGURE 5 but for a PN-type diode, or the two main doped portions 722 and 726 meet at the center of the mode guide rib 720. optical 729.
  • FIGURE 8 illustrates an exemplary embodiment of the invention similar to that of FIGURE 7, but in which the two main doped portions 822 and 826 are not symmetrical and meet under the optical mode guide rib 829 but on the side of this rib.
  • FIG. 9 illustrates an exemplary embodiment of the invention similar to FIG. 5, but in which the main doped zones each have two different doping zones, which are furthermore distributed in a non-symmetrical manner.
  • the main doped zone 922 situated to the left of the figure, for example of the P type, is distributed in an outer zone 9222 completely encompassing the excess thickness and doped more strongly than an inner doped zone 9221, which is in contact with the intrinsic zone 921. outside the guide rib 920 optical mode 929.
  • the access electrode 931 to this main doped area 922 covers only a portion of the extra thickness and stops at a distance d931 of its unevenness. The access electrode 931 is thus further removed from the active zone 929 than this difference in elevation h922 from the value of this distance d931.
  • the main doped zone 926 for example of N type, is distributed in an outer zone 9262 doped more strongly than an inner doped zone 9261, which is in contact with the intrinsic zone 921 under the rib 920 of guidance but on the side of it.
  • the inner zone 9261 includes a portion of the extra thickness and thus comes into contact with the corresponding electrode 936.
  • FIG. 10 illustrates an exemplary embodiment of the invention, in a PIN type vertical configuration with horizontal doped plane 1024.
  • This example comprises a linear diode 1030 with overprint of the main doped zones 1022 and 1026.
  • the optical guide comprises a rib 1020 formed by a sharp narrowing of the width of an intrinsically unintentionally doped part 1021 in its upper part.
  • This intrinsic zone comprises a single horizontal doped plane 1024 and is surrounded on the sides by an insulator 1000. It is in contact with the main doped zones 1022 and 1026 by its lower and respectively upper surface.
  • the main doped zone 1022 On the left side of the figure, the main doped zone 1022, for example of the P type, has an inner part 1022a in contact with the underside of the intrinsic zone 1021. At a distance d102 of the center of the optical mode 1029, the doped zone main 1022 has a slope H2O22 forming an allowance directed upwards in an outer portion 1022b, and on top of which is disposed the electrode 1031.
  • the main doped zone 1026 for example type N, has an inner portion 1026a in contact with the top of the rib carried by the intrinsic zone 1021.
  • the main doped zone 1026 has a drop in height h1026 forming an extra thickness in a part 1026b, on the top of which is disposed the electrode 1031.
  • This extra thickness is directed downwards, and down here to the surface of the insulating layer 101, for example the silica of a SOI substrate formed to from an initial silicon substrate 100.
  • the excess thickness created by the difference in height h1022 in the outer portion 1026b makes it possible to increase the width t1026 of material traversed by the currents il026 flowing between the active zone 1029 and the access electrode 1036 corresponding.
  • the two main doped portions were of constant thickness.
  • An electrode had a plunging portion which descended to the surface of the main doped portion located at the bottom of the intrinsic portion, this doped portion being of constant thickness.
  • the other main doped portion was of constant thickness on the top of the intrinsic part.
  • FIG. 11 illustrates an exemplary embodiment of the invention with greater thickness of the main zones, in a PN-type vertical configuration with two doping levels of the main doped zones.
  • the two main doped portions of the diode 1130 meet in a region or rib 1120 of substantially rectangular section, forming a guide for the optical mode 1129.
  • the lower side of this junction is formed by a lower, for example P-type, main doped portion 1122 extending horizontally on both sides below the rib 1120.
  • this doped portion main 1122 has a difference in elevation hll22 forming an extra thickness up to the surface of the component, and on which is disposed an electrode 1131a and 1131b.
  • this lower main doped portion 1122 has two different doping levels: the central portion 1122a has a first level of doping extending to the lateral ends for its lower part.
  • the two outer parts 1122b and 1122c of this main part 1122 have a second level of doping, stronger, can start in part before the difference in height hll22.
  • the upper side of the junction is formed by a so-called upper, for example N-type, main doped portion 1126 extending horizontally on one side of the guide region 1120.
  • this doped portion main 1126 has a difference in elevation hll26 forming an extra thickness up to the surface of the component, and on which is disposed an electrode 1136.
  • 11261 and 11221a creates an increase in the width t1126 and t1122a of material traversed by the currents 1126 and 1122a flowing between the active zone 1129 and the corresponding access electrode 1136 and 1131a.
  • the width t1126 (and / or t1122a) of this traversed thickness can also be increased by enlarging the horizontal dimension d1126 (and / or d1122a) of the outer portion 11261 of each of these main doped zones 1126 (and / or 1122).
  • this upper main doped portion 1126 has two different doping levels: the central portion 1126a has a first level of doping, and the portion on the electrode side
  • 1136 has a second level of doping, stronger, in the part in contact with the electrode.
  • the position of the limits of the doping zones or doping levels may vary with respect to the position of the excess thicknesses and / or the electrodes.
  • FIG. 12 to FIG. 15 illustrate examples of embodiments of the invention comprising, in addition to a configuration with excess thicknesses h522 and h526, in a manner similar to the example of FIG. 5, characteristics of modification of the layers vertically diode 130 to reduce the influence of the capacitive environment on the modulator.
  • FIG. 12 shows two examples in which the layer of insulator 52 has been removed and respectively thinned, in the zone 139 located at the plumb of the diode 130, preferably including the main doped areas
  • FIG. 14 shows an exemplary embodiment of the invention in which, in addition to a configuration with thicknesses and insulation suppression, similarly to the example of FIG. 12, the semiconductor 50 has been removed from the original substrate in the zone 138 located above the diode 130, preferably including the main doped zones therein
  • FIG. 15 shows an exemplary embodiment of the invention in which the silicon 50 has been removed from the substrate and the thickness of the insulator 51 has been increased in the zone 137 located directly above the diode 130, preferably in This feature can be obtained for example by first thinning the silicon 50 in this region 137, then oxidizing the silicon that remains there to transform it into insulating silica.
  • FIG. 16 illustrates an example of an intensity modulator according to the invention.
  • the intensity modulation is obtained in this example by a Mach Zehnder interferometer assembly (similar to FIG.
  • the phase modulator comprises a PIN type linear diode 1630 in asymmetrical lateral configuration with a doped plane 1624.
  • This diode comprises two main doped portions 1622 and 1626, each with a difference in elevation hl622 and hl626 respectively, forming two extra thicknesses on which two 1631 electrodes are arranged and
  • the underlying layer 160 of semiconductor substrate is suppressed and the underlying layer of insulator 161 is thinned, in a region 169 extending vertically above the diode 1630.
  • One 1636 of the electrodes is connected to the input electrical signal 1632, and the other electrode 1631 is connected to ground.
  • a second ground electrode 139 substantially symmetrical to the first 1631 is disposed on another undoped semiconductor portion substantially symmetrical in shape to the main doped portion 1622 which is connected to the first ground electrode 1631.
  • FIG. 17 represents a modulator of intensity similar to that of FIG. 16 on which was added, for example by gluing or by deposition, an insulating layer 163 itself covered with a semiconductor substrate layer 164. From FIG. same way and for the same reasons as for the underlying layers of insulator 161 and substrate 160, the upper layer of substrate 164 has been removed and the upper layer of insulator 163 has been thinned to a region 168 extending to the plumb of the diode 1630.
  • FIGS. 18a and 18b illustrate, according to the invention, two phases of an integration process called "3D integration", constituting an example of an integration method including a modulator according to the invention similar to that of FIG. characteristics of access resistors and its processing characteristics of neighboring layers 160 and 161.
  • An intensity modulator 16 according to the invention is produced on the surface of an optical or optronic circuit 18, based on an insulating layer 161 carried by a semiconductor substrate 160.
  • This circuit 18 comprises for example a photodetector 181 and waveguides 182.
  • this circuit 18 is glued in the inverted position on another circuit, for example an electronic circuit 19 CMOS type based on a substrate 190.
  • This assembly is performed by applying the upper surface (on the side of its initial substrate 160) of the circuit 18 on the upper surface (on the side opposite its substrate 190) of the circuit 19.
  • the processing of the neighboring layers of the diode 1630 of the modulator 16 according to the invention can be carried out in particular:
  • the 3D integration on another circuit 19 gives the initial circuit 18 sufficient rigidity to be able to remove all of the substrate 160 on which it was initially made.

Abstract

L'invention concerne un composant de modulation électro-optique, en particulier sur un substrat (50, 51) de type SOI, amélioré pour de meilleures performances dans les débits supérieurs à 10 Gb/s. Cette amélioration est obtenue en diminuant l'influence des effets capacitifs de la structure et de son environnement, et plus particulièrement dans lequel : L'influence de la capacité de la structure elle-même est limitée par une diminution de la résistance d'accès dans les régions dopées, ou L'influence de l'effet capacitif de l'environnement est diminué par une modification de la structure du substrat (50, 51) à l'aplomb de la région active (520), par exemple en amincissant le substrat (50) en silicirem ou l'isolant 51, ou; une combinaison de ces caractéristiques. L'invention concerne en outre un procédé de fabrication d'un tel composant, ainsi qu'un dispositif ou système incluant un tel composant. Ces améliorations sont applicables aux procédés d'assemblage par intégration 3D et aux circuits hybrides électroniques et optiques.

Description

« Modulateur optique à haut débit en semi-conducteur sur isolant »
L'invention concerne un composant de modulation électro-optique amélioré pour de meilleures performances dans les débits supérieurs à 10 Gb/s. Cette amélioration est obtenue en diminuant l'influence des effets capacitifs de la structure et de son environnement. Plus particulièrement, elle concerne un tel composant dans lequel :
- l'influence de la capacité de la structure elle-même est limitée par une diminution de la résistance d'accès, ou - l'influence de l'effet capacitif de l'environnement est diminué par une modification de la structure du ou des substrats à l'aplomb de la région active, ou
- une combinaison de ces caractéristiques.
L'invention concerne en outre un procédé de fabrication d'un tel composant, ainsi qu'un dispositif ou système incluant un tel composant.
Domaine technique
L'invention se situe dans le domaine de l'optoélectronique et la photonique sur semiconducteur, en particulier pour des applications dans les domaines des télécommunications optiques et des interconnexions optiques dans les circuits intégrés.
Pour réaliser une chaîne de communication comportant à la fois des signaux électriques et des signaux basés sur de la lumière dans des fibres optiques ou des circuits optiques, des composants de conversion électronique/ optique sont nécessaires. Le modulateur électro-optique est un élément permettant de transférer une information depuis un signal électrique vers une onde optique, par exemple pour transformer une information numérique sous forme électronique en un signal numérique optique qui sera envoyé dans une fibre optique pour une transmission longue distance Etat de la technique
La génération actuelle de composants et systèmes optoélectroniques commercialisés ou en cours d'industrialisation fonctionne à un débit allant jusqu'à 10 gigabits par seconde par canal chromatique pour le silicium. La prochaine génération actuellement à l'étude devrait fonctionner à des débits plus importants et supérieurs à 10 Gbit/s, pour des applications typiques nécessitant de 10 à 40 Gbit/s.
Un but de l'invention est ainsi d'améliorer les performances fournies par ces composants, en particulier sur le plan de la vitesse de modulation et du contraste obtenu dans le signal optique modulé, mais aussi de la diminution des pertes optiques.
Augmentation du débit
II existe des modulateurs optiques fonctionnant à plus de 10 et jusqu'à 40 Gbit/s, qui sont réalisés en matériaux semiconducteurs de type IH-V et en Niobate de lithium (LiNbO3).
Cependant, ces composants ne présentent pas les avantages des modulateurs en silicium par rapport aux autres technologies, c'est-à-dire en particulier et par exemple : possibilités et simplicité d'intégration de l'optique et de l'électronique sur le même substrat, utilisation des moyens de fabrication existants de la microélectronique, moindre coût et souplesse et rapidité de contrôle et de mise au point.
Un but de l'invention est ainsi en particulier de résoudre ou de limiter les problèmes liés à l'augmentation du débit des modulateurs électro- optiques réalisés en semiconducteur sur isolant, et plus particulièrement en silicium sur isolant.
Modulateurs en silicium
Dans un modulateur en silicium sur isolant, la modulation optique est généralement réalisée par variation de la densité de porteurs (électrons et/ou trous) à l'intérieur du guide d'onde optique. Cette variation de densité de porteurs crée une variation de l'indice de réfraction, et donc une variation de la phase de l'onde optique guidée en fonction d'une tension appliquée à partir d'un signal électrique d'entrée.
Une structure interférométrique est utilisée pour convertir la modulation de phase en modulation d'intensité optique, qui peut être par exemple un résonateur de type Fabry Pérot ou en anneau ou un interféromètre de Mach Zehnder.
L'interféromètre de Mach Zehnder est formé d'un diviseur de faisceau vers deux bras dans lesquels se propagent les deux ondes, et dans le/lesquels la modulation de phase est réalisée, et d'un combineur des faisceaux sortant de ces deux bras. Quand les deux ondes se recombinent en phase, l'intensité est maximale en sortie de l'interféromètre, quand les deux ondes se recombinent en opposition de phase, l'intensité est minimale. Au vu des variations d'indice effectif qui peuvent être obtenues
(typiquement inférieures à 10-3), les régions actives placées dans les bras des Mach Zehnder ont une longueur de plusieurs millimètres afin de pouvoir obtenir une variation de phase égale à pi, et fournir ainsi de bonnes performances par exemple en matière de contraste. II est fait référence en détail plus loin aux documents suivants, qui décrivent des modulateurs optiques sur substrat de type silicium sur isolant :
- document US 7,251,408,
- document WO 2005/093480, et - publication D. MARRIS-MORINI et al, "Low loss and high speed silicon optical modulator based on a latéral carrier depletion structure", Optics express, 16, 1, 334-339 (2008).
Il existe plusieurs publications portant sur des modulateurs optiques sur substrat de type silicium sur isolant, fonctionnant à des débits supérieurs à 10 Gbit/s. Cependant, les moyens utilisés pour atteindre ces débits, par exemple pour une réduction de la longueur de la région active, entraînent des performances limitées de ces composants.
Ainsi, la publication L. Liao et al, "40 Gbit/s silicon optical modulator for highspeed applications", Electronics Letters, 43, (22) (2007) propose un modulateur fournissant une modulation avec un contraste de seulement IdB à 40 Gbit/s.
De son côté, la publication S. Manipatrun et al, "High Speed Carrier Injection 18 Gb/s Silicon Micro-ring Electro-optic Modulator", LEOS 2007, 21-25 Oct. 2007 propose un modulateur basé sur un résonateur en anneau fournissant une modulation avec un contraste de seulement 3 dB de modulation à 18Gbit/s. En outre, le modulateur à anneau présente des inconvénients car il est par exemple plus sensible à la température et aux imperfections technologiques, et nécessite une alimentation électrique particulièrement complexe. Un autre but de l'invention est ainsi de pallier les inconvénients de l'état de la technique, et en particulier de :
- permettre d'augmenter la vitesse de modulation,
- améliorer les performances de contrastes lors d'une augmentation des débits,
- permettre d'améliorer le rapport signal bruit du signal modulé
- limiter les pertes optiques,
- faciliter et simplifier la mise au point, l'industrialisation, la fabrication des composants ou des systèmes correspondant, - améliorer et simplifier l'intégration de la fonction de modulation au sein de circuits compacts et/ou complexes et/ou hybrides, en deux dimensions et en trois dimensions,
- permettre l'utilisation de tout ou partie des procédés et des installations existant, - permettre une amélioration des capacités de transmission dans les circuits optoélectronique y compris les lignes de transmission optique
- rendre ces améliorations utilisables dans des circuits complexes, compacts, et/ou hybrides, en particulier avec intégration 3D.
Exposé de l'invention L'invention propose pour cela un composant optoélectronique amélioré pour commander un signal optique circulant dans un micro guide d'onde formé à l'aide d'un relief, typiquement une nervure en relief (aussi appelée arête) dépassant de la surface d'une couche de semi-conducteur au sein d'un substrat de type semi-conducteur sur isolant. Typiquement, le semiconducteur peut être du silicium sur une couche de silice, par exemple sous la forme d'une galette (« wafer ») de type SOI (« Silicon On Isolant ») fournie par exemple par la société SOITec.
L'invention peut toutefois aussi s'appliquer à un modulateur utilisant d'autres semiconducteurs tels que par exemple : - du germanium (soit : germanium sur isolant), ou
- tout semiconducteur de type IH-V (soit : IH-V sur isolant).
Elle peut aussi s'appliquer à un substrat de structure plus complexe, telle que :
- semiconducteur III-V sur SOI (silicium sur isolant), ou - semiconducteur III-V sur GOI (germanium sur isolant), ou
- hétéro structure de type SiGe sur Si, ou de type SiGe sur Ge. Selon l'invention :
- ce micro-guide d'onde comprend une zone active centrée sur le mode optique créé par ladite arête/nervure et située entre (et possiblement incluse dans) une zone dopée de type P et une zone dopée de type N, dites zones dopées principales, formant entre elles une diode, et
- ces zones dopées P ou N sont reliées à deux électrodes disposées de part et d'autre de cette zone active et permettent de polariser ladite diode.
L'invention propose d'augmenter la fréquence de coupure d'un tel composant en modifiant certains des paramètres électriques qui y concourent, et ce de façon inattendue pour l'homme du métier.
Selon l'invention, cette fréquence de coupure est augmentée : - en diminuant les résistances d'accès du composant en lui-même, ou
- en diminuant l'influence de l'effet capacitif exercé par l'environnement immédiat de la région active,
- et de préférence en combinant ces deux actions, dont les effets se combinent avantageusement pour permettre l'augmentation du débit. En effet, les inventeurs se sont rendu compte que les valeurs élevées de fréquences nécessaires pour obtenir les niveaux de débits recherchés rendent non négligeables ces facteurs et cette influence, voire prépondérants par rapport aux autres facteurs précédemment gérés. Résistances d'accès du composant Pour cela, l'invention propose de diminuer les résistances d'accès, c'est-à-dire la résistance électrique entre les électrodes (par exemple en métal) de la diode et la région active (les régions dopées de type N et P au sein de la diode, ainsi que la ou les éventuelles régions intrinsèques). La diminution de ces résistances d'accès permet de limiter l'influence néfaste exercée par le comportement capacitif de la diode en elle-même.
Habituellement, par exemple dans le document US 7,251,408, les moyens utilisés pour diminuer les résistances d'accès d'une diode consistent à augmenter le dopage des régions P et N de la diode. Dans le cas d'un modulateur cependant, il a été constaté que cette méthode avait comme conséquence une augmentation des pertes optiques du composant.
Contrairement à ce qui se ferait naturellement dans l'état de la technique, l'invention propose un tel composant dans lequel au moins une de ces zones dopées principales (et de préférence les deux) présente une surépaisseur dans sa partie reliée à son électrode par rapport à sa partie la plus proche de ladite zone active.
Dans cette zone dopée principale, pour le matériau de la partie reliée à son électrode, cette surépaisseur crée ainsi une augmentation de la dimension transversale au courant circulant entre la zone active et l'électrode d'accès correspondante. Cette augmentation de la dimension transversale au courant diminue la valeur globale de la résistance d'accès pour cette électrode.
Dans le document WO 2005/093480, la figure 1 décrit un modulateur optique constitué par une diode dite verticale, formée entre une couche dopée Si P+ au fond d'une cuvette du substrat de silicium et une couche dopée Si N" portant l'arête et se prolongeant sur le dessus du composant jusqu'à une électrode. Cette couche Si N" présente une partie remontant perpendiculairement au plan du substrat, mais dont la dimension transversale au courant (c'est à dire la dimension parallèle au plan du substrat) est sensiblement identique à la dimension transversale des autres parties de cette couche Si N".
De façon différente, la caractéristique de surépaisseur proposée par l'invention est avantageusement mise en œuvre selon une dimension transversale à la direction de circulation de ce courant, y compris dans des configurations où cette direction n'est pas parallèle au plan du substrat.
Selon l'invention, cette dimension transversale peut aussi être obtenue par une augmentation de la dimension horizontale de la partie de la zone dopée principale reliée à son électrode par rapport à sa partie la plus proche de la zone active. L'invention prévoie aussi une combinaison de cette surépaisseur et de cette augmentation de dimension horizontale, déterminée à partir de la géométrie et des proportions de ces différentes parties. L'invention décrit ainsi une manière originale de diminuer les résistances d'accès en augmentant l'épaisseur des régions de silicium dopées, en particulier dans le cas où une diode latérale est utilisée mais aussi pour d'autres configurations telles qu'une diode dite verticale par exemple. Cette augmentation d'épaisseur est effectuée seulement à partir d'une distance minimale du cœur du guide pour ne pas trop influencer la propagation du mode optique et donc conserver de faibles pertes de propagation.
Cette distance minimale dépend des dimensions effectives de la zone contenant le mode optique, et donc des paramètres de confinement du guide optique et de son environnement.
Elle peut être déterminée par des essais ou des mesures portant sur les objectifs recherchés lors de la conception du composant, en particulier concernant les critères suivants : - pertes de puissance dans le guide ou
- intensité du champ électromagnétique maximale dans la diode par mètre linéaire.
Un écart plus grand entre le mode optique et la remontée de la zone en surépaisseur donnera de moins grandes pertes, tout en diminuant les performances en contraste du modulateur. Cette distance minimale correspondra donc à un écart choisi avec la plus faible valeur possible pour laquelle les pertes restent acceptables par rapport au cahier des charges.
Ainsi, l'augmentation d'épaisseur des zones dopées pourra être située au moins à une distance du cœur du guide à laquelle l'intensité du champ est inférieure à un dixième de l'intensité maximale du champ, c'est à dire au moins à une distance pour laquelle on KImax/10. De préférence on choisira une distance telle que KImax/100, voire même KImax/1000.
Il est à noter que cette surépaisseur et les dénivellations qui vont avec représentent une complexité, des contraintes et/ou un coût supplémentaires pour la compacité et l'intégration, qui constitueraient normalement une incitation à éviter ce type de solution.
Le document US 7,251,408 divulgue d'ailleurs un composant illustrant cette tendance contre-incitative, dans lequel les parties dopées de la région active sont gravées en surface pour accueillir des électrodes sous Ia forme d'implants intégrés dans la partie dopée. Ces implants sont intégrés de façon à ne pas dépasser la surface du silicium de la couche guide d'onde, ni au niveau de l'arête de guide d'onde ni même autour de cette arête. Influence de l'environnement capacitif
En combinaison ou alternativement avec cette diminution de la/résistance(s) d'accès, l'invention propose en outre de diminuer l'influence de la capacité équivalente (au sens de la capacité d'un condensateur) formée par l'environnement immédiat de la région active du composant. Elle propose de diminuer cette influence en diminuant la valeur de cette capacité, ou en augmentant la résistance du substrat, et de préférence en combinant ces deux aspects.
Selon l'invention, un tel composant est réalisé au sein d'un substrat choisi ou modifié pour diminuer l'influence de l'effet capacitif formé autour de la diode, et en particulier entre d'une part les zones dopées principales et d'autre part la couche de substrat située de l'autre côté de la couche d'isolant et en particulier en dessous de celle-ci.
Remarque concernant l'état de la technique :
Dans un document (US 2002/071621) portant sur un modulateur d'un type différent, avec deux diodes verticales reliées entre elles reposant directement et sans isolant sur un substrat semiconducteur, il est décrit une rainure (74, figure 8) traversant l'une des couches dopées pour entamer le substrat semiconducteur. Ce modulateur optique est formé par deux diodes verticales (20 et 26) à base de InP. Ces diodes sont reliées en série par une couche commune (14) de InP dopé N, qui est déposée directement sur un substrat semiconducteur (12) en InP+Fe. L'ensemble est recouvert d'une couche isolante (36a, 36c).
Cette rainure (74) est parallèle et extérieure aux diodes et permet (§[106]) d'interrompre la couche dopée (14), pour isoler la partie dopée extérieure (14p) du reste de la couche dopée (14) situé entre les deux diodes. Cette interruption permet de découpler leurs potentiels respectifs, et ainsi de diminuer la capacité (cjl et cj2, figure 11) de ces deux diodes (20 et 26). En effet, l'enseignement de ce document vise à diminuer la capacité statique du modulateur (§[011] dernière phrase), c'est à dire sa capacité interne en tant que composant au sein d'un circuit électronique (cf. figure 11). Dans cette divulgation, on remarque que la présence de cette rainure
(74) a aussi pour conséquence de créer un effet capacitif supplémentaire entre la couche dopée extérieure (14p) et le reste de la couche dopée (14) active situé dans le composant. Cette rainure a donc aussi pour effet d'augmenter la capacité existant entre le composant lui-même et son environnement extérieur (entre autres la couche 14p).
A la différence de l'invention, cette rainure ne constitue donc pas une modification susceptible de diminuer l'influence capacitive de l'environnement. Ce document décrit un composant formé directement sur un substrat semiconducteur, sans couche d'isolant entre les deux. Donc, a fortiori, il ne divulgue pas une modification susceptible de diminuer l'effet capacitif formé entre les zones principales dopées et une couche de substrat située de l'autre côté d'une couche d'isolant.
L'enseignement de ce document est donc notablement différent des caractéristiques proposées par l'invention, dans laquelle des modifications du substrat sont proposées de façon à diminuer l'influence capacitive de l'environnement, c'est à dire de façon à diminuer la capacité entre le composant et l'extérieur.
Ainsi, on remarque que le but recherché par ce document est différent des objectifs de l'invention, et que l'effet obtenu par l'enseignement de ce document va à rencontre des objectifs de l'invention.
Plus particulièrement, l'invention propose différentes possibilités pouvant être combinables entre elles de différentes façons : Augmentation de la résistance du substrat
Selon une première possibilité, le semiconducteur du substrat situé sous l'isolant est choisi ou modifié pour présenter une résistance forte ou plus forte.
Cette augmentation de résistance peut être obtenue en particulier selon les méthodes suivantes, pouvant être combinées entre elles : - en supprimant ou en amincissant le semiconducteur du substrat situé sous l'isolant, dans tout ou partie de la zone située à l'aplomb des zones dopées ou intrinsèque(s) formant la diode.
- en choisissant ou en modifiant le semiconducteur pour qu'il présente une résistivité forte ou plus forte, uniformément ou en tout ou partie de la zone située à l'aplomb des zones dopées ou intrinsèque formant la diode, ou des électrodes, ou des deux.
Les substrats silicium standards non intentionnellement dopés présentent en général un taux de dopage résiduel de l'ordre d'environ 1015cm"3, ce qui leur donne une résistivité située aux alentours de 10 à 20 Ωcm (ohm centimètre).
Dans le cas du silicium, l'invention propose d'utiliser, au moins pour cette partie du substrat, un silicium présentant une résistivité d'au moins 100 à 200 Ωcm, voire supérieure à 500 Ωcm. Ainsi, de bons résultats sont prévus avec un substrat haute résistivité présentant une valeur de l'ordre de 750 Ωcm. Jusqu'à présent, cette caractéristique n'était pas identifiée comme significative pour les objectifs visés ici. De telles caractéristiques de substrat étaient connues en elles-mêmes, mais n'étaient ainsi pas recherchées spécifiquement pour la présente application. L'invention propose ainsi de sélectionner ce substrat spécifiquement pour qu'il présente une telle résistivité.
Alternativement ou en combinaison, l'invention propose aussi de réaliser une ou plusieurs étapes d'augmentation de cette résistivité, par exemple une purification, si possible au dessus des valeurs citées ci-dessus mais non obligatoirement.
Augmentation de l'isolation
Selon une deuxième possibilité pouvant être avantageusement combinée avec la première, la couche d'isolant est choisie ou modifiée pour présenter une plus grande épaisseur que ce qui était jugé suffisant jusqu'à présent. Cette épaisseur peut être par exemple d'au moins 2 micromètres et de préférence au moins 3 micromètres, voire plus de 4 micromètres.
De telles épaisseurs sont actuellement réalisables dans le domaine des substrats de type SOI, mais pour des utilisations différentes et à des coûts plus importants qui dissuadaient jusqu'à présent de les rechercher spécifiquement faute d'avantages constatés. C'est pourquoi les substrats utilisés sont actuellement d'une épaisseur variable voire aléatoire en fonction des disponibilités. Cette épaisseur était jusqu'à présent considérée comme suffisante pour éviter les fuites de lumière à partir d'environ 1 micromètre d'isolant pour les applications actuelles d'optique. Les épaisseurs les plus couramment utilisées sont ainsi comprises en 1 et 2 micromètre.
Selon une troisième possibilité, l'isolant est aminci ou retiré, partiellement ou totalement, dans au moins une partie de la zone située à l'aplomb des zones dopées ou intrinsèque formant la diode.
Couches au dessus
II est à noter que ces différentes possibilités de traitement du substrat peuvent aussi être appliquées à tout ou partie des couches qui viennent recouvrir la région active, par exemple par dépôt ultérieur ou bien après assemblage avec un autre circuit ou substrat comme dans le cas d'un procédé du type à « intégration 3D ».
Une intégration « trois dimensions » consiste à combiner différents types de composants fonctionnels dans un même composant matériel ou un même circuit intégré, en réalisant leurs parties constitutives sur différents niveaux pouvant possiblement communiquer entre eux.
Une telle intégration peut comprendre la réalisation d'un premier composant fonctionnel sur un substrat, puis la réalisation de nouvelles couches sur ce premier composant pour réaliser un deuxième composant fonctionnel. Une autre méthode comprend la réalisation de deux composants ou groupes de composants sur deux substrats différents, puis l'assemblage tête bêche de l'un sur l'autre par leur surface supérieure.
Les différentes caractéristiques de l'invention ici exposées peuvent être appliquées avantageusement à la conception d'un ou plusieurs composants ainsi assemblés.
Dans l'esprit de l'invention, les caractéristiques exposées comme s'appliquant à l'environnement de la diode (traitement de l'isolant et/ou du substrat) s'étendent également aux couches ou régions qui rentrent dans cet environnement y compris après un tel assemblage. Les couches d'isolant ou de substrat situées « au dessus » (par rapport au substrat initial du composant) sont elles aussi avantageusement traitées comme décrit ci-dessus : c'est-à-dire par augmentation de la résistivité voire suppression partielle ou complète pour le substrat, et/ou par augmentation de l'épaisseur voire suppression partielle ou totale pour l'isolant.
Performances
L'invention offre ainsi des solutions permettant d'atteindre des débits supérieurs à 10 Gbit/s, tout en ayant de « bonnes » propriétés de modulation, et en particulier un fort contraste entre les niveaux haut et bas en sortie du modulateur ainsi que de faibles pertes optiques.
A titre de comparaison, les inventeurs ont obtenu des résultats de simulation numérique conduisant à prévoir un contraste d'au moins 5 dB, voire 10 dB ou plus, à une fréquence correspondant à un débit de 40 Gb/s avec un interféromètre Mach-Zehnder, soit un facteur cinq voire dix (en décibels) par rapport au contraste de 1 dB énoncé dans la publication L. Liao et al.
Les inventeurs ont ainsi constaté qu'il était important de concevoir des électrodes, permettant une propagation correcte de l'onde hyperfréquence avec une faible atténuation tout le long du dispositif.
En effet, aux fréquences et débits considérés (plus de 10 Gbit/s), la tension électrique n'est pas appliquée simultanément sur l'ensemble du composant : il s'agit en fait d'une onde hyperfréquence dont la longueur d'onde est de l'ordre de grandeur de la longueur du dispositif. De préférence, les deux zones dopées principales présentent une surépaisseur dans leur partie reliée à leur électrode respective par rapport à sa partie la plus proche de la zone active, cette surépaisseur étant recouverte en tout ou partie d'une couche formant la partie inférieure de ladite électrode ou en contact avec elle. Selon une particularité, ces électrodes peuvent ainsi être coplanaires avec, et par exemple déposées sur, la surface du composant. Elles permettent ainsi une faible atténuation tout le long du guide d'onde linéaire.
Dans le cas d'une diode horizontale, ces surépaisseurs peuvent par exemple être réalisées simplement par une gravure située de part et d'autre du mode optique. Les bords de cette gravure forment alors d'une part les côtés de la nervure de guidage, et d'autre part les remontées des surépaisseurs des zones dopées principales.
L'ensemble de ces caractéristiques s'applique à de nombreuses configurations, et en particulier aux configurations suivantes dans lesquelles :
- les zones dopées principales sont séparées par une zone d'un semi conducteur dans sa plus grande part non intentionnellement dopée, dite zone intrinsèque, et forment ensemble une diode de type PIN ; ou - la zone intrinsèque comprend en outre au moins une zone dopée de type P ou N et formant une couche plane horizontale ou verticale (ou d'une façon plus générale une couche plane parallèle à un plan séparant les zones dopées principales entre elles), dite plan de dopage ; ou
- les zones dopées principales de la diode sont situées de part et d'autre du centre de la zone active par rapport à un plan normal au plan du substrat (et parallèle au guide d'onde), dite diode latérale ou horizontale, cette diode comprenant une zone intrinsèque avec au moins un plan dopé vertical ; ou
- les zones dopées principales de la diode sont situées de part et d'autre du centre de la zone active par rapport à un plan horizontal (c'est à dire parallèle au plan du substrat), dite diode verticale, cette diode comprenant une zone intrinsèque avec au moins un plan dopé horizontal ; ou
- la diode est de type PIN avec un seul plan dopé ; ou - les zones dopées principales sont en contact entre elles dans une zone dite de jonction et forment ensemble une diode de type PN.
Les caractéristiques ci-dessus peuvent être avantageusement combinées avec toutes les configurations de diodes connues pour de tels modulateurs électro-optiques. Même si toutes ces combinaisons ne peuvent être décrites ici en détail de façon exhaustive, elles sont ici explicitement envisagées.
Ainsi, les caractéristiques ici décrites pour les zones actives principales peuvent être appliquées aux zones dopées P, ou aux zones dopées N, ou aussi aux deux. Elles peuvent aussi être appliquées aux configurations avec plan de dopage P mais aussi à celles avec plan de dopage N.
Les caractéristiques de traitement du substrat pour limiter les effets capacitifs peuvent être appliquées aux configurations en diode latérale/horizontale mais aussi en diode verticale. Plus particulièrement dans le cas de la diode verticale, ces caractéristiques peuvent aussi être appliquées aux régions principales situées autour de la diode, dans un plan horizontal (parallèle au plan du substrat).
Dans le même esprit, l'invention propose un procédé de fabrication combinant des technologies connues organisées pour la réalisation d'un composant tel que défini ci-dessus.
Plus particulièrement, ce procédé comprend la réalisation d'une couche de guide d'onde de façon à obtenir :
. dans la région active du guide d'onde, une épaisseur déterminée (par exemple conforme ou inférieure aux valeurs précédemment utilisées pour la réalisation d'un modulateur électro-optique), et . dans au moins une partie d'au moins une des régions dopées principales, une épaisseur significativement plus importante que dans la partie active du guide d'onde. Ces dénivellations peuvent être réalisées par exemple :
. par croissance de la couche de guide d'onde, en ménageant des réserves dans les zones devant être de plus faible épaisseur, ou . par gravure de la couche de guide d'onde, en ménageant des réserves dans les zones devant être de plus forte épaisseur, . ou une combinaison des deux.
Plus particulièrement, l'invention propose un tel procédé comprenant l'utilisation d'un substrat ou de couches environnantes (dessus et/ou dessous) en un semi conducteur d'une résistivité supérieure à 100 voire à 200 ohms. m (voire supérieure à 500 ou 750 ohms. m) : pour diminuer l'influence capacitive dudit substrat sur la diode de modulation dudit composant.
L'invention propose en outre un tel procédé comprenant au moins une intégration du composant dans un circuit complexe ou compact ou hybride par un procédé du type « intégration trois dimensions ». Ce procédé de fabrication comprend alors la réalisation du composant tel que divulgué ici sur une partie de circuit ou de substrat qui sera ultérieurement assemblée et/ou superposée avec une autre partie de circuit ou de substrat, selon des méthodes connues. Selon l'invention, un tel procédé peut comprendre par exemple :
- un recouvrement dudit composant par une ou plusieurs couches formant au moins un composant d'une fonction différente,
- un assemblage avec une ou plusieurs couches formant au moins un composant d'une fonction différente, ou - une combinaison de ces méthodes entre elles ou avec d'autres.
Dans le même esprit, l'invention propose en outre un dispositif pour commander un signal optique à partir d'un signal électrique, comprenant au moins un composant de commande tel que divulgué ici.
Selon une particularité, le composant de commande y est utilisé pour réaliser une modulation de phase dans un signal optique injecté à une extrémité du micro-guide d'onde dudit composant de commande, en appliquant le signal électrique aux électrodes de la diode dudit composant de commande.
De préférence, le composant de commande comprend une diode PN, ou une diode PIN sans plan dopé dans sa région intrinsèque, ou une diode PIN avec au moins un plan dopé dans sa région intrinsèque, ladite diode étant utilisée en mode de type déplétion.
Alternativement, le composant de commande comprend une diode PN, ou une diode PIN sans plan dopé dans sa région intrinsèque, ladite diode étant utilisée en mode de type injection de porteurs.
L'invention propose ainsi un tel dispositif utilisant au moins un tel composant de commande pour réaliser une modulation d'intensité dans un signal optique.
Plus particulièrement, le dispositif utilise au moins un tel composant de commande pour réaliser une modulation de phase dans un signal optique, de préférence au sein d'un dispositif interférométrique de type
Mach-Zehnder agencé pour transformer ladite modulation de phase en une modulation d'intensité dudit signal optique. L'interféromètre de Mach Zehnder présente de nombreux avantages, car il offre une faible sensibilité aux variations technologiques et à la température. De plus, sa structure en longueur se prête particulièrement bien à l'intégration des caractéristiques divulguées ici, en particulier de dénivellation autour de la région active.
Un tel dispositif peut aussi utiliser un tel composant de commande pour réaliser une modulation de phase dans un signal optique au sein d'un résonateur Fabry-Perot ou d'un résonateur à anneau agencé pour transformer ladite modulation de phase en une modulation d'intensité dudit signal optique.
L'invention est utilisable dans toutes les applications nécessitant une modulation optique à partir de signaux électriques à haut débit, et en particulier dans les applications de télécommunications optiques, interconnexions optiques dans les microprocesseurs, bio photonique.
Des modes de réalisation variés de l'invention sont prévus, intégrant selon l'ensemble de leurs combinaisons possibles les différentes caractéristiques optionnelles exposées ici.
D'autres particularités et avantages de l'invention ressortiront de la description détaillée d'un mode de mise en œuvre nullement limitatif, et des dessins annexés sur lesquels : la FIGURE 1 est une vue en coupe transversale illustrant un exemple de l'art antérieur comprenant une diode de type PIN en configuration latérale avec un plan dopé vertical dans sa région intrinsèque, tel qu'illustré dans le document WO 2005/093480 ;
- la FIGURE 2 est une vue en coupe transversale illustrant exemple l'art antérieur comprenant une diode de type PN en configuration latérale, tel que divulgué dans le document US 7,251,408 ; la FIGURE 3 illustre un exemple d'implantation et de fonctionnement d'un modulateur à variation de phase monté en interféromètre de
Mach Zehnder asymétrique ;
- la FIGURE 4 illustre un exemple d'implantation et de fonctionnement du modulateur de la FIGURE 3 dans un circuit optique émettant en fonction d'un signal électronique d'entrée, au sein d'un circuit microélectronique comprenant une distribution optique ; la FIGURE 5 est une vue en coupe transversale illustrant un exemple de mode de réalisation de l'invention avec surépaisseur vers le haut des zones principales, dans une configuration latérale de type PIN avec plan dopé vertical ;
- la FIGURE 5b est une vue similaire à la FIGURE 5, illustrant le fonctionnement des surépaisseurs de diminution des résistances d'accès, pour des zones dopées principales de proportions légèrement différentes, dans une vue partielle centrée sur la partie gauche de la figure ; la FIGURE 6 est une vue en coupe transversale illustrant un exemple de mode de réalisation de l'invention avec surépaisseur des zones principales vers le haut et vers le bas, et où la surface supérieure des surépaisseurs est coplanaire à la surface de la nervure de guidage et à la surface générale du composant dans une configuration latérale de type PIN avec plan dopé vertical ;
- la FIGURE 7 est une vue en coupe transversale illustrant un exemple de mode de réalisation de l'invention avec surépaisseur vers le haut des zones principales, dans une configuration latérale de type PN ;
- la FIGURE 8 est une vue en coupe transversale illustrant un exemple de mode de réalisation de l'invention avec surépaisseur vers le haut des zones principales, dans une configuration latérale de type PN non symétrique ; - la FIGURE 9 est une vue en coupe transversale illustrant un exemple de mode de réalisation de l'invention avec surépaisseur vers le haut des zones principales, dans une configuration latérale de type PIN non symétrique avec deux niveaux de dopage des zones principales et un plan dopé vertical unique dans la région intrinsèque ; - la FIGURE 10 est une vue en coupe transversale illustrant un exemple de mode de réalisation de l'invention avec surépaisseur des zones principales, dans une configuration verticale de type PIN avec plan dopé horizontal ; - la FIGURE 11 est une vue en coupe transversale illustrant un exemple de mode de réalisation de l'invention avec surépaisseur des zones principales, dans une configuration verticale de type PN avec deux niveaux de dopage des zones dopées principales ; - la FIGURE 12 est une vue en coupe transversale illustrant un exemple de mode de réalisation de l'invention avec suppression de l'isolant à l'aplomb de la diode dans une configuration latérale de type PIN avec plan dopé vertical ;
- la FIGURE 13 est une vue en coupe transversale illustrant un exemple de mode de réalisation de l'invention avec amincissement de l'isolant sous jacent à l'aplomb de la diode dans une configuration latérale de type PIN avec plan dopé vertical ; la FIGURE 14 est une vue en coupe transversale illustrant un exemple de mode de réalisation de l'invention avec suppression de l'isolant et du substrat sous jacents à l'aplomb de la diode dans une configuration latérale de type PIN avec plan dopé vertical ; la FIGURE 15 est une vue en coupe transversale illustrant un exemple de mode de réalisation de l'invention avec épaississement de l'isolant et suppression du substrat à l'aplomb de la diode dans une configuration latérale de type PIN avec plan dopé vertical ;
- la FIGURE 16 illustre un exemple de mode de réalisation de modulateur d'intensité selon l'invention, comprenant un interféromètre de Mach Zehnder similaire à celui de la FIGURE 3 dans une vue en coupe selon AA, incluant un modulateur de phase selon l'invention, avec : o surépaisseur vers le haut des parties dopées principales, o suppression du substrat et amincissement de l'isolant à l'aplomb de la diode et en dessous de celle-ci, o dans une configuration de type PIN asymétrique à plan dopé vertical ;
- la FIGURE 17 représente le mode de réalisation de l'invention de la coupe de la FIGURE 16, après recouvrement par une couche d'isolant et une couche de semi conducteur pour une intégration 3D, dans lequel, à l'aplomb de la diode et au dessus de celle-ci : o la couche d'isolant est amincie, et o la couche de semi-conducteur est supprimée.
- les FIGURE 18a et b illustrent deux phases d'un procédé d'intégration 3D par assemblage d'un circuit optronique comprenant un modulateur selon l'invention sur un circuit électronique de type CMOS.
Description d'un état de la technique
L'état de la technique actuel comprend des modulateurs électro- optiques au silicium comprenant une région linéaire formant un guide d'onde, tels qu'illustrés aux schémas des FIGURE 1 et FIGURE 2 selon des coupes transversales à la direction du guide d'onde linéaire. Ces figures représentent des types de modulateurs tels qu'enseignés respectivement par : - FIGURE 1 : WO 2005/093480 et publication D. MARRIS-MORINI et al, "Low loss and high speed silicon optical modulator based on a latéral carrier depletion structure", Optics express, 16, 1, 334-339 (2008); - FIGURE 2: US 7,251,408.
Le guide d'onde est réalisé au sein de l'épaisseur d'une couche 12 de silicium monocristallin formant un guide d'onde plan et qui est portée par une couche d'isolant. Ce composant est typiquement réalisé sur un substrat de type SOI (« Silicon On Isolant ») : la couche 12 de silicium guide d'onde repose alors sur une couche 11 de silice (SiO2), qui repose elle-même sur une couche 10 de silicium. Le guide d'onde linéaire est obtenu par exemple par une nervure 120, aussi appelée arête, saillant de la surface supérieure de la couche 12 guide d'onde. La différence d'épaisseur de la nervure 120 crée un guidage de la lumière dans la région 129 qu'elle surplombe. Dans cette région 129 de section sensiblement ovale se propage un mode optique caractérisé par son indice effectif de propagation, qui réalise un guidage linéaire des ondes lumineuses qui y sont injectées.
La couche 12 de silicium guide d'onde est traitée pour réaliser une diode 130 linéaire entourant et/ou incluant la région du guide d'onde linéaire 129. Cette diode 130 est formée en dopant le semi-conducteur pour obtenir des régions présentant respectivement un excès de trous (positivement chargés : dopage 122 de type P) et un excès d'électrons (négativement chargés : dopage 126 de type N), ici les deux régions 122 et 126 entourant la région guide 129. Dans l'exemple de la FIGURE 1, la diode comprend en outre une région intrinsèque 121 sensiblement centrale qui est non intentionnellement dopée, formant une diode de type PIN. Dans cet exemple, cette zone intrinsèque inclut en outre une ou plusieurs zones dopées formant une ou plusieurs couche planes 124, formant une diode de type PIN à plan de dopage. Dans l'exemple de la FIGURE 2, les deux régions dopées 222 et 226 respectivement P et N se rencontrent et forment une diode de type PN.
Le signal électrique à transformer est appliqué sur les bornes 131 et 136 de cette diode, ce qui modifie l'indice effectif de réfraction au sein de la région du guide d'onde linéaire 129 en fonction du signal appliqué. Cette modification de l'indice effectif crée une modification de la transmission des ondes lumineuses qui traversent le guide d'onde, sous la forme d'un déphasage dépendant du signal électrique appliqué.
En injectant à une extrémité de ce guide d'onde linéaire une onde lumineuse régulière ou connue issue d'une source lumineuse S, par exemple un laser, on obtient en sortie un signal optique dont la phase est modulée en fonction du signal électrique.
Cette modulation de phase peut ensuite être intégrée au sein d'un circuit optique pour fournir une modulation en intensité, par exemple au sein d'un interféromètre de type Mach-Zehnder ou au sein d'un résonateur de type Fabry-Perot ou d'un résonateur en anneau.
Comme illustré en FIGURE 3, cette diode linéaire 130 peut être implantée dans un circuit optique 30 formant un interféromètre de Mach Zehnder, pour réaliser un modulateur 3 à variation de phase.
Le signal 32 électrique par rapport à la masse est appliqué à une électrode 136, l'autre électrode 131 étant connectée à la masse. L'électrode 136 recevant le signal 32 est située de façon centrale entre l'électrode de masse 131 et une autre électrode de masse 139 qui lui est sensiblement symétrique. Une source lumineuse S, par exemple un laser, produit une onde lumineuse 31 qui est injectée à une extrémité 310 du circuit optique.
Une partie 311 de cette onde 310 est injectée dans le guide d'onde linéaire 120 de la diode 130, et fournit en sortie un signal optique 319 dont la phase est modulée en fonction du signal électrique 32.
Une autre partie 312 de l'onde lumineuse 31 est injectée dans un autre guide optique 320 de même longueur, et en ressort inchangé.
Les deux parties 311, 312 sont réunies à la sortie 390 et interfèrent entre elles pour donner une onde lumineuse 39 dont l'intensité varie en fonction du signal électrique 32.
La FIGURE 4 représente un exemple de mise en œuvre d'un modulateur optique, selon l'invention ou selon l'art antérieur dans un circuit au sein d'un circuit microélectronique ou micro optronique.
Le signal électrique 32 est injecté dans le modulateur 3, pour fournir un signal optique qui est envoyé dans un circuit 41 de distribution optique dessiné sur une plaque 40, par exemple en SOI. Cette plaque constitue un circuit intégré optique comprenant différents blocs fonctionnels 42 à 46, comprenant eux-mêmes une distribution électrique 462 à partir d'un photodétecteur 461 en entrée.
Description de l'invention
Les FIGURE 5 à FIGURE 18 décrivent différents exemples de modes de réalisation de l'invention correspondant à différentes combinaisons possibles des caractéristiques de l'invention, et de variantes de ces caractéristiques. Bien que toutes les combinaisons de ces variantes ne puissent être exposées ici de façon exhaustive, l'ensemble de ces combinaisons possibles est ici explicitement proposée par l'invention.
En particulier, le positionnement entre eux des surépaisseurs, des limites de zones dopées, des limites d'électrode, ainsi que l'existence ou non de zone intrinsèque ou de plan de dopage ou de zones à dopage progressif, ainsi que l'existence et la nature des zones modifiées d'isolant ou de substrat, sont des caractéristiques qui sont susceptibles d'être combinées différemment entre elles en fonction des besoin du cahier des charges de conception, tout en bénéficiant des avantages de l'invention et sans sortir de l'esprit de l'invention.
Les technologies connues de gravure ou de dépôt ou croissance, par exemple celles citées dans le document WO 2005/093480, sont utilisables pour la réalisation des différents éléments décrits ici. Elles ne seront donc pas décrites ou spécifiées ici. Les particularités géométriques de l'invention sont alors obtenues en modifiant les motifs ou les paramètres en œuvre dans ces technologies, d'une façon qui dépend directement et clairement des formes finales ici décrites. Résistance d'accès du composant
Les FIGURE 5, 5b et FIGURE 6 illustrent deux exemples de modes de réalisation de l'invention dans une configuration latérale de type PIN avec plan dopé vertical.
Le guide d'onde est réalisé au sein de l'épaisseur d'une couche 52 de silicium monocristallin formant un guide d'onde plan et qui est portée par une couche d'isolant. Ce composant est par exemple réalisé sur un substrat de type SOI (« Silicon On Isolant ») : la couche 52 de silicium guide d'onde repose alors sur une couche 51 de silice (SiO2), qui repose elle-même sur le reste de la couche 50 de silicium du substrat d'origine. Le guide d'onde linéaire est obtenu par exemple par une nervure 520, aussi appelée arête, saillant de la surface supérieure de la couche 52 guide d'onde. La différence d'épaisseur de la nervure 520 crée un guidage de la lumière dans la région ou zone active 529 qu'elle surplombe. Dans cette région 529 de section sensiblement ovale se propage un mode optique caractérisé par son indice effectif de propagation, qui réalise un guidage linéaire des ondes lumineuses qui y sont injectées.
La couche 52 de silicium guide d'onde est traitée pour réaliser une diode 530 linéaire (vue ici en coupe transversale) entourant et/ou incluant la région du guide d'onde linéaire 529. Dans cet exemple, la diode linéaire 530 est de type PIN, et formée de deux parties dopées principales 522 et 526 dopées respectivement P et N. Ces deux parties 522 et 526 entourent une zone intrinsèque 521 non intentionnellement dopée, laquelle inclut une ou plusieurs zones dopées formant un ou plusieurs plans de dopage 524, de type P ou N selon les configurations voulues. Dans le mode de réalisation de l'invention de la FIGURE 5 et FIGURE 5b, les parties dopées principales 522 et 526 présentent chacune une zone extérieure 5221 éloignée du mode optique 529, et une zone intérieure 5220 située du côté du mode optique 529. Selon une direction transversale à la direction de circulation des courants i522 parcourant la partie dopée 522 entre la zone active 529 et l'électrode d'accès 531 correspondante, la zone extérieure 5221 présente une augmentation de l'épaisseur t522 de matériau traversé par ces courants. Pour obtenir cette augmentation de l'épaisseur t522 de matériau traversé, la zone extérieure 5221 présente par exemple une surépaisseur d'une dénivellation h522 par rapport à la zone intérieure 5220, permettant une diminution de la résistance d'accès de la diode du côté de la zone dopée principale concernée, de préférence pour les deux zones dopées principales 522 et 526.
Cette dénivellation h522 située à une distance d522 du centre du mode optique 529, calculée ou testée pour ne pas trop influencer la propagation du mode optique et donc conserver de faibles pertes de propagation. Cette distance est choisie la plus faible possible pour diminuer le plus possible les résistances d'accès, tout en restant d'une valeur minimale suffisante, mesurée ou testée, pour ne pas trop perturber la transmission optique ni trop augmenter les pertes optiques dans la diode.
Le signal électrique à transformer est appliqué sur les bornes de cette diode 530 par des électrodes 531 et 536, par exemple métalliques. Ces électrodes sont disposées sur la surface supérieure des zones dopées principales 522 et 526, sur tout ou partie de leur partie en surépaisseur 5221.
Dans l'exemple de la FIGURE 5, une couche intermédiaire de siliciure 5311 et 5361, par exemple de nickel ou de platine, est prévue entre ces électrodes 531 et 536 et le silicium dopé de leur partie dopée principale correspondante 522 et 526, pour améliorer le contact électrique.
Dans ce même exemple, on voit que la surépaisseur h522 d'amélioration de la résistance d'accès des parties dopées principales 522 et 526 est disposée uniquement vers le haut, c'est à dire du côté opposé au substrat de base 50.
Dans d'autres modes de réalisation, cette surépaisseur peut être située vers le bas, c'est-à-dire en dessous de la partie centrale de la diode, et même comme ici répartie des deux côtés.
L'espace dégagé au dessus du guide d'onde 520 est ici laissé vide, mais peut aussi être recouvert d'un isolant tel que de la silice SiO2, par exemple pour des raisons de protection ou d'isolation.
La FIGURE 6 représente un exemple proche de la FIGURE 5, dans lequel les surépaisseurs d'amélioration de la résistance d'accès des parties dopées principales 622 et 626 sont réparties en une dénivellation supérieure h6221 au dessus de la partie centrale, et une dénivellation inférieure h6222 au dessous de cette partie centrale. Ces deux dénivellations supérieures et inférieures peuvent être situées à la même distance du cœur du guide, mais aussi à des distances différentes d6221 et d6222 de ce cœur comme illustré ici.
En FIGURE 7 est illustré un mode de réalisation de l'invention appliqué de manière similaire à la FIGURE 5 mais pour une diode de type PN, ou les deux parties dopées principales 722 et 726 se rencontrent au centre de la nervure 720 de guidage du mode optique 729.
La FIGURE 8 illustre un exemple de mode de réalisation de l'invention similaire à celui de la FIGURE 7, mais dans lequel les deux parties dopées principales 822 et 826 ne sont pas symétriques et se rencontrent sous la nervure 820 de guidage du mode optique 829 mais sur le côté de cette nervure.
La FIGURE 9 illustre un exemple de mode de réalisation de l'invention similaire à la FIGURE 5, mais dans lequel les zones dopées principales présentent chacune deux zones de dopage différents, qui sont en outre réparties de façon non symétrique. La zone dopée principale 922 située à gauche de la figure, par exemple de type P, est répartie en une zone extérieure 9222 englobant totalement la surépaisseur et dopée plus fortement qu'une zone dopée intérieure 9221, laquelle est au contact de la zone intrinsèque 921 en dehors de la nervure 920 de guidage du mode optique 929. En outre, l'électrode 931 d'accès à cette zone dopée principale 922 ne recouvre qu'une partie de la surépaisseur et s'arrête à une certaine distance d931 de sa dénivellation. L'électrode d'accès 931 est donc ainsi plus écartée de la zone active 929 que cette dénivellation h922, de la valeur de cette distance d931.
A droite de la figure, la zone dopée principale 926, par exemple de type N, est répartie en une zone extérieure 9262 dopée plus fortement qu'une zone dopée intérieure 9261, laquelle est au contact de la zone intrinsèque 921 sous la nervure 920 de guidage mais sur le côté de celle-ci. en outre, la zone intérieure 9261 englobe une partie de la surépaisseur et vient ainsi en contact avec l'électrode 936 correspondante.
La FIGURE 10 illustre un exemple de mode de réalisation de l'invention, dans une configuration verticale de type PIN avec plan dopé horizontal 1024 Cet exemple comprend une diode linéaire 1030 avec surépaisseur des zones dopées principales 1022 et 1026.
Le guide optique comprend une nervure 1020 formée par un rétrécissement brutal de la largeur d'une partie intrinsèque 1021 non intentionnellement dopée, dans sa partie supérieure.
Cette zone intrinsèque comprend un plan dopé horizontal unique 1024 et est entourée sur les côtés par un isolant 1000. Elle est en contact avec les zones dopées principales 1022 et 1026 par sa surface inférieure et respectivement supérieure.
Sur la partie gauche de la figure, la zone dopée principale 1022, par exemple de type P, présente une partie intérieure 1022a en contact avec le dessous de la zone intrinsèque 1021. A une distance dlO22 du centre du mode optique 1029, la zone dopée principale 1022 présente une dénivellation hlO22 formant une surépaisseur dirigée vers le haut dans une partie extérieure 1022b, et sur le dessus de laquelle est disposée l'électrode 1031. Sur la partie droite de la figure, la zone dopée principale 1026, par exemple de type N, présente une partie intérieure 1026a en contact avec le dessus de la nervure portée par la zone intrinsèque 1021. A une distance dlO26 du centre du mode optique 1029, la zone dopée principale 1026 présente une dénivellation hlO26 formant une surépaisseur dans une partie extérieure 1026b, sur le dessus de laquelle est disposée l'électrode 1031. Cette surépaisseur est dirigée vers le bas, et descend ici jusqu'à la surface de la couche d'isolant 101, par exemple la silice d'un substrat SOI formé à partir d'un substrat de silicium 100 initial. Pour chacune des zones dopées principales 1022 et 1026, la surépaisseur créée par la dénivellation hlO22 dans la partie extérieure 1026b permet une augmentation de la largeur tlO26 de matériau traversé par les courants ilO26 circulant entre la zone active 1029 et l'électrode d'accès 1036 correspondante. A titre de comparaison, dans l'art antérieur décrit par le document
WO 2005/093480, les deux parties dopées principales était d'une épaisseur constante. Une électrode présentait une partie plongeant qui descendait jusqu'à la surface de la partie dopée principale située en bas de la partie intrinsèque, cette partie dopée étant d'épaisseur constante. L'autre partie dopée principale était d'une épaisseur constante sur le dessus de la partie intrinsèque.
La FIGURE 11 illustre un exemple de mode de réalisation de l'invention avec surépaisseur des zones principales, dans une configuration verticale de type PN avec deux niveaux de dopage des zones dopées principales.
Les deux parties dopées principales de la diode 1130 se rejoignent dans une région ou nervure 1120 de section sensiblement rectangulaire, formant un guide pour le mode optique 1129.
Le côté inférieur de cette jonction est formé par une partie dopée principale 1122 dite inférieure, par exemple de type P, s'étendant horizontalement des deux côtés en dessous de la nervure 1120. De chaque côté de la région de guidage 1120, cette partie dopée principale 1122 présente une dénivellation hll22 formant une surépaisseur remontant jusqu'à la surface du composant, et sur laquelle est disposée une électrode 1131a et 1131b.
Optionnellement, cette partie dopée principale inférieure 1122 présente deux niveaux de dopage différents : la partie centrale 1122a présente un premier niveau de dopage s'étendant jusqu'aux extrémités latérales pour sa partie inférieure. Les deux parties extérieures 1122b et 1122c de cette partie principale 1122 présentent un deuxième niveau de dopage, plus fort, pouvant démarrer en partie avant la dénivellation hll22.
Le côté supérieur de la jonction est formé par une partie dopée principale 1126 dite supérieure, par exemple de type N, s'étendant horizontalement d'un côté de la région guide 1120. Dans sa partie éloignée de la région guide 1120, cette partie dopée principale 1126 présente une dénivellation hll26 formant une surépaisseur remontant jusqu'à la surface du composant, et sur laquelle est disposée une électrode 1136.
Pour chacune des zones dopées principales 1122 et 1126, la surépaisseur créée par la dénivellation hl l22 dans la partie extérieure
11261 et 11221a crée une augmentation de la largeur tll26 et tll22a de matériau traversé par les courants il l26 et ill22a circulant entre la zone active 1129 et l'électrode d'accès 1136 et 1131a correspondante.
La largeur tll26 (et/ou tll22a) de cette épaisseur traversée peut aussi être augmentée en agrandissant la dimension horizontale dll26 (et/ou dll22a) de la partie extérieure 11261 de chacune de ces zones dopées principales 1126 (et/ou 1122).
Optionnellement, cette partie dopée principale supérieure 1126 présente deux niveaux de dopage différents : la partie centrale 1126a présente un premier niveau de dopage, et la partie du côté de l'électrode
1136 présente un deuxième niveau de dopage, plus fort, dans la partie en contact avec l'électrode.
Ainsi que précisé plus haut, la position des limites des zones de dopage ou de niveaux de dopage peut varier par rapport à la position des surépaisseurs et/ou des électrodes.
Influence de l'environnement capacitif
Les FIGURE 12 à FIGURE 15 illustrent des exemples de modes de réalisation de l'invention comprenant, outre une configuration avec des surépaisseurs h522 et h526 de façon similaire à l'exemple de la FIGURE 5, des caractéristiques de modification des couches à l'aplomb de a diode 130 pour diminuer l'influence de l'environnement capacitif sur le modulateur.
Par augmentation de l'isolation : les FIGURE 12 FIGURE 13 présentent deux exemples dans lesquels la couche d'isolant 52 a été supprimée et respectivement amincie, dans la zone 139 située à l'aplomb de la diode 130, de préférence en y incluant les zones dopées principales
522 et 526.
Par augmentation de la résistance du substrat : la FIGURE 14 présente un exemple de mode de réalisation de l'invention dans lequel, outre une configuration avec des surépaisseurs et une suppression de l'isolant de façon similaire à l'exemple de la FIGURE 12, on a supprimé le semiconducteur 50 du substrat d'origine dans la zone 138 située à l'aplomb de la diode 130, de préférence en y incluant les zones dopées principales
522 et 526. Par une combinaison de certaines de ces caractéristiques : la FIGURE
15 présente un exemple de mode de réalisation de l'invention dans lequel on a supprimé le silicium 50 du substrat et augmenté l'épaisseur de l'isolant, 51 dans la zone 137 située à l'aplomb de la diode 130, de préférence en y incluant les zones dopées principales 522 et 526. Cette caractéristique peut être obtenue par exemple en amincissant d'abord le silicium 50 dans cette région 137, puis en oxydant le silicium qui y subsiste pour le transformer en silice isolante.
Alternativement, et en fonction de son épaisseur initiale, il est aussi possible d'oxyder directement le silicium 50 du substrat dans cette région 137, de façon à le transformer en isolant sur toute son épaisseur jusqu'à la couche 51 d'isolant.
Intégration dans un circuit
La FIGURE 16 illustre un exemple de modulateur d'intensité selon l'invention. La modulation en intensité est obtenue dans cet exemple par un montage en interféromètre de Mach Zehnder (similaire à celui de la FIGURE
3) d'un modulateur de phase selon l'invention. Dans ce mode de réalisation de l'invention, le modulateur de phase comprend une diode linéaire 1630 de type PIN en configuration latérale asymétrique avec un plan dopé 1624.
Cette diode comprend deux parties dopées principales 1622 et 1626, chacune avec une dénivellation hl622 et respectivement hl626, formant deux surépaisseurs sur lesquelles sont disposées deux électrodes 1631 et
1636. La couche sous-jacente 160 de substrat de semiconducteur est supprimée et la couche sous jacente d'isolant 161 est amincie, en une région 169 s'étendant à l'aplomb de la diode 1630.
L'une 1636 des électrodes est reliée au signal électrique 1632 d'entrée, et l'autre électrode 1631 est reliée à la masse. De façon sensiblement symétrique autour de l'électrode 1636 de signal, une deuxième électrode de masse 139 sensiblement symétrique à la première 1631 est disposée sur une autre partie en semiconducteur non dopée de forme sensiblement symétrique à la partie dopée principale 1622 qui est connectée à la première électrode de masse 1631.
La FIGURE 17 représente un modulateur d'intensité similaire à celui de la FIGURE 16 sur lequel a été ajoutée, par exemple par collage ou par dépôt, une couche d'isolant 163 elle-même recouverte d'une couche substrat semiconducteur 164. De la même façon et pour les mêmes raisons que pour les couches sous jacentes d'isolant 161 et de substrat 160, la couche supérieure de substrat 164 a été supprimée et la couche supérieure d'isolant 163 a été amincie en une région 168 s'étendant à l'aplomb de la diode 1630.
A partir de cet exemple représentant la suppression du substrat et l'amincissement de l'isolant, il est ici illustré que toutes les caractéristiques de l'invention portant sur le traitement des couches d'isolant et de substrat peuvent s'appliquer aussi aux couches situées au dessus de la diode, et donc ainsi aux couches entourant cette diode sur ses deux côtés.
Les FIGURE 18a et FIGURE 18b illustrent selon l'invention deux phases d'un procédé d'intégration dit « intégration 3D », constituant un exemple de procédé d'intégration incluant un modulateur selon l'invention similaire à celui de la FIGURE 16 incluant ses caractéristiques de résistances d'accès ainsi que ses caractéristiques de traitement des couches voisines 160 et 161. Un modulateur d'intensité 16 selon l'invention est réalisé à la surface d'un circuit optique ou optronique 18, basé sur une couche d'isolant 161 portée par un substrat semiconducteur 160. Ce circuit 18 comprend par exemple un photodétecteur 181 et des guides d'onde 182. Lors d'une étape d'assemblage 180, par exemple par collage, ce circuit 18 est collé en position inversée sur un autre circuit, par exemple un circuit électronique 19 de type CMOS basé sur un substrat 190. Cet assemblage s'effectue en appliquant la surface supérieure (du côté à son substrat initial 160) du circuit 18 sur la surface supérieure (du côté opposé à son substrat 190) du circuit 19.
On obtient ainsi un circuit hybride incluant une partie optronique, d'une grande compacité et ne nécessitant pas de soumettre l'ensemble du circuit 19 aux traitements et opérations spécifiques aux éléments optiques du circuit optique 18.
Dans le cadre d'un tel procédé d'intégration 3D, le traitement des couches voisines de la diode 1630 du modulateur 16 selon l'invention peut s'effectuer en particulier :
- avant assemblage, sur le circuit CMOS 19, pour des couches d'isolant 163 et de semiconducteur 164 ; et
- avant ou après assemblage, sur le circuit optique 18, pour les couches d'isolant 161 et de semiconducteur 160.
En particulier, l'intégration 3D sur un autre circuit 19 donne au circuit initial 18 une rigidité suffisante pour pouvoir supprimer la totalité du substrat 160 sur lequel il a été initialement réalisé.
On voit ainsi que l'invention permet des gains en matière de performance qui sont applicables à des circuits et des processus de fabrication existants, avec pas ou peu de modifications à apporter à ces circuits ou processus. Bien sûr, l'invention n'est pas limitée aux exemples qui viennent d'être décrits et de nombreux aménagements peuvent être apportés à ces exemples sans sortir du cadre de l'invention.

Claims

REVENDICATIONS
1. Composant optoélectronique pour commander un signal optique (311) circulant dans un micro guide d'onde formé à l'aide d'une arête ou une nervure (520) dépassant de la surface d'une couche de semiconducteur (521, 722, 822, 9221, 1021, 1122a, 1622) au sein d'un substrat de type semi-conducteur (52) sur isolant (51),
- ledit micro-guide d'onde (520) comprenant une zone active (529) centrée sur ou entourant le mode optique (529) créé par ladite arête ou nervure et située entre une zone dopée de type P (522, 722, 922, 1022,
1122, 1622) et une zone dopée de type N (526, 726, 926, 1026, 1126, 1626), dites zones dopées principales, formant entre elles une diode (530, 630, 730, 830, 930, 1030, 1130),
- lesdites zones dopées principales (522, 526) P ou N étant reliées à deux électrodes disposées (531, 536) de part et d'autre de ladite zone active
(529), latéralement ou verticalement, et permettant de polariser ladite diode (530), caractérisé en ce qu'il est réalisé à partir d'un substrat choisi ou modifié pour diminuer l'influence de l'effet capacitif formé entre les zones principales dopées (522, 526) et au moins une couche (50) de substrat située de l'autre côté d'au moins couche (51) d'isolant.
2. Composant selon la revendication précédente, caractérisé en ce que le semiconducteur (50, 164) du substrat situé de l'autre côté de l'isolant (51, 161, 163) est choisi d'une résistivité supérieure à 100 voire à 200 ohms. m, ou est modifié pour augmenter sa résistivité.
3. Composant selon la revendication 1 ou 2, caractérisé en ce que le semiconducteur (50, 164) du substrat situé de l'autre côté de l'isolant (51, 161, 163) est aminci ou retiré dans au moins une partie de la zone (138, 137, 169, 168) située à l'aplomb des zones dopées (522, 526, 1622, 1626) ou intrinsèque (521, 1621) formant la diode (530, 1630).
4. Composant selon l'une quelconque des revendications précédentes, caractérisé en ce que le substrat de semi-conducteur (52) sur isolant (51) est réalisé à partir d'un semi-conducteur d'une résistivité supérieure à 100 voire à 200 ohms. m, ou en ce que ledit semi-conducteur (52) est modifié pour augmenter sa résistivité.
5. Composant selon l'une quelconque des revendications précédentes, caractérisé en ce que la couche d'isolant (51, 161, 163) présente une épaisseur d'au moins 2 micromètres voire au moins 4 micromètres.
6. Composant selon l'une quelconque des revendications précédentes, caractérisé en ce que l'isolant (51, 161, 163) est aminci ou retiré, partiellement ou totalement, dans au moins une partie de la zone 139, 169, 168) située à l'aplomb des zones dopées (522, 526, 1622, 1626) ou intrinsèque (521, 1621) formant la diode (530, 1630).
7. Composant selon l'une quelconque des revendications précédentes, caractérisé en ce qu'au moins une desdites zones dopées principales (522, 526, 1126) présente une augmentation de sa dimension transversale (t522, tll26) au courant (i522, ill26), obtenue par une surépaisseur (h522) ou une augmentation de sa dimension horizontale (dll26) dans sa partie (5221, 11261) reliée à son électrode (531, 1136) par rapport à sa partie (5220, 11260) la plus proche de ladite zone active (529, 1129).
8. Composant selon la revendication précédente, caractérisé en ce que les deux zones dopées principales (522, 526) présentent une surépaisseur (h522, h526) dans leur partie reliée à leur électrode respective par rapport à sa partie la plus proche de la zone active (529), ladite surépaisseur étant recouverte d'une couche métallique (531, 536) formant la partie inférieure de ladite électrode.
9. Composant selon l'une quelconque des revendications précédentes, caractérisé en ce que les zones dopées principales (522, 526) sont séparées par une zone d'un semi conducteur dans sa plus grande part non intentionnellement dopée, dite zone intrinsèque (521), et forment ensemble une diode (530, 630, 930, 1030, 1630) de type PIN.
10. Composant selon la revendication précédente, caractérisé en ce que la zone intrinsèque (521) comprend en outre au moins une zone dopée de type P ou N et formant une couche plane horizontale ou verticale, ou parallèle à un plan séparant les zones dopées principales entre elles, dite plan de dopage (524).
11. Composant selon la revendication précédente, caractérisé en ce qu'il forme une diode dont les zones dopées principales (522, 526) sont situées de part et d'autre du centre de la zone active (529) par rapport à la normale au plan du substrat (50), dite diode latérale (530, 630, 730, 830, 930, 1630), et comprend une zone intrinsèque (521) avec au moins un plan dopé vertical (524).
12. Composant selon la revendication 10, caractérisé en ce qu'il forme une diode dont les zones dopées principales (1022, 1026) sont situées de part et d'autre du centre de la zone active (1029) par rapport à un plan horizontal, dite diode verticale (1030), cette diode comprenant une zone intrinsèque (1021) avec au moins un plan dopé horizontal (1024).
13. Composant selon l'une quelconque des revendications 10 à 12, caractérisé en ce que la diode est de type PIN avec un seul plan dopé (524, 1024).
14. Composant selon l'une quelconque des revendications 1 à 8, caractérisé en ce que les zones dopées principales (722, 1122, 726, 1126) sont en contact entre elles dans une zone dite de jonction et forment ensemble une diode (730, 830, 1130) de type PN.
15. Procédé de fabrication comprenant les étapes sélectionnées, définies et combinées de façon à réaliser un composant selon l'une quelconque des revendications 1 à 14.
16. Procédé selon la revendication précédente, caractérisé en ce qu'il comprend l'utilisation d'un substrat de semi conducteur (50, 100, 160, 164) d'une résistivité supérieure à 100 voire à 200 ohms. m pour diminuer l'influence capacitive dudit substrat sur la diode (530, 1630) de modulation dudit composant.
17. Procédé selon la revendication 15 ou 16, caractérisé en ce qu'il comprend au moins une intégration du composant dans un circuit complexe ou compact ou hybride par un procédé du type « intégration trois dimensions » comprenant soit un recouvrement dudit composant par une ou plusieurs couches formant au moins un composant d'une fonction différente, soit un assemblage avec une ou plusieurs couches formant au moins un composant d'une fonction différente, soit une combinaison des deux.
18. Dispositif (3, 16, 18, 198) pour commander un signal optique à partir d'un signal électrique, caractérisé en ce qu'il comprend au moins un composant de commande selon l'une quelconque des revendications 1 à 14.
19. Dispositif selon la revendication précédente, caractérisé en ce que le composant de commande est utilisé pour réaliser une modulation de phase dans un signal optique injecté à une extrémité du micro-guide d'onde dudit composant de commande, en appliquant le signal électrique aux électrodes de la diode dudit composant de commande.
20. Dispositif selon la revendication 19, caractérisé en ce que le composant de commande comprend une diode PN, ou une diode PIN sans plan dopé dans sa région intrinsèque, ou une diode PIN avec au moins un plan dopé dans sa région intrinsèque, ladite diode étant utilisée en mode de type déplétion.
21. Dispositif selon la revendication 19, caractérisé en ce que le composant de commande comprend une diode PN (730, 830, 1130), ou une diode PIN (530, 630, 930, 1030, 1630) sans plan dopé dans sa région intrinsèque, ladite diode étant utilisée en mode de type injection de porteurs.
22. Dispositif selon l'une quelconque des revendications 18 à 21, caractérisé en ce qu'il utilise au moins un composant de commande pour réaliser une modulation d'intensité dans un signal optique (31).
23. Dispositif selon l'une quelconque des revendications 18 à 22, caractérisé en ce qu'il utilise au moins un composant de commande pour réaliser une modulation de phase dans un signal optique (31), au sein d'un dispositif (3) interférométrique de type Mach-Zehnder, ou résonateur Fabry- Perot ou résonateur à anneau, agencé pour transformer ladite modulation de phase en une modulation d'intensité dudit signal optique.
EP10715971.7A 2009-03-24 2010-03-24 Modulateur optique à haut débit en semi-conducteur sur isolant Not-in-force EP2411863B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0951865A FR2943802B1 (fr) 2009-03-24 2009-03-24 Modulateur optique a haut debit en semi-conducteur sur isolant
PCT/FR2010/050531 WO2010109134A1 (fr) 2009-03-24 2010-03-24 Modulateur optique a haut debit en semi-conducteur sur isolant.

Publications (2)

Publication Number Publication Date
EP2411863A1 true EP2411863A1 (fr) 2012-02-01
EP2411863B1 EP2411863B1 (fr) 2014-06-25

Family

ID=41078044

Family Applications (1)

Application Number Title Priority Date Filing Date
EP10715971.7A Not-in-force EP2411863B1 (fr) 2009-03-24 2010-03-24 Modulateur optique à haut débit en semi-conducteur sur isolant

Country Status (5)

Country Link
US (1) US8693811B2 (fr)
EP (1) EP2411863B1 (fr)
JP (1) JP5823376B2 (fr)
FR (1) FR2943802B1 (fr)
WO (1) WO2010109134A1 (fr)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8300990B2 (en) * 2010-04-14 2012-10-30 Oracle America, Inc. Slotted optical waveguide with electro-optic material
JP2013047721A (ja) * 2011-08-29 2013-03-07 Fujikura Ltd 光変調器および光導波路素子
US9151592B2 (en) 2012-01-03 2015-10-06 Skorpios Technologies, Inc. Method and system for multiple resonance interferometer
WO2013155378A1 (fr) * 2012-04-13 2013-10-17 Skorpios Technologies, Inc. Modulateur optique hybride
JP5731455B2 (ja) * 2012-09-07 2015-06-10 日本電信電話株式会社 光変調器およびその製造方法
US10025120B2 (en) 2012-12-13 2018-07-17 Luxtera, Inc. Method and system for a low parasitic silicon high-speed phase modulator having raised fingers perpendicular to the PN junction
US9703125B2 (en) * 2013-03-26 2017-07-11 Nec Corporation Silicon-based electro-optic modulator
JP6209843B2 (ja) * 2013-03-29 2017-10-11 住友電気工業株式会社 半導体変調器を作製する方法、半導体変調器
WO2014190189A2 (fr) * 2013-05-22 2014-11-27 Shih-Yuan Wang Dispositifs photosensibles à absorption améliorée par microstructure
JP6236947B2 (ja) * 2013-07-16 2017-11-29 住友電気工業株式会社 半導体光素子を製造する方法、および半導体光素子
US10222677B2 (en) 2014-02-24 2019-03-05 Rockley Photonics Limited Optoelectronic device
US10928659B2 (en) 2014-02-24 2021-02-23 Rockley Photonics Limited Optoelectronic device
GB2543122B (en) * 2015-11-12 2018-07-18 Rockley Photonics Ltd An optoelectronic component
FR3018390A1 (fr) * 2014-03-10 2015-09-11 St Microelectronics Crolles 2 Dispositif de protection dynamique contre les decharges electrostatiques adapte aux dispositifs electro-optiques
WO2015180149A1 (fr) * 2014-05-30 2015-12-03 华为技术有限公司 Modulateur électro-optique
US9857610B2 (en) 2014-06-19 2018-01-02 Hitachi, Ltd. Optical modulator and method for manufacturing same
JP6622228B2 (ja) * 2015-02-06 2019-12-18 技術研究組合光電子融合基盤技術研究所 光変調器及びその製造方法
US10678115B2 (en) 2015-03-05 2020-06-09 Rockley Photonics Limited Waveguide modulator structures
CN107533248A (zh) 2015-03-05 2018-01-02 洛克利光子有限公司 波导调制器结构
US10921616B2 (en) 2016-11-23 2021-02-16 Rockley Photonics Limited Optoelectronic device
US11150494B2 (en) 2015-03-05 2021-10-19 Rockley Photonics Limited Waveguide modulator structures
US10216059B2 (en) 2015-03-05 2019-02-26 Rockley Photonics Limited Waveguide modulator structures
WO2016157687A1 (fr) * 2015-03-31 2016-10-06 日本電気株式会社 Dispositif électro-optique
US9891450B2 (en) 2015-09-16 2018-02-13 Stmicroelectronics (Crolles 2) Sas Integrated electro-optic modulator
FR3041116B1 (fr) * 2015-09-16 2017-10-13 St Microelectronics Crolles 2 Sas Modulateur electro-optique integre
JP2017072808A (ja) * 2015-10-09 2017-04-13 株式会社フジクラ 半導体光導波路、半導体光変調器、及び半導体光変調システム
CN106291990B (zh) * 2016-08-29 2019-09-03 上海交通大学 硅基注氧电容型电光调制器
JP2018036398A (ja) * 2016-08-30 2018-03-08 株式会社フジクラ 基板型光導波路及び基板型光変調器
JP2018036399A (ja) 2016-08-30 2018-03-08 株式会社フジクラ 基板型光導波路及び基板型光変調器
US10444593B2 (en) * 2016-09-01 2019-10-15 Luxtera, Inc. Method and system for a vertical junction high-speed phase modulator
US11101256B2 (en) * 2016-11-23 2021-08-24 Rockley Photonics Limited Optical modulators
GB2559458B (en) 2016-12-02 2020-06-03 Rockley Photonics Ltd Waveguide device and method of doping a waveguide device
WO2018100157A1 (fr) * 2016-12-02 2018-06-07 Rockley Photonics Limited Dispositif optoélectronique à guide d'ondes
CN106990563B (zh) * 2017-06-02 2019-07-05 电子科技大学 基于石墨烯微带线行波电极的环形谐振腔光调制器
GB2576652B (en) 2017-07-05 2021-12-22 Rockley Photonics Ltd Optoelectronic device
JP6983590B2 (ja) * 2017-09-08 2021-12-17 技術研究組合光電子融合基盤技術研究所 光変調器及びその製造方法
US10739622B2 (en) 2018-12-28 2020-08-11 Juniper Networks, Inc. Integrated optoelectronic device with heater
WO2021001918A1 (fr) * 2019-07-02 2021-01-07 日本電信電話株式会社 Modulateur optique
US10866440B1 (en) * 2019-07-17 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Optical modulator and package
WO2021065578A1 (fr) * 2019-10-04 2021-04-08 国立大学法人東京工業大学 Élément de modulation de lumière
CN116097156A (zh) * 2020-08-13 2023-05-09 华为技术有限公司 用于膜调制器设备的设计和制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2613134B1 (fr) * 1987-03-24 1990-03-09 Labo Electronique Physique Dispositif semiconducteur du type transistor a effet de champ
JPH04233518A (ja) * 1990-12-28 1992-08-21 Fujitsu Ltd 半導体光制御装置
JP2982835B2 (ja) * 1991-07-22 1999-11-29 日本電信電話株式会社 半導体光変調器
GB2323450A (en) * 1997-03-20 1998-09-23 Secr Defence Optical modulator
JP2002174801A (ja) * 2000-12-07 2002-06-21 Oki Electric Ind Co Ltd 半導体光機能装置
JP3701619B2 (ja) * 2002-03-20 2005-10-05 株式会社日立製作所 光送信器
TW548823B (en) * 2002-07-25 2003-08-21 Winbond Electronics Corp ESD protection device coupled between a first high power line and a second high power line
US7555173B2 (en) * 2003-04-09 2009-06-30 Cornell Research Foundation, Inc. Electro-optic modulator on rib waveguide
US7085443B1 (en) 2003-08-15 2006-08-01 Luxtera, Inc. Doping profiles in PN diode optical modulators
FR2868171B1 (fr) * 2004-03-29 2006-09-15 Univ Paris Sud Modulateur optoelectronique haute frequence integre sur silicium
FR2891398A1 (fr) * 2005-09-23 2007-03-30 St Microelectronics Sa Memoire non volatile reprogrammable
US7391801B1 (en) * 2005-11-25 2008-06-24 The United States Of America As Represented By The Secretary Of The Air Force Electrically pumped Group IV semiconductor micro-ring laser
TW200845409A (en) * 2007-05-03 2008-11-16 Univ Nat Central Cascade array type high-speed green light-emitting diode

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2010109134A1 *

Also Published As

Publication number Publication date
US20120033910A1 (en) 2012-02-09
US8693811B2 (en) 2014-04-08
EP2411863B1 (fr) 2014-06-25
WO2010109134A1 (fr) 2010-09-30
FR2943802B1 (fr) 2011-09-30
FR2943802A1 (fr) 2010-10-01
JP2012521576A (ja) 2012-09-13
JP5823376B2 (ja) 2015-11-25

Similar Documents

Publication Publication Date Title
EP2411863B1 (fr) Modulateur optique à haut débit en semi-conducteur sur isolant
EP3540878B1 (fr) Dispositif photonique comportant un laser optiquement connecté à un guide d onde silicium et procédé de fabrication d'un tel dispositif photonique
EP3206079B1 (fr) Transmetteur photonique
EP1730560B1 (fr) Modulateur optoelectronique haute frequence integre sur silicium
EP2641304A1 (fr) Laser hétérogène à efficacité élevée et procédé de fabrication du laser
EP3015888B1 (fr) Substrat pré-structuré pour la réalisation de composants photoniques, circuit photonique et procédé de fabrication associés
FR2950708A1 (fr) Modulateur optique compact a haut debit en semi-conducteur sur isolant.
EP3599684B1 (fr) Transmetteur photonique
EP2843451A1 (fr) Procédé de fabrication d'une jonction PIN en arête et à zones dopées espacées, application à la fabrication de modulateurs électro-optiques et de photodétecteurs
EP3190672A1 (fr) Source laser à semi-conducteur
FR2949872A1 (fr) Dispositif de modulation electro-optique
EP2732515B1 (fr) Dispositif laser à cavité en forme de boucle apte à être fonctionnalisée
EP3822698B1 (fr) Transmetteur photonique
FR3078437A1 (fr) Jonction pn
FR3060772A1 (fr) Circuit photonique integre optimise
EP3599501B1 (fr) Modulateur-commutateur athermique à deux anneaux superposés
FR2965939A1 (fr) Duplexeur optique nanophotonique
EP3994509A1 (fr) Assemblage d'un composant semi-conducteur actif et d'un composant optique passif à base de silicium
FR3076916A1 (fr) Modulateur de phase electro-optique
WO2006084999A1 (fr) Modulateur a guide d’onde et procede de modulation associe
EP0805371B1 (fr) Modulateur électro-optique à puits quantiques
FR2786279A1 (fr) Composant optique a base d'amplificateurs optiques a semi-conducteur comportant un nombre reduit d'electrodes independantes
FR3078440A1 (fr) Jonction pn
EP2583133A1 (fr) Composant électro-optique à nanotubes, circuit intégré hybride optronique ou à lien optique intégrant ce composant, et procédé de fabrication
FR3034879A1 (fr) Guide d'onde pour modulateur electro-optique de type capacitif.

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20111021

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO SE SI SK SM TR

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20120806

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

INTG Intention to grant announced

Effective date: 20140204

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO SE SI SK SM TR

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REG Reference to a national code

Ref country code: CH

Ref legal event code: EP

REG Reference to a national code

Ref country code: AT

Ref legal event code: REF

Ref document number: 675028

Country of ref document: AT

Kind code of ref document: T

Effective date: 20140715

REG Reference to a national code

Ref country code: IE

Ref legal event code: FG4D

Free format text: LANGUAGE OF EP DOCUMENT: FRENCH

REG Reference to a national code

Ref country code: DE

Ref legal event code: R096

Ref document number: 602010016992

Country of ref document: DE

Effective date: 20140731

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20140625

Ref country code: NO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20140925

Ref country code: CY

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20140625

Ref country code: GR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20140926

Ref country code: FI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20140625

REG Reference to a national code

Ref country code: AT

Ref legal event code: MK05

Ref document number: 675028

Country of ref document: AT

Kind code of ref document: T

Effective date: 20140625

REG Reference to a national code

Ref country code: NL

Ref legal event code: VDEP

Effective date: 20140625

REG Reference to a national code

Ref country code: LT

Ref legal event code: MG4D

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20140625

Ref country code: HR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20140625

Ref country code: LV

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20140625

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: EE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20140625

Ref country code: ES

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20140625

Ref country code: CZ

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20140625

Ref country code: SK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20140625

Ref country code: RO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20140625

Ref country code: PT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20141027

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: AT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20140625

Ref country code: NL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20140625

Ref country code: IS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20141025

Ref country code: PL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20140625

REG Reference to a national code

Ref country code: DE

Ref legal event code: R097

Ref document number: 602010016992

Country of ref document: DE

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20140625

Ref country code: DK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20140625

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed

Effective date: 20150326

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MC

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20140625

Ref country code: LU

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20150324

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20150324

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20140625

REG Reference to a national code

Ref country code: IE

Ref legal event code: MM4A

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20150324

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20150324

Ref country code: LI

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20150331

Ref country code: CH

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20150331

REG Reference to a national code

Ref country code: FR

Ref legal event code: PLFP

Year of fee payment: 7

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20140625

REG Reference to a national code

Ref country code: FR

Ref legal event code: PLFP

Year of fee payment: 8

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: HU

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT; INVALID AB INITIO

Effective date: 20100324

Ref country code: SM

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20140625

Ref country code: BG

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20140625

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: TR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20140625

REG Reference to a national code

Ref country code: FR

Ref legal event code: PLFP

Year of fee payment: 9

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20140625

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20210329

Year of fee payment: 12

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: BE

Payment date: 20210319

Year of fee payment: 12

Ref country code: DE

Payment date: 20210319

Year of fee payment: 12

REG Reference to a national code

Ref country code: DE

Ref legal event code: R081

Ref document number: 602010016992

Country of ref document: DE

Owner name: UNIVERSITE PARIS-SACLAY, FR

Free format text: FORMER OWNERS: CENTRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE (CNRS), PARIS, FR; UNIVERSITE PARIS-SUD 11, ORSAY, FR

Ref country code: DE

Ref legal event code: R081

Ref document number: 602010016992

Country of ref document: DE

Owner name: CENTRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE (, FR

Free format text: FORMER OWNERS: CENTRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE (CNRS), PARIS, FR; UNIVERSITE PARIS-SUD 11, ORSAY, FR

REG Reference to a national code

Ref country code: DE

Ref legal event code: R119

Ref document number: 602010016992

Country of ref document: DE

REG Reference to a national code

Ref country code: BE

Ref legal event code: MM

Effective date: 20220331

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20220331

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20221001

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: BE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20220331