CN116097156A - 用于膜调制器设备的设计和制造方法 - Google Patents

Abstract

一种调制器，用于根据接收到的电信号调制来自光源的光。所述调制器配置有膜结构，且包括在所述膜结构内的区域中掺杂以形成半导体结的多个半导体层。介电材料层设置在所述调制器的所述半导体结和基底衬底之间。

Description

用于膜调制器设备的设计和制造方法

技术领域

本发明涉及用于电光电路中的基于半导体的RF信号调制器。

背景技术

人们普遍预计，由于数据消费应用数量的增加和5G移动网络的升级，未来几年数据流量将继续增长。为了支持骨干光网络中不断增长的流量，高速、低成本、低功耗的光器件对于支持100G Gbaud以上的波特率至关重要。

在现有的调制器中采取了一些不同的方法。然而，每个现有调制器都需要在带宽、相电压(Vπ)、损耗和温度灵敏度的组合之间进行权衡。

希望开发一种高速混合集成调制器。

发明内容

根据第一方面，提供了一种用于根据接收到的电信号调制来自光源的光的调制器，其中，所述调制器配置有膜结构，并包括：在所述膜结构内的区域中掺杂以形成半导体结的多个半导体层；设置在所述半导体结和基底衬底之间的介电材料层。所述介电材料可以是苯并环丁烯(Benzocyclobutene，BCB)基聚合物。膜结构优化了光学约束并提高了调制器的效率，特别是通过在结和基底之间提供介电材料层。高效调制可以通过包括将结的有源区域完全嵌入波导的介电材料内的横截面设计来实现。温度不敏感操作可以通过仔细选择半导体活性材料来实现。

所述半导体结的所述半导体层以平面配置设置，并包括p型半导体层、未掺杂半导体层和第一n型半导体层。所述平面配置有助于更易于高效制造所述半导体结。

所述半导体层可以包括选自所述元素周期表的III族至V族的材料。一个或多个半导体层可以包括InGaAsP。使用III-V材料使所述调制器能够实现更高的电光效率。

所述调制器可以包括设置在所述半导体结的所述p型半导体层和所述调制器的电极之间的第二n型半导体层。所述结结构中的附加N层可以提供降低的串联电阻和更高的电光带宽。

所述半导体层可以形成N-PIN结，使得所述调制器是N-PIN平面结相位调制器。所述半导体层可以形成NIP-N结，使得所述调制器是NIP-N平面结相位调制器。

所述半导体结的所述第二n型半导体层和所述p型半导体层可以互补地设置，使得所述两层与所述阳极直接接触。例如，所述第二n型半导体层可以与所述阳极直接接触，并可以从所述调制器的外边缘向后倾斜，使得所述阳极与所述第二n型半导体层的相应边缘重叠，并另外与设置在所述第二n型半导体层的相对侧上的所述p型半导体层直接接触。例如，所述p型半导体层可以被成形为包裹在所述第二n型半导体层的边缘周围，使得所述p型半导体层和所述第二n型半导体层都与所述调制器的所述阳极直接接触。所述阳极与所述p型层的直接接触允许光生电流泄漏到所述阳极，并提高所述电光效率。

所述调制器在所述半导体结的所述第一n型半导体层的相邻部分可以具有连接到其上的阴极。

所述调制器可以包括形成两个半导体结的半导体层的两个平面配置，每个半导体结具有相应的阳极；共用的第三n型半导体层，与具有中心设置的阴极的每个半导体结的所述第一n型半导体层接触。所述调制器的一个或多个波导的尺寸可以由所述一个或多个半导体结的横截面的尺寸限定。通过以这种方式定位形成两个光波导的半导体层的两个膜结构，可以产生马赫曾德尔干涉仪的两个分支。

所述未掺杂半导体层可以包括多量子阱层。

根据第二方面，提供了一种包括根据权利要求1至14中任一项所述的一个或多个调制器。

根据第三方面，提供了一种制造权利要求1至14中任一项所述调制器的方法，其中，所述方法包括：在叠层中生长多个掺杂半导体层，其中，所述叠层形成包括p型半导体层、未掺杂半导体层和第一n型半导体层的半导体层的结构；蚀刻所述叠层以限定包括掺杂半导体层结构的膜结构内的区域；将所述叠层键合到基底衬底上的介电材料层上，使得所述介电材料层设置在包括掺杂半导体层结构的膜结构内的区域和所述基底衬底之间；通过额外的蚀刻，在包括所述掺杂半导体层结构的所述膜结构内形成半导体结。所述形成半导体结可以包括产生光波导，其中，所述半导体结充当所述波导的光芯。通过调制器设计的结构部件及其相应的配置，能够以高成功概率的高效方式生产如上所述的优化调制器的制造方法。

附图简要说明

现将结合附图通过示例的方式对本发明进行描述。在附图中：

图1为由平面半导体PIN结形成的膜光调制器的横截面视图；

图2为由平面半导体N-PIN结形成的示例性膜光调制器的横截面视图；

图3为N-PIN结的带图，示出了空穴如何在N-P界面上积累；

图4示出了由平面半导体N-PIN结形成的示例性膜光调制器，其中，阳极电极接触P掺杂层和第二N掺杂层；

图5为高速MZ调制器的示例性实现方式的横截面侧视图；

图6为包括两个波导的高速MZ调制器的相同示例性实现方式的俯视图；

图7示出了上述调制器设计的示例性制造方法。

具体实施方式

如上所述，人们普遍预计，未来几年数据流量将继续增长。

调制器组件的传统结构是具有单片结构的结构。这种结构一层一层地建立在衬底上，通常被雕刻到或通过某种工艺蚀刻，以创建块物理结构所需的形状。然而，最近在构建调制器时使用了膜型结构。膜调制器与先前使用的单片调制器的根本不同在于，它们通常通过将许多已经制造的层或膜转移到基底上而构建。这些晶片或膜可以单独施加，或已经预先结合在一起，并且可以在转移到底部之前已经蚀刻和成形。

膜光学调制器可以定义为由两个不同材料的晶片结合产生的器件。与单片调制器相比，膜调制器有三个主要优点。

膜结构允许与光集成器(Photonic Integrated Circuit，PIC)集成。例如，它们可以与无源SiN平台集成，以实现偏振分束旋转器(偏振分束旋转器，PSR)、波分复用器(Wavelength Division Multiplexer，WDM)和集成相干收发器(Integrated CoherentTransmitter Receiver，ICTR)等接收器的最佳性能。

膜结构可以允许光学模式聚焦在有源区域中。在所提出的设计中，这可以由于较低的介电覆层而实现。还可以选择较低的电介质，以便具有比薄的电光活性材料更低的折射率，提供光学模式限制。这提高了电光效率，进而提高了带宽和Vπ。Vπ代表半波电压，是将输出信号的相位与输入信号相比改变180度所需的电压。

混合膜结构还允许作为马赫-曾德尔(Mach-Zehnder，MZ)光调制器的不同部分优化材料选择。例如，与提出的调制器设计一样，可以在移相器有源部分使用低损耗、低电阻III-V材料，以及用于MZ无源分离器和合路器的PIC。

马赫-曾德尔光调制器(Mach-Zehnder optical modulator，MZM)是用于通过调制连续激光源将电信号转换为光学信号的设备。MZ调制器由两个嵌入马赫-曾德尔干涉仪(Mach-Zehnder interferometer，MZI)中的推挽移相器组成。移相器区域中施加的电压控制这些区域中的折射率。MZI输出处的光根据两个MZ干涉仪分支的相对相位在相位和振幅上调制。对于高速半导体调制器，折射率变化是由电容上的电场调制引起的。根据所使用的材料和移相器设计，然后激活不同的独立物理效应；例如，载流子色散、弗朗茨-凯尔迪什效应、量子限制斯塔克效应和波克尔斯效应。

MZM的第一个关键参数是电光带宽。定义为在网络分析仪上测量的电光(electro-optic，eo)响应的–3dB点。带宽越高，可以通过光纤推送的比特率越高。半导体调制器的主要带宽限制是由移相器的串联电阻和结电容引起的。

MZM的第二个关键参数是相电压Vπ。相电压定义为调制器的两个分支之间的π相移所需的电压，或从全通调制到全关所需的电压。作为首先近似值，Vπ值越小，功耗越低。此外，Vπ值越小，电子驱动模块所需的复杂度就越低。最后，Vπ值越小，给定驱动电压的调制损耗就越低。

第三个关键参数是移相器光损耗。移相器损耗定义为移相区域的光功率损耗。

第四个关键参数是MZ温度灵敏度。需要温度控制才能运行的MZM在功耗、成本和驱动器集成复杂性方面具有显著的缺点。

无论是在相干和非相干应用中，例如在电信和数据通信系统中，开发具有超高带宽、低相电压(Vπ)和低损耗的温度不敏感光调制器是使未来光收发器能够提高数据容量和降低传输系统功耗的关键。

周期表III-V族基化合物已成为制造调制器的特别有用的材料。另一方面，硅基光子集成电路(Photonic Integrated Circuit，PIC)通过利用CMOS兼容晶圆级技术，也可以非常有效地以低成本和高容量集成多种光学功能(MUX、光电二极管、PSR)。

出于这些原因，已经研究了将InP化合物调制器集成到硅基PIC平台上，通常称为混合调制器或膜调制器。然而，许多现有的调制器需要接受性能的权衡，并降低调制器设备的带宽、相电压Vπ、损耗量或温度灵敏度。

本文提出了一种调制器设计，用于根据接收到的电信号调制来自光源的光。所述调制器配置有膜结构且包括在所述膜结构内的区域中掺杂以形成半导体结的多个半导体层。介电材料层设置在半导体结和基底衬底之间。介电材料层用于优化调制器的光学约束并包围有源结。因此，与现有设计相比，所提出的调制器设计实现了高带宽、低相电压Vπ和低损耗，权衡最小。拟议的调制器设计也不需要受控温度环境即可工作，可以集成在PIC平台上。

图1为由平面半导体PIN结形成的膜光调制器的横截面视图。

膜光学调制器包括基底衬底层102，该基底衬底层102提供了用于结构完整性的构建平台和主干，这不仅在调制器的构建期间，而且在调制器集成到较大设备中期间可能是需要的。膜结构可以包括多个半导体层，每个半导体层都以这样的方式掺杂，使得在膜结构内形成半导体结。也就是说，膜结构的一部分被设置成形成称为结的区域，其中，一个或多个不同掺杂的半导体材料层彼此邻接。在所示的第一示例性实施例中，半导体结被设置成使得结的最上层104由P型半导体材料形成，结的中间层106由未掺杂的半导体材料形成，结的最终最下层108由N型半导体材料形成。这种设置在叠层的半导体层的区域中形成可称为PIN结或PIN半导体结。此区域有时称为叠层。因此，半导体结的半导体层以平面配置设置，并包括p型半导体层、未掺杂半导体层和第一n型半导体层。

膜结构还可以包括一个或多个电极，用于跨半导体结连接调制器。在示例性第一实施例中，阳极110设置在最上面的半导体层104上并与之接触。阳极电极110可以形成为在P型材料的顶部上的金属接触，如图1所示。阴极112设置在最下层108上并与最下层108接触。阴极电极可以形成为在N型材料的顶部上的金属接触，如图1所示。两个电极与膜结构的相应半导体层电接触。接触可以是直接接触，即没有中间部件或材料。

介电材料层114设置在掺杂以形成结104、106、108和基底衬底102的半导体层的平面设置之间。例如，介电材料可以是苯并环丁烯(Benzocyclobutene，BCB)基聚合物。可以选择介电材料具有低折射率。

阴极112可以连接到半导体结的第一N型半导体层108的相邻部分。也就是说，第一N型层108可以设置成远离PIN结的有源部分延伸，以便将阴极电极112连接到第一N型层108上。

PIN材料被选择为具有特定的电光特性，如载流子色散、弗朗茨-凯尔迪什效应和波克尔斯效应。PIN膜可以嵌入具有较低折射率的介电材料中。由于与介电材料的折射率差，可以在PIN叠层区域中形成光波导。可以确定叠层区域的高度118和宽度120的尺寸，以维持在所需的工作波长下的光学模式。因此，在一些实际实现方式中，调制器的波导的尺寸可以由半导体结的横截面的高度(118)和宽度(120)限定。

膜的平面结的配置方式允许高效的光生电流耗散。具体地，膜机构允许改进的光学约束，因此具有更高的效率。与典型的单片方法相比，在有源波导层下面和上面设置介电层的有源波导层中的光学约束允许改进的性能。

平面配置还允许在制造期间轻松制造PIN结叠层。

膜调制器设备的工作原理是载流子色散、弗朗茨-凯尔迪什效应和波克尔斯效应导致的折射率变化，这些效应主要发生在较低的半导体层中。例如，第一N型层108和未掺杂的I型半导体层106。

与现有设计相比，本调制器设计提供了高带宽、低Vπ、低损耗和温度不敏感的马赫-曾德尔调制器(Mach-Zehnder Modulator，MZM)。还允许将这种更高效的MZ调制器与非密封单元中性能最好的无源PIC集成。

目前描述的调制器设计使用反向偏置中的PIN结作为MZM的有源部分，而不是使用典型的多量子阱。这避免了以前调制器设计中的温度依赖性性能问题，并且不需要集成昂贵且功耗高的温度控制设备(temperature control device，TEC)以防止此类性能波动。创建温度不敏感设备的能力还允许它们封装在非密封环境中，从而明显降低制造复杂性和成本。

因此，第一示例性实施例提供了一种PIN膜调制器，其中，除了上介电层116之外，还通过使用下介电层来提供有源波导层中的光学约束，该下介电质层允许与单片方法相比更高的光学约束和改进的性能。

除了目前描述的调制器设计的结构元件外，仔细选择材料进一步使设备能够在不需要温度控制的情况下工作。使用周期表III-V族的材料，通常被称为III-V材料，允许MZ调制器的最高电光效率。通过在膜结构中使用III-V活性材料，可以利用由于载流子色散、弗朗茨-凯尔迪什效应和反向偏置PIN结中的波克尔斯效应而导致的折射率变化原理。因此，一个或多个半导体层可以包括III-V材料InGaAsP等。

例如，如图1所示，目前描述的调制器设计使用了平面结配置。通过使用市售磷化铟(indium phosphide，InP)晶圆和制造方法所需的III-V材料半导体层的外延生长，可以容易和精确地获得平面结。通过这种方式，可以制造复杂的III-V结。因此，可能生产膜调制器，所述半导体层包括选自元素周期表的III族至V族的材料。

图2为由平面半导体PIN结形成的示例性膜光调制器的横截面视图。图2中所示的膜光调制器是目前描述的调制器设计的第二实施例的示例。

该示例性膜调制器的结构与上面参考图1描述的膜调制器设计相同。然而，在该示例性第二实施例中，附加的半导体层202设置在之前最上半导体层104的顶部。在此示例情况下，附加层是N掺杂半导体层，然后可以在膜结构的区域内产生平面半导体N-PIN结。因此，调制器可以包括设置在半导体结的p型半导体层和调制器的电极之间的第二n型半导体层。

对于上述示例性的第一实施例，选择N-PIN材料具有电光特性，如载流子色散、弗朗茨-凯尔迪什效应和波克尔斯效应。N-PIN膜嵌入在折射率小于薄电光活性材料的介电材料中，提供光学模式限制。由于与介电材料的折射率差，在N-PIN结区域中形成光波导。可以确定N-PIN结区域的高度和宽度的尺寸，以维持在所需的工作波长下的光学模式。设置在P掺杂半导体层顶部的N掺杂半导体层202用作低电阻、低光损耗电极，以降低串联电阻并增大调制器的带宽。类似于先前的示例性实施例，金属接触可以形成在P掺杂层104上方的添加的N掺杂层202的顶部，以形成阳极电极110。阳极电极110可以形成为图2所示的金属接触。阴极112可以设置在最下层108上并与最下层108接触。阴极电极可以形成为在图2所示的N掺杂层材料的顶部上的金属接触。两个电极与膜结构的相应半导体层电接触。接触可以是直接接触，即没有中间部件或材料。

因此，通过添加作为低电阻透明电极的进一步半导体层，以降低顶部阳极电极和PIN结之间的串联电阻，以提高带宽，从而获得进一步的改进。这是因为阳极电极110和本征层106之间的N掺杂层102的电阻小于阳极电极110和本征层106之间的P掺杂层104的电阻。此外，附加N掺杂层202和阳极电极110之间的边界206处的电阻小于P掺杂层104和阳极电极110之间的直接边界的电阻。

如上文参考第一示例性实施例中使用的材料所述，附加半导体层也可以由n:III-V材料形成。

附加层，例如N掺杂层，用作低电阻、低光损耗电极，以降低串联电阻并增大带宽。N-PIN配置中的额外N层能够降低电阻，从而与现有调制器设计相比具有更大的电光带宽。

可以配置示例性第二实施例，使得它允许光生电荷的耗散，否则会损害调制器的效率。

因此，在上面例示的第二实施例中，可以通过添加作为低电阻透明电极的第二n型层来实现进一步的优化，以降低从本征层106到阳极电极110的串联电阻并增大带宽，例如，通过膜结构中的N-PIN半导体结。所提出的膜调制器设计基于载流子色散、弗朗茨-凯尔迪什和主要发生在底部I型和第一N型半导体层中的反向偏置PIN结中的波克尔斯效应引起的折射率变化原理。

此外，通过仔细选择材料结合所述设计，膜调制器可以在不需要温度控制的情况下运行，例如，通过在膜结构中使用III-V活性材料。

图3为示出了空穴如何在N-P界面上积累的反向偏置N-PIN结的带图。N-PIN调制器可能会因为NP界面上的光生空穴积累而损失效率。

带图示出了空穴302作为在第二N型层的边界204处积累的正电荷。来自电子-空穴对的电子304也在带图中示出，因为它们在与空穴302相反的方向上移动并朝向阴极112移动。带图示出了y轴(在本示例中，y坐标沿着x轴)上粒子相对于空间维度的能量。

图4示出了由平面半导体N-PIN结形成的示例性膜光调制器，其中，阳极电极接触P掺杂层和N掺杂层。在所提出的膜调制器设计的第三实施例中，阳极110与P型层104和N型层202直接接触，以允许去除光生正电荷。半导体结的第二或附加的N型半导体层202和p型半导体层104因此互补地设置，使得所述两层与阳极110直接接触。也就是说，两层以允许它们都与阳极电极110直接接触的方式成形和定向。根据设备的尺寸、半导体层的厚度以及阳极电极的形状和尺寸所施加的限制，可以以各种方式实现这一目标。例如，第二N型半导体层可以与阳极110直接接触，并可以从调制器的外边缘向后倾斜，使得阳极与第二N型半导体层202的相应边缘重叠，并与设置在第二N型半导体层的相对侧上的P型半导体层104直接接触。在这种情况下，相对侧是指设置在第二N型层202下面的P型层104。

又如，p型半导体层104可以被成形为包裹在第二N型半导体层202的边缘周围，使得P型半导体层104和第二N型半导体层202都与调制器的阳极110直接接触。也就是说，当沿着图4的横截面方向观察时，P型半导体层例如可以具有L形轮廓，使得L形的一端缠绕第二N型层202并与阳极110接触。这允许阳极110仍然与P型层和第二N型层直接接触，而阳极110不需要具有成形的基底。

该示例性膜调制器的结构与上面参考图1和图2描述的膜调制器设计相同。例如，N型层202设置在最上面的P型层104的顶部，并且仍然用作低电阻、低光损耗电极，以降低串联电阻并增大带宽。然而，在该示例性第三实施例中，阳极电极110形成在N-PIN半导体结构的N和P型层202、104的顶部，并与N-PIN半导体结构的N和P型层202、104直接接触。阳极电极110直接接触两个半导体层，有助于光生空穴自由移动到待耗散的阳极。金属接触也可以形成在N型半导体材料108的第一下层的顶部，以形成阴极电极112。电极110与P型半导体层104的直接接触使光生电流泄漏，并能够提高电光效率。上述结构的结果是优化的N-PIN平面结相位调制器。对于上述示例性实施例，所使用的材料也可以是III-V材料。

示例性第三实施例是能够减少由于光生电流而导致的降解的设计。N-PIN调制器尤其可能会因为N-P界面204上的光生空穴积累而损失效率。例如，如在图2所示的示例性配置中，光生电子可以自由地运行到阴极电极112，而正空穴在N-P屏障204处积累(这也在图3的带图中示出)。

因此，作为第三示例性实施例的一部分，P型和N型半导体层104和202被设置成使得两者都与阳极电极110直接接触，有助于光生空穴更自由地移动到待耗散的阳极。具体来说，在图4的示例性实施例中，空穴可以沿着N-P边界204沿着箭头402的方向朝向P型层和阳极110之间的直接接触区域移动。也就是说，通过添加N层，阳极110和I型层106之间的电阻减小。然而，在P层和N层之间的空穴可以渗入阳极110之前为它们创造了屏障。去除部分N层用于促进空穴向阳极的渗出，而去除部分N层不影响减小阳极110和I型层106之间的电阻。

图5为高速MZ调制器的示例性实现方式的横截面侧视图。

在该示例性实现方式中，如第一、第二和第三示例性实施例中所述的膜光调制器用于进一步优化调制器以用于实际实现。同样，半导体材料可以选自元素周期表的III族和V族，例如，包括InP或与InP匹配的InGaAsP晶格。

在这种配置中，示例性实施例从上到下使用马赫曾德调制器配置、差分电容加载RF线和III-V层叠层。如图5所示的半导体层可以从上到下对应于以下材料：

N-InGaAsP：RF透明电极-用于减小上方阳极电极和未掺杂I型层106之间的电阻的第二N型半导体层202。

P-InP：DC阳极-停止层-用于形成半导体结的一部分的第一P型掺杂层104。

I-InGaAsP：核心光学层-用于形成半导体结的一部分的I型未掺杂层106。

N-InGaAsP：核心光学层-用于形成半导体结的一部分的第一N型掺杂层108。

N-InP：RF互连，阴极-基底N型掺杂层502从叠层延伸到阴极电极112。

在该实施例中，可以看到，公共DC阴极112和RF电极502可用于构造可以并排制造两个波导的双面调制器。半导体层可以相应地蚀刻以形成两个光学有源波导。因此，调制器包括形成两个半导体结的半导体层的两个平面配置，每个半导体结具有相应的阳极；共用的第三N型半导体层502，与具有中心设置的阴极112的每个半导体结的第一N型半导体层接触108。第三N型半导体层502可以具有与第一N型半导体层108相同的材料。第三N型半导体层502可以被设置成提供可以与阴极电极112连接的相邻部分。这与具有相邻部分的第一N型层108相反，其目的与上述示例性实施例中相同。阴极电极112可以仅连接到第三N型半导体层502的一部分，如图6所示。

在调制器设计的示例中，调制器的一个或多个波导的尺寸可以由一个或多个半导体结的横截面的尺寸限定。也就是说，半导体结的有源区域的高度和宽度可以定义一个或多个波导的尺寸。

这种双面调制器设计在实现中很有用，因为它能够在马赫曾德尔干涉仪配置中制造振幅调制器。也就是说，当所提出的调制器设计耦合在具有第二分支的MZ干涉仪中时，两个臂之间的相位调制差可以进行振幅调制。每个有源波导和相应的附近阳极电极110a、110b形成相位调制器。形成相位调制器的两个光有源波导可以通过输入和输出50％分频器和合路器连接，以形成马赫-曾德尔干涉仪。也就是说，在重组之前，调制器可以改变两条路径之间的相对相位。因此，如果来自两个分支的两个光束在相位上重新组合，光是最大的，而如果它们在反相位上组合，光是在最小的水平或“关闭”。

然后，两个电极，例如金属电极，可以设置在膜调制器的任一侧的波导1和波导2上，以形成用于每个相应波导的DC阳极和RF电极110。DC阳极和RF电极被设计成接触上部第二N型层和第一P型层，如参考图4所述。

在该示例性实现方式中，DC阴极电极112在半导体结的RF有源区域外部接触n-InP层502。通过确保阴极电极112远离调制器的有源区域，可以容纳多个高速电极设计。

图6为配置为具有图5所示的两个波导的高速MZ调制器的相同示例性实现方式的自上而下横截面视图。

同样在图6中示出，RF电极110可以被设置成形成端接在负载电阻器606上的容性负载行波电极。

图7示出了上述调制器设计的示例性制造方法。

制造调制器的方法包括第一阶段702，在叠层中生长多个掺杂半导体层，其中，叠层形成包括p型半导体层、未掺杂半导体层和第一n型半导体层的半导体层的配置。该叠层形成半导体结，并通常生长在例如由InP制成的衬底或晶圆上。

在第二阶段704中，蚀刻叠层以限定包括掺杂半导体层结构的膜结构内的区域。也就是说，第一蚀刻工艺可用于去除半导体层叠层的多余部分，并限定调制器的膜结构的有源部分或其一部分。在图7中，可以看到，叠层已经被蚀刻以缩小其并限定第一N型层和I型层的总宽度。P型层未被蚀刻。

在第三阶段708中，将叠层键合到基底衬底上的介电材料层上，使得所述介电材料层设置在包括掺杂半导体层结构的膜结构内的区域和基底衬底之间。这确保了介电材料层存在于膜结构内的有源半导体结下面，以改善光学约束。

在第四阶段712中，可以执行额外的蚀刻以在包括掺杂半导体层结构的膜结构内形成半导体结。半导体结可以提供光波导的光芯。在图7中，可以看到这种蚀刻在两个相邻的PIN半导体结之间形成中心空隙，两个相邻的PIN半导体结包括用于限定两个相邻波导的有源区域，如图5和图6中的示例性实现方式中所示。图7中对该过程的描述可以是简化的表示，因此可以不示出图5和图6中所示的所有半导体层。

所述方法可以包括：在蚀刻叠层之后和在键合叠层之前，用介电材料层平坦化所述叠层；因此，在将介电材料层键合到基底衬底上的电介质层之前，介电材料层可以另外位于叠层上，如图7所示，在中间阶段706中。为了在包括掺杂半导体层结构的膜结构内的区域和基底衬底之间实现所需的介电材料层，不是必须执行该中间阶段706。附加的介电材料层可有助于在调制器的组件之间产生强的键合，确保充分的限制，并有助于确保叠层在键合到基底衬底时是水平的。

所述方法可以包括：在键合叠层之后和在附加蚀刻之前，移除生长叠层的生长衬底。这是一个典型的过程，当两个结构已经分开构造，然后键合在一起，使得相应的衬底在键合后定位在单个结构的外部。在这个示例中，不再需要最初生长叠层的衬底，并且可以被移除。在移除生长衬底之后的叠层可以在图7中的中间阶段710中看到。

基底衬底可以是晶圆，以保证结构完整性。基底衬底也可以是包含光子集成电路组件的图案化晶圆，以保证结构完整性，并允许调制器与PIC平台集成。因此，在制造方法中使用的键合可以是晶圆间键合或裸片到晶圆键合。裸片是指蚀刻在生长层中的浮雕图案。

应当理解，上述描述的示例性实施例是包括本文提出的一般膜调制器设计的特征的特定调制器设计的示例。例如，膜结构可以包括从上到下与PIN配置相对的NIP配置的半导体层。在这个示例中，附加的N掺杂层将设置在底部P掺杂层和电极之间，以类似地提供两个具有减小电阻的边界，而不是具有较高电阻的单个边界。因此，半导体层可以形成NIP-N结，使得所述调制器是NIP-N平面结相位调制器。

应当理解，可以在遵循用于优化调制器设计的原理和概念的同时实现构成上述示例设计的基础的元件的多个不同物理配置。例如，仍然与第一P型层104和第二N型层202直接接触的不同形状的阳极110仍然实现减小阳极110和I型层106之间的电阻的目的，同时允许光生空穴自由流动到阳极110。

本征层或未掺杂层106可以包括多量子阱层。多量子阱层可以嵌入到未掺杂半导体层中。多量子阱层可以取代未掺杂半导体层。包括MQW层的调制器可能需要实现温度控制特征。然而，如上所述的结构特征仍然可以保持调制器设计的相关期望质量。

其它混合膜调制器设计可以实现良好的电光效率，因为限制是通过使用膜设计实现的。然而，它们都具有可能限制调制器性能的缺点。

在一些情况下，在有源InP和无源SiN之间共用光模式可能会降低电光效率并增大Vπ。

在典型的混合MOSCAP配置中，一些现有设计通过使用比硅更高的效率n:InGaAsP获得了Vπ的减小。然而，p:硅层的高电阻可能会限制带宽和Vπ。

在一些情况下，这些设计可以使用水平PN结。然而，在实现水平PN结连接本身方面存在着一个重大的技术障碍，特别是在使用III-V材料时。

其它现有的单片设计，不是膜调制器，可以使用多量子阱(multi-quantum well，MQW)有源核心。这样的设计是基于反向偏置多量子阱结构中量子限制斯塔克效应和波克尔斯效应引起的折射率变化的原理。然而，MQW用作光芯(以实现更高的电光效率)的事实导致了高温变化，因此这种设计需要使用热电冷却器(thermoelectric cooler，TEC)进行温度控制，而热电冷却器(thermoelectric cooler，TEC)本身需要使用高成本的密封封装。这类设计的另一个缺点是，单片方法不允许与光子集成电路(photonic integrated circuit，PIC)集成，因此它需要昂贵和笨重的自由空间光学器件来进行相干传输中的偏振控制。

申请人在此单独公开本文所述的每个单独的特征以及两个以上此类特征的任意组合。在这个意义上，鉴于本领域技术人员的常识，此类特征或组合能够根据本说明书作为整体实现，而不考虑此类特征或特征的组合是否能解决本文中公开的任何问题，且不对权利要求书的范围造成限制。本申请表明本发明的各方面可由任何这类单独特征或特征的组合构成。鉴于上文描述，可在本发明的范围内进行各种修改对本领域技术人员来说是显而易见的。

Claims (20)

1.一种用于根据接收到的电信号调制来自光源的光的调制器，其特征在于，所述调制器配置有膜结构，所述调制器包括：

在所述膜结构内的区域中掺杂以形成半导体结的多个半导体层(104、108)；

设置在所述半导体结和基底衬底(102)之间的介电材料层(114)。

2.根据权利要求1所述的调制器，其特征在于，所述半导体结的所述半导体层以平面配置设置，并包括p型半导体层(104)、未掺杂半导体层(106)和第一n型半导体层(108)。

3.根据权利要求1或2所述的调制器，其特征在于，所述半导体层包括选自元素周期表的III族至V族的材料。

4.根据上述权利要求中任一项所述的调制器，其特征在于，所述调制器包括设置在所述半导体结的p型半导体层和所述调制器的电极之间的第二n型半导体层(202)。

5.根据上述权利要求中任一项所述的调制器，其特征在于，所述半导体层形成N-PIN结，使得所述调制器是N-PIN平面结相位调制器。

6.根据权利要求1至4中任一项所述的调制器，其特征在于，所述半导体层形成NIP-N结，使得所述调制器是NIP-N平面结相位调制器。

7.根据权利要求4至6中任一项所述的调制器，其特征在于，所述半导体结的所述第二n型半导体层和所述p型半导体层互补地设置，使得所述两层与阳极(110)直接接触。

8.根据权利要求4至7中任一项所述的调制器，其特征在于，所述第二n型半导体层与所述阳极直接接触，并从所述调制器的外边缘向后倾斜，使得所述阳极与所述第二n型半导体层的相应边缘重叠，并另外与设置在所述第二n型半导体层的相对侧上的所述p型半导体层直接接触。

9.根据权利要求4至7中任一项所述的调制器，其特征在于，所述p型半导体层被成形为包裹在所述第二n型半导体层的边缘周围，使得所述p型半导体层和所述第二n型半导体层都与所述调制器的所述阳极直接接触。

10.根据上述权利要求中任一项所述的调制器，其特征在于，所述调制器在所述半导体结的所述第一n型半导体层的相邻部分具有连接到其上的阴极(112)。

11.根据权利要求1至8中任一项所述的调制器，其特征在于，所述调制器包括：

形成两个半导体结的半导体层的两个平面配置，每个半导体结具有相应的阳极(110a、110b)；

共用的第三n型半导体层(502)，与具有中心设置的阴极的每个半导体结的所述第一n型半导体层接触。

12.根据上述权利要求中任一项所述的调制器，其特征在于，所述调制器的一个或多个波导的尺寸由所述一个或多个半导体结的横截面的高度(118)和宽度(120)限定。

13.根据上述权利要求中任一项所述的调制器，其特征在于，所述半导体层中的一个或多个包括InGaAsP。

14.根据上述权利要求中任一项所述的调制器，其特征在于，所述介电材料是苯并环丁烯(Benzocyclobutene，BCB)基聚合物。

15.根据上述权利要求中任一项所述的调制器，其特征在于，所述未掺杂半导体层包括多量子阱层。

16.一种设备，其特征在于，包括根据权利要求1至15中任一项所述的一个或多个调制器。

17.一种制造根据权利要求1至15中任一项所述的调制器的方法，其特征在于，所述方法包括：

在叠层中生长(702)多个掺杂半导体层(104、106、108)，其中，所述叠层形成包括p型半导体层(104)、未掺杂半导体层(106)和第一n型半导体层(108)的半导体层的结构；

蚀刻(704)所述叠层以限定包括掺杂半导体层结构的膜结构内的区域；

将所述叠层键合(708)到基底衬底(102)上的介电材料层(114)上，使得所述介电材料层设置在包括掺杂半导体层结构的膜结构内的区域和所述基底衬底之间；

通过额外的蚀刻，在包括所述掺杂半导体层结构的所述膜结构内形成(712)半导体结。

18.根据权利要求17所述的方法，其特征在于，所述形成半导体结包括产生光波导，其中，所述半导体结用作光芯。

19.根据权利要求17或18所述的方法，其特征在于，所述方法包括：

在蚀刻所述叠层之后和在键合所述叠层之前，用介电材料层平坦化(706)所述叠层；

在键合叠层之后和在附加蚀刻之前，移除(710)生长叠层的生长衬底。

20.根据权利要求17至19中任一项所述的方法，其特征在于，所述基底衬底为晶圆，所述键合为晶圆间键合或裸片到晶圆键合。

Images