EP1661172A2 - Herstellungsverfahren für ein halbleiterbauelement mit prase odymoxid-dielektrikum - Google Patents

Herstellungsverfahren für ein halbleiterbauelement mit prase odymoxid-dielektrikum

Info

Publication number
EP1661172A2
EP1661172A2 EP04764533A EP04764533A EP1661172A2 EP 1661172 A2 EP1661172 A2 EP 1661172A2 EP 04764533 A EP04764533 A EP 04764533A EP 04764533 A EP04764533 A EP 04764533A EP 1661172 A2 EP1661172 A2 EP 1661172A2
Authority
EP
European Patent Office
Prior art keywords
layer
silicon
praseodymium
oxide layer
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP04764533A
Other languages
English (en)
French (fr)
Inventor
Hans-Joachim MÜSSIG
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IHP GmbH
Original Assignee
IHP GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IHP GmbH filed Critical IHP GmbH
Publication of EP1661172A2 publication Critical patent/EP1661172A2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69396—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01342—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid by deposition, e.g. evaporation, ALD or laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6329—Deposition from the gas or vapour phase using physical ablation of a target, e.g. physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6332—Deposition from the gas or vapour phase using thermal evaporation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6529—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to a gas or vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6927—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/662—Laminate layers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69394—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing titanium, e.g. TiO2

Definitions

  • the invention relates to a production method for a semiconductor component with a silicon-containing layer, a praseodymium oxide layer and a silicon, praseodymium and oxygen-containing mixed oxide layer arranged between the silicon-containing layer and the praseodymium oxide layer. Furthermore, the invention relates to semiconductor components manufactured by the method and electronic components with such semiconductor components.
  • Pr 2 O 3 layers on Si (001) substrates are particularly suitable for replacing the traditional gate dielectric material SiO 2 in sub-0.1 ⁇ m CMOS technology.
  • an ultra-thin SiO 2 layer between the Si substrate and an alternative dielectric material is necessary to match bonds and charges and mechanical Reduce tensions and in this way achieve high mobility of the charge carriers.
  • this intermediate layer both having a larger dielectric constant as Si0 2 also have sufficient chemical and thermal stability in relation to the processing methods common in semiconductor technology.
  • This mixed oxide layer is necessary to match the crystal structure and charge.
  • a suitable mixed oxide layer is chemically and thermally stable, has a low defect density and contains no silicide phases.
  • the invention is based on the technical problem of specifying an alternative production method for a semiconductor component with a sufficiently high capacity and charge carrier mobility even with particularly small dimensions.
  • Another object of the invention is to provide a semiconductor component with a sufficiently high capacity and charge carrier mobility even with particularly small dimensions.
  • the objects are achieved by the production method according to the invention as claimed in claim 1 and the semiconductor component produced by the method according to the invention as claimed in claim 13.
  • the manufacturing method according to the invention for a semiconductor component on a silicon-containing substrate or on a substrate with a silicon-containing layer, with a praseodymium oxide layer and a silicon, praseodymium and oxygen-containing mixed oxide layer arranged between the silicon-containing layer and the praseodymium oxide layer comprises the steps:
  • the advantage of the solid phase reaction accompanying or subsequent to the deposition of praseodymium over other processes for the production of praseodymium silicate or mixed oxide layers on clean silicon wafers is that one can use a thin, electrically perfect Si0 2 or SiO x N y layer can go out, which is produced using a proven and established oxidation process on the silicon-containing layer, and that the subsequent formation of silicate or mixed oxide maintains the good interface quality with the silicon-containing layer or with the silicon-containing substrate.
  • the silicon-containing substrate is a semiconductor substrate.
  • Silicate formation occurs because praseodymium is more electropositive than silicon.
  • the formation of Si-O-Pr complexes reduces that compared to the Si-O-Si complex Ionicity in the Si-O bond.
  • This reduction of SiO 2 by charge transfer from praseodymium to SiO 2 takes place at room temperature (20 ° C).
  • Coexistence of SiO 2 and Pr 2 O 3 is therefore unfavorable from a thermodynamic point of view.
  • elevated temperatures can also be selected, but under ultrahigh vacuum conditions (UHV) at most up to 700 ° C.
  • an oxygen treatment of the mixed oxide layer can be carried out in order to compensate for a possible oxygen deficit.
  • the oxygen treatment is preferably carried out in the temperature range between approximately 20 ° C. to 600 ° C. and is preferably carried out until a possible deficiency of oxygen atoms in the mixed oxide layer is compensated for.
  • the mixed oxide phase should in particular correspond to the composition (Pr 2 O 3 ) x (SiO 2 ) 1-x , where x> 0.3 and x ⁇ 1.
  • the deposition of the praseodymium oxide layer or optionally the oxygen treatment is followed by a heat treatment in a nitrogen atmosphere in the temperature range between approximately 500 ° C. to 700 ° C., in particular at approximately 600 ° C.
  • the mixed oxide layer is stabilized against atmospheric influences by the heat treatment.
  • titanium is optionally deposited on the mixed oxide layer and a reaction of titanium with the oxygen present in excess in the mixed oxide layer is brought about to titanium oxide. This makes it possible to bind any excess oxygen present in the mixed oxide layer. It has been shown that, on the one hand, titanium binds oxygen due to its high reactivity with the formation of titanium oxide and, on the other hand, a titanium oxide layer that forms does not have any significant negative effects on the dielectric properties. Titanium oxide is known to be electrically insulating itself.
  • the titanium is deposited either during or after or both during and after the deposition of praseodymium the thin SiO 2 layer or the silicon oxynitride (SiO x N y ) layer.
  • a titanium content also stabilizes the praseodymium oxide layer against atmospheric influences.
  • a process implementation is preferred in which the deposition of praseodymium takes place at substrate temperatures in the range between approximately 10 ° C. to 30 ° C., in particular at room temperature (20 ° C.).
  • the temperatures are usually sufficient to carry out the solid phase reaction. This enables a very thermally gentle reaction compared to other processes.
  • the choice of the temperature regime for the deposition of praseodymium e.g. substrate temperature
  • the oxygen or titanium treatment and the heat treatment influence the morphology and stoichiometry of the mixed oxide phase.
  • the selected process conditions should support the formation of a mixed oxide consisting of silicon, praseodymium and oxygen (silicate phase) with the desired properties.
  • the praseodymium is preferably separated from the gas phase. In this way, a particularly controlled solid phase reaction with the temporarily present Si0 2 or SiO x N y layer is achieved.
  • the deposition can be carried out by means of physical deposition processes, in particular by means of molecular beam epitaxy (MBE), thermal evaporation or cathode sputtering.
  • MBE molecular beam epitaxy
  • the Pr deposition can also be carried out by chemical vapor deposition (CVD) with a reaction gas containing praseodymium.
  • Pr 2 0 3 is then deposited directly on the silicate or mixed oxide layer, either by evaporation or sputtering under UHV conditions or by means of CVD.
  • the semiconductor component according to the invention contains a silicon-containing substrate or a silicon-containing layer, a praseodymium oxide layer and a silicon-, praseodymium- and oxygen-containing layer arranged between the silicon-containing layer or the silicon-containing substrate and the praseodymium oxide layer Mixed oxide layer which is produced by the method according to the invention.
  • the mixed oxide layer has a good interface quality due to its manufacturing process.
  • the invention is therefore also based on the knowledge that a mixed oxide containing silicon, praseodymium and oxygen is suitable, and the advantageous properties of the previously customary SiO 2 / Si (001) limit area with those of the alternative dielectric praseodymium oxide (for example in of the form Pr 2 O 3 ) to combine.
  • the mixed oxide which is also referred to below as praseodymium silicate, has a greater dielectric constant than silicon dioxide. Assuming that the mixed oxide layer has the same thickness as an otherwise necessary silicon dioxide intermediate layer between the silicon-containing substrate and the praseodymium oxide, the minimum achievable equivalent oxide thickness is reduced by a factor which corresponds to the ratio of the dielectric constant of praseodymium silicate according to equation (3) and corresponds to silicon oxide, d. H. about a factor of 3 to 4.
  • the mixed oxide layer brings about a high mobility of charge carriers in the semiconductor component according to the invention in that Si-O bonds and no Si-Pr bonds exist at the interface with the silicon-containing layer. This is because the Si-O bonds bring about electrical properties of the kind known from the SiO 2 / Si (001) interface.
  • the mixed oxide layer according to the invention it is therefore possible on the one hand to ensure a very high interface quality and on the other hand to ensure a sufficiently high capacity. A transition from the silicon-containing substrate to the dielectric is achieved, which has all the required properties.
  • the mixed oxide layer borders on the one hand on the substrate or on the silicon-containing layer and on the other hand on the praseodymium oxide layer.
  • the mixed oxide contains no further elements apart from silicon, praseodymium and oxygen. Minor impurities with no functional significance are negligible.
  • a titanium oxide layer is additionally present between the mixed oxide layer and the praseodymium oxide layer. This takes advantage of the fact that titanium is able to bind excess oxygen in the mixed oxide to form titanium oxide without the dielectric properties of the entire layer structure praseodymium silicate / titanium oxide / praseodymium oxide thereby deteriorating significantly compared to a structure of praseodymium silicate / praseodymium oxide.
  • the titanium oxide layer does not have to cover the entire interface between the mixed oxide layer and the praseodymium oxide layer. Only interface sections can also be covered. Titanium oxide can also be present in small amounts in the mixed oxide layer or in the praseodymium oxide layer instead of at this interface or in addition to the arrangement at this interface, in particular near the common interface.
  • the thickness of the mixed oxide layer influences the capacitance of a capacitor structure which comprises the silicon-containing layer and the praseodymium oxide layer in a semiconductor component according to the invention.
  • the layer thickness is preferably at most 3 nm. The higher the desired capacitance value for a semiconductor component, the smaller the layer thickness of the mixed oxide layer should be.
  • the mixed oxide layer is a pseudobinary, generally not stoichiometric alloy (silicate phase).
  • the mixed oxide layer corresponds to the composition (Pr 2 O 3 ) x (Si0 2 ) 1-x , where 0.3 ⁇ x ⁇ 1.
  • the value x depends on the layer thickness. This means that the coefficients x differ for components with different thicknesses of the mixed oxide layer. The coefficient x increases with the layer thickness.
  • the silicon-containing layer consists of doped or undoped silicon.
  • a doped or undoped silicon-germanium alloy can also be provided in the silicon-containing layer.
  • nitrogen can also be incorporated into the silicon-containing layer in order to achieve a high-quality interface.
  • the silicon-containing layer preferably has a (001) orientation at the interface with the mixed oxide layer. That way Mixed oxide layer preferably an (OOI) orientation. A particularly high interface quality is achieved in this way.
  • the component according to the invention can preferably be used in the form of a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) or in the form of a memory component in a RAM component (Random Access Memory) and a dynamic ROM (Dynamic Read-Only Memory, DROM).
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • RAM component Random Access Memory
  • DROM Dynamic Read-Only Memory
  • Figure 1 is a ternary phase diagram for the system praseodymium-oxygen-silicon
  • Figure 2 shows an embodiment of a semiconductor device according to the invention.
  • FIG. 1 shows a ternary phase diagram for the praseodymium-oxygen-silicon system. This phase diagram was determined experimentally in the context of research work in connection with the present invention.
  • the phase diagram has three coordinate axes 10, 12 and 14, which are arranged in the form of an equilateral triangle.
  • the corner points of the equilateral triangle are assigned the elements praseodymium, oxygen and silicon.
  • the concentration of these elements corresponds to the value 1.
  • the concentration of the respective element drops to the value zero.
  • phase diagram With a silicon content of 0.5, silicon monoxide SiO is present. This point of the phase diagram is identified by reference number 16. With a silicon content of 0.33, silicon dioxide Si0 2 is present. This point of the phase diagram is identified by the reference symbol 18.
  • the phase contains only praseodymium and oxygen and no silicon. The point 20 is shown, at which praseodymium oxide is in the form Pr 2 0 3 .
  • Various experimentally determined phases of the mixed oxide within the triangle formed by the three coordinate axes 10, 12 and 14 are shown in the form of squares. The experimental values were determined with the aid of photoelectron spectroscopy using samples grown in the temperature range 600 - 650 ° C.
  • the samples were excited with synchrotron radiation and the energy of the electrons emerging from the sample was recorded and analyzed. It can be seen that the phases determined, depending on the oxygen content, lie on a quasi-binary cut line 22, which represents a mixed phase of praseodymium oxide Pr 2 0 3 and silicon monoxide SiO, or on a quasi-binary cut line 24, which is a mixed phase of praseodymium oxide Pr 2 0 3 and silicon dioxide Si0 2 represents.
  • the phase diagram of FIG. 1 accordingly shows that it has been possible to produce a praseodymium silicate or a pseudobinary, non-stoichiometric alloy (Pr 2 0 3 ) x (Si0 2 ) ⁇ -x with an adjustable proportion x of the praseodymium oxide Pr 2 0 3 .
  • FIG. 2 shows a section of an exemplary embodiment of a semiconductor component 30 according to the invention with a silicon substrate 32 and an adjacent mixed oxide layer 34.
  • the substrate At an interface 36 between the silicon substrate 32 and the mixed oxide layer 34, the substrate has a (001) surface.
  • the mixed oxide layer is a (Pr O 3 ) x (Si0 2 ) 1-x layer in which the coefficient x has a value of 0.3 at the interface 36 and at an interface 38 to an adjacent praseodymium oxide layer ( Pr 2 0 3 ) 40 has a value of 1.
  • a polysilicon layer 42 is arranged above the praseodymium oxide layer 40.
  • the inner structure of the substrate 32 is not shown here.
  • the component 30, which is also shown here only in a detail, can be, for example, a MOSFET or a memory element of a DROM memory.

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Inorganic Insulating Materials (AREA)

Abstract

Die Erfindung betrifft ein Halbleiterbauelement und ein dazugehöriges Herstellungsverfahren mit einer siliziumhaltigen Schicht, einer Praseodymoxidschicht und einer zwischen der siliziumhaltigen Schicht und der Praseodymoxidschicht angeordneten, silizium-, praseodym- und sauerstoffhaltigen Mischoxidschicht. Mit Hilfe der Mischoxidschicht können einerseits die Kapazität des Bauelements verbessert und andererseits eine hohe Ladungsträgerbeweglichkeit ohne die Notwendigkeit einer Siliziumoxid-Zwischenschicht erzielt werden.

Description

Herstellungsverfahren für ein Halbleiterbauelement mit Praseodymoxid-Dielektrikum
Die Erfindung betrifft ein Herstellungsverfahren für ein Halbleiterbauelement mit einer siliziumhaltigen Schicht, einer Praseodymoxidschicht und einer zwischen der siliziumhaltigen Schicht und der Praseodymoxidschicht angeordneten, Silizium-, praseodym- und sauerstoffhaltigen Mischoxidschicht. Weiterhin betrifft die Erfin- düng über das Verfahren hergestellte Halbleiterbauelemente und elektronische Bauteile mit derartigen Halbleiterbauelementen.
Pr2O3-Schichten auf Si(001)-Substraten sind wegen ihrer vergleichsweise großen Dielektrizitätskonstanten (k « 30) besonders geeignet, das traditionelle gatedielektrische Material SiO2 in der Sub-0,1 μm-CMOS-Technologie zu ersetzen. Es wird jedoch allgemein davon ausgegangen, dass eine ultradünne Si02-Schicht zwischen dem Si-Substrat und einem alternativen dielektrischen Material notwendig ist, um Bindungen und Ladungen aneinander anzupassen und mechanische Spannungen abzubauen und auf diese Weise eine hohe Ladungsträgerbeweglichkeit zu erzielen.
Wie folgende Betrachtung zeigt, verringert eine solche dünne Si02-Zwischen- schicht die dielektrische Wirksamkeit des Ersatzmaterials. Wenn wir davon ausge- hen, dass die Dicke thigh.Λ des alternativen Dielektrikums dieselbe Kapazität bewirken soll wie eine Si02-Schicht mit der äquivalenten Dicke teq, ergibt sich thlgh-Λ = (k \φ-k I /fsiθ2) " q , (1 )
worin kSιo2 die Dielektrizitätskonstante des Si02 ist. Da die SiO2-Zwischenschicht eine in Reihe mit dem alternativen Dielektrikum geschaltete zweite Kapazität CSio2 darstellt, lässt sich die resultierende Kapazität wie folgt berechnen:
1/Cres . (2)
wobei Chig -Λ die Kapazität der dielektrischen Schicht ist. Unter Verwendung von (1 ) erhält man dann für die äquivalente Dicke des Schichtsystems eq, bestehend aus einer dünnen Si02-Schicht tsj02 und der dielektrischen Schicht > t Θq thigh-/c . (3)
Aus (3) folgt unmittelbar, dass die minimal erreichbare äquivalente Oxiddicke eq niemals kleiner sein kann als die Dicke tSi02 der SiO2-Schicht. Demzufolge wird bei Reihenschaltung zweier Kapazitäten mit sehr unterschiedlichen Dielektrizitätskonstanten das Material mit der geringeren Dielektrizitätskonstante - in der Regel das Si02 - die größtmögliche Kapazität des Schichtstapels begrenzen.
Während eine sehr große Kapazität der Schicht bei extrem geringen Leckströmen wesentlich ist für die Anwendung des Materials in dynamischen RAMs (DRAMs), sind sehr hohe Interfacequalität und Ladungsträgerbeweglichkeit im Kanal maßgeblich für den Einsatz des Materials in MOSFETs.
Es besteht somit ein Bedarf nach alternativen Materialien zur Ausbildung einer Zwischenschicht zwischen der siliziumhaltigen Schicht und der Praseodymoxidschicht, wobei diese Zwischenschicht sowohl eine größere Dielektrizitätskonstante als Si02 besitzen als auch eine ausreichende chemische und thermische Stabilität in Bezug auf die in der Halbleitertechnologie gängigen Bearbeitungsverfahren aufweisen sollte.
Ein Ansatz zur Etablierung von Halbleiterbauelementen mit ausreichend hoher Kapazität und Ladungsträgerbeweglichkeit auch bei besonders geringen Abmessungen sieht eine zwischen der siliziumhaltigen Schicht und der Praseodymoxidschicht angeordnete, Silizium-, praseodym- und sauerstoffhaltige Mischoxidschicht vor. Diese Mischoxidschicht ist notwendig, um eine Anpassung von Kristallstruktur und Ladung zu erzielen. Eine geeignete Mischoxidschicht ist chemisch und ther- misch stabil, besitzt eine geringe Defektdichte und enthält keine Silizidphasen.
Es hat sich allerdings gezeigt, dass beim direkten Wachstum der Mischoxidschichten auf der siliziumhaltigen Halbleiterschicht in Abhängigkeit von den Prozessbedingungen eine aktive bzw. passive Oxidation der Siliziumoberfläche stattfindet. Insbesondere die aktive Oxidation, die bei Temperaturen oberhalb von 600 °C und geringen Sauerstoffpartialdrücken dominiert, führt infolge einer SiOx-Desorption zur Aufrauhung der Siliziumoberfläche und somit zu einer schlechteren Qualität sowohl der Grenzfläche zwischen der Mischoxidschicht und der siliziumhaltigen Schicht als auch der Mischoxidschicht selbst.
Der Erfindung liegt das technische Problem zu Grunde, ein hierzu alternatives Herstellungsverfahren für ein Halbleiterbauelement mit ausreichend hoher Kapazität und Ladungsträgerbeweglichkeit auch bei besonders geringen Abmessungen anzugeben.
Eine weitere Aufgabe der Erfindung ist es, ein Halbleiterbauelement mit ausreichend hoher Kapazität und Ladungsträgerbeweglichkeit auch bei besonders ge- ringen Abmessungen anzugeben.
Die Aufgaben werden durch das erfindungsgemäße Herstellungsverfahren nach Anspruch 1 und das nach dem erfindungsgemäßen Verfahren hergestellte Halbleiterbauelement nach Anspruch 13 gelöst. Das erfindungsgemäße Herstellungsverfahren für ein Halbleiterbauelement auf einem siliziumhaltigen Substrat oder auf einem Substrat mit einer siliziumhaltigen Schicht, mit einer Praseodymoxidschicht und einer zwischen der siliziumhaltigen Schicht und der Praseodymoxidschicht angeordneten, Silizium-, praseodym- und sauerstoffhaltigen Mischoxidschicht umfasst dazu die Schritte:
- Erzeugung oder Abscheidung einer dünnen Siliziumdioxid(Si02)-Schicht oder Siliziumoxinitrid(SiOxNy)-Schicht auf der siliziumhaltigen Schicht bzw. dem siliziumhaltigen Substrat,
- Abscheidung von Praseodym auf der SiO2-Schicht bzw. der Siliziumoxinitrid- schicht, wobei während oder nach der Abscheidung von Praseodym eine Festphasenreaktion zwischen dem Praseodym und der (SiO2)-Schicht oder Silizium- oxinitrid(SiOxNy)-Schicht unter Ausbildung der Mischoxidschicht herbeigeführt wird,
- Optionale Abscheid ung von Titan auf der Mischoxidschicht und Herbeiführen einer Reaktion von Titan mit in der Mischoxidschicht möglicherweise überschüssig enthaltenem Sauerstoff zu Titanoxid und
- Abscheidung einer Praseodymoxidschicht auf der Mischoxidschicht oder, wo vorhanden, auf dem Titanoxid.
Der Vorteil der mit der Abscheidung von Praseodym einhergehenden oder sich anschließenden Festphasenreaktion gegenüber anderen Verfahren zur Herstellung von Praseodymsilikat- bzw. Mischoxidschichten auf sauberen Silizium-Wafern besteht darin, dass man von einer dünnen, elektrisch perfekten Si02- oder SiOxNy- Schicht ausgehen kann, die mit einem bewährten und etablierten Oxidationsver- fahren auf der siliziumhaltigen Schicht hergestellt wird, und dass durch die an- schließende Silikat- bzw. Mischoxidbildung die gute Grenzflächenqualität zur siliziumhaltigen Schicht bzw. zum siliziumhaltigen Substrat hin erhalten bleibt. Bei dem siliziumhaltigen Substrat handelt es sich um ein Halbleitersubstrat.
Die Silikatbildung erfolgt, weil Praseodym elektropositiver als Silizium ist. Die Bildung von Si-O-Pr-Komplexen verringert im Vergleich zum Si-O-Si-Komplex die lonizität in der Si-O-Bindung. Diese Reduktion von SiO2 durch Ladungsübergang vom Praseodym zum SiO2 findet bereits bei Raumtemperatur (20 °C) statt. Damit ist ein Nebeneinander von SiO2 und Pr2O3 aus thermodynamischer Sicht ungünstig. Zur Optimierung der Festphasenreaktion können auch erhöhte Temperaturen gewählt werden, unter Ultrahochvakuumbedingungen (UHV) höchstens jedoch bis 700 °C.
Nach einer bevorzugten Ausgestaltung des Verfahrens kann nach Beendigung der Festphasenreaktion eine Sauerstoffbehandlung der Mischoxidschicht durchgeführt werden, um ein mögliches Sauerstoffdefizit auszugleichen. Die Sauerstoffbehand- lung erfolgt vorzugsweise im Temperaturbereich zwischen ca. 20 °C bis 600 °C und wird vorzugsweise solange durchgeführt, bis ein mögliches Defizit an Sauer- stoffatomen in der Mischoxidschicht ausgeglichen ist. Die Mischoxidphase soll dabei insbesondere der Zusammensetzung (Pr2O3)x(SiO2)1-x entsprechen, wobei x >0,3 und x < 1.
Ferner ist bevorzugt, dass sich der Abscheidung der Praseodymoxidschicht oder gegebenenfalls der Sauerstoffbehandlung eine Wärmebehandlung in Stickstoffatmosphäre im Temperaturbereich zwischen ca. 500 °C bis 700 °C, insbesondere bei ca. 600 °C, anschließt. Durch die Wärmebehandlung wird die Mischoxidschicht gegenüber atmosphärischen Einflüssen stabilisiert.
In einem weiteren Ausführungsbeispiel erfolgt optional eine Abscheidung von Titan auf der Mischoxidschicht und wird eine Reaktion von Titan mit dem in der Mischoxidschicht insbesondere überschüssig enthaltenen Sauerstoff zu Titanoxid herbeigeführt. Damit gelingt es, einen eventuell vorhandenen Sauerstoffüberschuss in der Mischoxidschicht zu binden. Es hat sich gezeigt, dass Titan einerseits auf- grund seiner hohen Reaktivität unter Bildung von Titanoxid Sauerstoff bindet und andererseits eine sich dabei bildende Titanoxidschicht auf die dielektrischen Eigenschaften keine wesentlichen negativen Auswirkungen hat. Titanoxid ist bekanntlich selbst elektrisch isolierend.
Bei diesem Verfahren erfolgt die Abscheidung von Titan entweder während oder nach oder sowohl während als auch nach der Abscheidung von Praseodym auf der dünnen SiO2-Schicht oder der Siliziumoxinitrid(SiOxNy)-Schicht. Ein Titangehalt stabilisiert darüber hinaus die Praseodymoxidschicht gegenüber atmosphärischen Einflüssen.
Bevorzugt ist eine Verfahrensdurchführung, bei der die Abscheidung von Praseo- dym bei Substrattemperaturen im Bereich zwischen ca. 10 °C bis 30 °C, insbesondere bei Raumtemperatur (20 °C), erfolgt. Die Temperaturen reichen in der Regel bereits zur Durchführung der Festphasenreaktion aus. Damit ist eine gegenüber sonstigen Verfahren thermisch sehr schonende Reaktion möglich.
Die Wahl des Temperaturregimes bei der Abscheidung von Praseodym (z. B. Substrattemperatur), der Sauerstoff- bzw. Titanbehandlung und der Wärmebehandlung beeinflusst die Morphologie und Stöchiometrie der Mischoxidphase. Die gewählten Verfahrensbedingungen sollen die Ausbildung eines Mischoxids, bestehend aus Silizium, Praseodym und Sauerstoff (Silikatphase) mit den gewünschten Eigenschaften unterstützen.
Bevorzugt erfolgt die Abscheidung des Praseodyms aus der Gasphase. Auf diese Weise gelingt eine besonders kontrollierte Festphasenreaktion mit der temporär vorhandenen Si02- oder SiOxNy-Schicht.
Die Abscheidung kann mittels physikalischer Depositionsverfahren, insbesondere mittels Molekularstrahlepitaxie (MBE), thermischer Verdampfung oder Kathoden- Zerstäubung (Sputtern), erfolgen. Alternativ kann die Pr-Abscheidung auch durch eine chemische Gasphasenabscheidung (CVD) mit einem praseodymhaltigen Reaktionsgas erfolgen.
Auf der Silikat- bzw. Mischoxidschicht erfolgt dann unmittelbar die Abscheidung von Pr203, entweder durch Verdampfen bzw. Sputtern unter UHV-Bedingungen oder mittels CVD.
Das erfindungsgemäße Halbleiterbauelement beinhaltet ein siliziumhaltiges Substrat oder eine siliziumhaltige Schicht, eine Praseodymoxidschicht und eine zwischen der siliziumhaltigen Schicht bzw. dem siliziumhaltigen Substrat und der Praseodymoxidschicht angeordnete, Silizium-, praseodym- und sauerstoffhaltige Mischoxidschicht, die nach dem erfindungsgemäßen Verfahren hergestellt ist. Die Mischoxidschicht weist eine durch ihr Herstellungsverfahren bedingte gute Grenzflächenqualität auf. Der Erfindung liegt somit auch die Erkenntnis zu Grunde, dass ein Silizium-, praseodym- und sauerstoffhaltiges Mischoxid geeignet ist, die vorteil- haften Eigenschaften der bisher üblichen SiO2/Si(001 )-Grenzf lache mit denen des alternativen Dielektrikums Praseodymoxid (beispielsweise in der Form Pr2O3) zu kombinieren.
Das Mischoxid, das im folgenden auch als Praseodymsilikat bezeichnet wird, hat im Vergleich zum Siliziumdioxid eine größere Dielektrizitätskonstante. Unter der Annahme, dass die Mischoxidschicht die gleiche Dicke besitzt, wie eine sonst notwendige Siliziumdioxid-Zwischenschicht zwischen dem siliziumhaltigen Substrat und dem Praseodymoxid, verringert sich nach Gleichung (3) die minimal erreichbare äquivalente Oxiddicke um einen Faktor, der dem Verhältnis der Dielektrizitätskonstanten von Praseodymsilikat und Siliziumoxid entspricht, d. h. etwa um den Faktor 3 bis 4.
Die Mischoxidschicht bewirkt eine hohe Ladungsträgerbeweglichkeit in dem erfindungsgemäßen Halbleiterbauelement nach derzeitigem Kenntnisstand dadurch, dass an der Grenzfläche zur siliziumhaltigen Schicht Si-O-Bindungen und keine Si- Pr-Bindungen existieren. Denn die Si-O-Bindungen bewirken elektrische Eigen- schaffen, wie sie von der SiO2/Si(001)-Grenzfläche her bekannt sind.
Mit Hilfe der erfindungsgemäßen Mischoxidschicht gelingt es demnach, einerseits eine sehr hohe Grenzflächenqualität und andererseits eine ausreichend hohe Kapazität zu gewährleisten. Es wird ein Übergang vom siliziumhaltigen Substrat zum Dielektrikum erzielt, der alle geforderten Eigenschaften aufweist.
Die Mischoxidschicht grenzt in einem Ausführungsbeispiel einerseits an das Substrat bzw. an die siliziumhaltige Schicht und andererseits an die Praseodymoxidschicht.
Das Mischoxid enthält in einer Ausführungsform neben Silizium, Praseodym und Sauerstoff keine weiteren Elemente. Geringfügige Verunreinigungen ohne funktio- nelle Bedeutung sind hierbei zu vernachlässigen. In einer weiteren Ausführungsform ist zwischen der Mischoxidschicht und der Praseodymoxidschicht zusätzlich eine Titanoxid-Schicht vorhanden. Dabei wird ausgenutzt, dass Titan in der Lage ist, überschüssigen Sauerstoff im Mischoxid unter Bildung von Titanoxid zu binden, ohne dass sich dadurch die dielektrischen Eigen- schaffen der gesamten Schichtstruktur Praseodymsilikat/Titanoxid/Praseodymoxid gegenüber einer Struktur Praseodymsilikat/Praseodymoxid wesentlich verschlechtern. Die Titanoxidschicht muss dabei nicht die gesamte Grenzfläche zwischen Mischoxidschicht und Praseodymoxidschicht abdecken. Es können auch nur Grenzflächenabschnitte bedeckt sein. Titanoxid kann in geringen Mengen statt an dieser Grenzfläche oder zusätzlich zur Anordnung an dieser Grenzfläche auch in der Mischoxid-Schicht oder in der Praseodymoxidschicht enthalten sein, insbesondere nahe der gemeinsamen Grenzfläche.
Die Dicke der Mischoxidschicht beeinflusst nach dem zuvor gesagten die Kapazität einer Kondensatorstruktur, die die siliziumhaltige Schicht und die Praseodym- oxidschicht in einem erfindungsgemäßen Halbleiterbauelement umfasst. Bevorzugt beträgt die Schichtdicke maximal 3 nm. Je höher der für ein Halbleiterbauelement angestrebte Wert der Kapazität ist, desto geringer sollte die Schichtdicke der Mischoxidschicht gewählt werden.
Bei einer derzeit besonders bevorzugten Ausführungsform der Erfindung ist die Mischoxidschicht eine pseudobinäre, in der Regel nicht stöchiometrische Legierung (Silikatphase). Insbesondere entspricht die Mischoxidschicht der Zusammensetzung (Pr2O3)x(Si02)1-x, wobei 0,3 < x < 1 ist. Der Wert x ist schichtdickenabhän- gig. Das heißt, bei Bauelementen mit unterschiedlichen Dicken der Mischoxidschicht unterscheiden sich die Koeffizienten x. Der Koeffizient x nimmt mit der Schichtdicke zu.
Die siliziumhaltige Schicht besteht in einer bevorzugten Ausführungsform aus dotiertem oder undotiertem Silizium. Es kann jedoch auch eine dotierte oder undotierte Silizium-Germanium-Legierung in der siliziumhaltigen Schicht vorgesehen sein. Wird eine Silizium-Germanium-Legierung verwendet, kann zusätzlich Stickstoff in die siliziumhaltige Schicht eingebaut werden, um eine Grenzfläche hoher Qualität zu erzielen. Dabei hat die siliziumhaltige Schicht an der Grenzfläche zur Mischoxidschicht vorzugsweise eine (001)-Orientierung. Auf diese Weise wird Mischoxidschicht vorzugsweise eine (OOI )-Orientierung. Auf diese Weise wird eine besonders hohe Grenzflächenqualität erzielt.
Das erfindungsgemäße Bauelement kann vorzugsweise in Form eines MOSFETs (Metal Oxide Semiconductor Field Effect Transistor) oder in Form eines Speicher- bauelements in einem RAM-Baustein (Random Access Memory) sowie einem dynamischen ROM (Dynamical Read-Only Memory, DROM) Anwendung finden.
Nachfolgend wird die Erfindung anhand zweier Zeichnungen näher erläutert. Es zeigen:
Figur 1 ein ternäres Phasendiagramm für das System Praseodym-Sauerstoff- Silizium und
Figur 2 ein Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelements.
Figur 1 zeigt ein ternäres Phasendiagramm für das System Praseodym-Sauerstoff- Silizium. Dieses Phasendiagramm wurde im Rahmen von Forschungsarbeiten im Zusammenhang mit der vorliegenden Erfindung experimentell ermittelt.
Das Phasendiagramm weist drei Koordinatenachsen 10, 12 und 14 auf, die in der Form eines gleichseitigen Dreieckes angeordnet sind. Den Eckpunkten des gleichseitigen Dreiecks sind die Elemente Praseodym, Sauerstoff und Silizium zugeordnet. Die Konzentration dieser Elemente entspricht dort dem Wert 1. Entlang den Seiten des Dreiecks sinkt die Konzentration des jeweiligen Elementes bis auf den Wert Null.
Bei einem Siliziumgehalt 0,5 liegt Siliziummonoxid SiO vor. Dieser Punkt des Phasendiagramms ist mit dem Bezugszeichen 16 gekennzeichnet. Bei einem Siliziumgehalt von 0,33 liegt Siliziumdioxid Si02 vor. Dieser Punkt des Phasendiagramms ist mit dem Bezugszeichen 18 gekennzeichnet. Entlang der Koordinatenachse 14 enthält die Phase ausschließlich Praseodym und Sauerstoff und kein Silizium. Eingezeichnet ist der Punkt 20, bei dem Praseodymoxid in der Form Pr203 vorliegt. In Form von Quadraten sind verschiedene experimentell ermittelte Phasen des Mischoxids innerhalb des von den drei Koordinatenachsen 10, 12 und 14 gebildeten Dreiecks dargestellt. Die experimentellen Werte wurden mit Hilfe der Photoelektronenspektroskopie anhand von im Temperaturbereich 600 - 650 °C ge- wachsenen Proben ermittelt. Zur Ermittlung ihrer Zusammensetzung wurden die Proben mit Synchrotronstrahlung angeregt und die Energie der aus der Probe austretenden Elektronen aufgezeichnet und analysiert. Es zeigt sich, dass die ermittelten Phasen je nach Sauerstoffgehalt auf einer quasibinären Schnittlinie 22 liegen, die eine Mischphase von Praseodymoxid Pr203 und Siliziummonoxid SiO darstellt, oder auf einer quasibinären Schnittgerade 24, die eine Mischphase von Praseodymoxid Pr203 und Siliziumdioxid Si02 darstellt. An einem Punkt 25, bei dem die Schnittlinie 24 die vom Scheitel zur Basis führende Mittelsenkrechte des dreieckigen Phasendiagramms schneidet, wurde eine (Pr203)x(SiO2)ι-x Thortveitit-Struktur ermittelt. An diesem Punkt 25 des Phasendiagramms sind die Anteile von Silizium und Praseodym im Mischoxid gleich.
Das Phasendiagramm der Figur 1 zeigt demnach, dass es gelungen ist, ein Praseodymsilikat bzw. eine pseudobinäre, nicht stöchiometrische Legierung (Pr203)x(Si02)ι-x mit einstellbarem Anteil x des Praseodymoxids Pr203 herzustellen.
Figur 2 zeigt einen Ausschnitt eines Ausführungsbeispiels eines erfindungsgemä- ßen Halbleiterbauelements 30 mit einem Siliziumsubstrat 32, und einer daran angrenzenden Mischoxidschicht 34. An einer Grenzfläche 36 zwischen dem Siliziumsubstrat 32 und der Mischoxidschicht 34 weist das Substrat eine (001 )-Oberfläche auf. Bei der Mischoxidschicht handelt es sich um eine (Pr O3)x(Si02)1-x-Schicht, bei der der Koeffizient x an der Grenzfläche 36 einen Wert 0,3 und an einer Grenzflä- ehe 38 zu einer benachbarten Praseodymoxidschicht (Pr203) 40 einen Wert 1 aufweist. Oberhalb der Praseodymoxidschicht 40 ist im vorliegenden Ausführungsbeispiel eine Polysiliziumschicht 42 angeordnet.
Das Substrat 32 ist hier in seiner inneren Struktur nicht näher dargestellt. Das Bauelement 30, das hier auch lediglich in einem Ausschnitt gezeigt ist, kann bei- spielsweise ein MOSFET oder ein Speicherelement eines DROM-Speichers sein.

Claims

Patentansprüche
1. Herstellungsverfahren für ein Halbleiterbauelement mit einem siliziumhaltigen Substrat oder mit einem Substrat, das eine siliziumhaltige Schicht (32) auf- weist, mit einer Praseodymoxidschicht (40) und einer zwischen dem Substrat bzw. der siliziumhaltigen Schicht (32) und der Praseodymoxidschicht (40) angeordneten, Silizium-, praseodym- und sauerstoffhaltigen Mischoxidschicht (34), umfassend die Schritte:
- Erzeugung oder Abscheidung einer dünnen Si02-Schicht oder Silizium- oxinitrid(SiOxNy)-Schicht auf der siliziumhaltigen Schicht (32) bzw. dem siliziumhaltigen Halbleitersubstrat,
- Abscheidung von Praseodym auf der Si02-Schicht bzw. der Siliziumoxi- nitridschicht, wobei während oder nach der Abscheidung von Praseodym eine Festphasenreaktion zwischen dem Praseodym und der (Si02)-Schicht oder Siliziumoxinitrid(SiOxNy)-Schicht unter Ausbildung der Mischoxidschicht (34) herbeigeführt wird,
- optionale Abscheidung von Titan auf der Mischoxidschicht und Herbeiführen einer Reaktion von Titan mit überschüssigem Sauerstoff der Mischoxidschicht zu Titanoxid und - Abscheidung einer Praseodymoxidschicht (40) auf der Mischoxidschicht (34) oder, wo vorhanden, auf dem Titanoxid.
2. Verfahren nach Anspruch 1 , bei dem nach Beendigung der Festphasenreaktion eine Sauerstoffbehandlung der Mischoxidschicht (34) erfolgt.
3. Verfahren nach Anspruch 2, bei dem die Sauerstoffbehandlung im Tempera- turbereich zwischen ca. 0 °C bis 600 °C erfolgt.
4. Verfahren nach Anspruch 2 oder 3, bei dem die Sauerstoffbehandlung solange durchgeführt wird, bis ein mögliches Defizit an Sauerstoffatomen in der Mischoxidschicht (34) ausgeglichen ist.
5. Verfahren nach einem der vorhergehenden Ansprüche, bei dem sich der Ab- Scheidung der Praseodymoxidschicht oder gegebenenfalls der Sauerstoffbehandlung eine Wärmebehandlung in Stickstoffatmosphäre im Temperaturbereich zwischen ca. 500 °C bis 700 °C, insbesondere bei ca. 600 °C, anschließt.
6. Verfahren nach einem der vorhergehenden Ansprüche, bei dem entweder während oder nach oder sowohl während als auch nach der Abscheidung von Praseodym auf der Si02-Schicht oder der Siliziumoxinitrid(SiOxNy)-Schicht eine Abscheidung von Titan erfolgt.
7. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Abscheidung des Praseodyms aus der Gasphase erfolgt.
8. Verfahren nach Anspruch 7, bei dem die Abscheidung mittels physikalischer Depositionsverfahren erfolgt.
9. Verfahren nach Anspruch 8, bei dem die Abscheidung mittels chemischer Gasphasenabscheidung erfolgt.
10. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, bei dem die Abscheidung von Praseodym bei Substrattemperaturen im Bereich zwischen ca. 10 °C bis 30 °C, insbesondere bei Raumtemperatur (20 °C), erfolgt.
1 1. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, bei dem die Abscheidung der Praseodymoxidschicht (40) in einer sauerstoffhalti- gen Gasatmosphäre erfolgt.
12. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, bei dem die Abscheidung der Praseodymoxidschicht (40) mit Hilfe eines Praseodymoxids in der Form Pr6On enthaltenden Ausgangsmaterials erfolgt.
13. Halbleiterbauelement (30) mit einem siliziumhaltigen Substrat oder mit einem eine halbleitende siliziumhaltige Schicht (32) aufweisenden Substrat, mit einer Praseodymoxidschicht (40) und einer zwischen der siliziumhaltigen Oberflächenschicht (32) bzw. dem siliziumhaltigen Substrat und der Praseodymoxid- schicht (40) angeordneten, Silizium-, praseodym- und sauerstoffhaltigen Mischoxidschicht (34), hergestellt mit einem Verfahren der Ansprüche 1 bis 12.
14. Halbleiterbauelement nach Anspruch 13, bei dem eine Schichtdicke der Mischoxidschicht (34) weniger als 5 Nanometer beträgt.
15. Halbleiterbauelement nach Anspruch 14, bei dem die Schichtdicke der Mischoxidschicht (34) maximal 3 Nanometer beträgt.
16. Halbleiterbauelement nach einem oder mehreren der Ansprüche 13 bis 15, bei dem die Mischoxidschicht (34) der Zusammensetzung (Pr203)x(Si02)ι-x entspricht, wobei 0,3 <x < 1 ist.
17. Halbleiterbauelement nach Anspruch 16, bei dem der Koeffizient x ausgehend vom Substrat bzw. der siliziumhaltigen Schicht (32) zur Praseodymoxidschicht (40) hin ansteigt.
18. Halbleiterbauelement nach einem der Ansprüche 13 bis 17, bei dem die Mischoxidschicht (34) eine pseudobinäre, in der Regel nicht stöchiometrische Legierung (Silikatphase) ist.
19. Halbleiterbauelement nach einem der Ansprüche 13 bis 18, bei dem die siliziumhaltige Oberflächenschicht (32) aus dotiertem oder undotiertem Silizium- Germanium besteht.
20. Halbleiterbauelement nach einem der Ansprüche 13 bis 19, bei dem das Sub- strat bzw. die siliziumhaltige Oberflächenschicht (32) aus dotiertem oder undotiertem Silizium besteht.
21. Halbleiterbauelement nach einem oder mehreren der Ansprüche 13 bis 20, das als MOSFET ausgebildet ist.
2. Halbleiterbauelement nach einem oder mehreren der Ansprüche 13 bis 20, das als Speicherzelle ausgebildet ist.
EP04764533A 2003-08-28 2004-08-20 Herstellungsverfahren für ein halbleiterbauelement mit prase odymoxid-dielektrikum Withdrawn EP1661172A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10340202A DE10340202A1 (de) 2003-08-28 2003-08-28 Herstellungsverfahren für ein Halbleiterbauelement mit Praseodymoxid-Dielektrikum
PCT/EP2004/009559 WO2005024930A2 (de) 2003-08-28 2004-08-20 Herstellungsverfahren für ein halbleiterbauelement mit praseodymoxid-dielektrikum

Publications (1)

Publication Number Publication Date
EP1661172A2 true EP1661172A2 (de) 2006-05-31

Family

ID=34258308

Family Applications (1)

Application Number Title Priority Date Filing Date
EP04764533A Withdrawn EP1661172A2 (de) 2003-08-28 2004-08-20 Herstellungsverfahren für ein halbleiterbauelement mit prase odymoxid-dielektrikum

Country Status (4)

Country Link
US (1) US7528434B2 (de)
EP (1) EP1661172A2 (de)
DE (1) DE10340202A1 (de)
WO (1) WO2005024930A2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100695140B1 (ko) * 2005-02-12 2007-03-14 삼성전자주식회사 실리콘 리치 산화막을 포함하는 메모리 소자의 제조 방법
US20090115060A1 (en) 2007-11-01 2009-05-07 Infineon Technologies Ag Integrated circuit device and method

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6241821B1 (en) * 1999-03-22 2001-06-05 Motorola, Inc. Method for fabricating a semiconductor structure having a crystalline alkaline earth metal oxide interface with silicon
TW468212B (en) 1999-10-25 2001-12-11 Motorola Inc Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6492283B2 (en) 2000-02-22 2002-12-10 Asm Microchemistry Oy Method of forming ultrathin oxide layer
US20020036313A1 (en) * 2000-06-06 2002-03-28 Sam Yang Memory cell capacitor structure and method of formation
DE10039327A1 (de) 2000-08-03 2002-02-14 Ihp Gmbh Elektronisches Bauelement und Herstellungsverfahren für elektronisches Bauelement
US20020158245A1 (en) * 2001-04-26 2002-10-31 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing binary metal oxide layers
DE10156932A1 (de) * 2001-11-20 2003-05-28 Infineon Technologies Ag Verfahren zur Abscheidung dünner Praseodymoxid-Schichten mittels ALD/CVD-Verfahren
US6656852B2 (en) 2001-12-06 2003-12-02 Texas Instruments Incorporated Method for the selective removal of high-k dielectrics
US20030111678A1 (en) * 2001-12-14 2003-06-19 Luigi Colombo CVD deposition of M-SION gate dielectrics
US6900122B2 (en) * 2001-12-20 2005-05-31 Micron Technology, Inc. Low-temperature grown high-quality ultra-thin praseodymium gate dielectrics
JP4014431B2 (ja) * 2002-03-27 2007-11-28 富士通株式会社 半導体記憶装置及び半導体記憶装置の製造方法
US7205218B2 (en) 2002-06-05 2007-04-17 Micron Technology, Inc. Method including forming gate dielectrics having multiple lanthanide oxide layers
DE10230674B4 (de) 2002-07-04 2006-11-23 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Halbleiterkondensator und damit aufgebauter MOSFET
US6656832B1 (en) * 2002-07-25 2003-12-02 Taiwan Semiconductor Manufacturing Co., Ltd Plasma treatment method for fabricating microelectronic fabrication having formed therein conductor layer with enhanced electrical properties
DE10245590A1 (de) * 2002-09-26 2004-04-15 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Halbleiterbauelement mit Praseodymoxid-Dielektrikum

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2005024930A2 *

Also Published As

Publication number Publication date
US7528434B2 (en) 2009-05-05
WO2005024930A3 (de) 2005-07-14
US20070138519A1 (en) 2007-06-21
DE10340202A1 (de) 2005-04-14
WO2005024930A2 (de) 2005-03-17

Similar Documents

Publication Publication Date Title
DE69826015T2 (de) Herstellung von layered - superlattice - materialien unter ausschluss von sauerstoff
DE69524675T2 (de) Poröses dielektrisches Material mit verbesserten Porenoberflächen für elektronische Anwendungen
DE69804672T2 (de) Verfahren zur selektiven ablagerung ferroelektrischer schichten auf wismut basis
EP1410442A1 (de) Elektronisches bauelement und herstellungsverfahren für ein elektronisches bauelement
DE3311635C2 (de)
DE10064067B4 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung
DE69331743T2 (de) Herstellungsverfahren von geschichteten uebergittermaterialien und von diesen enthaltenden elektronischen vorrichtungen
DE60035311T2 (de) Ferroelektrische Struktur aus Bleigermanat mit mehrschichtiger Elektrode
DE1614540A1 (de) Halbleiteranordnung
DE69125425T2 (de) Verfahren zum Herstellen einer supraleitenden Einrichtung aus supraleitendem Material und dadurch hergestellte supraleitende Einrichtung
EP0066730B1 (de) Gateisolations-Schichtstruktur, Verfahren zu ihrer Herstellung und ihre Verwendung
DE4313042C2 (de) Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür
DE19681430B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE3785699T2 (de) Halbleiteranordnung mit zwei durch eine isolationsschicht getrennten elektroden.
EP0207486B1 (de) Integrierte MOS-Transistoren enthaltende Schaltung mit einer aus einem Metall oder Metallsilizid der Elemente Tantal oder Niob bestehenden Gatemetallisierung sowie Verfahren zur Herstellung dieser Gatemetallisierung
DE3340583C2 (de)
WO2005024930A2 (de) Herstellungsverfahren für ein halbleiterbauelement mit praseodymoxid-dielektrikum
DE2422970C3 (de) Verfahren zum chemischen Niederschlagen von Silicium-Dioxyd-Filmen aus der Dampfphase
EP1138065A1 (de) Verfahren zum herstellen einer strukturierten metalloxidhaltigen schicht
WO2004032216A1 (de) Halbleiterbaulement mit praseodymoxid-dielektrikum
DE69526082T2 (de) Dünne schichten von typ abo3 mit überschuss-a-typ und b-typ elementen und herstellungsverfahren von integrierten schaltungen unter verwendung dieser schichten
WO2002097895A2 (de) Transistor, verfahren zur herstellung einer integrierten schaltung und verfahren zur herstellung einer metallsilizidschicht
DE19721114B4 (de) Verfahren zum Erzeugen einer Oxidschicht auf Siliciumcarbid und Verwendung des Verfahrens
DE69312199T2 (de) Verfahren zur Herstellung von Metall-Oxid und so erhaltenes Metal-Oxid
EP0325751B1 (de) Verfahren zur Herstellung eines langgestreckten elektrischen Leiters mit einem oxidkeramischen Supraleitermaterial und Vorrichtung zur Durchführung des Verfahrens

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20060328

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PL PT RO SE SI SK TR

DAX Request for extension of the european patent (deleted)
RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: IHP GMBH-INNOVATIONS FOR HIGH PERFORMANCE M

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20100302