EP1240671A1 - Retrograd dotierter subkollektor und verfahren zur herstellung - Google Patents

Retrograd dotierter subkollektor und verfahren zur herstellung

Info

Publication number
EP1240671A1
EP1240671A1 EP00985076A EP00985076A EP1240671A1 EP 1240671 A1 EP1240671 A1 EP 1240671A1 EP 00985076 A EP00985076 A EP 00985076A EP 00985076 A EP00985076 A EP 00985076A EP 1240671 A1 EP1240671 A1 EP 1240671A1
Authority
EP
European Patent Office
Prior art keywords
region
doping
transistor
substrate
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP00985076A
Other languages
English (en)
French (fr)
Inventor
Wolfgang Klein
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1240671A1 publication Critical patent/EP1240671A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/051—Manufacture or treatment of vertical BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/137—Collector regions of BJTs

Definitions

  • the invention relates to a method for producing an active transistor region in bipolar technology on a substrate and to an active transistor region which is produced by this method.
  • integrated circuits with transistors with a high cut-off frequency are required.
  • Integrated transistors manufactured in bipolar technology usually have a buried collector which is produced using a process sequence in which a low-energy dopant is first implanted in a semiconductor substrate surface. The epitaxial deposition of a monocrystalline silicon layer with a specific thickness then takes place, so that a buried doping region (burried layer) is produced. Thereafter, further steps for the completion of the transistors are carried out, such as the application of further layers for producing a base region and an emitter region.
  • the transistors described can be used for applications up to a frequency of approximately 25 GHz.
  • the dielectric strength of the described transistors and the switching speed is essentially determined by the thickness of the epitaxial layer, which has a value of 0.8 ⁇ m in the case of transistors according to DE 196 11 692 A1. If the thickness of the epitaxial layer were increased, transistors would be possible with increased dielectric strength. However, this is not practical, since the cutoff frequency of the transistor would be reduced by an increased thickness of the epitaxial layer.
  • the method according to the invention is particularly flexible, since different types of semiconductor components can be produced in parallel on the same substrate.
  • the term “different types” means that transistors can be produced which are optimized either with regard to the dielectric strength or with regard to the high-frequency properties.
  • the process is not unnecessarily complicated with the additional process steps required according to the invention. It is also advantageous that the process is fully CMOS compatible but also BiCMOS compatible.
  • a single-stage or multi-stage high-energy implantation is carried out, with which a retrograde doping profile in the epitaxial layer can be produced in an area of the substrate.
  • the high-energy implantation is preferably carried out in two stages.
  • the region of the retrograde doping preferably adjoins the highly doped region of the buried doping region, so that the size of the highly doped doping region is increased.
  • the method according to the invention is continued in a manner known per se to complete the desired transistors. If an npn transistor is to be produced in the substrate region in question, then process steps for producing a base zone and an emitter zone follow. If, on the other hand, a pnp transistor is to be produced, modified steps for producing a complementary transistor follow in a manner known per se. For example, reference is made to DE 196 11 692 AI.
  • an oxide layer for example a TEOS layer, with a thickness of preferably less than 400 nm, in particular with a thickness in the range from 20 to 200 nm, is produced above the epitaxial layer.
  • the TEOS layer is generally densified by temperature treatment. This layer is preferably produced before the high-energy doping. This is advantageous because the oxide layer acts as a scattering oxide with respect to the implanted dopants.
  • a p-doped polysilicon layer for example, is generated before the high-energy doping above the oxide layer. This is followed by an etching step to create an opening in the polysilicon layer above the active transistor region. The etching stops on the oxide layer below the polysilicon layer.
  • An arrangement for lateral limitation of the spread of the implanted dopants is preferably produced, for example a photoresist mask above the p-polysilicon layer.
  • the opening of the arrangement for the lateral boundary is preferably chosen to be larger than the etched opening in the p-polysilicon layer.
  • the invention also relates to a method for producing an arrangement integrated on a substrate from transistors of a first type with a high breakdown voltage and transistors of a second type with a high cut-off frequency.
  • the method according to the invention is carried out in the region of the transistor of the second type.
  • no high-energy implantation is carried out to enlarge the buried collector area.
  • a comparatively thick epitaxial layer can be applied to the entire substrate during the process, so that the transistors of the first type have a high dielectric strength.
  • the transistor regions therefore differ essentially in that different doping profiles are generated in the area between the buried doping region and the base region, or in the special case a retrograde doping profile and no doping profile in the first type.
  • a doping profile according to the invention is understood to mean the course of the doping concentration in the direction perpendicular to the main surface of the substrate through the active region of the transistor.
  • a planar doping profile is preferably generated by in-situ doping during the production of the epitaxial layer.
  • a dopant is particularly preferably generated by means of beam implantation during the growth.
  • the transistor of the first type preferably has an essentially “flat” doping profile in the region of the epitaxial layer, in which the concentration of the dopant (s) is essentially constant and lower than the dopant concentration in the highly doped region.
  • An active transistor region can be produced by the method according to the invention. The present invention therefore also relates to an active transistor region. '
  • the thickness of the epitaxial layer is preferably at least 300 nm, in particular 500 nm.
  • Transistor regions for pnp transistors and npn transistors can be produced according to the invention. If a pnp transistor region is produced, it is preferred to provide the region of the retrograde doping with an n-doping using, for example, phosphorus as the dopant. In a region with a transistor region for an npn transistor, the region of the retrograde doping is preferably p-doped.
  • the transistor which can be produced according to the invention preferably has a silicon germanium base.
  • a silicon germanium base can be produced using the method of selective epitaxial growth of a silicon germanium layer.
  • optimized transistors with a cut-off frequency fcut-often in the range from 70 to 100 GHz can be produced with regard to the high-frequency properties.
  • the dielectric strength UCEO of the transistor optimized with regard to the radio frequency properties is preferably at least 2 V.
  • FIG. 1 is a schematic representation of a cross section through an active region of a transistor in a semiconductor Structure that is optimized in terms of radio frequency characteristics
  • FIG. 2 shows a schematic doping profile of a transistor according to the invention with properties optimized with regard to the high-frequency properties
  • FIG. 4 shows a diagram of a measurement of the course of the doping concentration on a transistor with properties optimized with regard to the high-frequency properties.
  • an epitaxial layer 13 made of silicon with a thickness of e 600 nm is produced on a p-doped silicon substrate 12 with a buried doping region (burried layer) 9.
  • the epitaxial layer is doped in situ by arsenic implantation with a dose of 1 * 10 16 cm " 3.
  • An oxide layer 6 with a thickness of 100 nm is then placed above the epitaxial layer, followed by a p-polysilicon layer.
  • the doping region generated by the high-energy implantation can also be referred to as a" pseudo burried layer ".
  • FIG. 2 shows a schematic representation of the diagram of the doping concentration K as a function of the depth K, with K rising from the substrate surface in the direction of the buried doping region, for a transistor region according to FIG. 1 (RF transistor).
  • Curve 2 shows the doping curve for the base doped with boron. The base curve falls weaker than the emitter curve and ends in the near-surface area of the epitaxial region.
  • the collector profile 3 begins flat from the substrate surface and changes continuously into an increasing course with a decreasing slope, which is referred to as the retrograde doping course 3 '.
  • the doping concentration for a transistor region optimized with regard to the breakdown voltage is shown schematically (HV transistor).
  • the emitter curve 21, the base curve 22 and the curve of the buried doping region 24 run as shown in FIG. 2.
  • the course of the doping concentration 23 in the collector is flat, as is the case with uniform in-situ doping during the production of the epitaxial layer.
  • the doping concentration in the collector is at a lower level compared to the RF transistor (curve 3 in FIG. 2).
  • Curve 34 represents the concentration curve of the dopants in the buried doping region.

Landscapes

  • Bipolar Transistors (AREA)

Abstract

Beschrieben ist ein Verfahren zur Herstellung eines aktiven Transistorgebietes in Bipolar-Technologie auf einem Substrat mit folgenden Schritten: Bereitstellung eines Substrats (12), Erzeugung eines vergrabenen Dotierungsbereichs (9) im Substrat, Erzeugung einer Epitaxieschicht (13), Erzeugung eines retrograden Dotierprofils (3') in der Epitaxieschicht derart, dass das hochdotierte Gebiet des vergrabenen Dotierungsbereichs in Richtung der Substratoberfläche vergrössert wird. Ferner beschreibt die Erfindung ein aktives Transistorgebiet in Bipolar-Technologie mit einem retrograden Dotierungsbereich (14).

Description

Beschreibung
RETROGRAD DOTIERTER SUBROLLERTOR UND VERFAHREN ZUR HERSTELLUNG
Die Erfindung betrifft ein Verfahren zur Herstellung eines aktiven Transistorgebietes in Bipolar-Technologie auf einem Substrat sowie ein aktives Transistorgebiet, welches nach diesem Verfahren hergestellt ist.
Für typische Hochfrequenzanwendungen, wie die drahtlose Kommunikationstechnik, werden integrierte Schaltkreise mit Transistoren mit hoher Grenzfrequenz benötigt. Die Herstellung von integrierten Bipolartransistoren mit hoher Grenzfrequenz von etwa fcut-off = 50 GHz ist technisch aufwendig. In Bipolar- Technik hergestellte integrierte Transistoren besitzen üblicherweise einen vergrabenen Kollektor, welcher mit einer Prozeßfolge hergestellt wird, bei der zunächst ein Dotierstoff mit niedriger Energie in einer Halbleitersubstratoberfläche implantiert wird. Anschließend erfolgt die epitaktische Ab- Scheidung einer monokristallinen Siliziumschicht mit einer bestimmten Dicke, so daß ein vergrabener Dotierungsbereich (burried layer) entsteht. Danach werden weitere Schritte zur Fertigstellung der Transistoren durchgeführt, wie etwa die Aufbringung von weiteren Schichten zur Herstellung eines Ba- sisbereichs und eines Emitterbereichs.
In der DE 196 11 692 AI wird ein entsprechender Prozeß zur Herstellung von Bipolartransistoren in einer CMOS-ko patiblen Silizium Germanium-Technologie beschrieben, wobei die Transi- stören eine Spannungsfestigkeit von etwa VCEo = 4 V aufweisen. Die beschriebenen Transistoren lassen sich für Anwendungen bis einer Frequenz von etwa 25 GHz einsetzen. Die Spannungsfestigkeit der beschriebenen Transistoren und die Schaltgeschwindigkeit wird im wesentlichen durch die Dik- ke der Epitaxieschicht bestimmt, welche bei Transistoren gemäß der DE 196 11 692 AI einen Wert 0,8 um hat. Würde man die Dicke der Epitaxieschicht erhöhen, ließen sich Transistoren mit erhöhter Spannungsfestigkeit herstellen. Dies ist allerdings nicht praktikabel, da durch eine vergrößerte Dicke der Epitaxieschicht die Grenzfrequenz des Transistors herabgesetzt werden würde.
Aufgabe der vorliegenden Erfindung ist es, das vorstehend beschriebene bekannte Herstellungsverfahren in der Weise wei- terzuentwickeln, daß gleichzeitig Transistoren mit hoher Spannungsfestigkeit als auch Transistoren mit gegenüber dem bekannten Verfahren erhöhter Grenzfrequenz herstellen lassen.
Diese Aufgabe wird erfindungsgemäß gelöst durch das Verfahren gemäß Anspruch 1.
Das erfindungsgemäße Verfahren ist besonders flexibel, da sich auf dem selben Substrat unterschiedliche Typen von Halbleiterbauelementen parallel herstellen lassen. Der Begriff „unterschiedliche Typen" bedeutet im Sinne der Erfindung, daß Transistoren hergestellt werden können, die entweder in bezug auf die Spannungsfestigkeit oder in bezug auf die Hochfrequenzeigenschaften optimiert sind.
Vorteilhaft ist es zudem, daß der Prozeß mit den erfindungsgemäß zusätzlich benötigten Prozeßschritte nicht unnötig kompliziert wird. Ebenfalls vorteilhaft ist es, daß der Prozeß voll CMOS- kompatibel aber auch BiCMOS-kompatibel ist.
Erfindungsgemäß wird eine ein- oder mehrstufige hochenergetische Implantation, mit der sich in einem Gebiet des Substrats ein retrogrades Dotierprofil in der Epitaxieschicht herstellen läßt, durchgeführt. Die hochenergetische Implantation erfolgt bevorzugt zweistufig. Der Bereich der retrograden Dotierung schließt vorzugsweise unmittelbar an das hochdotierte Gebiet des vergrabenen Dotierungsbereichs an, so daß die Grö- ße des hochdotierten Dotierungsbereichs vergrößert wird. Dies hat zur Folge, daß lokal ein Transistor geschaffen werden kann, der vergleichbar ist mit einem Transistor, der mittels eines Prozesses hergestellt wird, bei dem die Epitaxieschicht vergleichsweise dünner hergestellt wurde.
Nach der hochenergetischen Implantation wird das Verfahren gemäß der Erfindung in an sich bekannter Weise zur Fertigstellung der gewünschten Transistoren fortgesetzt. Soll im betreffenden Substratgebiet ein npn-Transistor hergestellt werden, so folgen Prozeßschritte zur Herstellung einer Basiszone und einer Emitterzone. Soll dagegen ein pnp-Transistor hergestellt werden, folgen in an sich bekannter Weise abgeänderte Schritte zur Erzeugung eines Komplementärtransistors. Es wird beispielsweise auf die DE 196 11 692 AI verwiesen.
In einer bevorzugten Ausführungsform wird oberhalb der Epita- xieschicht eine Oxidschicht, beispielsweise eine TEOS-Schicht mit einer Dicke von vorzugsweise weniger als 400 nm, insbesondere mit einer Dicke im Bereich von 20 bis 200 nm, erzeugt. Nach dem Aufbringen der TEOS-Schicht folgt im allgemeinen eine Verdichtung der TEOS-Schicht durch Temperaturbe- handlung. Die Herstellung dieser Schicht erfolgt vorzugsweise vor der hochenergetischen Dotierung. Dies ist vorteilhaft, da die Oxidschicht als Streuoxid bezüglich der implantierten Dotierstoffe wirkt.
In einer Weiterbildung des Verfahrens wird vor der hochenergetischen Dotierung oberhalb der Oxidschicht eine beispielsweise p-dotierte Polysiliziumschicht erzeugt. Darauf folgt ein Ätzschritt zur Erzeugung einer Öffnung in der Polysiliziumschicht oberhalb des aktiven Transistorgebietes. Die Ätzung stoppt auf der unterhalb der Polysiliziumschicht liegenden Oxidschicht. Vorzugsweise wird eine Anordnung zur lateralen Begrenzung der Ausbreitung der implantierten Dotierstoffe erzeugt, beispielsweise eine Fotolackmaske oberhalb der p- Polysiliziumschicht . Die Öffnung der Anordnung zur lateralen Begrenzung wird bevorzugt größer gewählt, als die eingeätzte Öffnung in der p-Polysiliziumschicht. Die Erfindung betrifft auch ein Verfahren zur Herstellung einer auf einem Substrat integrierten Anordnung aus Transistoren einer ersten Art mit hoher Durchbruchspannung und Transistoren einer zweiten Art mit hoher Grenzfrequenz gemäß An- spruch 4.
Gemäß der Erfindung wird im Bereich des Transistors der zweiten Art das erfindungsgemäße Verfahren durchgeführt. Im Gebiet des Transistors der ersten Art wird keine hochenergeti- sehe Implantation zur Vergrößerung des vergrabenen Kollektorbereichs durchgeführt. Auf diese Weise kann während des Prozesses auf dem ganzen Substrat eine vergleichsweise dicke Epitaxieschicht aufgebracht werden, so daß sich eine hohe Spannungsfestigkeit bei den Transistoren der ersten Art er- gibt.
Die Transistorgebiete unterscheiden sich somit im wesentlichen dadurch, daß im Bereich zwischen dem vergrabenen Dotierungsbereich und dem Basisbereich unterschiedliche Dotierprofile, beziehungsweise im Spezialfall beim zweiten Typ ein re- trogrades Dotierprofil und beim ersten Typ kein Dotierprofil, erzeugt werden.
Unter einem Dotierprofil gemäß der Erfindung wird der Verlauf der Dotierungskonzentration in Richtung senkrecht zur Haupto- berfläche des Substrats durch das aktive Gebiet des Transistors verstanden.
Im Substratgebiet des Transistors der ersten Art wird vorzugsweise während der Herstellung der Epitaxieschicht ein ebenes Dotierprofil durch in-situ Dotierung erzeugt. Besonders bevorzugt wird während des Aufwachsens ein Dotierstoff mittels Strahlimplantation erzeugt. Vorzugsweise weist der Transistor der ersten Art im Bereich der Epitaxieschicht ein im wesentlichen „ebenes" Dotierprofil auf, in dem die Konzen- tration des/der Dotierstoffe im wesentlichen konstant und geringer, als die Dotierstoffkonzentration im hochdotierten Gebiet ist. Durch das Verfahren gemäß der Erfindung läßt sich ein aktives Transistorgebiet gemäß Anspruch 6 herstellen. Die vorliegende Erfindung betrifft daher auch ein aktives Transistorgebiet.'
Die Dicke der Epitaxieschicht beträgt vorzugsweise mindestens 300 nm, insbesondere 500 nm.
Erfindungsgemäß lassen sich Transistorgebiete für pnp- Transistoren und npn-Transistoren herstellen. Wird ein pnp- Transistorgebiet hergestellt, ist es bevorzugt, den Bereich der retrograden Dotierung mit einer n-Dotierung unter Verwendung von beispielsweise Phosphor als Dotierstoff zu versehen. In einem Bereich mit einem Transistorgebiet für einen npn- Transistor wird vorzugsweise der Bereich der retrograden Dotierung p-dotiert.
Vorzugsweise weist der erfindungsgemäß herstellbare Transistor eine Silizium-Germanium Basis auf. Die Herstellung einer solchen Basis kann mittels dem Verfahren des selektiven epitaktischen Wachstums einer Silizium-Germanium Schicht erfolgen.
Erfindungsgemäß lassen sich bezüglich der Hochfrequenz- eigenschaften optimierte Transistoren mit einer Grenzfrequenz fcut-oft im Bereich von 70 bis 100 GHz herstellen. Die Spannungsfestigkeit UCEO des bezüglich der Hochfrequenzeigenschaften optimierten Transistors beträgt bevorzugt mindestens 2 V. Die Spannungsfestigkeit des bezüglich der Durchbruchspannung optimierten Transistors liegt vorzugsweise im Bereich von UCEO = 3 bis 7 V, insbesondere im Bereich von UCEO = 5 bis 6 V.
Ausführungsbeispiele sind in den Figuren 1 bis 4 beschrieben.
Es zeigen
Fig. 1 eine schematische Darstellung eines Querschnitts durch ein aktives Gebiet eines Transistors in einer Halbleiter- Struktur, der bezüglich der Hochfrequenzeigenschaften optimiert ist,
Fig. 2 ein schematisches Dotierprofil eines erfindungsgemäßen Transistors mit bezüglich der Hochfrequenzeigenschaften opti- ierten Eigenschaften,
Fig. 3 ein schematisches Dotierprofil eines Transistors mit optimierten Eigenschaften bezüglich der Durchbruchspannung und
Fig. 4 ein Diagramm einer Messung des Verlaufs der Dotie- rungskonzentration an einem Transistors mit bezüglich der Hochfrequenzeigenschaften optimierten Eigenschaften.
In Fig. 1 (npn-Hochfrequenztransistor) ist auf einem p- dotierten Silizium-Substrat 12 mit vergrabenem Dotierungsbe- reich (burried layer) 9 eine Epitaxieschicht 13 aus Silizium der Dicke e = 600 nm erzeugt. Die Epitaxieschicht wird in- situ durch Arsen-Implantation mit einer Dosis von 1 * 1016 cm" 3 dotiert. Oberhalb der Epitaxieschicht wird dann eine Oxidschicht 6 der Dicke 100 nm und im Anschluß daran eine p-Polysilizium-
Schicht 5 aufgebracht. Es folgt die Herstellung einer dar- überliegenden TEOS-Schicht 10 und einer über der TEOS-Schicht angeordneten Nitrid-Schicht 11. Nach Herstellung dieser Schichten wird eine Öffnung im Emitterbereichs 8 des Durch- messers 500 nm durch einen Ätzschritt erzeugt. Die Ätzung stoppt an der Oxidschicht 6. Schließlich wird eine Lackschicht 7 auf die Nitrid-Schicht aufgebracht, deren Öffnung um den Betrag d = 350 nm größer ist, als die Öffnung des Emitterbereichs 8. Darauf folgt die hochenergetische Implantation von Phosphorionen in Richtung der Pfeile 14 zur Erzeugung eines retrograden Dotierungsbereichs 14 in der Epitaxieschicht 13.
Die hochenergetische Ionen-Implantation erfolgt zweistufig. Zunächst wird Phosphor (P+) mit E = 110 keV und einer Dosis von 1,5 * 1012 cm"2 bei T = 0 °C implantiert. Im zweiten Schritt wird Phosphor (P++) mit E = 350 keV und einer Dosis von 4,05 * 1012 cm"2 bei T = 0 °C implantiert. Die Basis und der Emitter sind zu diesem Zeitpunkt noch nicht vorhanden. Der durch die hochenergetische Implantation erzeugte Dotierungsbereich kann auch als „pseudo burried layer" bezeichnet werden.
Fig. 2 zeigt in schematischer Darstellung das Diagramm der Dotierungskonzentration K in in Abhängigkeit von der Tiefe K, wobei K von der Substratoberfläche ausgehend in Richtung des vergrabenen Dotierungsbereichs ansteigt, für ein Transistorgebiet gemäß Fig. 1 (HF-Transistor) . Die Kurve für die Emitterdotierung 1, wobei der Dotierstoff im Beispiel Arsen ist, fällt mit steigender Tiefe steil ab. Kurve 2 stellt den Dotierungsverlauf für die mit Bor dotierte Basis dar. Die Ba- siskurve fällt schwächer ab als die Emitterkurve und endet im oberflächennahen Bereich des Epitaxiegebietes. Das Kollektorprofil 3 beginnt von der Substratoberfläche aus gesehen flach und geht unstetig in einen ansteigenden Verlauf mit abnehmender Steigung über, welcher als retrograder Dotierungsverlauf 3' bezeichnet wird.
In Fig. 3 ist entsprechend Fig. 2 die Dotierungskonzentration für einen hinsichtlich der Durchbruchspannung optimiertes Transistorgebiet schematisch gezeigt (HV-Transistor) . Die Emitterkurve 21, die Basiskurve 22 und die Kurve des vergrabenen Dotierungsbereichs 24 verlaufen wie in Fig. 2 dargestellt. Der Verlauf der Dotierungskonzentration 23 im Kollektor ist allerdings flach, wie es sich bei einer gleichförmigen in-situ Dotierung während der Herstellung der Epitaxie- schicht ergibt. Wie die Kurve für die Dotierungskonzentration 23 zeigt, befindet sich die Dotierungskonzentration im Kollektor auf einem im Vergleich zum HF-Transistor (Kurve 3 in Fig. 2) niedrigerem Niveau.
Eine SIMS-Messung der Dotierungskonzentration K bei einem HF- Transistor gemäß Fig. ist in Fig. 4 dargestellt. Kurve 34 repräsentiert den Konzentrationsverlauf der Dotierstoffe im vergrabenen Dotierungsbereich. Kurve 33 stellt den Konzentrationsverlauf für die retrograde Dotierung (entsprechend Bezugszeichen 3' in Fig. 2) mit einem Maximum 16 bei etwa der Tiefe T = 400 nm dar. Diese Kurve flacht in Richtung der Substratoberfläche bei T <= 200 nm ab (entsprechend Bezugszeichen 3 in Fig. 2) .

Claims

Patentansprüche
1. Verfahren zur Herstellung eines aktiven Transistorgebietes in Bipolar-Technologie auf einem Substrat mit folgenden Schritten:
- Bereitstellung eines Substrats (12),
- Erzeugung eines vergrabenen Dotierungsbereichs (9) im Substrat,
- Erzeugung einer Epitaxieschicht (13), die geringer dotiert ist, als der vergrabene Dotierungsbereich auf dem Substrat,
- Erzeugung eines retrograden Dotierprofils (3') in der Epitaxieschicht durch ein- oder mehrstufige hochenergetische Implantation geeigneter Dotierstoffe derart, daß das hochdotierte Gebiet des vergrabenen Dotierungsbereichs in Richtung der Substratoberfläche vergrößert wird und
- Durchführung weiterer an sich bekannter Verfahrensschritte zur Fertigstellung des aktiven Transistorgebietes.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß oberhalb der Epitaxieschicht eine Oxidschicht erzeugt wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß vor der zusätzlichen Dotierung oberhalb der Oxidschicht eine dotierte Polysiliziumschicht erzeugt wird und im Anschluß daran in die Polysiliziumschicht eine Öffnung geäzt wird, die bis zur Oxidschicht reicht.
4. Verfahren zur Herstellung einer auf einem Substrat integrierten Anordnung aus Transistoren einer ersten Art mit ho- her Durchbruchspannung und Transistoren einer zweiten Art mit hoher Grenzfrequenz, dadurch gekennzeichnet, daß bei dem Transistor der zweiten Art im Gegensatz zum Transistor der ersten Art ein aktives Transistorgebiet gemäß Anspruch 1 hergestellt wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß zumindest im Bereich des Transistors der ersten Art während der Herstellung der Epitaxieschicht ein ebenes Dotierprofil (23) durch in-situ Dotierung erzeugt wird.
6. Aktives Transistorgebiet in einer in Bipolar-Technologie hergestellten Halbleiterstruktur mit einem Substrat (12), einem vergrabenen Dotierungsbereich (9) und einer Epitaxieschicht (13) , die geringer dotiert ist, als der vergrabene Dotierungsbereich, dadurch gekennzeichnet, daß in der Epitaxieschicht ein retrograder Dotierungsbereich (14) mit von der Oberfläche des Substrats in Richtung des vergrabenen Dotierungsbereich anwachsender Dotierungskonzentration vorhanden ist.
7. Transistorgebiet nach Anspruch 6, dadurch gekennzeichnet, daß die Dicke der Epitaxieschicht (13) mindestens 300 nm beträgt.
8. Transistorgebiet nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß oberhalb der Epitaxieschicht eine Oxidschicht (6) vorhanden ist.
9. Transistorgebiet nach mindestens einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, daß der Bereich der retrograden Dotierung n-dotiert ist.
10. Transistorgebiet nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß der Bereich der retrograden Dotierung p-dotiert ist.
EP00985076A 1999-11-26 2000-11-21 Retrograd dotierter subkollektor und verfahren zur herstellung Withdrawn EP1240671A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19957113A DE19957113A1 (de) 1999-11-26 1999-11-26 Verfahren zur Herstellung eines aktiven Transistorgebietes
DE19957113 1999-11-26
PCT/EP2000/011591 WO2001039274A1 (de) 1999-11-26 2000-11-21 Retrograd dotierter subrollertor und verfahren zur herstellung

Publications (1)

Publication Number Publication Date
EP1240671A1 true EP1240671A1 (de) 2002-09-18

Family

ID=7930534

Family Applications (1)

Application Number Title Priority Date Filing Date
EP00985076A Withdrawn EP1240671A1 (de) 1999-11-26 2000-11-21 Retrograd dotierter subkollektor und verfahren zur herstellung

Country Status (5)

Country Link
US (1) US6806152B1 (de)
EP (1) EP1240671A1 (de)
JP (1) JP2003515932A (de)
DE (1) DE19957113A1 (de)
WO (1) WO2001039274A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10160509A1 (de) 2001-11-30 2003-06-12 Ihp Gmbh Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102011108334B4 (de) * 2011-07-25 2016-05-25 Texas Instruments Deutschland Gmbh Elektronische Vorrichtung und Verfahren zum Erhöhen der Zuverlässigkeit von Bipolartransistoren unter Hochspannungsbedingungen
DE102013018789B4 (de) 2012-11-29 2025-03-06 Infineon Technologies Ag Steuern lichterzeugter Ladungsträger

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5321301A (en) * 1992-04-08 1994-06-14 Nec Corporation Semiconductor device
WO1997017726A1 (en) * 1995-11-07 1997-05-15 National Semiconductor Corporation Low collector resistance bipolar transistor compatible with high voltage integrated circuits
EP0949665A2 (de) * 1998-04-07 1999-10-13 Nec Corporation Bipolarer Transistor mit hoher Geschwindigkeit und niedriger parasitärer Kapazität und Verfahren zur deren Herstellung

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4319932A (en) 1980-03-24 1982-03-16 International Business Machines Corporation Method of making high performance bipolar transistor with polysilicon base contacts
KR100292851B1 (ko) * 1991-09-27 2001-09-17 스콧 티. 마이쿠엔 높은얼리전압,고주파성능및고항복전압특성을구비한상보형바이폴라트랜지스터및그제조방법
JP2582519B2 (ja) 1992-07-13 1997-02-19 インターナショナル・ビジネス・マシーンズ・コーポレイション バイポーラ・トランジスタおよびその製造方法
US5326710A (en) * 1992-09-10 1994-07-05 National Semiconductor Corporation Process for fabricating lateral PNP transistor structure and BICMOS IC
US5320972A (en) 1993-01-07 1994-06-14 Northern Telecom Limited Method of forming a bipolar transistor
JPH07193075A (ja) 1993-12-27 1995-07-28 Nec Corp 半導体装置およびその製造方法
KR100208977B1 (ko) 1995-06-15 1999-07-15 윤종용 초고속 쌍극성 트랜지스터의 제조방법
JP2748898B2 (ja) 1995-08-31 1998-05-13 日本電気株式会社 半導体装置およびその製造方法
DE19611692C2 (de) 1996-03-25 2002-07-18 Infineon Technologies Ag Bipolartransistor mit Hochenergie-implantiertem Kollektor und Herstellverfahren
FR2779571B1 (fr) 1998-06-05 2003-01-24 St Microelectronics Sa Procede de dopage selectif du collecteur intrinseque d'un transistor bipolaire vertical a base epitaxiee

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5321301A (en) * 1992-04-08 1994-06-14 Nec Corporation Semiconductor device
WO1997017726A1 (en) * 1995-11-07 1997-05-15 National Semiconductor Corporation Low collector resistance bipolar transistor compatible with high voltage integrated circuits
EP0949665A2 (de) * 1998-04-07 1999-10-13 Nec Corporation Bipolarer Transistor mit hoher Geschwindigkeit und niedriger parasitärer Kapazität und Verfahren zur deren Herstellung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of WO0139274A1 *

Also Published As

Publication number Publication date
DE19957113A1 (de) 2001-06-07
US6806152B1 (en) 2004-10-19
WO2001039274A1 (de) 2001-05-31
JP2003515932A (ja) 2003-05-07

Similar Documents

Publication Publication Date Title
EP0032999B1 (de) Verfahren zum Herstellen einer bipolaren, vertikalen Transistorstruktur
DE69029942T2 (de) Verfahren zur Herstellung von MOS-Leistungstransistoren mit vertikalem Strom
EP0032550B1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
DE1938365A1 (de) Verfahren zum Herstellen integrierter Schaltungen
DE10214066A1 (de) Halbleiterelement mit retrogradem Dotierprofil in einem Kanalgebiet und ein Verfahren zur Herstellung desselben
EP0954880A1 (de) Silizium-germanium-heterobipolartransistor und verfahren zur herstellung der epitaktischen einzelschichten eines derartigen transistors
DE2124764A1 (de) Verfahren zur Herstellung einer Halb leiteranordnung
DE102015204411B4 (de) Transistor und Verfahren zur Herstellung eines Transistors
DE2429957C3 (de)
EP1112594B1 (de) Vertikaler bipolartransistor und verfahren zu seiner herstellung
EP0068392B1 (de) Verfahren zur Herstellung von Schottky-Dioden
DE10160509A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
EP1240671A1 (de) Retrograd dotierter subkollektor und verfahren zur herstellung
WO2003046947A2 (de) Bipolar transistor
EP0062883A2 (de) Verfahren zur Herstellung eines integrierten bipolaren Planartransistors
DE2930780C2 (de) Verfahren zur Herstellung eines VMOS-Transistors
EP1436842A1 (de) Bipolar-transistor und verfahren zum herstellen desselben
DE2600375C3 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung
WO2000019535A1 (de) Halbleiterstruktur für halbleiterbauelemente
DE10317096B4 (de) Verfahren zur Herstellung von komplementären bipolaren Transistoren mit SiGe-Basisregionen
DE102009002046A1 (de) Verfahren zum Bilden eines flachen Basisbereiches eines Bipolartransistors
DE19652423A1 (de) Silizium-Germanium-Heterobipolartransistor und Verfahren zur Herstellung der epitaktischen Einzelschichten eines derartigen Transistors
EP1153437B1 (de) Bipolartransistor und verfahren zu seiner herstellung
DE69220033T2 (de) Lateraler Bipolartransistor mit niedrigem Leckstrom zum Substrat, entsprechende integrierte Schaltung und Verfahren zur Herstellung einer solchen integrierten Schaltung
DE102004055213B4 (de) Verfahren zur Herstellung einer integrierten Schaltung auf einem Halbleiterplättchen

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20020322

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

AX Request for extension of the european patent

Free format text: AL;LT;LV;MK;RO;SI

RBV Designated contracting states (corrected)

Designated state(s): AT BE CH CY DE FR GB IT LI NL

17Q First examination report despatched

Effective date: 20080128

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: INFINEON TECHNOLOGIES AG

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20100629