EP1230728A1 - Ladungspumpe zum erzeugen von hohen spannungen für halbleiterschaltungen - Google Patents

Ladungspumpe zum erzeugen von hohen spannungen für halbleiterschaltungen

Info

Publication number
EP1230728A1
EP1230728A1 EP00979448A EP00979448A EP1230728A1 EP 1230728 A1 EP1230728 A1 EP 1230728A1 EP 00979448 A EP00979448 A EP 00979448A EP 00979448 A EP00979448 A EP 00979448A EP 1230728 A1 EP1230728 A1 EP 1230728A1
Authority
EP
European Patent Office
Prior art keywords
well
charge pump
transistor
power transistor
pump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP00979448A
Other languages
English (en)
French (fr)
Inventor
Martin Bloch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1230728A1 publication Critical patent/EP1230728A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type

Definitions

  • the invention relates to a charge pump for generating high voltages for semiconductor integrated circuits having a plurality of pumping stages each with at least one managerial "stungstransistor for producing a pumping voltage on a power path, according to the preamble of claim 1.
  • high voltages are to be understood as voltages which are greater in magnitude than a positive and / or negative supply voltage Vdd / Vss applied to the relevant integrated semiconductor circuit.
  • Such high positive and also negative voltages are required in most modern semiconductor circuits. This applies in particular to circuits which contain memories such as EEPROMs, DRAMs, FRAMs etc.
  • the basic elements are made up of p- and n-doped regions with different doping, so that there are a number of pn junctions and pnp and npn transistors.
  • the basic elements (PMOS, NMOS, R, C) generally only generate positive voltages with a maximum level of Vdd and gative S pannungen used with a minimal level Vss, wherein by default the n-well of the PMOS transistors to Vdd and the p-well of the NMOS transistors is connected to Vss.
  • the pn junctions mentioned are therefore always polarized in the reverse direction or the pnp and npn transistors are always non-conductive.
  • the n-well which contains at least one p-doped channel of a PMOS transistor, must not be negatively charged, since the n-well / p-substrate junction is a forward-polarized pn diode represents. Accordingly, the well potential must not be less than the voltage potential at a contact placed in this well (positive base-emitter voltage, pnp transistor, p + - contact / n-well / p-substrate).
  • FIG. 5 shows the circuit of a charge pump for negative output voltages
  • FIG. 7 shows a corresponding circuit for positive output voltages
  • FIGS. 6 and 8 each show a timing diagram for controlling the circuit according to FIG. 5 and FIG. 7.
  • the circuits are each composed of N + 1 pump stages x, which are connected in series and together form a power path.
  • a supply voltage Vdd is present at the input of the circuit, from which the pump voltage Vpmp is generated, which charges a charging capacitor Cload at the output of the charge pump.
  • the switching elements of a pump stage x are each identified by the same second index x.
  • each pump stage x also has a control transistor M2x and a boost capacitor Cbx, which form a control circuit.
  • the connections of the pump and boost capacitors in FIGS. 5 and 7, designated FI to F4 are supplied with the clock signals of the same designations in accordance with FIGS. 6 and 8, respectively.
  • a clock signal with a low level is present at the pump capacitor Cp2 of the second stage and the boost capacitor Cbl during the first clock phase t1, and a clock signal at the pump capacitor Cpl of the first stage and the boost capacitor Cb2 of the second stage.
  • the power transistor Mll of the first stage carries the required charge, while the control transistor M21 of the first stage serves to precharge the gate of the power transistor during the first clock phase tl.
  • a clock signal with a low level is fed to the pump capacitor Cpl of the first stage and the boost capacitor Cb2 of the second stage and a clock signal with a high level is applied to the pump capacitor Cp2 of the second stage and the boost capacitor Cbl of the first stage, the control transistor M21 of the first stage is closed and the potential at the gate of the power transistor Mll is reduced by a maximum of the supply voltage Vdd with a boost pulse on the boost capacitor Cbl.
  • the power transistor Mll opens in particular well, and the voltage drop across this transistor Mll can be minimized.
  • Vgs voltage gate-source voltage of the control transistor M21 (which corresponds to the drain-source voltage across the power transistor Mll) in the first clock phase. is greater than the threshold voltage of the PMOS transistors used for this. If the Vgs voltage is less than the threshold voltage of the
  • the gate of the power transistor Mll is no longer precharged, so that this transistor Mll remains non-conductive and the pump fails.
  • a second problem arises when the pump is spontaneously discharged to 0 volts by a discharge element at the output of the circuit. Charges then remain on the gates of the power transistors Mix, which cause a relatively high negative or positive potential there. The result of this is that all the power transistors Mix are highly conductive and connect the input of the pump circuit to its output. If the supply voltage is too low, the charges on the gates of the power transistors can no longer be removed after the pump is switched on again. This means that the short circuit between the input and the output of the charge pump is retained and the pump can no longer start up.
  • NMOS or PMOS transistors with their bulk connection have to be kept at 0 volts or are per se at 0 volts so that the pn transition Tub substrate does not become conductive.
  • the threshold voltage increases, more so in a p-well process than in an n-well process. This will cause the output voltage through the last transistor in the chain (am Output, ie maximum potential) depending on the temperature and the technology used.
  • the invention is therefore based on the object of providing a charge pump of the type mentioned at the outset, in which the three problems mentioned above essentially do not occur, ie with which reliable pump operation for generating relatively high output voltages is possible even at low operating voltages.
  • a first and a second charging transistor can be connected to the well charging path in order to generate the predetermined potential.
  • the charging transistors are connected in series, the connection point of which is connected to the bulk connection of the power transistor and the external connections of the series circuit are parallel to the outputs of the power transistor.
  • the control connection of the first and second charging transistor is each connected to a first and second boost capacitor, to which clock signals for controlling the charge pump are applied.
  • FIG. 1 shows a basic circuit diagram of such an embodiment
  • FIG. 2 shows a timing diagram for controlling the charge pump according to FIG. 1;
  • FIG. 3 shows a schematic structure of a first transistor for the circuit certain FIG. 1;
  • FIG. 4 shows a schematic structure of a second transistor for the circuit according to FIG. 1;
  • FIG. 6 shows a timing diagram for driving the circuit according to FIG. 5;
  • FIG. 8 is a timing diagram for driving the circuit according to FIG. 7.
  • FIG. 1 shows a basic circuit diagram of a charge pump according to the invention for negative output voltages, which has a first, a second, possibly further, and a last pump stage.
  • a supply voltage Vdd is present at the input of the circuit, from which the pump voltage Vpmp is generated from the N + 1 pump stages at the output of the charge pump and charges a charging capacitor Cload.
  • a pump capacitor Cpx is connected to the charging path between two pump stages, and is charged with corresponding pump clock signals FI, F2.
  • each pump stage x has the power transistor mix connected in series with the charging path. Furthermore, a first and a second boost capacitor Cblx, Cb2x are provided, at their first connections boost clock signals FI ', F4; F2 ', F3 are present.
  • the second connection of the first boost capacitor Cblx is connected to a control input of the first control transistor M2x, a first output of the second control transistor M3x, and a control input of the second charging transistor M5x.
  • the second connection of the second boost capacitor Cb2x is connected to control inputs of the second control transistor M3x, the power transistor Mix and the first charging transistor M4x, and to a first output of the first control transistor M2x.
  • the outputs of the first and second charging transistors M4x, M5x are connected in series, the outer connections of the series connection being connected in parallel with the outputs of the power transistor Mix.
  • the bulk connections B of the first and second charging transistors M4x, M5x and of the power transistor Mix are connected to the connection point of the series connection of the charging transistors.
  • the pump capacitor Cpx is connected with its second connection to the output-side charging path of the respective pump stage x.
  • FIG. 4 shows the corresponding structure of a PMOS transistor for a charge pump for generating positive output voltages.
  • the NMOS transistor must be manufactured in an n-well process as a so-called triple-well transistor.
  • the structure thus comprises in a p-epitaxial layer 10 (p-sub- strat) a first n-well 11, into which a second p-well 12 is introduced.
  • a gate electrode 13 is arranged in a known manner above this second p-well 12.
  • n + -doped regions (n + - junctions) 11a, 11b which are connected to ground.
  • the second p-well 12 there is a second, n + -doped area 12a (n + -junction) for the drain connection D, and a third, n + -doped area 12b (n + -junction) for the source connection S of the NMOS- Transistor.
  • the gate electrode 13 is connected to the gate connection G of the NMOS transistor, while the bulk connection B is applied to a fourth, p + -doped region 12c (p + juncton) in the second p-well 12.
  • the "problem element" is also shown in this figure, namely the npn transistor between the n + junctio 12a, the second p-well 12 and the first n-well 11.
  • the PMOS transistor comprises an n-well 21 which is introduced into a p-epitaxial layer 20 (p-substrate) and over which a gate electrode 23 is arranged in a known manner.
  • n-well 21 there are first, n + -doped regions 21a, 21b which form the bulk connection B of the PMOS transistor.
  • p + -doped region 21c, 21d are provided, which represent the drain or source terminal D, S of the transistor, while the gate terminal G is applied to the gate electrode 23.
  • the "problem element” namely the pnp transistor between the p + junction 21c, the n-well 21 and the p-epitaxial layer 20.
  • Vpwanne - Vdnpn ⁇ Vjunction, where Vdnpn is the base threshold voltage of the npn transistor, and
  • Vnwanne + Vdpnp> Vjunction, where Vdpnp is the base threshold voltage of the pnp transistor.
  • the inventive connection of the transistors in each pump stage shown in FIG. 1, that is to say the separation of the power path from the control and the trough charging path, makes it possible to gate the gate of this even with an extremely low voltage difference across the power transistor mix Switch transistors and well-charging transistors M4x, M5x with the voltage swing defined by the first and second control transistors M2x, M3x and the first and second boost capacitors Cblx, Cb2x.
  • the first boost capacitor Cbll of the first stage, the second boost capacitor Cb22 of the second stage, the first boost capacitor Cbl3 of the third stage and the second pump capacitor Cp2 are connected (.0) M> P 1

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Dram (AREA)

Abstract

Es wird eine Ladungspumpe zum Erzeugen von hohen Spannungen für integrierte Halbleiterschaltungen beschrieben, die eine Mehrzahl von Pumpstufen mit jeweils mindestens einem Leistungstransistor (M1x) zur Erzeugung einer Pumpspannung (Vpmp) auf einem Leistungspfad aufweist und die sich inbesondere dadurch auszeichnet, daß der Leistungstransistor (M1x) einen frei verschaltbaren Bulk-Anschluß (B) aufweist, mit dem eine Wannenstruktur des Leistungstransistors über einen von dem Leistungspfad im wesentlichen getrennten Wannen-Ladepfad auf einem vorbestimmten Potential gehalten werden kann.

Description

Beschreibung
Ladungspumpe zum Erzeugen von hohen Spannungen für Halblei¬ terschaltungen
Die Erfindung betrifft eine Ladungspumpe zum Erzeugen von hohen Spannungen für integrierte Halbleiterschaltungen, mit einer Mehrzahl von Pumpstufen mit jeweils mindestens einem Lei-" stungstransistor zur Erzeugung einer Pumpspannung auf einem Leistungspfad, gemäß dem Oberbegriff des Anspruchs 1.
Unter hohen Spannungen sollen in diesem Zusammenhang Spannungen verstanden werden, die betragsmäßig größer sind, als eine an der betreffenden integrierten Halbleiterschaltung anliegende positive und /oder negative Versorgungsspannung Vdd / Vss. Solche hohen positiven und auch negativen Spannungen werden in den meisten modernen Halbleiterschaltungen benötigt. Dies betrifft insbesondere solche Schaltungen, die Speicher wie zum Beispiel EEPROMs, DRAMs, FRAMs usw. beinhalten. Weiterhin führen bestimmte Anwendungen, wie z.B. kon- taktlose Systeme wie Handies, Chipkarten, Smartcards oder drahtlose Einrichtungen der Medizintechnik zu immer kleineren Designs (0,25 μm, 0,18 μm) in der Halbleitertechnologie der integrierten Schaltungen, so daß es erforderlich ist, auch die Versorgungsspannungen immer weiter zu verringern (2,5 Volt, 1,8 Volt, 1 Volt) und somit Ladungspumpen benötigt werden, die zur Erzeugung der eingangs genannten hohen Spannungen immer leistungsfähiger sein müssen. Da die Anwendungen im allgemeinen batteriebetrieben sind, ist es außerdem erwünscht, daß der Gesamtenergieverbrauch möglichst gering ge- halten wird, um eine lange Betriebsdauer zu ermöglichen.
In einem Halbleiterprozeß sind die Grundelemente aus p- und n-dotierten Gebieten mit unterschiedlicher Dotierung aufgebaut, so daß sich eine Anzahl von pn-Ubergängen sowie pnp- und npn-Transistoren ergeben. Bei Standardanwendung werden mit den Grundelementen (PMOS, NMOS, R, C) im allgemeinen nur positive Spannungen mit einem maximalen Pegel von Vdd und ne- gative Spannungen mit einem minimalen Pegel Vss verwendet, wobei standardmäßig die n-Wanne der PMOS-Transistoren an Vdd und die p-Wanne der NMOS-Transistoren an Vss angeschlossen ist. Entsprechend der Spezifikation sind somit die genannten pn-Übergange sinnvollerweise immer in Sperrrichtung gepolt bzw. die pnp- und npn-Transistoren stets nichtleitend. Sobald jedoch Spannungen benotigt werden, die sich von den Spannungen Vdd und Vss unterscheiden, sind spezielle Schaltungskonzepte erforderlich, um bei der dann nicht mehr spezifikati- onsgerechten Beschaltung der Grundelemente die pn-Übergange sowie die pnp- und die npn-Transistoren gesperrt zu halten. So darf zum Beispiel m einem n-Wannen-Prozeß die n-Wanne, die mindestens einen p-dotierten Kanal eines PMOS-Transistors enthalt, nicht negativ geladen werden, da der Übergang n- Wanne / p-Substrat eine vorwärts gepolte pn-Diode darstellt. Entsprechend darf das Wannenpotential nicht kleiner werden als das Spannungspotential an einem in diese Wanne gesetzten Kontakt (positive Basis-Emitterspannung, pnp-Transistor, p+- Kontakt / n-Wanne / p-Substrat) .
Anhand der Figuren 5 bis 8 sollen zunächst zwei bekannte La- dungspumpen erläutert werden, mit denen bisher versucht wurde, diese Probleme zu umgehen. Figur 5 zeigt die Schaltung einer Ladungspumpe für negative Ausgangsspannungen, wahrend in Figur 7 eine entsprechende Schaltung für positive Ausgangsspannungen dargestellt ist. Die Figuren 6 und 8 zeigen jeweils ein Taktschema zum Ansteuern der Schaltung gemäß Figur 5 bzw. Figur 7. Die Schaltungen setzen sich jeweils aus N+l Pumpstufen x zu- sammen, die hmtereinandergeschaltet sind und gemeinsam einen Leistungspfad bilden. Am Eingang der Schaltung liegt eine Versorgungsspannung Vdd an, aus der die Pumpspannung Vpmp erzeugt wird, die am Ausgang der Ladungspumpe einen Ladekondensator Cload aufladt. Die Schaltelemente einer Pumpstufe x sind dabei jeweils mit dem gleichen zweiten Index x bezeichnet. Der Ladungstransport zu dem Lastkondensator Cload erfolgt über mehrere Leistungstransistoren Mix und Pumpkondensatoren Cpx m jeder Pumpstufe x, die alternierend durchgeschaltet bzw. gesperrt werden und die Pumpkondensatoren alternierend auf- bzw. entladen. Zur Ansteuerung eines Leistungstransistors Mix weist jede Pumpstufe x ferner einen Steuertransistor M2x sowie einen Boostkondensator Cbx auf, die einen Steuerkreis bilden. Von einem nicht dargestellten externen Taktgeber werden den mit FI bis F4 bezeichneten Anschlüssen der Pump- und Boostkondensatoren in Figur 5 bzw. 7 die jeweils gleich bezeichneten Taktsignale gemäß den Figuren 6 bzw. 8 zugeführt. Mit diesen Darstellungen soll nur deutlich gemacht werden, zu welchen Zeitpunkten an den einzelnen Kondensatoren Cbx, Cpx von zwei aufeinanderfolgenden Pumpstufen Signale mit hohem bzw. niedrigem Pegel anliegen.
Im einzelnen liegt wahrend einer ersten Taktphase tl an dem Pumpkondensator Cp2 der zweiten Stufe sowie dem Boostkondensator Cbl der ersten Stufe ein Taktsignal mit niedrigem Pegel, und an dem Pumpkondensator Cpl der ersten Stufe sowie dem Boostkondensator Cb2 der zweiten Stufe ein Taktsignal mit hohem Pegel an.
Der Leistungstransistor Mll der ersten Stufe fuhrt dabei die benotigte Ladung, wahrend der Steuertransistor M21 der ersten Stufe wahrend der ersten Taktphase tl zum Vorladen des Gates des Leistungstransistors dient.
Wahrend einer zweiten Taktphase t2, m der dem Pumpkondensator Cpl der ersten Stufe sowie dem Boostkondensator Cb2 der zweiten Stufe ein Taktsignal mit niedrigem Pegel zugeführt wird und an dem Pumpkondensator Cp2 der zweiten Stufe sowie dem Boostkondensator Cbl der ersten Stufe ein Taktsignal mit hohem Pegel anliegt, ist der Steuertransistor M21 der ersten Stufe geschlossen, und das Potential an dem Gate des Leistungstransistors Mll wird mit einem Boostpuls an dem Boost- kondensator Cbl um maximal die Versorgungsspannung Vdd vermindert. Dadurch öffnet der Leistungstransistor Mll besonders gut, und der Spannungsabf ll über diesem Transistor Mll kann minimiert werden.
Ein erstes Problem hierbei besteht jedoch darin, daß dieser Mechanismus nur so lange zuverlässig arbeitet, wie in der ersten Taktphase die Gate-Source-Spannung (Vgs-Spannung) des Steuertransistors M21 (die der Drain-Source-Spannung über dem Leistungstransistor Mll entspricht) größer als die Einsatz- - Spannung der hierfür verwendeten PMOS-Transistoren ist. Wenn die Vgs-Spannung kleiner ist, als die Einsatzspannung der
PMOS-Transistoren, so wird das Gate des Leistungstransistors Mll nicht mehr vorgeladen, so daß dieser Transistor Mll nicht leitend bleibt und die Pumpe versagt. Ein zweites Problem entsteht dann, wenn die Pumpe durch ein Entladeelement am Ausgang der Schaltung spontan bis auf 0 Volt entladen wird. Auf den Gates der Leistungstransistoren Mix bleiben dann nämlich Ladungen zurück, die dort ein relativ hohes negatives bzw. positives Potential verursachen. Dies hat zur Folge, daß alle Leistungstransistoren Mix stark leitend sind und den Eingang der Pumpenschaltung mit ihrem Ausgang verbinden. Wenn die Versorgungsspannung zu gering ist, können nach erneutem Einschalten der Pumpe die Ladungen auf den Gates der Leistungstransistoren nicht mehr entfernt werden. Dies bedeutet, daß der Kurzschluß zwischen dem Ein- gang und dem Ausgang der Ladungspumpe erhalten bleibt und die Pumpe nicht mehr hochlaufen kann.
Ein drittes Problem tritt schließlich dadurch auf, daß die NMOS- bzw. PMOS-Transistoren mit ihrem Bulk-Anschluß (p- bzw. n-Wanne) auf 0 Volt gehalten werden müssen oder per se auf 0 Volt liegen, damit der pn-Übergang Wanne-Substrat nicht leitend wird. Dies impliziert einen steigenden Substratsteuerfaktor mit steigendem positiven bzw. negativen Potential an den Transistoren. Im einzelnen bedeutet dies, daß die Ein- satzspannung steigt, und zwar bei einem p-Wannenprozess stärker, als bei einem n-Wannenprozess . Dadurch wird die Ausgangsspannung durch den letzten Transistor in der Kette (am Ausgang, d.h. maximales Potential) in Abhängigkeit von der Temperatur und der eingesetzten Technologie begrenzt. Der Erfindung liegt deshalb die Aufgabe zugrunde, eine Ladungspumpe der eingangs genannten Art zu schaffen, bei der die drei oben genannten Probleme im wesentlichen nicht auftreten, d.h. mit der auch bei geringen Betriebsspannungen ein sicherer Pumpenbetrieb zur Erzeugung relativ hoher Ausgangsspannungen möglich ist.
Gelöst wird diese Aufgabe gemäß Anspruch 1 mit einer Ladungspumpe der eingangs genannten Art, die sich insbesondere dadurch auszeichnet, daß der Leistungstransistor einen frei verschaltbaren Bulk-Anschluß aufweist, mit dem eine Wannenstruktur des Leistungstransistors über einen von dem Leis- tungspfad im wesentlichen getrennten Wannen-Ladepfad auf einem vorbestimmten Potential gehalten werden kann. Die Unteranspruche haben vorteilhafte Weiterbildungen der Erfindung zum Inhalt.
Danach kann zur Erzeugung des vorbestimmten Potentials ein erster und ein zweiter Ladetransistor in den Wannen-Ladepfad geschaltet sein. Die Ladetransistoren sind dabei m Reihe geschaltet, wobei deren Verbindungspunkt mit dem Bulk-Anschluß des Leistungstransistors verbunden ist und die äußeren An- Schlüssen der Reihenschaltung parallel zu den Ausgängen des Leistungstransistors liegen. Ferner ist der Steueranschluß des ersten und zweiten Ladetransistors jeweils mit einem ersten bzw. zweiten Boostkondensator verbunden, an denen jeweils Taktsignale zur Steuerung der Ladungspumpe anliegen. Weitere Einzelheiten, Merkmale und Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung einer bevorzugten Ausfuhrungsform anhand der Zeichnung. Es zeigt:
Fig. 1 ein Prinzipschaltbild einer solchen Ausfuhrungs- form; Fig. 2 ein Taktschema zum Ansteuern der Ladungspumpe gemäß Figur 1;
Fig. 3 einen schematischen Strukturaufbau eines ersten Transistors für die Schaltung gewisse Figur 1 ;
Fig. 4 einen schematischen Strukturaufbau eines zweiten Transistors für die Schaltung gemäß Figur 1;
Fig. 5 eine erste bekannte Schaltung einer Ladungspumpe;
Fig. 6 ein Taktschema zum Ansteuern der Schaltung gemäß Figur 5;
Fig. 7 eine zweite bekannte Schaltung einer Ladungspumpe; und
Fig. 8 ein Taktschema zum Ansteuern der Schaltung gemäß Figur 7.
Figur 1 zeigt ein Prinzipschaltbild einer erfindungsgemäßen Ladungspumpe für negative Ausgangsspannungen, die eine erste, eine zweite, ggf weitere, sowie eine letzte Pumpstufe aufweist. Am Eingang der Schaltung liegt eine Versorgungsspan- nung Vdd an, aus der mit den N+l Pumpstufen am Ausgang der Ladungspumpe die Pumpspannung Vpmp erzeugt wird, die einen Ladekondensator Cload auflädt. Zwischen zwei Pumpstufen ist jeweils ein Pumpkondensator Cpx mit dem Ladepfad verbunden, der mit entsprechenden Pumptaktsignalen FI, F2 beaufschlagt wird.
Ein wesentlicher Unterschied zu der bekannten Schaltung gemäß Figur 5 besteht darin, daß durch die spezielle Verschaltung der Transistoren in jeder Pumpstufe x der über einen Leis- tungstransistor Mix in jeder Pumpstufe verlaufende Leistungspfad von der Alisteuerung durch einen ersten und einen zweiten Steuertransistor M2x, M3x getrennt ist. Der Leistungspfad ist daruberhmaus auch von einem Wannenladepfad, der über einen ersten und einen zweiten Wannen-Ladetransistor M4x, M5x verlauft, getrennt.
Im einzelnen weist jede Pumpstufe x den seriell m den Ladepfad geschalteten Leistungstransistor Mix auf. Weiterhin sind ein erster und ein zweiter Boostkondensator Cblx, Cb2x vorgesehen, an deren ersten Anschlüssen Boost-Taktsignale FI ' , F4 ; F2 ' , F3 anliegen. Der zweite Anschluß des ersten Boostkonden- sators Cblx ist mit einem Steuereingang des ersten Steuertransistors M2x, einem ersten Ausgang des zweiten Steuertransistors M3x, sowie einem Steuereingang des zweiten Ladetran- sistors M5x verbunden. Der zweite Anschluß des zweiten Boost- kondensators Cb2x liegt an Steueremgangen des zweiten Steu- ertransistors M3x, des Leistungstransistors Mix und des ersten Ladetransistors M4x, sowie an einem ersten Ausgang des ersten Steuertransistors M2x an. Die Ausgange des ersten und zweiten Ladetransistors M4x, M5x sind m Reihe geschaltet, wobei die äußeren Anschlüsse der Reihenschaltung parallel zu den Ausgangen des Leistungstransistors Mix geschaltet sind. Die Bulk-Anschlusse B des ersten und zweiten Ladetransistors M4x, M5x sowie des Leistungstransistors Mix sind mit dem Verbindungspunkt der Reihenschaltung der Ladetransistoren verbunden. Schließlich ist der Pumpkondensator Cpx mit seinem zweiten Anschluß an den ausgangsseitigen Ladepfad der jeweiligen Pumpstufe x geschaltet.
Eine Struktur eines der in dieser, zur Erzeugung von negativen Ausgangsspannungen vorgesehenen Ladungspumpe verwendeten Transistoren ist in Figur 3 gezeigt. Es handelt sich dabei um einen NMOS-Transistor mit frei verschaltbare Bulk-Anschluß B. Figur 4 zeigt die entsprechende Struktur eines PMOS- Transistors für eine Ladungspumpe zur Erzeugung von positiven Ausgangsspannungen .
Der NMOS-Transistor muß gemäß Figur 3 m einem n-Wannenprozeß als sogenannter Tripplewelltransistor hergestellt werden. Die Struktur umfaßt somit in einer p-Epitaxialschicht 10 (p-Sub- strat) eine erste n-Wanne 11, in die eine zweite p-Wanne 12 eingebracht ist. Über dieser zweiten p-Wanne 12 wird in bekannter Weise eine Gateelektrode 13 angeordnet. In der ersten n-Wanne 11 befinden sich erste, n+-dotιerte Bereiche (n+- Junctions) 11a, 11b, die mit Masse verbunden sind. In der zweiten p-Wanne 12 befindet sich ein zweiter, n+-dotιerter Bereich 12a (n+-Junction) für den Drainanschluß D, sowie ein dritter, n+-dotιerter Bereich 12b (n+-Junction) für den Sour- ceanschluß S des NMOS-Transistors . Die Gateelektrode 13 ist mit dem Gateanschluß G des NMOS-Transistors verbunden, wahrend an einem vierten, p+-dotιerten Bereich 12c (p+-Junctιon) in der zweiten p-Wanne 12 der Bulk-Anschluß B anliegt. In diese Figur ist schließlich auch das "Problemelement" eingezeichnet, namlich der npn-Transistor zwischen der n+-Junctιon 12a, der zweiten p-Wanne 12 und der ersten n-Wanne 11.
Der PMOS-Transistor umfaßt gemäß Figur 4 eine in eine p- Epitaxialschicht 20 (p-Substrat) eingebrachte n-Wanne 21, über der in bekannter Weise eine Gateelektrode 23 angeordnet ist. In der n-Wanne 21 befinden sich erste, n+-dotιerte Be- reiche 21a, 21b, die den Bulkanschluß B des PMOS-Transistors bilden. Weiterhin sind ein zweiter und ein dritter, jeweils p+-dotιerter Bereich 21c, 21d vorgesehen, die den Drain- bzw. Sourceanschluß D, S des Transistors darstellen, wahrend der Gateanschluß G an der Gateelektrode 23 anliegt. Auch m diese Figur ist das "Problemelement" eingezeichnet, namlich der pnp-Transistor zwischen der p+-Junctιon 21c, der n-Wanne 21 und der p-Epitaxialschicht 20.
Da die p-Substrate 10, 20 aufgrund der genannten "Problemele- mente" auf einer Spannung Vss (etwa 0 Volt) gehalten werden müssen, ergeben sich die folgenden Betriebsbedingungen für die Transistoren:
Vpwanne - Vdnpn <= Vjunction, wobei Vdnpn die Basiseinsatzspannung des npn-Transistors ist, sowie
Vnwanne + Vdpnp >= Vjunction, wobei Vdpnp die Basiseinsatzspannung des pnp-Transistors ist. Durch die in Figur 1 gezeigte, erfmdungsgemaße Verschaltung der Transistoren in jeder Pumpstufe, das heißt die Trennung des Leistungspfades von der Ansteuerung sowie dem Wannen- Ladepfad, ist es möglich, auch noch bei einer extrem niedri- gen Spannungsdifferenz über dem Leistungstransistor Mix das Gate dieses Transistors sowie die Wannen-Ladetransistoren M4x, M5x mit dem durch den ersten und zweiten Steuertransistor M2x, M3x sowie den ersten und zweiten Boostkondensator Cblx, Cb2x definierten Spannungshub zu schalten. Dadurch wird sichergestellt, daß in jedem Zustand die oben genannten Betriebsbedingungen für den npn-Transistor - bzw. im Falle einer Schaltung für positive Ausgangsspannungen für den pnp- Transistor - eingehalten werden. Dies wird dadurch erreicht, daß die n-Wanne 11, 21 immer auf das jeweils niedrigste der an den n+-Junctions anliegende Potential geladen wird, bevor an den npn-Transistor (bzw- pnp-Transistor) eine Basis-Emitterspannung angelegt wird, die großer ist als die Versorgungsspannung Vdd.
Das Taktschema zum Ansteuern der Boostkondensatoren Cblx,
Cb2x mit den Taktsignalen FI ' , F2 ' , F3, F4 sowie der Pumpkondensatoren Cpx mit den Taktsignalen FI, F2 ist m Figur 2 gezeigt. Die Bezeichnungen an den Taktsignalen korrespondieren dabei wieder jeweils mit den Bezeichnungen der freien An- Schlüsse der Boost- und Pumpkondensatoren in Figur 1. Beispielhaft seien die Zustande der Transistoren für zwei Zeitpunkte tl und t2 (siehe Figur 2) erläutert, wobei angenommen sei, daß die Ladungspumpe die drei in Figur 1 gezeigten Stufen umfaßt (N = 2) . Es kann dabei davon ausgegangen werden, daß ein hoher Spannungspegel (vorgegebene Einsatzspannung) eines Taktsignals etwa der Versorgungsspannung Vdd entspricht und ein niedriger Spannungspegel im wesentlichen Massepoten- tial darstellt. Wahrend eines ersten Zeitpunktes tl liegt an dem ersten Boostkondensator Cbll der ersten Stufe, dem zweiten Boostkondensator Cb22 der zweiten Stufe, dem ersten Boostkondensator Cbl3 der dritten Stufe sowie dem zweiten Pumpkondensator Cp2 (.0 ) M > P1
(_π o LP σ cn o Cn
ιQ tr TJ o yQ n ; tr in N n P _s tr rt 0- CΛ cx „ tu Φ CD d er φ H tr o o rt z tr P- P): o Φ Φ P) P» tj o TJ 3 N> P P- P> P tr d P1 CΛ tr tr 3 P rt • p n g d TJ rt M α Hi P- CΛ P o P- P tr g P CΛ rt Φ Φ rt Φ Φ P CΛ N P CΛ
TJ yQ » TJ Φ P ω Φ α ti rt s D- rt «
TJ rt Φ d o P> P CΛ TJ CΛ P c CΛ d φ o Φ d o
Pl ^ P P o P H p) PJ o P g TJ P P- tr P Hl t>
P tr P CΛ rt ti z CΛ U3 Φ P> Φ rt ho P- α
P d CΛ d rt N O P P- rt Φ P- t) Φ P" 2 yQ Φ d P n P- Z P d ≤ P d Φ d H - V tl CΛ P p- φ ti
P tr 3 φ yQ Hi φ P Hi CΛ Φ Φ d o (X φ P cn ιQ P P- CΛ Φ P- n yQ α Φ rt tr CΛ tl Z CΛ φ PJ
Φ P- tr rt TJ rt tr CΛ Φ ι-( sQ P- rt P ι-t tr< rt
P- rt φ Φ CΛ Φ r TJ 3 P rt N CΛ φ d P- ) O p) 3 rt ω P vQ O P P1 Φ *» z J Hi φ ιQ α P
3 Z o Φ z *Q N CΛ φ φ α Φ P Φ d
N Φ ti P-" P> P- CΛ (X Φ z 3 rt t P- iQ Φ cn D n d P- α P> • φ rt φ φ d P) rt φ P rt CΛ yQ J d CΛ CΛ Φ d d P P- Φ Hi CΛ Φ α Φ TJ Λ ≥;
CΛ tl): Φ p. Hi (X Hi PJ rt P φ t» Φ Φ t« P) TJ Q rr Φ Φ Φ Φ Φ P Φ CΛ tr tr P P tl g P-
0) N Z t* p. P • P rt t i Φ CΛ Λ tl § P t> P- P- P- • CΛ Φ α P- φ P> rt N rt d TJ vQ P- Φ 3 φ (X rt w •τi P Φ E P- d Φ z d p φ ^ n σ H φ Φ P g 3 rt rt Hi φ Hi ιQ P- α tr tr« P> CΛ p, P rt § to J CΛ TJ P- Φ CΛ (X yQ
Φ Φ P P) α rt CΛ TJ o N P) d n g rt "" TJ P- d
P ω α d Φ N CΛ TJ ? o z P 3 tr g Φ φ φ P
N Φ P. z rt P o CΛ φ > TJ yQ cn tr1 w d *• n d φ d Φ P rt P- rt P) *- ω Φ Φ φ i—1
(D P p o P* P- Hi n ?? rt φ Φ «3 o o P P1 P α r+ P 3 rt Φ tr Φ O Φ 3 CΛ rt tl o CΛ d P- D. ∑: TJ Φ "• P ti tl • α CΛ Φ P) N rt
P P) TJ φ Φ Ps P ω α φ rt Φ rt P ti z Φ
^Q D. PJ P π o W α P) φ tu P r tl ?? CΛ . φ
Φ P cn ti O rt P o CΛ CΛ o rt P- --
TJ 9 P pι Φ (X O P o ω o rt CΛ P) P Φ ö rt rt d d rr P φ CΛ ι-i p. t ω Φ p- rt (X Φ Φ
3 P o tl rt Φ tr rt rt P t> o φ tu P P (X
Ό Φ *Q P
CΛ α CΛ *- P P>: o o Λ-
P- α P. tl o P)
Φ P P> o CΛ P1 TJ H o GO CΛ o N TJ tr
Λ n Φ rt P rt rt > P o n P> CΛ z g
P- TJ d P-- O α Φ n o P- TJ rt rt φ g P-
CΛ d φ o P- H φ σ CΛ Φ P> O p- TJ rt 3 CU t) ti tt) Φ P- P> tl rt H O rt ? P-
TJ α r_ CΛ O P φ ω ω Ϊ T z ti Φ o 3
P CΛ φ TJ ) O Q ) O Φ m n 0- D
P- TJ ιQ m P1 rt CΛ N rr α rt 0 ιQ ι-J tr φ CD ^ n P> Φ P o rt z φ o α Φ r P O Φ P> tr P CΛ CΛ α P ? φ ι_ι. p P φ PJ ) CΛ O ti rt P CΛ TJ t- φ O P- Φ ti 3 P> CΛ CΛ P1 d φ tu 3 n tl rt s: D. ω Φ rt rt ) Φ
3 P N P- α tr (X Φ »J PJ P 3 O rt
Φ iQ d n d ti r Φ P- P- rt tr P- H o O Φ p- P tr ti P- ω tl CD h-1 rt κ_ O fu: rt P p P-
P d: Φ yQ φ CΛ o CΛ rt P. - O (X P
O P. CΛ (X tr Φ n Φ
Φ ? rt 1 α P> o Φ rt α P
H φ rt CΛ α P Φ 1 P- P» » J P
P 1 φ P- P o rt H 3 rt r 1 ) 1 0 1 P 1 1
ω CJ tv> y-> P1
Cπ o Cπ o cn o cn
CΛ CΛ ex rt ιQ 3 rt π^ yQ rt S ; P tn ιQ rt α rt S (X σ P ∑: PJ TJ tr _ CX P K CX cn Φ Hi
Φ o d O Φ O: d P Φ d Φ P> P) P- φ d Φ Φ Φ P- P- P- Φ PJ o O: tr p- d P- P) O P o rt tr P P P iQ P P- cn P P P n P P P P P- P o iQ P P rt n Φ Φ P P rt d tr P
N P> n Φ - * yQ TJ rt ιQ P P tr yQ P- ^Q N rr φ φ 1 Φ tr P- yQ φ CX Φ α rt P" tr P tr P- TJ Φ cn • PJ P CΛ ir1 ∑: Φ Φ Φ H P cn -3 CΛ CX P PJ tr Φ
Φ rt Φ n 3 Φ α Φ P yQ rt P) Φ P rt P < P P rt rt n PJ α TJ Φ tP P ti d Φ d P tr P- Φ P- P- Φ P- u3 φ P α P- tr i φ • J P- Φ P P Φ PJ P φ P-
P P P - rt ∑: rt Φ P P P P) d rt P- P) d P P PJ N P cn P P Φ n P-
CΛ yQ O: α ex Φ 3 φ d P P Φ P d P cn Ö cn P- . — . Φ φ P Φ N P- tr n n CΛ Hi Φ α CΛ ∑: Φ w P P < cn yQ Pi n O J p- tr d P lτ< d P P- P Φ tr tr TJ Hi ιQ P P) rt (— ' P Φ α φ P- cn TJ ∑: tr P x cn N Φ ^Q Φ P Hi φ Φ •
PJ P P Φ cn P) 1 P rt ω P cn TJ P P- α tr yQ d rt d P- d (X P- ^Q P- H" ω
PJ P- Φ CΛ Tl P p. ex Φ ) Φ a cn rt g o P Φ P d P o P φ CΛ cn P rt ∑: Φ Ό r+ p rt o P- Φ ex P φ P P rt Φ O o 3 tr x 3 d P o P PJ w uq cn rt < CX PJ P- d N tr iQ P P) PJ P Hi P 3 P P TJ n yQ tr Φ J P d Φ d ∑: cn P) φ t) P- CΛ p) d Hl P P N P- ιQ Φ Φ φ 3 n tr cn P CX N φ CΛ P P P P- Φ cn cn Q TJ P- P1 P P- ex CΛ d tr φ > d P 3 P- tr cn cn ;v φ φ P- •< ιQ α iQ P P rt
Φ n rt P Φ P- ι_ι. Φ tr d P P> rt P- TJ TJ PJ P P d P cn CΛ o cn rt d tr
P tr tr φ P1 ex P" ω Φ Φ cn cn ω yQ S d yQ TJ P> P> P P- • yQ φ rt TJ TJ vQ H1 P P>
Φ rt d Φ rt (X P rt TJ yQ cn P1 o Φ tx P P P n d P Φ Hi TJ Φ H- yQ rt
N P- ex Φ ; P 3 o O N Φ ) P) cn X tr Φ . — . P P t cn P 3 PJ Φ 3 n d P- P o ιQ Φ P n Φ tr d P TJ O: P z d d PJ rt o U3 P CΛ α PJ PJ: tr CX CX φ φ 3 ω P tr d rt cn ιQ cυ Φ ω O P P d Φ Φ d P Φ Φ
< P- P TJ >£! rt φ ιQ ~ Φ P P P- rt f ti ιQ yQ n 3 (X Φ <Q X cn P Φ tr P P
Φ tl S 1 P- Φ Φ P pi Φ α P rt φ ^ P) 1 ^ tr φ P) P- PJ φ yQ P O:
P φ O: a Φ 3 P Hi d P TJ TJ φ d Hi α o tr tr P rt Hi < tr < <
∑: P PJ 3 (D: o H, ^* o P P P Φ t-> d tr Φ tr d P Φ P- P- o P- CΛ Φ Φ o
Φ H- P φ tP P P cn O vQ P PJ P) P P- yQ o P X P P P P n P P P ti < P- P P Φ φ ex ex ex p- tr TJ P ιQ TJ P tr rt o P- Φ P- tr Φ ∑: rt
CX P- n Φ rt P> φ P- P- rt g Ϊ rt d (X cn _: Φ Φ φ ex Φ TJ P φ CX l_l- J P Φ Φ φ φ tr P : CΛ P" P φ Φ p- Φ g Φ P d TJ P P Φ o P φ φ P" P P-
P h-> xr tr P n P- rt < 3 TJ P- ∑: tQ P g N Pl P < cn CΛ rt P CX rt σ CX P1
• N Φ Φ Φ tr cn ^ TJ 3 Φ P1 Φ P Φ Φ n Φ rt Φ φ o P- TJ Φ d J φ ^
P) P- P- PJ P- P P- o P P tr TJ P Φ 3 X P P rt J i s P P d rt tr rt P- CΛ 1 Φ < o rt TJ cn P> α Φ N TJ rt d tr P- P d ιQ Φ Φ CX φ n rt P Φ N d d d Φ P> Φ X φ P P PJ < P Hi CΛ TJ P P p) σ tr d rt P Φ Φ 3 ∑: Hi P P d P- P) d O P Φ P φ d rt d d tr t ex P- P) P N <P P- J P- rt N • H, φ d yQ n DJ 3 P X P P CX φ 3 P Φ P. o PJ yQ - y Z P- ω P CΛ φ P CΛ CΛ n rt tr rt φ o Φ ιQ J d TJ X -• P CX
P CΛ rt cn φ n n Φ J (X Φ n CΛ α Φ tr cn d P n P CΛ — - ω φ cn J PJ P-
N d J P tr tr 3 J Φ rt ' o Φ ∑: TJ P tr φ TJ P rt X cn P φ iQ Φ d P P (X rt P. P P Φ P" 3 P > α Φ P) • — • öd P J tr ι_ι. d d φ rt cn
Φ P ιQ P- φ Φ P- P P P d P- P P) P P Φ cn P Φ Φ P Pi P tr P- CX yQ Hi = P P rt rt 1 d LQ t rt CD rt cn α P Φ CX n TJ P N ∑: yQ Φ PJ CΛ PJ
Φ P- tr 3 N rt S P Φ P) Φ d P- P- tr J d P- cn P rt CX
P ti Φ P- P- CΛ d Φ ) ^Q cn cn N ?T rt (X Φ P P P P z P P Φ P- P- cn TJ r O d
∑: (X P rt J o P •» P φ rt o ∑; PJ Φ Φ P- • ua φ yQ J PJ yQ f CΛ o φ Φ P
PJ: d rt PJ (X P P P) P- P CΛ cn P d n cn • — - d ω rt ∑; N P- Φ n
P t) P TJ P) (X φ P P- CΛ P yQ ∑: P P tr P- P P- P- rt P tr rt ιQ PJ K d •• Φ P- P 3 rt P> n W PJ P- d ιQ rt J ιQ P Φ φ φ
P- CΛ y O Pi P- φ TJ P- Φ tP tr P) φ P P P P Φ P- PJ: P cn P- CΛ P1 d Φ ιQ y Φ CΛ CΛ P P rt rt Φ d P rt yQ P φ H. PJ ∑: φ α P1 P P Φ
Φ P 1 Φ o Φ φ o (X P n P1 cn cn (X p- Φ P- Φ (X 3 Φ Φ CX rt P
Φ 3 • H P- P- N Λ Z P- tr < ) P) d _— rt P φ P- P O: P P Hi d
P- P>: P P P- CΛ P Φ O Φ φ (X φ D- yQ 3 P P φ ιq cn P- ιQ tr" p>: P
P ΪP σ PJ Φ CΛ n tP tr P cn Φ tr P- φ Φ n P- P tTJ φ Φ ιQ P- l
PJ > φ h-1 CΛ
IQ Φ P rt tr Z P) (X Φ 3 Φ CΛ P P d tr Φ H- P Cn P- P P tr P- PJ
Φ 1 CΛ yQ PJ § tr -< φ P- 1 cn P) P CX TJ α rt n Φ rt Φ rt n
1 P- Φ φ O Φ 1 P P α α 1 o Φ Φ P P tr
1 CΛ 1 P P P- 1 1 cn rt
1 1 1 φ , 1 Φ
Bezugszeichenliste
Mix Leistungstransistoren
M2x, M3x Steuertransistoren M4x, M5x Wannen-Ladetransistoren
Cpx Pumpkondensatoren
Cblx, Cb2x Boostkondensatoren
B Bulk-Anschluß
10 p-Epitaxialschicht 11 erste n-Wanne
11a, 11b erste, n+-dotierte Bereiche
12 zweite p-Wanne
12a, 12b zweiter bzw. dritter, n+-dotierter Bereich
12c vierter p+-dotierter Bereich 13 Gateelektrode
20 p-Epitaxialschicht
21 n-Wanne
21a, 21b erste, n+-dotierte Bereiche
21c, 21d zweiter bzw. dritter, p+-dotierter Bereich 23 Gateelektrode
D Drain
S Source
G Gate

Claims

Patentansprüche
1. Ladungspumpe zum Erzeugen von hohen Spannungen für integrierte Halbleiterschaltungen, mit einer Mehrzahl von Pumpstufen mit jeweils mindestens einem Leistungstransistor zur Erzeugung einer Pumpspannung auf einem Leistungspfad, d a d u r c h g e k e n n z e i c h n e t , d a ß der Leistungstransistor (Mix) einen frei verschaltbaren Bulk- Anschluß (B) aufweist, mit dem eine Wannenstruktur des Lei- stungstransistors über einen von dem Leistungspfad im wesentlichen getrennten Wannen-Ladepfad auf einem vorbestimmten Potential gehalten werden kann.
2. Ladungspumpe nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , d a ß zur Erzeugung des vorbestimmten Potentials ein erster und ein zweiter Wannen-Ladetransistor (M4x, M5x) m den Wannen- Ladepfad geschaltet ist.
3. Ladungspumpe nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t , d a ß die Wannen-Ladetransistoren (M4x, M5x) m Reihe geschaltet sind, wobei deren Verbindungspunkt mit dem Bulk-Anschluß (B) des Leistungstransistors (Mix) verbunden ist und die äußeren Anschlüssen der Reihenschaltung parallel zu den Ausgängen des Leistungstransistors liegen.
4. Ladungspumpe nach Anspruch 3, d a d u r c h g e k e n n z e i c h n e t , d a ß der Steueranschluß des ersten und zweiten Wannen-Ladetransistors (M4x, M5x) jeweils mit einem ersten bzw. zweiten Boostkondensator (Cblx, Cb2x) verbunden ist, an denen jeweils Taktsignale zur Steuerung der Ladungspumpe anliegen.
5. Ladungspumpe nach Anspruch 4, d a d u r c h g e k e n n z e i c h n e t , d a ß ein erster und ein zweiter Steuertransistor (M2x, M3x) vorgesehen ist, die jeweils von dem ersten bzw. zweiten Boostkon¬ densator (Cblx, Cb2x) beaufschlagt werden und einen Steuerkreis bilden, mit dem der Leistungstransistor (Mix) angesteu- ert wird.
6. Ladungspumpe nach Anspruch 4 oder 5, d a d u r c h g e k e n n z e i c h n e t , d a ß zwischen jeweils zwei Pumpstufen ein Pumpkondensator (Cpx) geschaltet ist, und daß eine Einrichtung zur Erzeugung der Taktsignale vorgesehen ist, mit denen die Boost- und die Pumpkondensatoren angesteuert werden, wobei zum Abschalten der Ladungspumpe die Taktsignale an den Boostkondensatoren (Cblx, Cb2x) zunächst aktiviert bleiben, um die in der La- dungspumpe gespeicherten Ladungen wieder abzuführen.
7. Ladungspumpe nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , d a ß der Leistungstransistor (Mix) ein NMOS-Transistor in Form ei- nes Tripplewell-Transistors mit einer ersten n-Wanne (11) sowie einer darin befindlichen zweiten p-Wanne (12) ist, und der Bulk-Anschluß (B) mit einem p+-dotierten Bereich (12c) in der zweiten Wanne (12) verbunden ist.
8. Ladungspumpe nach einem der Ansprüche 1 bis 6, d a d u r c h g e k e n n z e i c h n e t , d a ß der Leistungstransistor (Mix) ein PMOS-Transistor mit einer n-Wanne (21) ist, und der Bulk-Anschluß (B) mit mindestens einem n+-dotierten Bereich (21a, 21b) in der Wanne (21) ver- bunden ist.
EP00979448A 1999-11-09 2000-11-03 Ladungspumpe zum erzeugen von hohen spannungen für halbleiterschaltungen Withdrawn EP1230728A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19953882A DE19953882C2 (de) 1999-11-09 1999-11-09 Ladungspumpe zum Erzeugen von hohen Spannungen für Halbleiterschaltungen
DE19953882 1999-11-09
PCT/DE2000/003874 WO2001035518A1 (de) 1999-11-09 2000-11-03 Ladungspumpe zum erzeugen von hohen spannungen für halbleiterschaltungen

Publications (1)

Publication Number Publication Date
EP1230728A1 true EP1230728A1 (de) 2002-08-14

Family

ID=7928430

Family Applications (1)

Application Number Title Priority Date Filing Date
EP00979448A Withdrawn EP1230728A1 (de) 1999-11-09 2000-11-03 Ladungspumpe zum erzeugen von hohen spannungen für halbleiterschaltungen

Country Status (4)

Country Link
US (1) US6677806B2 (de)
EP (1) EP1230728A1 (de)
DE (1) DE19953882C2 (de)
WO (1) WO2001035518A1 (de)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10137698A1 (de) * 2001-08-01 2003-02-27 Infineon Technologies Ag Verfahren und integrierte Schaltung zur Erhöhung einer Spannung
US6888400B2 (en) * 2002-08-09 2005-05-03 Ememory Technology Inc. Charge pump circuit without body effects
US6914791B1 (en) * 2002-11-06 2005-07-05 Halo Lsi, Inc. High efficiency triple well charge pump circuit
US6878981B2 (en) * 2003-03-20 2005-04-12 Tower Semiconductor Ltd. Triple-well charge pump stage with no threshold voltage back-bias effect
US7084697B2 (en) * 2003-07-23 2006-08-01 Nec Electronics Corporation Charge pump circuit capable of completely cutting off parasitic transistors
KR100510552B1 (ko) * 2003-10-27 2005-08-26 삼성전자주식회사 향상된 전하전달 효율을 갖는 전하펌프 회로
FR2864271B1 (fr) * 2003-12-19 2006-03-03 Atmel Corp Circuit de pompe a charge a rendement eleve, a faible cout
US6952129B2 (en) * 2004-01-12 2005-10-04 Ememory Technology Inc. Four-phase dual pumping circuit
ITMI20040309A1 (it) * 2004-02-24 2004-05-24 St Microelectronics Srl Pompa di carica con migliorata polarizzazione delle regioni di body dei pass-transistor
FR2864272B1 (fr) * 2004-04-30 2006-05-26 Atmel Corp Circuit de pompe a charge a rendement elevee, a faible cout
KR100573780B1 (ko) * 2004-05-25 2006-04-25 재단법인서울대학교산학협력재단 전하펌프
TWI261407B (en) * 2004-08-03 2006-09-01 Ememory Technology Inc Charge pump circuit
US7317347B2 (en) * 2004-11-22 2008-01-08 Stmicroelectronics S.R.L. Charge pump circuit with reuse of accumulated electrical charge
KR100640615B1 (ko) * 2004-12-20 2006-11-01 삼성전자주식회사 고 전압 발생용 전하 펌프 회로
US7301388B2 (en) * 2004-12-22 2007-11-27 Mosel Vitelic Corporation Charge pump with ensured pumping capability
US7095268B2 (en) * 2005-01-11 2006-08-22 Stmicroelectronics S.R.L. Single-stage and modular multi-stage clock-booster
US20070176670A1 (en) * 2005-01-13 2007-08-02 Pasquale Corsonello Charge pump based subsystem for secure smart-card design
TWI263404B (en) * 2005-03-30 2006-10-01 Novatek Microelectronics Corp Electronic switch and the operating method of transistor
SG130050A1 (en) * 2005-08-26 2007-03-20 Bluechips Technology Pte Ltd A high voltage charge pump with wide range of supply voltage
US7855591B2 (en) * 2006-06-07 2010-12-21 Atmel Corporation Method and system for providing a charge pump very low voltage applications
US7652522B2 (en) * 2006-09-05 2010-01-26 Atmel Corporation High efficiency low cost bi-directional charge pump circuit for very low voltage applications
US20080068068A1 (en) * 2006-09-19 2008-03-20 Sridhar Yadala Method and system for charge pumps
TW200826446A (en) * 2006-12-08 2008-06-16 Ememory Technology Inc Two-phase charge pump circuit capable of avoiding body effect
US8232833B2 (en) * 2007-05-23 2012-07-31 Silicon Storage Technology, Inc. Charge pump systems and methods
US7714636B2 (en) * 2007-11-26 2010-05-11 Elite Semiconductor Memory Technology Inc. Charge pump circuit and cell thereof
EP2288053A1 (de) * 2009-08-19 2011-02-23 Mechaless Systems GmbH Optischer Empfänger zum Empfangen von Licht
US8736351B2 (en) * 2011-01-13 2014-05-27 Taiwan Semiconductor Manufacturing Co., Ltd. Negative charge pump
EP2860865A1 (de) * 2013-10-11 2015-04-15 Dialog Semiconductor GmbH Hocheffiziente Ladungspumpenschaltung
US9768711B2 (en) * 2014-06-13 2017-09-19 Zohaib Hameed RF-DC power converter
US11611276B2 (en) * 2014-12-04 2023-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Charge pump circuit
US9577009B1 (en) * 2015-11-13 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with PMOS access transistor
US10461635B1 (en) 2018-05-15 2019-10-29 Analog Devices Global Unlimited Company Low VIN high efficiency chargepump
US10847227B2 (en) * 2018-10-16 2020-11-24 Silicon Storage Technology, Inc. Charge pump for use in non-volatile flash memory devices

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8702734A (nl) * 1987-11-17 1989-06-16 Philips Nv Spanningsvermenigvuldigschakeling en gelijkrichtelement.
US5335200A (en) * 1993-01-05 1994-08-02 Texas Instruments Incorporated High voltage negative charge pump with low voltage CMOS transistors
KR0123849B1 (ko) * 1994-04-08 1997-11-25 문정환 반도체 디바이스의 내부 전압발생기
US5920225A (en) * 1995-12-20 1999-07-06 Hyundai Electronic Industries, Co., Ltd. Negative voltage drive circuit
DE19627197C1 (de) * 1996-07-05 1998-03-26 Siemens Ag Vorrichtung zur Spannungsvervielfachung mit geringer Abhängigkeit der Ausgangsspannung von der Versorgungsspannung
ATE204413T1 (de) * 1997-01-24 2001-09-15 Infineon Technologies Ag Schaltungsanordnung zum erzeugen negativer spannungen
US6130574A (en) * 1997-01-24 2000-10-10 Siemens Aktiengesellschaft Circuit configuration for producing negative voltages, charge pump having at least two circuit configurations and method of operating a charge pump
US5912560A (en) * 1997-02-25 1999-06-15 Waferscale Integration Inc. Charge pump circuit for voltage boosting in integrated semiconductor circuits
US5933047A (en) * 1997-04-30 1999-08-03 Mosaid Technologies Incorporated High voltage generating circuit for volatile semiconductor memories
KR100280434B1 (ko) * 1998-01-23 2001-03-02 김영환 고전압발생회로
JP3554497B2 (ja) * 1998-12-08 2004-08-18 シャープ株式会社 チャージポンプ回路
US6292048B1 (en) * 1999-11-11 2001-09-18 Intel Corporation Gate enhancement charge pump for low voltage power supply
TW476179B (en) * 2000-02-11 2002-02-11 Winbond Electronics Corp Charge pump circuit applied in low supply voltage

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO0135518A1 *

Also Published As

Publication number Publication date
US6677806B2 (en) 2004-01-13
WO2001035518A1 (de) 2001-05-17
DE19953882A1 (de) 2001-05-17
US20020190780A1 (en) 2002-12-19
DE19953882C2 (de) 2001-10-18

Similar Documents

Publication Publication Date Title
EP1230728A1 (de) Ladungspumpe zum erzeugen von hohen spannungen für halbleiterschaltungen
DE4039524C2 (de) Substratspannungserzeuger für eine Halbleitereinrichtung und Verfahren zum Erzeugen einer Substratspannung
DE69422239T2 (de) Referenzspannungsgeneratorschaltung
DE69915153T2 (de) Spannungserhöhungsschaltung für Speicheranordnung
DE69430806T2 (de) Ladungspumpe-Spannungsvervielfacherschaltung mit Regelungsrückkopplung und Verfahren dafür
DE69111499T2 (de) Ladungspumpvorrichtung.
DE69310308T2 (de) Negative Hochleistungsladungspumpe
DE4242804C2 (de) Ladungspumpkreis
DE69903835T2 (de) On chip wortleitungsspannungsgenerator für in einen logischen prozess eingebauten dramspeicher
DE69127515T2 (de) Substratvorspannungsgenerator für Halbleiteranordnungen
DE60006162T2 (de) Hochleistungs cmos wortleitungstreiber
DE69434695T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE69619534T2 (de) BICMOS negative Leistungsladungspumpe
DE19627197C1 (de) Vorrichtung zur Spannungsvervielfachung mit geringer Abhängigkeit der Ausgangsspannung von der Versorgungsspannung
DE69710697T2 (de) Ladungspumpe mit negativer Ausgangsspannung, insbesondere für Flash-EEPROM-Speicher
DE3519249A1 (de) Halbleitervorrichtung mit einer fehlerverhuetungseinrichtung
DE69625755T2 (de) Nichtflüchtige zwei-Transistor Speicherzelle mit einem einzigen Polysiliziumgate
DE102011086696B4 (de) Ladungspumpen mit verbesserten latch-up-charakteristika
DE10157997A1 (de) Ladungspumpschaltung und zugehöriges Betriebsverfahren
DE69310310T2 (de) Hochleistungs-N-Kanal-Ladungspumpe
DE102010016083A1 (de) System und Verfahren zum Regeln einer Stromversorgung
DE19749602A1 (de) Eingangs/Ausgangsspannungdetektor für eine Substratspannungsgeneratorschaltung
DE69517287T2 (de) Pegelumsetzer
DE19813707C2 (de) Spannungspegelumformschaltung
EP0806083B1 (de) Mos-schaltungsanordnung zum schalten hoher spannungen auf einem halbleiterchip

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20020507

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

RBV Designated contracting states (corrected)

Designated state(s): AT BE CH DE FR IT LI

17Q First examination report despatched

Effective date: 20050630

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

RBV Designated contracting states (corrected)

Designated state(s): DE FR IT

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: INFINEON TECHNOLOGIES AG

18D Application deemed to be withdrawn

Effective date: 20091218