EP1132795A1 - Schaltungsanordnung zum Erzeugen einer Gleichspannung - Google Patents

Schaltungsanordnung zum Erzeugen einer Gleichspannung Download PDF

Info

Publication number
EP1132795A1
EP1132795A1 EP01105554A EP01105554A EP1132795A1 EP 1132795 A1 EP1132795 A1 EP 1132795A1 EP 01105554 A EP01105554 A EP 01105554A EP 01105554 A EP01105554 A EP 01105554A EP 1132795 A1 EP1132795 A1 EP 1132795A1
Authority
EP
European Patent Office
Prior art keywords
voltage
bipolar transistor
circuit arrangement
emitter
arrangement according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP01105554A
Other languages
English (en)
French (fr)
Other versions
EP1132795B1 (de
Inventor
Wilhelm Dr. Wilhelm
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1132795A1 publication Critical patent/EP1132795A1/de
Application granted granted Critical
Publication of EP1132795B1 publication Critical patent/EP1132795B1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/22—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/22—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
    • G05F3/222—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage

Definitions

  • the present invention relates to a circuit arrangement to generate a DC voltage (Vb).
  • Such circuits as DC voltage sources act, serve in digital and analog circuits for example to generate reference voltages, for stabilization internal and external levels and the like. In all cases it is desirable that the circuit arrangement a DC voltage is generated which is essentially regardless of external conditions, such as Temperature fluctuations, fluctuations in the supply voltage, Fluctuations due to other technology parameters and the like is.
  • DC voltages can be used, for example, with circuit arrangements realize that referred to as "bandgap circuits" become.
  • bandgap circuits Use such integrated circuit arrangements the grid voltages (bandgap voltages or bandgap voltages) of the respective semiconductor material.
  • Bandgap circuits are based on the principle that the base-emitter voltage of a bipolar transistor as a voltage reference can be used. Such base-emitter voltages of the bipolar transistor, however, have a negative temperature coefficient on what's disadvantageous in practice. Around Avoiding this disadvantage becomes the base-emitter voltage (also called UBE voltage) a second voltage with positive Temperature coefficient added. This tension with a positive temperature coefficient, for example the difference UBE voltage of two with different Current density of operated transistors is generated to UBE voltage with negative temperature coefficient added that this temperature coefficient becomes zero. This creates a tension that corresponds to the band gap tension. There is a voltage of about 1.2 V, which is what Band gap distance for silicon corresponds.
  • Circuit arrangements for generating a DC voltage, at of the voltages with negative temperature coefficient compensates for a voltage with a positive temperature coefficient are already known in the art.
  • the circuit arrangement 80 serves to generate a DC voltage (Vb). It initially has a so-called double delta area 81, which consists of four transistors 82, 83, 84, 85 is formed, the transistors 83, 85 crosswise are connected. In this double delta area 81 a Generates electricity with a positive temperature response. This stream will via a pnp current mirror 86, which consists of pnp transistors 87, 88 is formed, fed to a resistor 89. The voltage drop at resistor 89 compensates for the negative temperature response the diode 90 connected in series.
  • FIG. 1 Another known solution for a circuit arrangement for Generating a DC voltage (Vb) is shown in Figure 2.
  • the circuit arrangement 80 according to FIG a number of transistors an operational amplifier (OP) on. With the help of the operational amplifier, the positive Voltage drop across resistor R to that resistance of one Diode path added.
  • OP operational amplifier
  • this object is achieved by a circuit arrangement to generate a DC voltage (Vb) with at least two cross-connected bipolar transistors, of which a first bipolar transistor is provided, the Emitter is connected to ground and one or more of which second bipolar transistor (s) with a relative Emitter surface (s) is / are provided, the emitter (s) connected to ground via at least one resistor is / are, and with a third bipolar transistor, the Collector is connected to a supply voltage source and its emitter via a resistor with the collector of the at least one second bipolar transistor and the Base of the first bipolar transistor is connected.
  • Vb DC voltage
  • a simple circuit arrangement when using no pnp transistors, which with regard to such a circuit the in the prior art Disadvantages described in technology have a DC voltage (Vb) is generated.
  • the circuit arrangement according to the invention generates essentially one of external conditions independent DC voltage. Such external conditions can for example the temperature, changes in the supply voltage, Changes in other technology parameters and the like.
  • the circuit arrangement according to the invention is particularly suitable good for analog and digital bipolar circuits.
  • a basic idea of the present invention is that an emitter-base voltage with a negative temperature coefficient of the at least one second bipolar transistor by a voltage with a positive temperature coefficient is compensated, the level of this voltage by the Size of the resistors provided in the circuit arrangement is set. Through a suitable selection of the resistors can thus determine the temperature response as required and can be set. This is illustrated by an advantageous but not exclusive, example in the further course the description explained in more detail.
  • one or more fourth Bipolar transistor (s) with a relative emitter area (m) be provided, the emitter (s) being connected to the collector of the first bipolar transistor and the base of the at least one second bipolar transistor is / are connected.
  • the base of the at least one fourth bipolar transistor can advantageously be connected to the supply voltage source his.
  • the collector of the at least one fourth bipolar transistor can preferably with the base of the third bipolar transistor be connected.
  • the emitter (s) of the at least a second bipolar transistor via two resistors be connected to Ground.
  • One of these two resistors can advantageously be as large as the resistance between the emitter of the third bipolar transistor and the collector of the at least one second bipolar transistor his.
  • the invention is not limited to a specific number and / or fourth bipolar transistors, or on one certain size of the relative emitter areas n or m, limited.
  • each can each have two or more, preferably six, second bipolar transistors and / or fourth bipolar transistors be provided.
  • Vb UBE + I2 (R1 + R2) generate, with UBE equal to the base-emitter voltage of the at least one second bipolar transistor, R1, R2 the resistances between the emitter (s) of the at least one second bipolar transistor and Ground and I2 equal to the current applied to these resistors.
  • An invention as described above can be advantageous Circuit arrangement for generating a DC voltage at the level of the bandgap voltage of silicon.
  • This band gap voltage has a value of approximately 1.2 volts.
  • the circuit arrangement in this can be particularly advantageous Case for generating a reference voltage at the level of the band gap voltage of silicon can be used.
  • circuit arrangements 80 for generating a DC voltage (Vb) shown as from the State of the art are known. Both circuit arrangements are already detailed in the introduction to the description have been shown, so that at this point a new one Description is waived.
  • Both circuit arrangements 80 have a series of pnp transistors based on their lateral structures are relatively large and therefore also slow. you will be therefore in circuit arrangements for generating DC voltages, which are at least essentially independent of external ones Conditions should be perceived as disadvantageous.
  • FIG 3 is a circuit arrangement 10 for generating a DC voltage (Vb) shown, the so-called “bandgap circuit” is referred to as it is a DC voltage (Vb) generated, which corresponds to the bandgap voltage of silicon, namely 1.2 volts.
  • the circuit arrangement 10 has initially two cross-connected bipolar transistors 20, 30 on.
  • a first bipolar transistor 20 is via its emitter 21 connected to Ground 12.
  • the base 22 of the bipolar transistor 20 is with the collector 33 of a second bipolar transistor 30 connected.
  • the second bipolar transistor 30 has a relative Emitter area n on, which means that the emitter area of the second bipolar transistor 30 depending on the circuit type can be varied. This can be done, for example, via the number of the respective second bipolar transistors 30. in the The exemplary embodiment according to FIG. 3 is only a single bipolar transistor 30 shown.
  • the emitter 31 of the bipolar transistor 30 is about at least one, in the present embodiment two resistors 35, 36 connected to ground 12.
  • a third bipolar transistor 40 is also provided, its collector 43 with a supply voltage source (VCC) 11 is connected and its emitter 41 via a resistor 45 with the collector 33 of the second bipolar transistor 30 and the base 22 of the first bipolar transistor 20 connected is.
  • VCC supply voltage source
  • a fourth bipolar transistor 50 with one relative emitter area m is provided, which means that the size of the emitter area varies depending on the circuit type can, about the number of the respective fourth bipolar transistors 50.
  • the emitter 51 of the fourth bipolar transistor 50 is with the collector 23 of the first bipolar transistor 20 and the base 32 of the at least one second bipolar transistor 30 connected.
  • the base 52 of the at least one fourth bipolar transistor 50 is through a resistor 55 connected to the supply voltage source (VCC) 11.
  • VCC supply voltage source
  • the circuit arrangement according to the invention enables generation a DC voltage (Vb) that is independent of external Conditions and is therefore advantageous as a reference voltage, for stabilizing internal and external levels or the like can be used.
  • Vb DC voltage
  • the reason for this is that The fact that all essential operating data and technology values can be eliminated in this circuit arrangement 10.
  • the influence of the current gain is also in this circuit vanishingly small. This should be based on an example are explained.
  • T means temperature in degrees Celsius
  • the voltage UT is a temperature dependent Voltage, which can be 24 mV at 0 ° C
  • n and m are the relative emitter areas
  • ⁇ is the current gain.
  • the current I1 is the one Current in the circuit arrangement 10 on the side of the Bipolar transistors 50, 20 flow while current I2 is on the side of the bipolar transistors 40, 30 flows. In which Current Is is the saturation current.
  • the Indian Mesh equation for mesh I initially designated resistance R1 corresponds to resistor 55, while that in the rear part the resistances R1 and R2 called the mesh equation the resistors 35 and 36 correspond.
  • the one in the mesh equation resistance R1 called mesh II around resistor 45.
  • the voltage UBE is the base-emitter voltage of the at least one second bipolar transistor 30, which represents a voltage with a negative temperature coefficient. At this voltage with a negative temperature coefficient becomes a voltage with a positive temperature coefficient added, formed by the term I2 (R1 + R2) becomes. Both voltage parts are added together so that the temperature coefficient becomes zero. This creates one DC voltage (Vb) which is independent of the supply voltage U, or VCC, the current gain ⁇ and the Temperature T.
  • FIG. 4 shows a simulated voltage curve diagram shown that the course of the by the invention Circuit arrangement 10 generated DC voltage (Vb) depending on the temperature and the supply voltage (VCC) shows. As you can see from this diagram, arises from a supply voltage (VCC) of approximately 2 Volts the bandgap voltage of 1.2 volts independently from the prevailing temperature.
  • VCC supply voltage
  • FIG. 5 is another embodiment of an inventive Circuit arrangement 10 shown.
  • the one in figure 5 circuit arrangement 10 corresponds in its Basic structure and its basic mode of operation of that in Figure 3 Circuit arrangement 10 shown, so that the same components are provided with identical reference numerals and on a renewed description of the basic structure and the basic mode of operation waived and the explanations of the embodiment is referred to in FIG. 3.
  • the circuit arrangement 10 has two or more, in this case six second bipolar transistors 30 and fourth bipolar transistors 50. In this way can the relative emitter areas n and m in corresponding Way varies, in the present case be enlarged.
  • resistors 45 and 55 are each one Have size of 8 k ⁇
  • the resistor 35 the present Embodiment the two shown in Figure 3 Resistors 35 and 36 replaced, has a size of 10 k ⁇ and the resistor 60 has a size of 50 k ⁇ according to the derivations above, one from the outside Ambient conditions essentially independent Generate DC voltage (Vb), for example the value of Has bandgap voltage for silicon of 1.2 volts.
  • Vb Generate DC voltage
  • FIG. 6 again shows a voltage curve diagram, the influence of temperature and supply voltage represents the generated DC voltage (Vb).
  • VCC supply voltage
  • VCC supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

Es wird eine Schaltungsanordnung (10) zum Erzeugen einer Gleichspannung (Vb) beschrieben, die auf einfache und kostengünstige Weise realisiert werden kann und mit der eine von äußeren Bedingungen wie Temperatur und dergleichen unabhängige Gleichspannung (Vb) erzeugt werden kann. Die Schaltungsanordnung (10) weist wenigstens zwei kreuzweise verschaltete Bipolartransistoren auf, von denen ein erster Bipolartransistor (20) vorgesehen ist, dessen Emitter (21) mit Ground (12) verbunden ist, und von denen ein oder mehrere zweite(r) Bipolartransistor(en) (30) mit einer relativen Emitterfläche(n) vorgesehen ist/sind, wobei der/die Emitter (31) über wenigstens einen Widerstand (35, 36) mit Ground (12) verbunden ist/sind, und mit einem dritten Bipolartransistor (40), dessen Kollektor (43) mit einer Versorgungsspannungsquelle (11) verbunden ist, und dessen Emitter (41) über einen Widerstand (45) mit dem Kollektor (33) von dem wenigstens einen zweiten Bipolartransistor (30) und der Basis (22) des ersten Bipolartransistors (20) verbunden ist. <IMAGE>

Description

Die vorliegende Erfindung betrifft eine Schaltungsanordnung zum Erzeugen einer Gleichspannung (Vb).
Derartige Schaltungsanordnungen, die als Gleichspannungsquellen fungieren, dienen in digitalen und analogen Schaltungen beispielsweise zur Erzeugung von Referenzspannungen, zur Stabilisierung interner und externer Pegel und dergleichen. In allen Fällen ist es wünschenswert, daß über die Schaltungsanordnung eine Gleichspannung erzeugt wird, die im wesentlichen unabhängig von äußeren Bedingungen, wie beispielsweise von Temperaturschwankungen, Schwankungen in der Versorgungsspannung, Schwankungen auf Grund anderer Technologieparameter und dergleichen ist.
Die Erzeugung derart von äußeren Bedingungen unabhängigen Gleichspannungen läßt sich beispielsweise mit Schaltungsanordnungen realisieren, die als "Bandgap-Schaltungen" bezeichnet werden. Derartige integrierte Schaltungsanordnungen nutzen die Gitterspannungen (Bandabstandsspannungen oder Bandgap-Spannungen) des jeweiligen Halbleitermaterials.
Bandgap-Schaltungen basieren auf dem Prinzip, daß die Basis-Emitter-Spannung eines Bipolartransistors als Spannungsreferenz eingesetzt werden kann. Solche Basis-Emitter-Spannungen des Bipolartransistors weisen jedoch einen negativen Temperaturkoeffizienten auf, was in der Praxis nachteilig ist. Um diesen Nachteil zu umgehen, wird zu der Basis-Emitter-Spannung (auch UBE-Spannung genannt) eine zweite Spannung mit positivem Temperaturkoeffizienten hinzu addiert. Diese Spannung mit positivem Temperaturkoeffizienten, die beispielsweise aus der Differenz-UBE-Spannung zweier mit unterschiedlichen Stromdichten betriebener Transistoren erzeugt wird, wird derart zur UBE-Spannung mit negativem Temperaturkoeffizienten hinzu addiert, daß dieser Temperaturkoeffizient Null wird. Dabei entsteht eine Spannung, die der Bandgap-Spannung entspricht. Es entsteht eine Spannung von etwa 1.2 V, was dem Bandlückenabstand bei Silizium entspricht.
Schaltungsanordnungen zum Erzeugen einer Gleichspannung, bei der Spannungen mit negativem Temperaturkoeffizienten durch eine Spannung mit positivem Temperaturkoeffizienten kompensiert werden, sind im Stand der Technik bereits bekannt.
Ein Beispiel einer solchen bekannten Schaltungsanordnung ist in bezug auf Figur 1 dargestellt und wird nachfolgend beschrieben.
Die Schaltungsanordnung 80 dient zum Erzeugen einer Gleichspannung (Vb). Sie weist zunächst einen sogenannten Doppel-Delta-Bereich 81 auf, der aus vier Transistoren 82, 83, 84, 85 gebildet ist, wobei die Transistoren 83, 85 kreuzweise verschaltet sind. In diesem Doppel-Delta-Bereich 81 wird ein Strom mit positivem Temperaturgang erzeugt. Dieser Strom wird über einen pnp-Stromspiegel 86, der aus pnp-Transistoren 87, 88 gebildet ist, einem Widerstand 89 zugeführt. Der Spannungsabfall am Widerstand 89 kompensiert den negativen Temperaturgang der in Serie geschalteten Diode 90.
Eine weitere bekannte Lösung für eine Schaltungsanordnung zum Erzeugen einer Gleichspannung (Vb) ist in Figur 2 dargestellt. Die Schaltungsanordnung 80 gemäß Figur 2 weist neben einer Anzahl von Transistoren einen Operationsverstärker (OP) auf. Mit Hilfe des Operationsverstärkers wird der positive Spannungsabfall am Widerstand R zu demjenigen Widerstand einer Diodenstrecke addiert.
Die beiden vorstehend beschriebenen Lösungsvarianten weisen jedoch eine Reihe von Nachteilen auf. Jede dieser Lösungsvarianten benötigt eine Reihe von pnp-Transistoren. Im Hinblick auf Figur 1 sind diese pnp-Transistoren im pnp-Stromspiegel realisiert. Im Ausführungsbeispiel gemäß Figur 2 sind pnp-Transistoren Bestandteil des Operationsverstärkers. Wegen ihrer lateralen Struktur sind pnp-Transistoren relativ großflächig und damit auch langsam. Es besteht daher die Gefahr, daß eine hochfrequente Einkopplung von Versorgungsstörungen auftreten kann.
Um derartige Nachteile zu vermeiden, werden Anstrengungen unternommen, Schaltungsanordnungen zum Erzeugen einer Gleichspannung (Vb) zu entwickeln, in denen keine pnp-Transistoren eingesetzt werden. Eine mögliche Schaltungsanordnung ist beispielsweise in der US-A 4,816,742 beschrieben. Die in dieser Druckschrift beschriebenen Spannungsquellen erzeugen eine stabilisierte Referenzspannung, die unabhängig von der Versorgungsspannung und der Temperatur ist, wobei in der Schaltungsanordnung keine pnp-Transistoren verwendet werden. Die in der US-A 4,816,742 beschriebene Lösung ist in ihrem Aufbau jedoch relativ aufwendig und damit kostenintensiv.
Ausgehend vom genannten Stand der Technik liegt der vorliegenden Erfindung die Aufgabe zu Grunde, eine Schaltungsanordnung zum Erzeugen einer Gleichspannung (Vb) bereitzustellen, mit der die zuvor beschriebenen Nachteile umgangen werden können. Insbesondere soll eine konstruktiv einfache und damit kostengünstige Schaltungsanordnung geschaffen werden, mit der eine von äußeren Bedingungen im wesentlichen unabhängige Gleichspannung erzeugt werden kann.
Diese Aufgabe wird erfindungsgemäß gelöst durch eine Schaltungsanordnung zum Erzeugen einer Gleichspannung (Vb), mit wenigstens zwei kreuzweise verschalteten Bipolartransistoren, von denen ein erster Bipolartransistor vorgesehen ist, dessen Emitter mit Ground verbunden ist und von denen ein oder mehrere zweite(r) Bipolartransistor(en) mit einer relativen Emitterfläche(n) vorgesehen ist/sind, wobei der/die Emitter über wenigstens einen Widerstand mit Ground verbunden ist/sind, und mit einem dritten Bipolartransistor, dessen Kollektor mit einer Versorgungsspannungsquelle verbunden ist und dessen Emitter über einen Widerstand mit dem Kollektor von dem wenigstens einen zweiten Bipolartransistor und der Basis des ersten Bipolartransistors verbunden ist.
Erfindungsgemäß wird eine einfache Schaltungsanordnung bereitgestellt, bei der ohne Verwendung von pnp-Transistoren, die im Hinblick auf eine derartige Schaltung die im Stand der Technik beschriebenen Nachteile haben, eine Gleichspannung (Vb) erzeugt wird. Die erfindungsgemäße Schaltungsanordnung erzeugt dabei eine von äußeren Bedingungen im wesentlichen unabhängige Gleichspannung. Derartige äußere Bedingungen können beispielsweise die Temperatur, Veränderungen in der Versorgungsspannung, Veränderungen von anderen Technologieparametern und dergleichen sein.
Die erfindungsgemäße Schaltungsanordnung eignet sich besonders gut für analoge und digitale Bipolarschaltungen.
Wie im weiteren Verlauf der Beschreibung noch näher erläutert wird, wird es durch die erfindungsgemäße Schaltungsanordnung möglich, daß alle wesentlichen Betriebsdaten und Technologiewerte in dieser Schaltung eliminiert werden. Auch der Einfluß der Stromverstärkung wird in dieser erfindungsgemäßen Schaltungsanordnung verschwindend klein. Damit kann eine stabile Gleichspannung geschaffen werden, die besonders gut als Referenzspannung oder zur Stabilisierung interner und externer Pegel eingesetzt werden kann.
Ein Grundgedanke der vorliegenden Erfindung besteht darin, daß eine Emitter-Basis-Spannung mit negativem Temperaturkoeffizienten des wenigstens einen zweiten Bipolartransistors durch eine Spannung mit positivem Temperaturkoeffizienten kompensiert wird, wobei die Höhe dieser Spannung durch die Größe der in der Schaltungsanordnung vorgesehenen Widerstände festgelegt wird. Durch eine geeignete Auswahl der Widerstände kann somit der Temperaturgang je nach Bedarf bestimmt und eingestellt werden. Dies wird an Hand eines vorteilhaften, jedoch nicht ausschließlichen, Beispiels im weiteren Verlauf der Beschreibung näher erläutert.
Vorteilhafte Ausführungsformen der erfindungsgemäßen Schaltungsanordnung ergeben sich aus den Unteransprüchen.
Vorzugsweise kann/können weiterhin ein oder mehrere vierte(r) Bipolartransistor(en) mit einer relativen Emitterfläche (m) vorgesehen sein, wobei der/die Emitter mit dem Kollektor des ersten Bipolartransistors und der Basis des wenigstens einen zweiten Bipolartransistors verbunden ist/sind.
Die Basis des wenigstens einen vierten Bipolartransistors kann vorteilhaft mit der Versorgungsspannungsquelle verbunden sein.
Der Kollektor des wenigstens einen vierten Bipolartransistors kann vorzugsweise mit der Basis des dritten Bipolartransistors verbunden sein.
In weiterer Ausgestaltung kann/können der/die Emitter des wenigstens einen zweiten Bipolartransistors über zwei Widerstände mit Ground verbunden sein.
Vorteilhaft kann einer dieser beiden Widerstände so groß wie der Widerstand zwischen dem Emitter des dritten Bipolartransistors und dem Kollektor des wenigstens einen zweiten Bipolartransistors sein.
Die Erfindung ist nicht auf eine bestimmte Anzahl von zweiten und/oder vierten Bipolartransistoren, beziehungsweise auf eine bestimmte Größe der jeweiligen relativen Emitterflächen n beziehungsweise m, beschränkt. In einem bevorzugten Ausführungsbeispiel können jeweils zwei oder mehr, vorzugsweise sechs, zweite Bipolartransistoren und/oder vierte Bipolartransistoren vorgesehen sein.
Vorzugsweise kann die erfindungsgemäße Schaltungsanordnung eine Gleichspannung (Vb) nach der Formel: Vb = UBE + I2 (R1 + R2) erzeugen, mit UBE gleich der Basis-Emitter-Spannung des wenigstens einen zweiten Bipolartransistors, R1, R2 den Widerständen zwischen dem/den Emitter(n) des wenigstens einen zweiten Bipolartransistors und Ground und I2 gleich dem an diesen Widerständen anliegenden Strom.
Die auf diese Weise erzeugte Gleichspannung (Vb) ist von äußeren Bedingungen im wesentlichen unabhängig, da alle wesentlichen Betriebsdaten und Technologiewerte durch die erfindungsgemäße Schaltungsanordnung eliminiert werden. Zur besseren Verdeutlichung der erfindungsgemäßen Schaltungsanordnung wird in Verbindung mit den Figuren 3 und 5 ein zahlenmäßiges Beispiel angegeben sowie eine formelmäßige Herleitung für die Gleichspannung (Vb) beschrieben. Diese formelmäßige und zahlenmäßige Beschreibung, beziehungsweise Herleitung, stellt ebenfalls einen Bestandteil der allgemeinen Beschreibung der erfindungsgemäßen Schaltungsanordnung dar.
Vorteilhaft kann eine wie vorstehend beschriebene erfindungsgemäße Schaltungsanordnung zum Erzeugen einer Gleichspannung in Höhe der Bandgap-Spannung von Silizium verwendet werden. Diese Bandgap-Spannung hat einen Wert von etwa 1.2 Volt.
In weiterer Ausgestaltung kann eine wie vorstehend beschriebene erfindungsgemäße Schaltungsanordnung zum Erzeugen einer Referenzspannung, insbesondere einer von äußeren Bedingungen zumindest im wesentlichen unabhängigen Referenzspannung verwendet werden.
Besonders vorteilhaft kann die Schaltungsanordnung in diesem Fall zum Erzeugen einer Referenzspannung in Höhe der Bandgap-Spannung von Silizium verwendet werden.
Die Erfindung wird nun an Hand von Ausführungsbeispielen unter Bezugnahme auf die beiliegende Zeichnung näher erläutert. Es zeigen:
  • Figur 1 eine aus dem Stand der Technik bekannte Schaltungsanordnung zum Erzeugen einer Gleichspannung (Vb);
  • Figur 2 eine weitere aus dem Stand der Technik bekannte Schaltungsanordnung zum Erzeugen einer Gleichspannung (Vb); Figur 3 eine erste Ausführungsform einer Schaltungsanordnung zum Erzeugen einer Gleichspannung (Vb) gemäß der vorliegenden Erfindung;
  • Figur 4 ein simuliertes Spannungs-Verlaufsdiagramm, das den Einfluß von Temperatur und Versorgungsspannung auf eine Schaltungsanordnung gemäß Figur 3 darstellt;
  • Figur 5 eine weitere Ausführungsform einer erfindungsgemäßen Schaltungsanordnung zum Erzeugen einer Gleichspannung (Vb); und
  • Figur 6 ein simuliertes Spannungs-Verlaufsdiagramm, das den Einfluß von Temperatur und Versorgungsspannung auf eine Schaltungsanordnung gemäß Figur 5 darstellt.
    • In den Figuren 1 und 2 sind Schaltungsanordnungen 80 zum Erzeugen einer Gleichspannung (Vb) dargestellt, wie sie aus dem Stand der Technik bekannt sind. Beide Schaltungsanordnungen sind im Rahmen der Beschreibungseinleitung bereits ausführlich dargestellt worden, so daß an dieser Stelle auf eine erneute Beschreibung verzichtet wird.
    Beide Schaltungsanordnungen 80 weisen eine Reihe von pnp-Transistoren auf, die auf Grund ihrer lateralen Strukturen relativ großflächig und damit auch langsam sind. Sie werden deshalb in Schaltungsanordnungen zum Erzeugen von Gleichspannungen, die zumindest im wesentlichen unabhängig von äußeren Bedingungen sein sollen, als nachteilig empfunden.
    Eine von Temperatur, Versorgungsspannung und anderen Technologieparametern unabhängige Gleichspannung (Vb) kann hingegen mit den in den Figuren 3 und 5 dargestellten Schaltungsanordnungen 10 erzeugt werden.
    In Figur 3 ist eine Schaltungsanordnung 10 zum Erzeugen einer Gleichspannung (Vb) dargestellt, die als sogenannte "Bandgap-Schaltung" bezeichnet wird, da sie eine Gleichspannung (Vb) erzeugt, die der Bandabstandsspannung von Silizium entspricht, nämlich 1.2 Volt. Die Schaltungsanordnung 10 weist zunächst zwei kreuzweise verschaltete Bipolartransistoren 20, 30 auf.
    Ein erster Bipolartransistor 20 ist über seinen Emitter 21 mit Ground 12 verbunden. Die Basis 22 des Bipolartransistors 20 ist mit dem Kollektor 33 eines zweiten Bipolartransistors 30 verbunden. Der zweite Bipolartransistor 30 weist eine relative Emitterfläche n auf, was bedeutet, daß die Emitterfläche des zweiten Bipolartransistors 30 je nach Schaltungstyp variiert werden kann. Dies kann beispielsweise über die Anzahl der jeweils zweiten Bipolartransistoren 30 erfolgen. Im Ausführungsbeispiel gemäß Figur 3 ist nur ein einziger Bipolartransistor 30 dargestellt. Der Emitter 31 des Bipolartransistors 30 ist über wenigstens einen, im vorliegenden Ausführungsbeispiel zwei Widerstände 35, 36 mit Ground 12 verbunden.
    Weiterhin ist ein dritter Bipolartransistor 40 vorgesehen, dessen Kollektor 43 mit einer Versorgungsspannungsquelle (VCC) 11 verbunden ist und dessen Emitter 41 über einen Widerstand 45 mit dem Kollektor 33 des zweiten Bipolartransistors 30 sowie der Basis 22 des ersten Bipolartransistors 20 verbunden ist.
    Schließlich ist noch ein vierter Bipolartransistor 50 mit einer relativen Emitterfläche m vorgesehen, was bedeutet, daß die Größe der Emitterfläche je nach Schaltungstyp variieren kann, etwa über die Anzahl der jeweiligen vierten Bipolartransistoren 50. Der Emitter 51 des vierten Bipolartransistors 50 ist mit dem Kollektor 23 des ersten Bipolartransistors 20 und der Basis 32 des wenigstens einen zweiten Bipolartransistors 30 verbunden. Die Basis 52 des wenigstens einen vierten Bipolartransistors 50 ist über einen Widerstand 55 mit der Versorgungsspannungsquelle (VCC) 11 verbunden. Weiterhin ist der Kollektor 53 des wenigstens einen vierten Bipolartransistors 50 mit der Basis 42 des dritten Bipolartransistors 40 verbunden.
    Schließlich ist in der Schaltungsanordnung 10 noch ein weiterer Widerstand 60 vorgesehen.
    Die erfindungsgemäße Schaltungsanordnung ermöglicht die Erzeugung einer Gleichspannung (Vb), die unabhängig von äußeren Bedingungen ist und somit vorteilhaft als Referenzspannung, zur Stabilisierung interner und externer Pegel oder dergleichen eingesetzt werden kann. Der Grund hierfür liegt in der Tatsache, daß alle wesentlichen Betriebsdaten und Technologiewerte in dieser Schaltungsanordnung 10 eliminiert werden. Auch der Einfluß der Stromverstärkung wird in dieser Schaltung verschwindend klein. Dies soll an Hand eines Beispiels erläutert werden.
    In der Schaltungsanordnung 10 existieren zwei Maschen I, II, in denen sich für die Spannung U, beziehungsweise VCC, die folgenden Maschengleichungen aufstellen lassen.
    Die Maschengleichungen für die Masche I lautet: U = R1I1/β + UTln[I1/(Is m)] + UTln[I2/(Is n)] + I2(R1 + R2), während die Maschengleichung für die Masche II U = UTln[I2/Is] + (I2 + I1/ß)R1 + UT[lnI1/Is] lautet.
    In den Maschengleichungen I und II bedeutet T die Temperatur in Grad Celsius, die Spannung UT eine temperaturabhängige Spannung, die bei 0°C beispielsweise 24 mV betragen kann, n und m sind die relativen Emitterflächen, während es sich bei β um die Stromverstärkung handelt. Der Strom I1 ist derjenige Strom, der in der Schaltungsanordnung 10 auf der Seite der Bipolartransistoren 50, 20 fließt, während der Strom I2 auf der Seite der Bipolartransistoren 40, 30 fließt. Bei dem Strom Is handelt es sich um den Sättigungsstrom. Der in der Maschengleichung für Masche I zunächst bezeichnete Widerstand R1 entspricht dem Widerstand 55, während die im hinteren Teil der Maschengleichung genannten Widerstände R1 und R2 den Widerständen 35 und 36 entsprechen. Bei dem in der Maschengleichung von Masche II genannten Widerstand R1 handelt es sich um den Widerstand 45.
    Durch eine Elimination der Spannung U erhält man schließlich UT ln (n m) = R2 I2, so daß für die durch die Schaltungsanordnung 10 erzeugte Gleichspannung (Vb) letztlich gilt: Vb = UBE + I2(R1 + R2) = UBE + (1 + R1/R2) UT ln n m.
    Bei der Spannung UBE handelt es sich um die Basis-Emitter-Spännung des wenigstens einen zweiten Bipolartransistors 30, die eine Spannung mit negativem Temperaturkoeffizienten darstellt. Zu dieser Spannung mit negativem Temperaturkoeffizienten wird eine Spannung mit positivem Temperaturkoeffizienten hinzu addiert, die durch den Term I2 (R1 + R2) gebildet wird. Beide Spannungsteile werden miteinander addiert, so daß der Temperaturkoeffizient Null wird. Dabei entsteht eine Gleichspannung (Vb), die unabhängig von der Versorgungsspannung U, beziehungsweise VCC, der Stromverstärkung β und der Temperatur T ist.
    Diese formelmäßige Herleitung der Gleichspannung (Vb) soll nun an Hand eines konkreten Beispiels erläutert werden. In diesem Beispiel haben die Widerstände (R1) 45 und 35 jeweils eine Größe von 8 kΩ, während der Widerstand (R2) 36 eine Größe von 2 kΩ aufweist. Für die Spannung UBE soll gelten: UBE = 840 - 1.2 T mV.
    Bei geeigneter Wahl der Emitterflächen n und m ergibt sich schließlich: (1 + R1/R2) UT In n m = 360 + 1.2 T mV, so daß sich der Wert für die Gleichspannung (Vb) schließlich zu 1.2 Volt ergibt, was der Bandreferenzspannung (Bandgap-Spannung) von Silizium entspricht.
    In Figur 4 ist ein simuliertes Spannungs-Verlaufsdiagramm dargestellt, das den Verlauf der durch die erfindungsgemäße Schaltungsanordnung 10 erzeugten Gleichspannung (Vb) in Abhängigkeit von der Temperatur und der Versorgungsspannung (VCC) zeigt. Wie aus diesem Diagramme ersichtlich wird, stellt sich ab einer Versorgungsspannung (VCC) von etwa 2 Volt die Bandgap-Spannung von 1.2 Volt ein und zwar unabhängig von der jeweils vorherrschenden Temperatur.
    In Figur 5 ist ein weiteres Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung 10 dargestellt. Die in Figur 5 dargestellte Schaltungsanordnung 10 entspricht in ihrem Grundaufbau sowie ihrer Grundfunktionsweise der in Figur 3 dargestellten Schaltungsanordnung 10, so daß gleiche Bauelemente mit identischen Bezugszeichen versehen sind und auf eine erneute Beschreibung des Grundaufbaus sowie der Grundfunktionsweise verzichtet und dazu auf die Ausführungen zum Ausführungsbeispiel gemäß Figur 3 verwiesen wird.
    Im Unterschied zu der in Figur 3 dargestellten Ausführungsvariante weist die Schaltungsanordnung 10 jeweils zwei oder mehr, in diesem Fall jeweils sechs zweite Bipolartransistoren 30 sowie vierte Bipolartransistoren 50 auf. Auf diese Weise können die relativen Emitterflächen n und m in entsprechender Weise variiert, im vorliegenden Fall vergrößert werden.
    Unter der Annahme, daß die Widerstände 45 und 55 jeweils eine Größe von 8 kΩ aufweisen, der Widerstand 35, der im vorliegenden Ausführungsbeispiel die beiden in Figur 3 dargestellten Widerstände 35 und 36 ersetzt, eine Größe von 10 kΩ aufweist und der Widerstand 60 eine Größe von 50 kΩ hat, läßt sich nach den obigen Formelherleitungen wiederum eine von äußeren Umgebungsbedingungen im wesentlichen unabhängige Gleichspannung (Vb) erzeugen, die beispielsweise den Wert der Bandgap-Spannung für Silizium von 1.2 Volt aufweist.
    In Figur 6 ist wiederum ein Spannungs-Verlaufsdiagramm dargestellt, das den Einfluß von Temperatur und Versorgungsspannung auf die erzeugte Gleichspannung (Vb) darstellt. Wiederum ist aus dem Diagramm ersichtlich, daß sich bei einer Versorgungsspannung (VCC) von etwa 2 Volt die Bandgap-Spannung von 1.2 Volt einstellt. Ab der Versorgungsspannung (VCC) von etwa 2 Volt ist die Bandgap-Spannung unabhängig von Temperatureinflüssen sowie der Höhe der Versorgungsspannung (VCC).
    Mit der erfindungsgemäßen Schaltungsanordnung 10, die vorstehend an Hand zweier nicht ausschließlicher Ausführungsbeispiele näher erläutert wurde, wird es auf konstruktiv einfache und damit kostengünstige Weise möglich, Gleichspannungen (Vb) hoher Stabilität zu erzeugen, ohne daß hierfür für diese Zwecke nachteilige pnp-Transistoren eingesetzt werden müßten.

    Claims (12)

    1. Schaltungsanordnung zum Erzeugen einer Gleichspannung (Vb), mit wenigstens zwei kreuzweise verschalteten Bipolartransistoren, von denen ein erster Bipolartransistor (20) vorgesehen ist, dessen Emitter (21) mit Ground (12) verbunden ist und von denen ein oder mehrere zweite(r) Bipolartransistor(en) (30) mit einer relativen Emitterfläche (n) vorgesehen ist/sind, wobei der/die Emitter (31) über wenigstens einen Widerstand (35, 36) mit Ground (12) verbunden ist/sind, und mit einem dritten Bipolartransistor (40), dessen Kollektor (43) mit einer Versorgungsspannungsquelle (11) verbunden ist und dessen Emitter (41) über einen Widerstand (45) mit dem Kollektor (33) von dem wenigstens einen zweiten Bipolartransistor (30) und der Basis (22) des ersten Bipolartransistors (20) verbunden ist.
    2. Schaltungsanordnung nach Anspruch 1,
      dadurch gekennzeichnet, daß ein oder mehrere vierte(r) Bipolartransistor(en) (50) mit einer relativen Emitterfläche (m) vorgesehen ist/sind, wobei der/die Emitter (51) mit dem Kollektor (23) des ersten Bipolartransistors (20) und der Basis (32) des wenigstens einen zweiten Bipolartransistors (30) verbunden ist/sind.
    3. Schaltungsanordnung nach Anspruch 2,
      dadurch gekennzeichnet, daß die Basis (52) des wenigstens einen vierten Bipolartransistors (50) mit der Versorgungsspannungsquelle (11) verbunden ist.
    4. Schaltungsanordnung nach Anspruch 2 oder 3,
      dadurch gekennzeichnet, daß der Kollektor (53) des wenigstens einen vierten Bipolartransistors (50) mit der Basis (42) des dritten Bipolartransistors (40) verbunden ist.
    5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4,
      dadurch gekennzeichnet, daß der/die Emitter (31) des wenigstens einen zweiten Bipolartransistors (30) über zwei Widerstände (35, 36) mit Ground (12) verbunden ist/sind.
    6. Schaltungsanordnung nach Anspruch 5,
      dadurch gekennzeichnet, daß einer der beiden Widerstände (35) so groß ist wie der Widerstand (45) zwischen dem Emitter (41) des dritten Bipolartransistors (40) und dem Kollektor (33) des wenigstens einen zweiten Bipolartransistors (30).
    7. Schaltungsanordnung nach einem der Ansprüche 1 bis 6,
      dadurch gekennzeichnet, daß zwei oder mehr, vorzugsweise sechs, zweite Bipolartransistoren (30) vorgesehen sind.
    8. Schaltungsanordnung nach einem der Ansprüche 1 bis 7,
      dadurch gekennzeichnet, daß zwei oder mehr, vorzugsweise sechs, vierte Bipolartransistoren (50) vorgesehen sind.
    9. Schaltungsanordnung nach einem der Ansprüche 1 bis 8,
      dadurch gekennzeichnet, daß diese eine Gleichspannung (Vb) nach der Formel Vb = UBE + I2 (R1 + R2) erzeugt, mit UBE = Basis-Emitter-Spannung des wenigstens einen zweiten Bipolartransistors (30), R1, R2 = den Widerständen (35, 36) zwischen dem/den Emitter(n) (31) des wenigstens einen zweiten Bipolartransistors (30) und Ground (12), sowie I2 dem an diesen Widerständen (35, 36) anliegenden Strom.
    10. Verwendung einer Schaltungsanordnung nach einem der Ansprüche 1 bis 9 zum Erzeugen einer Gleichspannung in Höhe der Bandgap-Spannung von Silizium.
    11. Verwendung einer Schaltungsanordnung nach einem der Ansprüche 1 bis 9 zum Erzeugen einer Referenzspannung, insbesondere einer Referenzspannung, die zumindest im wesentlichen unabhängig von äußeren Bedingungen ist.
    12. Verwendung einer Schaltungsanordnung nach Anspruch 11 zum Erzeugen einer Referenzspannung in Höhe der Bandgap-Spannung von Silizium.
    EP01105554.8A 2000-03-10 2001-03-06 Schaltungsanordnung zum Erzeugen einer Gleichspannung Expired - Lifetime EP1132795B1 (de)

    Applications Claiming Priority (2)

    Application Number Priority Date Filing Date Title
    DE2000111669 DE10011669A1 (de) 2000-03-10 2000-03-10 Schaltungsanordnung zum Erzeugen einer Gleichspannung
    DE10011669 2000-03-10

    Publications (2)

    Publication Number Publication Date
    EP1132795A1 true EP1132795A1 (de) 2001-09-12
    EP1132795B1 EP1132795B1 (de) 2015-07-08

    Family

    ID=7634207

    Family Applications (1)

    Application Number Title Priority Date Filing Date
    EP01105554.8A Expired - Lifetime EP1132795B1 (de) 2000-03-10 2001-03-06 Schaltungsanordnung zum Erzeugen einer Gleichspannung

    Country Status (2)

    Country Link
    EP (1) EP1132795B1 (de)
    DE (1) DE10011669A1 (de)

    Cited By (3)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    WO2005057313A1 (en) * 2003-12-09 2005-06-23 Analog Devices Inc. Improved bandgap voltage reference
    CN100456199C (zh) * 2005-02-25 2009-01-28 富士通微电子株式会社 阿莱效应消除电路和消除方法、差分放大器及线性稳压器
    DE102004002423B4 (de) * 2004-01-16 2015-12-03 Infineon Technologies Ag Bandabstand-Referenzschaltung

    Families Citing this family (1)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    DE102004062357A1 (de) * 2004-12-14 2006-07-06 Atmel Germany Gmbh Versorgungsschaltung zur Erzeugung eines Referenzstroms mit vorgebbarer Temperaturabhängigkeit

    Citations (3)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    US5828329A (en) * 1996-12-05 1998-10-27 3Com Corporation Adjustable temperature coefficient current reference
    US5900772A (en) * 1997-03-18 1999-05-04 Motorola, Inc. Bandgap reference circuit and method
    US5912580A (en) * 1996-03-01 1999-06-15 Nec Corporation Voltage reference circuit

    Family Cites Families (2)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    US4816742A (en) * 1988-02-16 1989-03-28 North American Philips Corporation, Signetics Division Stabilized current and voltage reference sources
    US5404096A (en) * 1993-06-17 1995-04-04 Texas Instruments Incorporated Switchable, uninterruptible reference generator with low bias current

    Patent Citations (3)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    US5912580A (en) * 1996-03-01 1999-06-15 Nec Corporation Voltage reference circuit
    US5828329A (en) * 1996-12-05 1998-10-27 3Com Corporation Adjustable temperature coefficient current reference
    US5900772A (en) * 1997-03-18 1999-05-04 Motorola, Inc. Bandgap reference circuit and method

    Cited By (5)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    WO2005057313A1 (en) * 2003-12-09 2005-06-23 Analog Devices Inc. Improved bandgap voltage reference
    JP2007514225A (ja) * 2003-12-09 2007-05-31 アナログ・デバイシズ・インコーポレーテッド 改良型バンドギャップ基準電圧
    CN100472385C (zh) * 2003-12-09 2009-03-25 模拟装置公司 改进的带隙电压基准
    DE102004002423B4 (de) * 2004-01-16 2015-12-03 Infineon Technologies Ag Bandabstand-Referenzschaltung
    CN100456199C (zh) * 2005-02-25 2009-01-28 富士通微电子株式会社 阿莱效应消除电路和消除方法、差分放大器及线性稳压器

    Also Published As

    Publication number Publication date
    DE10011669A1 (de) 2001-09-20
    EP1132795B1 (de) 2015-07-08

    Similar Documents

    Publication Publication Date Title
    DE2249645C3 (de) Stromverstärker
    EP0579686B1 (de) Wandlerschaltung
    DE19530472B4 (de) Konstantstromschaltung
    DE3321912C2 (de)
    DE69116641T2 (de) Bandabstand- Bezugsschaltung
    DE2160432C3 (de) Konstantspannungsschaltung
    DE3836338A1 (de) Temperaturkompensierte stromquellenschaltung mit zwei anschluessen
    DE2154904A1 (de) Bezugsspannungsquelle
    DE2603164B2 (de) Differentialverstärker
    DE3420068C2 (de)
    DE69214010T2 (de) Ansteuerschaltung für einen Leistungstransistor mit dem Basisstrom als gegebene Funktion des Kollektorstromes
    DE2416680A1 (de) Stromverstaerker
    DE2260405B2 (de) Bezugsspannungsgeneratorschaltung
    DE2337138A1 (de) Verstaerkerschaltung
    DE3419664A1 (de) Stromspiegelschaltung
    DE69413489T2 (de) Geregelter Spannungsquellengenerator der Bandgapbauart
    DE2553431C3 (de) Referenzstromquelle zur Erzeugung eines temperaturunabhängigen Gleichstromes
    DE3321556C2 (de)
    DE2459271C3 (de) Schaltungsanordnung zum Erzeugen eines kompensierten Gleichstromes
    DE2354340A1 (de) Vorspannungsschaltung fuer einen transistor
    EP0237086B1 (de) Stromspiegelschaltung
    EP1132795B1 (de) Schaltungsanordnung zum Erzeugen einer Gleichspannung
    DE69532061T2 (de) Verstärkerschaltung und Verfahren
    EP0608694B1 (de) Integrierbare Stromquellenschaltung
    DE3824105A1 (de) Spannungsregelschaltung

    Legal Events

    Date Code Title Description
    PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

    Free format text: ORIGINAL CODE: 0009012

    AK Designated contracting states

    Kind code of ref document: A1

    Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

    AX Request for extension of the european patent

    Free format text: AL;LT;LV;MK;RO;SI

    17P Request for examination filed

    Effective date: 20020221

    AKX Designation fees paid

    Free format text: AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

    17Q First examination report despatched

    Effective date: 20020508

    RAP1 Party data changed (applicant data changed or rights of an application transferred)

    Owner name: INFINEON TECHNOLOGIES AG

    REG Reference to a national code

    Ref country code: DE

    Ref legal event code: R079

    Ref document number: 50116490

    Country of ref document: DE

    Free format text: PREVIOUS MAIN CLASS: G05F0003300000

    Ipc: G05F0003220000

    RIC1 Information provided on ipc code assigned before grant

    Ipc: G05F 3/30 20060101ALI20141107BHEP

    Ipc: G05F 3/22 20060101AFI20141107BHEP

    GRAP Despatch of communication of intention to grant a patent

    Free format text: ORIGINAL CODE: EPIDOSNIGR1

    INTG Intention to grant announced

    Effective date: 20150206

    GRAS Grant fee paid

    Free format text: ORIGINAL CODE: EPIDOSNIGR3

    GRAA (expected) grant

    Free format text: ORIGINAL CODE: 0009210

    AK Designated contracting states

    Kind code of ref document: B1

    Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

    REG Reference to a national code

    Ref country code: GB

    Ref legal event code: FG4D

    Free format text: NOT ENGLISH

    REG Reference to a national code

    Ref country code: AT

    Ref legal event code: REF

    Ref document number: 735856

    Country of ref document: AT

    Kind code of ref document: T

    Effective date: 20150715

    Ref country code: CH

    Ref legal event code: EP

    REG Reference to a national code

    Ref country code: IE

    Ref legal event code: FG4D

    Free format text: LANGUAGE OF EP DOCUMENT: GERMAN

    REG Reference to a national code

    Ref country code: DE

    Ref legal event code: R096

    Ref document number: 50116490

    Country of ref document: DE

    REG Reference to a national code

    Ref country code: NL

    Ref legal event code: MP

    Effective date: 20150708

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: FI

    Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

    Effective date: 20150708

    Ref country code: GR

    Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

    Effective date: 20151009

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: SE

    Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

    Effective date: 20150708

    Ref country code: ES

    Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

    Effective date: 20150708

    Ref country code: PT

    Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

    Effective date: 20151109

    REG Reference to a national code

    Ref country code: FR

    Ref legal event code: PLFP

    Year of fee payment: 16

    REG Reference to a national code

    Ref country code: DE

    Ref legal event code: R097

    Ref document number: 50116490

    Country of ref document: DE

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: DK

    Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

    Effective date: 20150708

    Ref country code: IT

    Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

    Effective date: 20150708

    PLBE No opposition filed within time limit

    Free format text: ORIGINAL CODE: 0009261

    STAA Information on the status of an ep patent application or granted ep patent

    Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

    26N No opposition filed

    Effective date: 20160411

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: BE

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20160331

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: MC

    Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

    Effective date: 20150708

    Ref country code: LU

    Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

    Effective date: 20160306

    REG Reference to a national code

    Ref country code: CH

    Ref legal event code: PL

    REG Reference to a national code

    Ref country code: IE

    Ref legal event code: MM4A

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: IE

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20160306

    Ref country code: CH

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20160331

    Ref country code: LI

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20160331

    REG Reference to a national code

    Ref country code: FR

    Ref legal event code: PLFP

    Year of fee payment: 17

    PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

    Ref country code: FR

    Payment date: 20170322

    Year of fee payment: 17

    REG Reference to a national code

    Ref country code: AT

    Ref legal event code: MM01

    Ref document number: 735856

    Country of ref document: AT

    Kind code of ref document: T

    Effective date: 20160306

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: NL

    Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

    Effective date: 20150708

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: AT

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20160306

    PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

    Ref country code: GB

    Payment date: 20180321

    Year of fee payment: 18

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: CY

    Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

    Effective date: 20150708

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: TR

    Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

    Effective date: 20150708

    PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

    Ref country code: DE

    Payment date: 20180518

    Year of fee payment: 18

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: FR

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20180331

    REG Reference to a national code

    Ref country code: DE

    Ref legal event code: R119

    Ref document number: 50116490

    Country of ref document: DE

    GBPC Gb: european patent ceased through non-payment of renewal fee

    Effective date: 20190306

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: DE

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20191001

    Ref country code: GB

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20190306