EP0807898B1 - Schaltungsanordnung zur Parametereinstellung - Google Patents

Schaltungsanordnung zur Parametereinstellung Download PDF

Info

Publication number
EP0807898B1
EP0807898B1 EP97107745A EP97107745A EP0807898B1 EP 0807898 B1 EP0807898 B1 EP 0807898B1 EP 97107745 A EP97107745 A EP 97107745A EP 97107745 A EP97107745 A EP 97107745A EP 0807898 B1 EP0807898 B1 EP 0807898B1
Authority
EP
European Patent Office
Prior art keywords
circuit arrangement
signal
current
reference signal
arrangement according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
EP97107745A
Other languages
English (en)
French (fr)
Other versions
EP0807898A3 (de
EP0807898A2 (de
Inventor
Stephan Weber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP0807898A2 publication Critical patent/EP0807898A2/de
Publication of EP0807898A3 publication Critical patent/EP0807898A3/de
Application granted granted Critical
Publication of EP0807898B1 publication Critical patent/EP0807898B1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division

Definitions

  • the invention relates to a circuit arrangement for setting parameters with at least one first analog multiplier, to which an input signal and a first control signal corresponding to a parameter is supplied and which outputs an output signal.
  • the object of the invention is to provide a circuit arrangement of the type mentioned at the outset which enables an exact and constant setting of parameters with little circuit complexity.
  • the circuit arrangement according to the invention allows, for example, the setting of the cut-off frequency of an analog universal filter by means of a single external resistor, which saves both connections, costs and space, increases the accuracy and offers high flexibility for the respective user.
  • the circuit arrangement comprises a control device which compares the output signal of the second multiplier device with a second reference signal and derives the control signals therefrom.
  • the first reference signal is selected in proportion to a third reference signal and the second reference signal is selected in proportion to the third reference signal and to a physical quantity determined by a reference element.
  • the second reference signal is given by a current which is generated by a current source controlled by the third reference signal with a transmission ratio determined by the reference element.
  • the control signals can be given by currents that are provided by a current bank at the output of the control device. These currents can be related to one another in given relationships determined by the power bank. Fixed ratios of the parameters to one another are thus set in a simple manner with high accuracy.
  • the multipliers can have differential amplifier stages which are driven by the input signals and which are fed with a current which is proportional to the respective control current.
  • the differential amplifier stages allow multiplication devices to be implemented in a simple manner, temperature influences and other effects being eliminated by the circuit arrangement according to the invention.
  • three multipliers 1, 2, 3 are provided, each of which is formed by a differential amplifier stage.
  • the differential amplifier stages each include two npn transistors 4, 5; 6, 7; 8, 9, the emitters of which are each coupled to one another and the collectors of which are each connected to a supply potential 16 via a resistor 10 to 15.
  • the base of a transistor 4, 6, 8 of the differential amplifier stage is driven by an input signal 17, 18, 19, while the bases of the other transistors 5, 7, 9 of the differential amplifier stage, the collectors of which carry output signals 20, 21, 22 a reference potential 23 is set.
  • a further multiplier 25 which has two emitter-coupled npn transistors 26 and 27.
  • the base of transistor 27 is at the reference potential 23 and the collectors of the two transistors 26 and 27 are connected via a resistor 28 and 29 to the positive supply potential 16.
  • the coupled emitters of transistors 26 and 27 are like the coupled emitters of transistors 4, 5; 6, 7; 8, 9 each connected to a negative supply potential 24 via a current source.
  • the current sources are formed by the outputs of a current bank, the input branch of which has an NPN transistor 35 connected in the forward direction by connecting the base and emitter to form a diode.
  • the emitter of transistor 35 is connected to negative supply potential 24.
  • the voltage drop across the collector-emitter path of the transistor 35 is fed to the bases of the npn transistors 28 to 34, which act as output branches of the current bank.
  • output currents are created which are in specific relationships to one another in accordance with the respectively combined outputs.
  • only one output branch - formed by the collector-emitter path of the transistor 34 or 28 - is provided in the multipliers 3 and 25, while two or three output branches are used to feed the differential amplifier stages in the multipliers 2 and 1 become.
  • the coupled emitters of transistors 6 and 7 are coupled to negative supply potential 24 via the collector-emitter paths of transistors 32 and 33 connected in parallel with one another.
  • the coupled emitters of the transistors 4 and 5 are accordingly connected to the negative supply potential 24 via the collector-emitter paths of the transistors 29, 30, 31 connected in parallel with one another. Accordingly, the input signals 17, 18, 19 are multiplied by parameters which are in a 3: 2: 1 ratio.
  • the multiplier 25 is integrated in a control loop, the control variable not only controlling the multiplier 25 but also the multipliers 1, 2, 3.
  • the control circuit also contains a comparison device 38 with a current output, which compares the voltage dropping across the resistor 37 with a voltage dropping across a resistor 39 and feeds a current proportional to the voltage difference into the transistor 35.
  • a reference voltage source 40 is provided, which on the one hand feeds voltage dividers consisting of two resistors 41 and 42 and on the other hand controls a current source.
  • the current source contains an operational amplifier 43, the non-inverting input of which is connected to a connection of the reference voltage source 40.
  • the inverting input of the operational amplifier 43 is connected to one terminal of a resistor 44, the other terminal of which, like a terminal of the resistor 42 and the reference voltage source 40, is connected to the negative supply potential 24.
  • the inverting input of the operational amplifier 43 is also connected to the emitter of a transistor 45, the base of which is connected to the output of the operational amplifier 43 and the collector of which is coupled to an input of the comparator 38 and to a connection of the resistor 39.
  • the other connection of the resistor 39 is connected to the positive supply potential 16.
  • the tap of the voltage divider is connected to the base of transistor 26.
  • the slope of the differential amplifier stages used in the multipliers 1, 2, 3, 25 depends on the respective control current fed into the coupled emitters and is set by the control loop so that the slope is inversely proportional to the value Re.
  • the resistor 44 is provided for setting the target signal. A voltage is present across the resistor 44 which is equal to the voltage Ur output by the reference voltage source 40. A current Is is thus fed into the resistor 39, which is equal to the ratio of the voltage Ur to the resistance value Re.
  • the multiplier 25, which is constructed identically to the multipliers 1, 2, 3, is supplied on the input side with a voltage which is equal to the voltage Ur multiplied by an attenuation factor. The damping factor results from the resistance values R1 and R2 of the resistors 41 and 42.
  • the resistors 37 and 39 can also be dispensed with and the currents flowing through them can be fed directly into the comparison device 36.
  • the ratios of the slopes of the individual differential amplifier stages to one another can be set in a simple manner via the ratios of the corresponding output currents of the current bank.
  • the differential amplifier stages like other circuit parts, can be operated symmetrically.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Feedback Control In General (AREA)
  • Electrophonic Musical Instruments (AREA)

Description

  • Die Erfindung betrifft eine Schaltungsanordnung zur Parametereinstellung mit mindestens einer ersten analogen Multipliziereinrichtung, der ein Eingangssignal sowie ein einem Parameter entsprechendes erstes Steuersignal zugeführt wird und die ein Ausgangssignal abgibt.
  • Der Einsatz von analogen Multiplizierern zur Einstellung von Parametern, insbesondere von Filterparametern, wird beispielsweise bei U. Tietze, Ch. Schenk, Electronic Circuits-Design and Applications, Springer Verlag Berlin, Heidelberg 1991 vorgeschlagen. Problematisch ist bei derartigen Schaltungsanordnungen zum einen das exakte Einstellen der gewünschten Parameter und zum anderen das Konstanthalten der eingestellten Parameter. Das Einstellen der Parameter erfolgte bisher meist durch jeweils ein externes Referenzelement pro einzustellendem Parameter. Nachteilig ist bei einer Integration der Schaltung die nötige hohe Anzahl externer Referenzelemente sowie der zugehörigen Anschlüsse bei der integrierten Schaltung. Hinsichtlich der Konstanthaltung der gewünschten Parameter werden die verwendeten Multiplizierer einzeln derart ausgelegt, daß ihre Eigenschaften durch die jeweils zugehörigen Referenzelemente exakt und konstant definiert sind. Der notwendige Schaltungsaufwand erhöht sich dadurch.
  • Aufgabe der Erfindung ist es, eine Schaltungsanordnung der eingangs genannten Art anzugeben, die mit geringem Schaltungsaufwand eine exakte und konstante Einstellung von Parametern ermöglicht.
  • Die Aufgabe wird durch eine Schaltungsanordnung gemäß Patentanspruch 1 gelöst. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Die erfindungsgemäße Schaltungsanordnung erlaubt beispielsweise die Einstellung der Grenzfrequenz eines analogen Universalfilters durch einen einzigen externen Widerstand, was sowohl Anschlüsse, Kosten und Platz einspart, die Genauigkeit erhöht und eine hohe Flexibilität für den jeweiligen Anwender bietet.
  • Erzielt wird dies insbesondere mit mindestens einer ersten analogen Multipliziereinrichtung, der ein Eingangssignal sowie ein einem Parameter entsprechendes erstes Steuersignal zugeführt wird und die ein Ausgangssignal abgibt. Außerdem ist eine zur ersten Multiplikationseinrichtung identisch ausgeführte zweite Multiplikationseinrichtung vorgesehen, der ein erstes Referenzsignal sowie ein dem ersten Steuersignal entsprechendes zweites Steuersignal zugeführt werden und die ein Ausgangssignal abgibt. Schließlich umfaßt die erfindungsgemäße Schaltungsanordnung eine Regeleinrichtung, die das Ausgangssignal der zweiten Multipliziereinrichtung mit einem zweiten Referenzsignal vergleicht und daraus die Steuersignale herleitet.
  • Bei der Weiterbildung der Erfindung wird das erste Referenzsignal proportional zu einem dritten Referenzsignal und das zweite Referenzsignal proportional zu dem dritten Referenzsignal sowie zu einer durch ein Referenzelement bestimmten physikalischen Größe gewählt. Vorteil dabei ist, daß an das dritte Referenzsignal keine zu hohen Genauigkeitsanforderungen gestellt werden müssen, da Schwankungen durch die Schaltung kompensiert werden.
  • Weiterhin kann vorgesehen werden, daß das zweite Referenzsignal durch einen Strom gegeben ist, der durch eine durch das dritte Referenzsignal gesteuerte Stromquelle mit einem durch das Referenzelement bestimmten Übersetzungsverhältnis erzeugt wird.
  • Die Steuersignale können dabei durch Ströme gegeben sein, die durch eine Strombank am Ausgang der Regeleinrichtung bereitgestellt werden. Diese Ströme können in gegebenen, durch die Strombank bestimmten Verhältnissen zueinander stehen. Damit werden auf einfache Weise feste Verhältnisse der Parameter untereinander mit hoher Genauigkeit eingestellt.
  • Schließlich können die Multipliziereinrichtungen Differenzverstärkerstufen aufweisen, die durch die Eingangssignale angesteuert werden und die mit einem zum jeweiligen Steuerstrom proportionalen Strom gespeist werden. Durch die Differenzverstärkerstufen werden auf einfache Weise Multipliziereinrichtungen realisiert, wobei Temperatureinflüsse und sonstige Einwirkungen durch die erfindungsgemäße Schaltungsanordnung ausgeschaltet werden.
  • Die Erfindung wird nachfolgend anhand des in der einzigen Figur der Zeichnung dargestellten Ausführungsbeispiels näher erläutert.
  • Beim gezeigten Ausführungsbeispiel sind drei Multipliziereinrichtungen 1, 2, 3 vorgesehen, die jeweils durch eine Differenzverstärkerstufe gebildet werden. Die Differenzverstärkerstufen umfassen dabei jeweils zwei npn-Transistoren 4, 5; 6, 7; 8, 9, deren Emitter jeweils miteinander gekoppelt sind und deren Kollektoren über jeweils einen Widerstand 10 bis 15 an ein Versorgungspotential 16 angeschlossen sind. Die Basis jeweils eines Transistors 4, 6, 8 der Differenzverstärkerstufe wird dabei durch ein Eingangssignal 17, 18, 19 angesteuert, während die Basen der jeweils anderen Transistoren 5, 7, 9 der Differenzverstärkerstufe, deren Kollektoren Ausgangssignale 20, 21, 22 führen, an ein Bezugspotential 23 gelegt sind.
  • Zudem ist eine weitere Multipliziereinrichtung 25 vorgesehen, die zwei emittergekoppelte npn-Transistoren 26 und 27 aufweist. Die Basis des Transistors 27 ist dabei an das Bezugspotential 23 gelegt und die Kollektoren der beiden Transistoren 26 und 27 sind über jeweils einen Widerstand 28 und 29 mit dem positiven Versorgungspotential 16 verschaltet. Die gekoppelten Emitter der Transistoren 26 und 27 sind ebenso wie die gekoppelten Emitter der Transistoren 4, 5; 6, 7; 8, 9 über jeweils eine Stromquelle mit einem negativen Versorgungspotential 24 verbunden. Die Stromquellen werden durch die Ausgänge einer Strombank gebildet, deren Eingangszweig einen durch Verbinden von Basis und Emitter zu einer Diode in Durchlaßrichtung verschalteten npn-Transistor 35 aufweist. Der Emitter des Transistors 35 ist an das negative Versorgungspotential 24 angeschlossen. Die über der Kollektor-Emitter-Strecke des Transistors 35 abfallende Spannung wird dabei den Basen der npn-Transistoren 28 bis 34 zugeführt, die als Ausgangszweige der Strombank fungieren.
  • Beispielsweise durch Zusammenfassen einzelner Stromausgänge werden Ausgangsströme geschaffen, die entsprechend der jeweils zusammengefaßten Ausgänge in bestimmten Verhältnissen zueinander stehen. So ist gemäß dem Ausführungsbeispiel bei den Multipliziereinrichtungen 3 und 25 jeweils nur ein Ausgangszweig - gebildet durch die Kollektor-Emitter-Strecke des Transistors 34 bzw. 28 - vorgesehen, während zur Speisung der Differenzverstärkerstufen bei den Multipliziereinrichtungen 2 und 1 zwei bzw. drei Ausgangszweige verwendet werden. Demzufolge sind die gekoppelten Emitter der Transistoren 6 und 7 über die einander parallel geschalteten Kollektor-Emitter-Strecken der Transistoren 32 und 33 mit dem negativen Versorgungspotential 24 gekoppelt. Die gekoppelten Emitter der Transistoren 4 und 5 sind demgemäß über die einander parallel geschalteten Kollektor-Emitter-Strecken der Transistoren 29, 30, 31 an das negative Versorgungspotential 24 gelegt. Dem entsprechend werden die Eingangssignale 17, 18, 19 mit Parametern multipliziert, die im Verhältnis 3:2:1 zueinander stehen.
  • Zur Eliminierung von Temperatureinflüssen und sonstiger Einwirkungen auf die Multipliziereinrichtungen 1, 2, 3 ist die Multipliziereinrichtung 25 in einen Regelkreis eingebunden, wobei durch die Steuergröße nicht nur die Multipliziereinrichtung 25, sondern auch die Multipliziereinrichtungen 1, 2, 3 angesteuert werden.
  • Der Regelkreis enthält zudem eine Vergleichseinrichtung 38 mit Stromausgang, die die über den Widerstand 37 abfallende Spannung mit einer über einem Widerstand 39 abfallenden Spannung vergleicht und einen zur Spannungsdifferenz proportionalen Strom in den Transistor 35 einspeist. Weiterhin ist eine Referenzspannungsquelle 40 vorgesehen, die zum einen einen aus zwei Widerständen 41 und 42 bestehenden Spannungsteiler speist und zum anderen eine Stromquelle steuert. Die Stromquelle enthält einen Operationsverstärker 43, dessen nichtinvertierender Eingang mit einem Anschluß der Referenzspannungsquelle 40 verbunden ist. Der invertierende Eingang des Operationsverstärkers 43 ist mit einem Anschluß eines Widerstands 44 verbunden, dessen anderer Anschluß ebenso wie ein Anschluß des Widerstandes 42 und der Referenzspannungsquelle 40 mit dem negativen Versorgungspotential 24 verschaltet ist. Der invertierende Eingang des Operationsverstärkers 43 ist zudem mit dem Emitter eines Transistors 45 verbunden, dessen Basis mit dem Ausgang des Operationsverstärkers 43 verschaltet ist und dessen Kollektor zum einen mit einem Eingang des Vergleichers 38 sowie mit einem Anschluß des Widerstandes 39 gekoppelt ist. Der andere Anschluß des Widerstandes 39 ist an das positive Versorgungspotential 16 gelegt. Schließlich ist der Abgriff des Spannungsteilers mit der Basis des Transistors 26 verbunden.
  • Die Steilheit der in den Multipliziereinrichtungen 1, 2, 3, 25 verwendeten Differenzverstärkerstufen hängt vom jeweiligen in die gekoppelten Emitter eingespeisten Steuerstrom ab und wird von dem Regelkreis so eingestellt, daß die Steilheit umgekehrt proportional zum Wert Re ist. Der Widerstand 44 ist dabei zur Einstellung des Sollsignals vorgesehen. Über dem Widerstand 44 liegt eine Spannung, die gleich der von der Referenzspannungsquelle 40 abgegebenen Spannung Ur ist. Somit wird in den Widerstand 39 ein Strom Is eingespeist, der gleich dem Verhältnis der Spannung Ur zum Widerstandswert Re ist. Die Multipliziereinrichtung 25, die identisch zu den Multipliziereinrichtungen 1, 2, 3 aufgebaut ist, wird eingangsseitig mit einer Spannung versorgt, die gleich der Spannung Ur multipliziert mit einem Dämpfungsfaktor ist. Der Dämpfungsfaktor ergibt sich aus den Widerstandswerten R1 und R2 der Widerstände 41 und 42. Er ist gleich dem Widerstandswert R1 geteilt durch die Summe der Widerstandswerte R1 und R2. Zusammen mit der Steilheit G der Multiplikationseinrichtung 25 ergibt sich über dem Widerstand 37 folgende Spannung Ui: Ui = Ur · R1/(R1 + R2) · R4, wobei R4 den Widerstandswert des Widerstandes 37 wiedergibt. Die Ist-Spannung Ui wird mit einer Sollspannung Us verglichen. Dabei ist Us = Ur/Re · R3, wobei R3 den Widerstandswert des Widerstandes 39 wiedergibt. Der Regelkreis stellt nun den Strom Is derart ein, daß die Ist-Spannung Ui gleich der Sollspannung Us ist. Daraus folgt unmittelbar, daß R1/(R1 + R2) ·G · R4 = 1/Re · R3. Die sich daraus ergebende Steilheit G wird also nur durch exakt definierte Widerstandsverhältnisse sowie einen externen Referenzwiderstand (44) definiert und ist dabei von der Spannung Ur der Referenzspannungsquelle 40 unabhängig.
  • Wird eine Vergleichseinrichtung 36 mit Stromeingängen verwendet, so kann zudem auf die Widerstände 37 und 39 verzichtet werden und die sie jeweils durchfließenden Ströme direkt in die Vergleichseinrichtung 36 eingespeist werden. Die Verhältnisse der Steilheiten der einzelnen Differenzverstärkerstufen zueinander können über die Verhältnisse der entsprechenden Ausgangsströme der Strombank auf einfache Weise eingestellt werden. Schließlich können die Differenzverstärkerstufen, wie auch andere Schaltungsteile, symmetrisch betrieben werden.

Claims (6)

  1. Schaltungsanordnung zur Parametereinstellung mit mindestens einer ersten analogen Multipliziereinrichtung (1, 2, 3), der ein Eingangssignal (17, 18, 19) sowie ein einem Parameter entsprechendes erstes Steuersignal zugeführt wird und die ein Ausgangssignal (20, 21, 22) abgibt,
    gekennzeichnet durch eine zur ersten Multipliziereinrichtung (1, 2, 3) identischen zweiten Multipliziereinrichtung (25), der ein erstes Referenzsignal sowie ein dem ersten Steuersignal entsprechendes zweites Steuersignal zugeführt werden und die ein Ausgangssignal (Ui) abgibt, und durch eine Regeleinrichtung (38 bis 45), die das Ausgangssignal (Ui) der zweiten Multipliziereinrichtung (25) mit einem zweiten Referenzsignal (Us) vergleicht und daraus die Steuersignale für alle Multipliziereinrichtungen (1, 2, 3, 25) ableitet.
  2. Schaltungsanordnung nach Anspruch 1,
    dadurch gekennzeichnet, daß das erste Referenzsignal proportional zu einem dritten Referenzsignal (Ur) ist und daß das zweite Referenzsignal (Us) proportional zu dem dritten Referenzsignal (Ur) sowie einer durch ein Referenzelement (44) bestimmten physikalischen Größe (Re) ist.
  3. Schaltungsanordnung nach Anspruch 2,
    dadurch gekennzeichnet, daß das zweite Referenzsignal (Us) aus einem Strom (Is) hervorgeht, der durch eine durch das dritte Referenzsignal (Ur) gesteuerte Stromquelle (43, 44, 45) mit einem durch das Referenzelement (44) bestimmten Übersetzungsverhältnis erzeugt wird.
  4. Schaltungsanordnung nach Anspruch 3,
    dadurch gekennzeichnet, daß die Steuersignale durch Ströme gegeben sind, die durch eine Strombank (28 bis 35) am Ausgang der Regeleinrichtung (38 bis 45) bereitgestellt werden.
  5. Schaltungsanordnung nach Anspruch 4,
    dadurch gekennzeichnet, daß die Steuersignale bildenden Ströme in gegebenen, durch die Strombank (28 bis 35) bestimmten Verhältnissen zueinander stehen.
  6. Schaltungsanordnung nach einem der Ansprüche 1 bis 4,
    dadurch gekennzeichnet, daß die Multipliziereinrichtungen (1, 2, 3, 25) Differenzverstärkerstufen aufweisen, die durch die Eingangssignale (17, 18, 19) angesteuert werden und die mit einem zum jeweiligen Steuerstrom proportionalen Strom gespeist werden.
EP97107745A 1996-05-17 1997-05-12 Schaltungsanordnung zur Parametereinstellung Expired - Lifetime EP0807898B1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19620033 1996-05-17
DE19620033A DE19620033C1 (de) 1996-05-17 1996-05-17 Schaltungsanordnung zur Parametereinstellung

Publications (3)

Publication Number Publication Date
EP0807898A2 EP0807898A2 (de) 1997-11-19
EP0807898A3 EP0807898A3 (de) 1998-06-17
EP0807898B1 true EP0807898B1 (de) 2003-01-29

Family

ID=7794643

Family Applications (1)

Application Number Title Priority Date Filing Date
EP97107745A Expired - Lifetime EP0807898B1 (de) 1996-05-17 1997-05-12 Schaltungsanordnung zur Parametereinstellung

Country Status (3)

Country Link
US (1) US5834963A (de)
EP (1) EP0807898B1 (de)
DE (2) DE19620033C1 (de)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7313452A (nl) * 1973-10-01 1975-04-03 Philips Nv Absoluut nauwkeurige geintegreerde impedantie.
US4586155A (en) * 1983-02-11 1986-04-29 Analog Devices, Incorporated High-accuracy four-quadrant multiplier which also is capable of four-quadrant division
DE3917714A1 (de) * 1989-05-31 1990-12-06 Siemens Ag Multiplizierschaltung
JPH0632061B2 (ja) * 1990-08-27 1994-04-27 喜光 松本 アナログ乗算・平均回路及び該回路を使用した電力計回路

Also Published As

Publication number Publication date
DE59709210D1 (de) 2003-03-06
EP0807898A3 (de) 1998-06-17
EP0807898A2 (de) 1997-11-19
DE19620033C1 (de) 1997-12-11
US5834963A (en) 1998-11-10

Similar Documents

Publication Publication Date Title
DE3323277C2 (de)
DE2705201B2 (de) Logarithmische Kompressionsschaltung
DE69221999T2 (de) Bezugsstromschleife
DE2531208A1 (de) Gegentaktverstaerker
DE2265734C1 (de) Multiplizierschaltung
DE2620282A1 (de) Nichtlinearer gleichspannungsverstaerker fuer messzwecke
DE3329665C2 (de)
DE4101492C2 (de)
EP0807898B1 (de) Schaltungsanordnung zur Parametereinstellung
DE2416533C3 (de) Elektronische Schaltungsanordnung zur Spannungsstabilisierung
DE69209358T2 (de) Schaltung für äquivalente Induktivität
DE2617488A1 (de) Schaltungsanordnung zur temperaturkompensation bei einem quarzoszillator
DE10102791B4 (de) Elektrischer Meßumformer
DE69822389T2 (de) Verstärkerschaltung
DE3329664A1 (de) Schaltung zum umwandeln von gleichsignalen
EP0277377A1 (de) Schaltungsanordnung zur Bildung eines begrenzten Stromes
DE3035286C2 (de) Verstärker
EP0696741B1 (de) Bipolare kaskadierbare Schaltungsanordnung zur Signalbegrenzung und Feldstärkedetektion
DE1952927B2 (de) Schaltungsanordnung zur regelung der daempfung einer leitung, insbesondere fernmeldeleitung
DE3150176A1 (de) Elektronischer konstantstromgeber fuer hochspannungsgeraete
EP0884837A2 (de) Schaltungsanordnung mit einer Differenzverstärkerstufe
DE2911788A1 (de) Elektronische schaltung
DE2226471C3 (de) Differential verstärker
DE3239309A1 (de) Elektronischer widerstand
DE3332871C2 (de)

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): DE DK FR GB IT

PUAL Search report despatched

Free format text: ORIGINAL CODE: 0009013

AK Designated contracting states

Kind code of ref document: A3

Designated state(s): DE DK FR GB IT

17P Request for examination filed

Effective date: 19980707

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: INFINEON TECHNOLOGIES AG

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Designated state(s): DE DK FR GB IT

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REF Corresponds to:

Ref document number: 59709210

Country of ref document: DE

Date of ref document: 20030306

Kind code of ref document: P

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20030429

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20030512

Year of fee payment: 7

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 20030501

ET Fr: translation filed
PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed

Effective date: 20031030

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20040427

Year of fee payment: 8

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20050131

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20050512

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20050512

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20050512

REG Reference to a national code

Ref country code: DE

Ref legal event code: R081

Ref document number: 59709210

Country of ref document: DE

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE

Effective date: 20130326

Ref country code: DE

Ref legal event code: R081

Ref document number: 59709210

Country of ref document: DE

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20130314

Ref country code: DE

Ref legal event code: R081

Ref document number: 59709210

Country of ref document: DE

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

Effective date: 20130315

Ref country code: DE

Ref legal event code: R081

Ref document number: 59709210

Country of ref document: DE

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

Effective date: 20130315

Ref country code: DE

Ref legal event code: R081

Ref document number: 59709210

Country of ref document: DE

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

Effective date: 20130315

Ref country code: DE

Ref legal event code: R081

Ref document number: 59709210

Country of ref document: DE

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20130314

Ref country code: DE

Ref legal event code: R081

Ref document number: 59709210

Country of ref document: DE

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE

Effective date: 20130326

Ref country code: DE

Ref legal event code: R081

Ref document number: 59709210

Country of ref document: DE

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

Effective date: 20130315

REG Reference to a national code

Ref country code: DE

Ref legal event code: R081

Ref document number: 59709210

Country of ref document: DE

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20160504

Year of fee payment: 20

REG Reference to a national code

Ref country code: DE

Ref legal event code: R071

Ref document number: 59709210

Country of ref document: DE