EP0760161A1 - Verfahren zum aufbringen einer metallisierung auf einem isolator und zum öffnen von durchgangslöchern in diesem mittels derselben maske - Google Patents

Verfahren zum aufbringen einer metallisierung auf einem isolator und zum öffnen von durchgangslöchern in diesem mittels derselben maske

Info

Publication number
EP0760161A1
EP0760161A1 EP95920869A EP95920869A EP0760161A1 EP 0760161 A1 EP0760161 A1 EP 0760161A1 EP 95920869 A EP95920869 A EP 95920869A EP 95920869 A EP95920869 A EP 95920869A EP 0760161 A1 EP0760161 A1 EP 0760161A1
Authority
EP
European Patent Office
Prior art keywords
layer
insulating layer
metal
areas
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP95920869A
Other languages
English (en)
French (fr)
Inventor
Otto Koblinger
Werner STÖFFLER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of EP0760161A1 publication Critical patent/EP0760161A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/94—Laser ablative material removal

Definitions

  • the invention relates to a method by means of which metallization can be applied to an insulator and in which through-holes can be opened simultaneously and with the same mask in the insulator.
  • Such a method can be used in the field of thin film technology or semiconductor technology, in particular for thin film wiring of multilayer ceramic substrates.
  • the planarization layer can also be used as an insulator in order to isolate desired and / or undesired metallic residues from upstream processes on the surface from the subsequent metallization level.
  • this level of planarization places additional demands on the process flow, since the electrical contacts to the substrate first have to be opened. For example, processes such as polishing back the planarization layer to the level of the electrical contacts of the substrate are conceivable. Since the metallization of the This may prove to be a very difficult process.
  • a high temperature lift-off process for polyid structures is described in IBM Technical Disclosure Bulletin Vol.23, No.6, November 1980, pages 2293/2294. Such a high-temperature lift-off process requires etching in oxygen plasma and therefore cannot be carried out on an unprotected polyimide surface, since the polyimide is also attacked by this etching process. A thin silicon nitride layer is therefore used as the etching stop during the reactive ion etching.
  • the object of the invention is to provide a method which enables the application of a metallization to an insulator and the opening of through holes in the latter using the same mask and without using an etching stop layer.
  • a substrate is provided with a first and a second insulating layer on the surface of the substrate, a covering layer on the second insulating layer, a structured mask layer on the covering layer and with through openings which extend from the back of the substrate to the substrate and are filled with metal.
  • the mask layer is structured such that it has openings in the areas above the through openings and in the areas to be covered with a metal layer.
  • the cover layer is opened in the areas not covered by the structured mask layer by means of a first etching process.
  • the second insulating layer is then laser-ablated in the regions lying above the filled through openings using a dielectric mask.
  • the first insulation layer is simultaneously opened in the areas lying above the filled through openings and the second insulation layer in the areas to be covered with a metal layer by means of a second etching process, the through openings being completely freed from the first insulation layer in the areas to be covered with a metal layer Areas the second insulating layer is completely removed and the first Insulating layer on the substrate surface is essentially preserved.
  • This one-mask process is a significant simplification of the process compared to the known two-mask process and ensures that the areas of the substrate to be covered with a metal layer are always covered with the first insulating layer and thus process-related failures due to errors in / are largely excluded in the metallization and thus the reliability of the final product is greatly increased.
  • Another advantage of the method is that the edges of the second insulation layer can be steeply etched, since the metal lines only pass onto the insulator where the outer boundary of the dielectric mask for laser cladding ends and the first insulation layer through the subsequent one Etching step has a flat edge.
  • 1 a) - d) shows the individual steps of the method according to the invention with an organic layer as the first insulating layer
  • 2 a) - e) shows the individual steps of the method according to the invention with an inorganic layer as the first insulating layer
  • FIG. 3 a shows the surroundings of a through opening after the application of a metal layer in the top view and FIG. 3 b) illustrates this in cross section and at the same time shows, by way of example, the good edge coverage of the insulator step by the metal;
  • FIGS. 4 b) and 5 b) each show a top view and FIGS. 4 b) and 5 b) show, as a cross-sectional image, examples of frequently occurring manufacturing problems which are avoided by the method according to the invention; in FIG. 4 these are short circuits in the area of double through openings and in FIG. 5 these are radial or C-shaped cracks in the substrate filled with metal.
  • FIG. 1 a shows a substrate 1 with a first 3 and a second 4 insulating layer on the surface 2 of the substrate 1.
  • the substrate can consist of a semiconductor material or be a ceramic material such as e.g. Alumina ceramics or glass ceramics.
  • the first insulating layer 3 is produced from organic material, preferably from polyimide, and the second insulating layer 4 likewise consists of organic material and preferably from polyimide.
  • a covering layer 5 which can consist of hexamethyldisilazane, silicon, silicon nitride, silicon oxide or also of a metal.
  • Structured mask layer 6 applied, which suitably consists of a photoresist.
  • Through openings 7 filled with metal extend from the back of the substrate to the substrate surface 2.
  • the fill metal of the through openings 7 is coated with a plated-on metal layer 7 a, preferably a nickel layer.
  • the mask layer 6 is structured in such a way that it has openings in the regions above the through openings 7 and in the regions which are later to be covered with a metal layer.
  • FIG. 1 a shows the state after opening the cover layer 5 in the areas not covered by the structured mask layer 6.
  • the covering layer was removed in the desired areas by means of an etching process. This requires a wet chemical etching process or an etching with reactive ions such as equally suitable with CHF3, CF4 or C12 / SF6.
  • FIG. 1 b shows how, using a dielectric mask, openings in the second insulating layer 4 are created in the regions lying above the filled through openings 7 and in the regions to be covered with a metal layer, by laser ablation of the second insulating layer 4.
  • How to make through holes in an organic layer, for example from polyimide, by means of laser ablation can be found, for example, in IBM Technical Disclosure Bulletin Vol.26, No.7B, December 1983, page 3586/3587 or also in IBM Technical Disclosure Bulletin Vol.28 ,, No.5, October 1985, page 2034.
  • the openings of the dielectric mask are significantly larger than the openings of the much more precise mask 6, which defines and adjusts the openings to be created in the insulating layers 3 and 4 above the through openings 7.
  • the cover layer 5 is protected by the relatively thick mask layer 6 and cannot be destroyed by laser ablation.
  • the openings in the second insulating layer 4 are even enlarged somewhat, so that a gentle angle is established in the edge region of the second insulating layer 4 and a sharp edge limitation by the edge of the covering layer 5 is avoided. This ensures that during the later metal deposition the insulator stage is covered by the metal without tearing.
  • a second etching step simultaneously opens both the first insulating layer 3 in the areas lying above the filled through openings 7 and the second insulating layer 4 in the areas to be covered with a metal layer.
  • the result of this etching step which particularly advantageously comprises etching with reactive oxygen ions, is shown in FIG. 1 c).
  • the through openings 7 were completely freed from the first insulating layer 3 and in the areas to be covered with a metal layer the second insulating layer 4 was completely removed and the first insulating layer 3 on the substrate surface 2 was partially removed.
  • the advantage of the process sequence according to the invention lies essentially in the fact that the openings in the areas on the substrate surface to be covered with metal only penetrate laterally into the first insulation layer 3 as a result of the etching protrusion by laser ablating that there is still a sufficient layer thickness of the insulator material above the substrate surface is, but the material of the second insulation layer 4 is safely removed.
  • FIG. 3 a shows the surroundings of a through opening 7 after the application of a metal layer 8 in the top view and in FIG. 3 b) in cross section. Only the hatched narrow area 2a between the opening of the more precise mask 6 and the significantly larger opening of the dielectric mask 6a is inadvertently opened in the first insulator layer 3 during the second etching step. Such small areas can be avoided by cleverly changing the arrangement of conductor track 8 and through opening 7 in critical areas. Even metal residues such as, for example, the radial or C-shaped, metal-filled cracks 11, 12 in the substrate shown in the top view and in FIG. 5b) in cross section act in the substrate small areas not disturbing, since they would be short-circuited anyway by the metal line 8 running over them.
  • the substrate was vapor-coated with metal 8, and a metal layer 8 is now located in the areas on the substrate surface and on the first insulating layer 3 prepared for this purpose in the preceding process steps.
  • FIGS. 2a) - e The corresponding process sequence of the method according to the invention with an inorganic layer as the first insulating layer 3 is shown in FIGS. 2a) - e).
  • the inorganic layer can consist of materials such as silicon oxide, silicon nitride or polysilicon, for example.
  • the process shown in FIGS. 2 a) - e) differs from the process sequence described above in that the laser cladding in FIG. 2 b) does not completely remove the second insulating layer 4 in the regions lying above the filled through openings 7 and the second etching process in two Partial steps takes place, the respective partial result of which is shown in FIGS. 2c) - 2e).
  • the second insulating layer 4 is completely removed in the regions lying above the filled through openings 7, FIGS. 2c) and 2d).
  • the second insulating layer 4 is laterally etched back in such a way that the covering layer 5 overhangs over the second insulating layer 4, FIG. 2e).
  • the first partial etching step of the second etching process is preferably a wet chemical etching in several sequences or an etching with reactive ions in several steps.
  • the second partial etching step of the second etching process is preferably an etching with reactive oxygen ions.
  • the covering layer 5 it is possible for the covering layer 5 to be attacked somewhat in the second partial etching step. This can be minimized by suitable, coordinated selection of the insulator material, the material for the cover layer and the etching media.
  • the substrate is vapor-coated with metal over the entire area, as in the first exemplary embodiment.
  • the good edge coverage of the insulator stage by the metal 8 that can be achieved with the process sequence according to the invention is exemplified in FIG. 3 b).
  • the structures no longer required consisting of the first 3 and second 4 insulating layers and the covering layer 5 vapor-coated with metal 8 are detached from the substrate surface 2, the through openings 7 and the areas to be covered with a metal layer 8 above the essentially obtained first Insulation layer 3 remain completely covered with metal 8.

Landscapes

  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Beschrieben ist ein Verfahren, mit dem auf einem Isolator eine Metallisierung aufgebracht werden kann und mit derselben Maske in dem Isolator Durchgangslöcher geöffnet werden. Ein Substrat (1) hat eine erste (3) und eine zweite (4) Isolierschicht auf der Oberfläche (2) des Substrats (1), eine Abdeckschicht (5) auf der zweiten Isolierschicht (4), eine strukturierte Maskenschicht (6) auf der Abdeckschicht (5) sowie von der Substratrückseite bis an die Substratoberfläche (2) reichende, mit Metall gefüllte Durchgangsöffnungen (7). Die Maskenschicht (6) ist so struckturiert, dass sie in den Bereichen über den Durchgangsöffnungen (7) und in den mit einer Metallschicht (8) zu belegenden Bereichen Öffnungen aufweist. Die Abdeckschicht (5) wird in den nicht von der strukturierten Maskenschicht (6) bedeckten Bereichen mittels eines ersten Ätzprozesses geöffnet. Danach wird die zweite Isolierschicht (4) in den über den gefüllten Durchgangsöffnungen (7) liegenden Bereichen unter Verwendung einer dielektrischen Maske laserablattiert. Anschliessend wird gleichzeitig die erste Isolierschicht (3) in den über den gefüllten Durchgangsöffnungen (7) liegenden Bereichen und die zweite Isolierschicht (4) in den mit einer Metallschicht (8) zu belegenden Bereichen mittels eines zweiten Ätzprozesses geöffnet, wobei die Durchgangsöffnungen (7) von der ersten Isolierschicht (3) vollständig befreit werden, in den mit einer Metallschicht (8) zu belegenden Bereichen die zweite Isolierschicht (4) vollständig entfernt wird und die erste Isolierschicht (3) auf der Substratoberfläche (2) im wesentlichen erhalten bleibt.

Description

B E S C H R E I B U N G
Verfahren zum Aufbringen einer Metallisierung auf einem Isolator und zum Öffnen von Durchgangslöchern in diesem mittels derselben Maske
Die Erfindung bezieht sich auf ein Verfahren, mit dem auf einem Isolator eine Metallisierung aufgebracht werden kann und bei dem gleichzeitig und mit derselben Maske in dem Isolator Durchgangslöcher geöffnet werden können. Ein solches Verfahren ist im Bereich der Dünnfilmtechnologie oder der Halbleitertechnologie einsetzbar, insbesondere zur Dünnfilmverdrahtung von Mehrschichtkeramiksubstraten.
In der Dünnfilmtechnologie ist es vorteilhaft, auf einem ebenen Untergrund zu arbeiten. Dadurch lassen sich Fehler beim Metallisieren, vor allem Kurzschlüsse und Löcher im Untergrund vermeiden oder zumindest minimieren. Bei rauhem Untergrund versucht man üblicherweise diese Rauhigkeit durch Einbringen einer Zwischen- oder Planarisierungslage abzufangen, bevor der Dünnfilm aufgebracht wird. Diese
Planarisierungslage ist zusätzlich auch als Isolator verwendbar, um erwünschte und/oder unerwünschte metallische Rückstände von vorgeschalteten Prozessen auf der Oberfläche von der nachfolgenden Metallisierungsebene zu isolieren. Allerdings stellt diese Planarisierungslage zusätzliche Anforderungen an den Prozeßablauf, da erst einmal die elektrischen Kontakte zum Untergrund geöffnet werden müssen. Denkbar sind z.B. Prozesse wie das Zurückpolieren der Planarisierungslage auf das Niveau der elektrischen Kontakte des Untergrunds. Da die Metallisierung des Untergrunds dabei nicht beschädigt werden darf, erweist sich dies als ein sehr schwieriger Prozess.
Naheliegender ist es daher, Durchgangsöffnungen in den Isolator zu ätzen und diese metallisch zu füllen. Dies stellt allerdings wieder sehr hohe Anforderungen an den Ätzprozeß, da für eine kontinuierliche und verläßliche Metallverbindung über den Durchgangsöffnungen flache Flanken in den Isolator zu ätzen sind. Sind aus technischen Gründen nur steile Kanten im Isolator möglich, so erfordert dies die Metallabscheidung mit anschließendem Zurückpolieren. Hinzukommt, daß außer den Zusatzkosten für diesen Zwei-Maskenprozeß (die Bildung von Durchgangsöffnungen und von Metall- Leitungen), zusätzlicher Platz für die Justierungs- und Prozeßtoleranzen notwendig ist, der die aktive Fläche vergrößert und die Ausbeute verringert. Entscheidend ist auch die Wahl des Isolatormaterials. So kann wegen des fehlenden Ätzstops beim reaktiven Ionenätzen mit Sauerstoffionen im Zwei-Maskenprozeß kein organischer Isolator wie z.B. Polyimid bei sich anschließenden Ablöse- oder Lift-Off-Prozessen verwendet werden.
Ein Hochtemperatur Lift-Off-Prozeß für Polyi idstrukturen ist im IBM Technical Disclosure Bulletin Vol.23, No.6, November 1980, Seiten 2293/2294 beschrieben. Ein solcher Hochtemperatur Lift-Off-Prozeß erfordert das Ätzen in Sauerstoffplasma und kann daher nicht auf einer ungeschützten Polyimidoberflache ausgeführt werden, da das Polyimid durch diesen Ätzprozeß ebenfalls angegriffen wird. Als Ätzstop wird daher während des reaktiven Ionenätzens eine dünne Siliziumnitridschicht verwendet. Aufgabe der Erfindung ist es, ein Verfahren bereitzustellen, das das Aufbringen einer Metallisierung auf einem Isolator und das Öffnen von Durchgangslöchern in diesem mittels derselben Maske und ohne Verwendung einer Ätzstopschicht ermöglicht.
Diese Aufgabe wird erfindungsgemäß gelöst durch die Merkmale des Anspruch 1.
Bereitgestellt wird ein Substrat mit einer ersten und einer zweiten Isolierschicht auf der Oberfläche des Substrats, einer Abdeckschicht auf der zweiten Isolierschicht, einer strukturierten Maskenschicht auf der Abdeckschicht sowie mit von der Substratrückseite bis an die Substratoberfläche reichenden und mit Metall gefüllten Durchgangsöffnungen. Die Maskenschicht ist so strukturiert, daß sie in den Bereichen über den Durchgangsöffnungen und in den mit einer Metallschicht zu belegenden Bereichen Öffnungen aufweist. Die Abdeckschicht wird in den nicht von der strukturierten Maskenschicht bedeckten Bereichen mittels eines ersten Ätzprozesses geöffnet. Danach wird die zweite Isolierschicht in den über den gefüllten Durchgangsöffnungen liegenden Bereichen unter Verwendung einer dielektrischen Maske laserablattiert. Anschließend wird gleichzeitig die erste Islolierschicht in den über den gefüllten Durchgangsöffnungen liegenden Bereichen und die zweite Isolierschicht in den mit einer Metallschicht zu belegenden Bereichen mittels eines zweiten Ätzprozesses geöffnet, wobei die Durchgangsöffnungen von der ersten Isolierschicht vollständig befreit werden, in den mit einer Metallschicht zu belegenden Bereichen die zweite Isolierschicht vollständig entfernt wird und die erste Isolierschicht auf der Substratoberfläche im wesentlichen erhalten bleibt.
Dieses Ein-Masken-Verfahren stellt im Vergleich zum bekannten Zwei-Masken-Verfahren eine wesentliche Verfahrensvereinfachung dar und gewährleistet, daß in den mit einer Metallschicht zu belegenden Bereichen der Substratoberfläche diese immer mit der ersten Isolierschicht bedeckt ist und damit verfahrensbedingte Ausfälle durch Fehler bei/in der Metallisierung weitestgehend ausgeschlossen werden und damit die Zuverlässigkeit des späteren Endprodukts stark erhöht wird. Ein weiterer Vorteil des Verfahrens besteht darin, daß die Kanten der zweiten Isolationsschicht steil geätzt werden können, da die Metall-Leitungen erst dort auf den Isolator übergehen, wo die äußere Begrenzung der dielektrischen Maske für das Laserablattieren endet und die erste Isolationsschicht durch den sich anschließenden Ätzschritt eine flache Kante hat.
Weitere vorteilhafte Ausgestaltungen sind den Unteransprüchen zu entnehmen.
Die Erfindung wird nun ausführlich mittels Ausführungsbeispielen beschrieben unter Bezugnahme auf Abbildungen, die im einzelnen folgendes darstellen:
Fig. 1 a) - d) zeigt die einzelnen Schritte des erfindungsgemäßen Verfahrens mit einer organischen Schicht als erster Isolierschicht; Fig. 2 a) - e) zeigt die einzelnen Schritte des erfindungsgemäßen Verfahrens mit einer anorganischen Schicht als erster Isolierschicht;
Fig. 3 a) zeigt die Umgebung einer Durchgangsöffnung nach dem Aufbringen einer Metallschicht in der Aufsicht und Figur 3 b) verdeutlicht dies im Querschnitt und zeigt gleichzeitig beispielhaft die gute Kantenbedeckung der Isolatorstufe durch das Metall;
Fign. 4 a) und 5 a) zeigen jeweils in der Aufsicht und Figuren 4 b) und 5 b) als Querschnittsbild Beispiele für häufig auftretende Fabrikationsprobleme, die durch das erfindungsgemäße Verfahren vermieden werden; in Figur 4 sind dies Kurzschlüsse im Bereich von Doppel- Durchgangsöffnungen und in Figur 5 sind dies radial- oder C-förmige, mit Metall gefüllte Risse im Substrat.
Figur 1 a) zeigt ein Substrat 1 mit einer ersten 3 und einer zweiten 4 Isolierschicht auf der Oberfläche 2 des Substrats 1.
Das Substrat kann aus einem Halbleitermaterial bestehen oder ein keramisches Material sein wie z.B. Aluminiumoxidkeramik oder Glaskeramik. Die erste Isolierschicht 3 ist in diesem Ausführungsbeispiel aus organischem Material hergestellt, vorzugsweise aus Polyimid, und die zweite Isolierschicht 4 besteht ebenfalls aus organischem Material und vorzugsweise aus Polyimid.
Über der zweiten Isolierschicht 4 liegt eine Abdeckschicht 5, die aus Hexamethyldisilazan, Silizium, Siliziumnitrid, Siliziumoxid oder auch aus einem Metall bestehen kann. Auf der Abdeckschicht 5 ist eine nach den herkömmlichen Rhotolithographischen Methoden strukturierte Maskenschicht 6 aufgebracht, die geeigneterweise aus einem Photolack besteht. Mit Metall gefüllte Durchgangsöffnungen 7 reichen von der Substratrückseite bis an die Substratoberfläche 2. Im an die Substratoberfläche 2 angrenzenden Bereich ist das Füllmetall der Durchgangsöffnungen 7 mit einer aufplattierten Metallschicht 7a, vorzugsweise einer Nickelschicht, belegt.
Die Maskenschicht 6 ist so strukturiert, daß sie in den Bereichen über den Durchgangsö fnungen 7 sowie in den später mit einer Metallschicht zu belegenden Bereichen Öffnungen aufweist.
Im Substrat 1 sind lochartige 9 und rißartige 10 Fehlerstrukturen angedeutet.
Figur 1 a) zeigt den Zustand nach dem Öffnen der Abdeckschicht 5 in den nicht von der strukturierten Maskenschicht 6 bedeckten Bereichen. Die Abdeckschicht wurde in den gewünschten Bereichen mittels eines Ätzprozesses entfernt. Dazu ist ein naßchemisches Ätzverfahren oder ein Ätzen mit reaktiven Ionen wie z.B. mit CHF3, CF4 oder C12/SF6 gleichermaßen geeignet.
In Figur 1 b) ist dargestellt, wie unter Verwendung einer dielektrischen Maske durch Laserablattieren der zweiten Isolierschicht 4 in den über den gefüllten Durchgangsöffnungen 7 liegenden Bereichen und in den mit einer Metallschicht zu belegenden Bereichen Öffnungen in der zweiten Isolierschicht 4 geschaffen werden. Wie mittels Laserablation Durchgangslöcher in einer organischen Schicht, z.B. aus Polyimid, hergestellt werden ist z.B. in IBM Technical Disclosure Bulletin Vol.26, No.7B, December 1983, Seite 3586/3587 oder auch in IBM Technical Disclosure Bulletin Vol.28,, No.5, October 1985, Seite 2034 beschrieben.
Die Öffnungen der dielektrischen Maske sind deutlich größer als die Öffnungen der wesentlich genaueren Maske 6, die die zu schaffenden Öffnungen in den Isolierschichten 3 und 4 über den Durchgangsöffnungen 7 definiert und justiert. Durch die relativ dicke Maskenschicht 6 ist jedoch die Abdeckschicht 5 geschützt und kann durch das Laserablattieren nicht zerstört werden.
In den später mit einer Metallschicht zu belegenden Bereichen werden die Öffnungen in der zweiten Isolierschicht 4 sogar noch etwas vergrößert, sodaß sich ein sanfter Winkel im Kantenbereich der zweiten Isolierschicht 4 einstellt und eine scharfe Kantenbegrenzung durch die Kante der Abdeckschicht 5 vermieden wird. Somit wird gewährleistet, daß bei der späteren Metallabscheidung die Isolatorstufe durch das Metall abrißfrei bedeckt wird.
Nach dem Laserablationsschritt werden durch einen zweiten Ätzschritt gleichzeitig sowohl die erste Isolierschicht 3 in den über den gefüllten Durchgangsöffnungen 7 liegenden Bereichen als auch die zweite Isolierschicht 4 in den mit einer Metallschicht zu belegenden Bereichen geöffnet. Das Ergebnis dieses Ätzschritts, der besonders vorteilhaft ein Ätzen mit reaktiven Sauerstoffionen umfaßt, ist in Figur 1 c) dargestellt. Die Durchgangsöffnungen 7 wurden vollständig von der ersten Isolierschicht 3 befreit und in den mit einer Metallschicht zu belegenden Bereichen wurde die zweite Isolierschicht 4 vollständig und die erste Isolierschicht 3 auf der Substratoberfläche 2 teilweise entfernt. Ein wichtiges Ergebnis dieses Ätzschritts ist, daß die erste Isolierschicht 3 auf der Substratoberfläche 2 in den Bereichen, die nicht direkt mit Metall beschichtet werden sollen, im wesentlichen erhalten bleibt, auch wenn, um ein vollständiges Entfernen der ersten Isolierschicht 3 von den Durchgangsöffnungen 7 sicherzustellen, ein leichtes Überätzen beabsichtigt ist. Der Vorteil des erfindungsgemäßen Verfahrensablaufs liegt im wesentlichen darin, daß die Öffnungen in den mit Metall zu belegenden Bereichen an der Substratoberfläche infolge des Ätzvorsprungs durch das Laserablattieren nur soweit lateral in die erste Isolationsschicht 3 eindringen, daß noch eine genügende Schichtdicke des Isolatormaterials über der Substratoberfläche vorhanden ist, das Material der zweiten Isolationsschicht 4 aber sicher entfernt wird.
In Figur 3 a) ist die Umgebung einer Durchgangsöffnung 7 nach dem Aufbringen einer Metallschicht 8 in der Aufsicht und in Figur 3 b) im Querschnitt dargestellt. Nur der schraffierte schmale Bereich 2a zwischen der Öffnung der genaueren Maske 6 und der deutlich größeren Öffnung der dielektrischen Maske 6a wird in der ersten Isolatorschicht 3 ungewollt beim zweiten Ätzschritt geöffnet. Solche kleinen Bereiche lassen sich durch geschickte Änderung der Anordnung von Leiterbahn 8 und Durchgangsöffnung 7 in kritischen Bereichen umgehen. Selbst Metallreste wie zum Beispiel die in Figur 5a) in der Aufsicht und in Figur 5b) im Querschnitt dargestellten radial- oder C-förmigen, mit Metall gefüllte Risse 11,12 im Substrat wirken in diesen kleinen Bereichen nicht störend, da diese ohnehin durch die darüber verlaufende Metalleitung 8 kurzgeschlossen würden. Nur in den Fällen, in denen der Abstand der Durchgangsöffnung 7 zur nächsten Metallinie 8 den Differenzabstand 2a zwischen der Öffnung der genaueren Maske 6 und der deutlich größeren Öffnung der dielektrischen Maske 6a unterschreitet, können die beschriebenen Defekte zu Ausfällen durch Kurzschlüsse führen. Ein zufälliges Zusammentreffen von einem Versatz der Maske 6a in bezug auf Maske 6 und den oben beschriebenen Defekten 11,12 ist jedoch höchst unwahrscheinlich.
In Figur 1 d) wurde das Substrat mit Metall 8 bedampft und in den mit den vorhergehenden Prozeßschritten dafür vorbereiteten Bereichen auf der Substratoberfläche und auf der ersten Isolierschicht 3 befindet sich nun eine Metallschicht 8.
In den Figuren 2 a) - e) wird die entsprechende Prozeßsequenz des erfindungsgemäßen Verfahrens mit einer anorganischen Schicht als erster Isolierschicht 3 dargestellt. Die anorganische Schicht kann beispielsweise aus Materialien wie Siliziumoxid, Siliziumnitrid oder Polysilizium bestehen. Dies in den Figuren 2 a) - e) gezeigte Verfahren unterscheidet sich von dem oben beschriebenen Verfahrensablauf dadurch, daß das Laserablattieren in Figur 2b) die zweite Isolierschicht 4 in den über den gefüllten Durchgangsöffnungen 7 liegenden Bereichen nicht vollständig entfernt und der zweite Ätzprozess in zwei Teilschritten abläuft, deren jeweiliges Teilergebnis in den Figuren 2c) - 2e) dargestellt ist. Im ersten Teilschritt des zweiten Ätzprozesses wird die zweite Isolierschicht 4 in den über den gefüllten Durchgangsöffnungen 7 liegenden Bereichen vollständig entfernt, Figuren 2c) und 2d) . Im anschließenden zweiten Teilschritt des zweiten Ätzprozesses wird die zweite Isolierschicht 4 lateral so zurückgeätzt, daß die Abdeckschicht 5 über die zweite Isolierschicht 4 überhängt, Figur 2e).
Der erste Teilätzschritt des zweiten Ätzprozesses ist bevorzugt ein naßchemisches Ätzen in mehreren Sequenzen oder ein Ätzen mit reaktiven Ionen in mehreren Schritten. Durch diese speziellen Ätztechniken, mehrere Naßätzsequenzen oder Mehrschrittätzen mit reaktiven Ionen, läßt sich der spätere Übergang der Metallinie 8 auf die Isolationsschicht 3 flach halten. Der zweite Teilätzschritt des zweiten Ätzprozesses ist vorzugsweise ein Ätzen mit reaktiven Sauerstoffionen.
Wie in Figur 2e) angedeutet ist es möglich, daß beim zweiten Teilätzschritt die Abdeckschicht 5 etwas angegriffen wird. Durch geeignete aufeinander abgestimmte Wahl des Isolatormaterials, des Materials für die Abdeckschicht sowie der Ätzmedien kann dies minimiert werden.
Im Anschluß an die Ätzschritte wird das Substrat ebenso wie im ersten Ausführungsbeispiel ganzflächig mit Metall bedampft. Die mit dem erfindungsgemäßen Verfahrensablauf zu erreichende gute Kantenbedeckung der Isolatorstufe durch das Metall 8 ist beispielhaft in Figur 3 b) verdeutlicht. Abschließend werden die aus der ersten 3 und der zweiten 4 Isolierschicht sowie der mit Metall 8 bedampften Abdeckschicht 5 bestehenden nicht mehr benötigten Strukturen von der Substratoberfläche 2 abgelöst, wobei die Durchgangsöffnungen 7 und die mit einer Metallschicht 8 zu belegenden Bereiche über der im wesentlichen erhaltenen ersten Isolierschicht 3 vollständig mit Metall 8 bedeckt bleiben.
Dies ist ein großer Vorteil gegenüber den bisher bekannten Verfahren und trägt ursächlich dazu bei, verfahrensbedingte Ausfälle durch Fehler bei/in der Metallisierung, wie u.a. die in Figuren 4 a) und 4 b) dargestellten Kurzschlüsse im Bereich von Doppel- Durchgangsöffnungen weitestgehend auszuschließen.

Claims

P A T E N T A N S P R Ü C H E
Verfahren zum Aufbringen einer Metallisierung auf einem Isolator und zum Öffnen von Durchgangslöchern in diesem mittels derselben Maske mit den folgenden Schritten:
Bereitstellen eines Substrats (1) mit einer ersten (3) und einer zweiten (4) Isolierschicht auf der Oberfläche (2) des Substrats (1), einer Abdeckschicht (5) auf der zweiten Isolierschicht (4), einer strukturierten Maskenschicht (6) auf der Abdeckschicht (5) sowie mit von der Substratrückseite bis an die Substratoberfläche (2) reichenden und mit Metall gefüllten Durchgangsöffnungen (7), wobei die Maskenschicht (6) so strukturiert ist, daß sie in den Bereichen über den Durchgangsöffnungen (7) und in den mit einer Metallschicht zu belegenden Bereichen Öffnungen aufweist;
Öffnen der Abdeckschicht (5) in den nicht von der strukturierten Maskenschicht (6) bedeckten Bereichen mittels eines ersten Ätzprozesses;
Laserablattieren der zweiten Isolierschicht (4) in den über den gefüllten Durchgangsöffnungen (7) liegenden Bereichen unter Verwendung einer dielektrischen Maske; gleichzeitiges Öffnen der ersten Islolierschicht (3) in den über den gefüllten Durchgangsöffnungen (7) liegenden Bereichen und der zweiten Isolierschicht (4) in den mit einer Metallschicht zu belegenden Bereichen mittels eines zweiten Ätzprozesses, wobei die Durchgangsöffnungen (7) von der ersten Isolierschicht (3) vollständig befreit werden, in den mit einer Metallschicht zu belegenden Bereichen die zweite Isolierschicht (4) vollständig entfernt wird und die erste Isolierschicht (3) auf der Substratoberfläche (2) im wesentlichen erhalten bleibt.
Verfahren nach Anspruch 1 wobei der erste Atzprozess ein Ätzen mit reaktiven Ionen wie CHF3, CF4 oder C12/SF6 oder naßchemisches Ätzen umfaßt.
Verfahren nach Anspruch 1 oder 2 wobei der zweite Atzprozess ein Ätzen mit reaktiven Sauerstoffionen ist.
Verfahren nach einem der Ansprüche 1 bis 3 wobei die erste Isolierschicht (3) aus einem organischen Material besteht und vorzugsweise ein Polyimid ist.
Verfahren nach Anspruch 1 wobei das Laserablattieren die zweite Isolierschicht (4) in den über den gefüllten Durchgangsöffnungen (7) liegenden Bereichen nicht vollständig entfernt und wobei der zweite Atzprozess in zwei Teilschritten abläuft. 6. Verfahren nach Anspruch 5 wobei im ersten Teilschritt des zweiten Ätzprozesses die zweite Isolierschicht (4) in den über den gefüllten Durchgangsöffnungen (7) liegenden Bereichen vollständig entfernt wird und im zweiten Teilschritt des zweiten Ätzprozesses die zweite Isolierschicht (4) lateral so zurückgeätzt wird, daß die Abdeckschicht (5) über die zweite Isolierschicht (4) überhängt.
7. Verfahren nach Anspruch 5 oder 6 wobei der erste Teilschritt des zweiten Ätzprozesses naßchemisches Ätzen oder ein Ätzen mit reaktiven Ionen in mehreren Schritten umfaßt und wobei der zweite Teilschritt des zweiten Ätzprozesses ein Ätzen mit reaktiven Sauerstoffionen ist.
8. Verfahren nach einem der Ansprüche 5 bis 7 wobei die erste Isolierschicht (3) ein anorganisches Material ist und das anorganische Material Siliziumoxid, Siliziumnitrid und Polysilizium umfaßt.
9. Verfahren nach einem der Ansprüche 1 bis 8 wobei die strukturierte Maskenschicht (6) auf der Abdeckschicht (5) eine strukturierte Photolackschicht umfaßt und die Abdeckschicht (5) aus Hexamethyldisilazan, Silizium, Siliziumnitrid, Siliziumoxid oder einem Metall besteht.
10. Verfahren nach einem der Ansprüche 1 bis 9 mit den weiteren Schritten: Bedampfen des Substrats (1) mit Metall (8) und
Ablösen der aus der ersten (3) und der zweiten (4) Isolierschicht sowie der mit Metall (8) bedampften Abdeckschicht (5) bestehenden Strukturen von der Substratoberfläche (2), wobei die Durchgangsöffnungen (7) und die mit einer Metallschicht (8) zu belegenden Bereiche über der im wesentlichen erhaltenen ersten Isolierschicht (3) vollständig mit Metall (8) bedeckt bleiben.
EP95920869A 1995-03-17 1995-05-23 Verfahren zum aufbringen einer metallisierung auf einem isolator und zum öffnen von durchgangslöchern in diesem mittels derselben maske Withdrawn EP0760161A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19509231A DE19509231C2 (de) 1995-03-17 1995-03-17 Verfahren zum Aufbringen einer Metallisierung auf einem Isolator und zum Öffnen von Durchgangslöchern in diesem
DE19509231 1995-03-17
PCT/EP1995/001960 WO1996029729A1 (de) 1995-03-17 1995-05-23 Verfahren zum aufbringen einer metallisierung auf einem isolator und zum öffnen von durchgangslöchern in diesem mittels derselben maske

Publications (1)

Publication Number Publication Date
EP0760161A1 true EP0760161A1 (de) 1997-03-05

Family

ID=7756654

Family Applications (1)

Application Number Title Priority Date Filing Date
EP95920869A Withdrawn EP0760161A1 (de) 1995-03-17 1995-05-23 Verfahren zum aufbringen einer metallisierung auf einem isolator und zum öffnen von durchgangslöchern in diesem mittels derselben maske

Country Status (5)

Country Link
US (1) US5966633A (de)
EP (1) EP0760161A1 (de)
JP (1) JP3055176B2 (de)
DE (1) DE19509231C2 (de)
WO (1) WO1996029729A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19646970A1 (de) * 1996-11-14 1998-05-20 Iris Bohnet Verfahren zur Bildung einer elektrischen Verbindung bei Multi-Layer-Leiterplatten und Verfahren zur Herstellung einer solchen
US6259148B1 (en) * 1998-08-13 2001-07-10 International Business Machines Corporation Modular high frequency integrated circuit structure
US6512198B2 (en) 2001-05-15 2003-01-28 Lexmark International, Inc Removal of debris from laser ablated nozzle plates
DE50205841D1 (de) 2001-11-02 2006-04-20 Atmel Germany Gmbh Verfahren zum offnen eines kunststoffgehauses einer elektronischen baugruppe
DE10154017A1 (de) * 2001-11-02 2003-05-15 Atmel Germany Gmbh Verfahren zum Schutz einer kunststoffgehäusten elektronischen Baugruppe
TW200746534A (en) * 2006-06-06 2007-12-16 Univ Yuan Ze Manufacturing method of fuel cell having integrated catalyst layer and micro-sensor
US8187795B2 (en) * 2008-12-09 2012-05-29 The Board Of Trustees Of The University Of Illinois Patterning methods for stretchable structures

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4720470A (en) * 1983-12-15 1988-01-19 Laserpath Corporation Method of making electrical circuitry
US4904506A (en) * 1986-01-03 1990-02-27 International Business Machines Corporation Copper deposition from electroless plating bath
FR2598256B1 (fr) * 1986-04-30 1988-07-08 Thomson Csf Procede de gravure seche selective de couches de materiaux semi-conducteurs iii-v, et transistor obtenu par ce procede.
IT1191977B (it) * 1986-06-30 1988-03-31 Selenia Ind Elettroniche Tecnica per allineare con fotolitografia convenzionale una struttura sul retro di un campione con alta precisione di registrazione
US4807022A (en) * 1987-05-01 1989-02-21 Raytheon Company Simultaneous formation of via hole and tub structures for GaAs monolithic microwave integrated circuits
US5173442A (en) * 1990-07-23 1992-12-22 Microelectronics And Computer Technology Corporation Methods of forming channels and vias in insulating layers
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
EP0536431B1 (de) * 1991-10-07 1994-11-30 Siemens Aktiengesellschaft Laserbearbeitungsverfahren für einen Dünnschichtaufbau
US5391516A (en) * 1991-10-10 1995-02-21 Martin Marietta Corp. Method for enhancement of semiconductor device contact pads
US5304511A (en) * 1992-09-29 1994-04-19 Mitsubishi Denki Kabushiki Kaisha Production method of T-shaped gate electrode in semiconductor device
US5374792A (en) * 1993-01-04 1994-12-20 General Electric Company Micromechanical moving structures including multiple contact switching system
US5426072A (en) * 1993-01-21 1995-06-20 Hughes Aircraft Company Process of manufacturing a three dimensional integrated circuit from stacked SOI wafers using a temporary silicon substrate
US5462897A (en) * 1993-02-01 1995-10-31 International Business Machines Corporation Method for forming a thin film layer
US5518956A (en) * 1993-09-02 1996-05-21 General Electric Company Method of isolating vertical shorts in an electronic array using laser ablation
US5524339A (en) * 1994-09-19 1996-06-11 Martin Marietta Corporation Method for protecting gallium arsenide mmic air bridge structures
EP0804806A1 (de) * 1994-12-22 1997-11-05 Benedict G. Pace Invertiertes chip modul hoher packungsdichte
US5616524A (en) * 1995-12-22 1997-04-01 General Electric Company Repair method for low noise metal lines in thin film imager devices

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO9629729A1 *

Also Published As

Publication number Publication date
JP3055176B2 (ja) 2000-06-26
DE19509231C2 (de) 2000-02-17
US5966633A (en) 1999-10-12
JPH09511875A (ja) 1997-11-25
WO1996029729A1 (de) 1996-09-26
DE19509231A1 (de) 1996-09-19

Similar Documents

Publication Publication Date Title
DE2709986C2 (de) Verfahren zum Herstellen einer koplanaren Schichtstruktur
EP0002185B1 (de) Verfahren zum Herstellen einer Verbindung zwischen zwei sich kreuzenden, auf der Oberfläche eines Substrats verlaufenden Leiterzügen
DE19808990C2 (de) Dünnschichttransistor und Herstellungsverfahren dafür
DE2729030C2 (de) Verfahren zum Herstellen eines mehrschichtigen Leiterzugsmusters für monolithisch integrierte Halbleiterschaltungen
DE2430692C2 (de) Verfahren zum Herstellen von Verbindungslöchern in Isolierschichten
DE2346565A1 (de) Verfahren zur herstellung von mehrlagen-metallisierungen bei integrierten halbleiteranordnungen
DE3933965C2 (de)
DE2709933C2 (de) Verfahren zur Herstellung von leitenden Verbindungen zwischen übereinander angeordneten Metallisierungsschichten
DE2746778A1 (de) Verfahren zur herstellung von mehrlagen-leitungssystemen fuer integrierte halbleiteranordnungen
DE2636971C2 (de) Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats
DE4102422A1 (de) Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE3803511C2 (de)
DE10200741A1 (de) Verfahren zur Herstellung einer topologieoptimierten Elektrode für einen Resonator in Dünnfilmtechnologie
EP0373258B1 (de) Verfahren zur selbstjustierten Herstellung von Kontakten zwischen in übereinander angeordneten Verdrahtungsebenen einer integrierten Schaltung enthaltenen Leiterbahnen
DE2432719B2 (de) Verfahren zum erzeugen von feinen strukturen aus aufdampfbaren materialien auf einer unterlage und anwendung des verfahrens
WO1996029729A1 (de) Verfahren zum aufbringen einer metallisierung auf einem isolator und zum öffnen von durchgangslöchern in diesem mittels derselben maske
CH693158A5 (de) Verfahren zur Herstellung metallischer Mikrostrukturen.
EP0013728B1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
EP0177845A1 (de) Integrierter Schaltkreis mit Mehrlagenverdrahtung und Verfahren zu seiner Herstellung
DE3128982C2 (de) Verfahren zur Herstellung mindestens eines Josephson-Tunnelelementes
DE4437963C2 (de) Mehrschicht-Leiterplatte und Verfahren zu ihrer Herstellung
DE2705611A1 (de) Verfahren zum bedecken einer auf einem substrat befindlichen ersten schicht oder schichtenfolge mit einer weiteren zweiten schicht durch aufsputtern
DE10156054A1 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat
DE19750896A1 (de) Halbleitereinrichtung mit einer leitenden Schicht und Herstellungsverfahren derselben

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 19960903

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 19971202