EP0480819B1 - Circuit de commande des colonnes d'un écran d'affichage, comprenant des moyens de test à sortie unique - Google Patents

Circuit de commande des colonnes d'un écran d'affichage, comprenant des moyens de test à sortie unique Download PDF

Info

Publication number
EP0480819B1
EP0480819B1 EP91402683A EP91402683A EP0480819B1 EP 0480819 B1 EP0480819 B1 EP 0480819B1 EP 91402683 A EP91402683 A EP 91402683A EP 91402683 A EP91402683 A EP 91402683A EP 0480819 B1 EP0480819 B1 EP 0480819B1
Authority
EP
European Patent Office
Prior art keywords
test
circuit
output
cebj
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
EP91402683A
Other languages
German (de)
English (en)
Other versions
EP0480819A1 (fr
Inventor
Patrice Senn
Alan Lelah
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sagem SA
Orange SA
Original Assignee
France Telecom SA
Sagem SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by France Telecom SA, Sagem SA filed Critical France Telecom SA
Publication of EP0480819A1 publication Critical patent/EP0480819A1/fr
Application granted granted Critical
Publication of EP0480819B1 publication Critical patent/EP0480819B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation

Definitions

  • the present invention relates to a circuit for controlling the columns of a display screen, comprising single output test means. It finds a privileged application in the control of display screens, in particular liquid crystal.
  • a liquid crystal display screen generally takes the form illustrated in FIG. 1.
  • the screen proper ECR consists of rows L and addressing columns C, of a matrix of pixels P, each connected to a TFT transistor whose state is controlled by the line L and the associated column C.
  • Such a screen is controlled by a line control circuit CCL, which sequentially applies an addressing voltage to the lines (for example a few tens of volts) and by a column control circuit CCC, which applies, to all of the columns, voltages reflecting the light intensity of the points to be displayed on the addressed line.
  • the overall image is thus displayed line by line.
  • the column control circuit CCC receives a video signal SV delivered by a video circuit CV.
  • This signal generally consists of three components corresponding to the three primary components of a color image.
  • the circuit CCC includes 162 elementary column control circuits, arranged in parallel, and 162 outputs connected to the different columns.
  • Each elementary column control circuit also called “driver” column “in the technical literature) includes a sample-and-hold circuit, the function of which is to sample the video signal at a determined time, corresponding to the column to be controlled, and to maintain this sample on the column for the entire duration of addressing a line ("sample-and-hold" function in Anglo-Saxon terminology).
  • the object of the present invention is to remedy this drawback.
  • the invention proposes a control circuit provided with its own test means, the result of the tests appearing on a single output.
  • the circuit of the invention will have only one test output (and not 162), on which the 162 test signals of the 162 sample-and-hold appear successively. and this under the control of a single control signal.
  • the circuit represented in FIG. 2 comprises samplers-blockers referenced CEB with an index j (respectively j-1 and j + 1), this index representing the rank of the sampler-blocker in the overall circuit.
  • a sample-and-hold circuit CEBj schematically comprises a transistor Tj controlled by a sampling signal ECHj, a sampling capacitor Cej and an amplifier Aj.
  • the input of the sampler-blocker is connected to a BV video bus.
  • the input of the gate Pj which is intended to receive the test command pulse is also connected to ground by a resistor Rj.
  • this circuit is as follows. When it is desired to test the operation of the sample-and-hold circuits, a test pulse is applied to the test command pad CT. All logic gates (whatever j) therefore receive this signal on one of their inputs. When the gate Pj associated with the sampler-blocker CEBj also receives, on its second input, the sampling signal ECHj specific to the circuit CEBj, the output of this door changes state and commands the closing of the switch Ij. The output of the CEBj sampler-blocker (and of this one only) is then connected to the general LST test line. The output voltage of the sample and hold device therefore appears on the test output pad ST.
  • FIG. 3 illustrates an embodiment of a circuit for controlling the 162 columns of a display screen, which implements the invention.
  • This circuit CCC includes a shift register R DEC with 162 cells, successively delivering 162 sampling pulses to 162 sample-and-hold circuits CEB1, CEB2, ..., CEB162. These sample-and-hold units are connected to three video buses BV1, BV2 and BV3, themselves connected to a video circuit CV.
  • a polarization circuit POL provides the polarizations of the various components, in particular of the amplifiers of the sample and hold units.
  • the circuit includes 162 output pads S1, S2, ..., S162 intended to be connected to the 162 columns C1, C2, ..., C162.
  • the circuit includes a CT test control pad, an output pad ST test line and two general lines which cross the entire circuit in its lower part, namely the LCT test command line and the LST test output line.
  • switch Ij and the gate with two inputs Pj can be technologically produced in a single electronic switch component with two inputs (MOS transistor called "double gate” in the technical literature), while obeying the same operation as that described above.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Description

  • La présente invention a pour objet un circuit de commande des colonnes d'un écran d'affichage, comprenant des moyens de test à sortie unique. Elle trouve une application privilégiée dans la commande des écrans d'affichage notamment à cristal liquide.
  • Un écran d'affichage à cristal liquide se présente généralement sous la forme illustrée sur la figure 1. L'écran proprement dit ECR est constitué de lignes L et de colonnes C d'adressage, d'une matrice de pixels P, chacun relié à un transistor TFT dont l'état est commandé par la ligne L et la colonne C associées.
  • Un tel écran est commandé par un circuit de commande de lignes CCL, qui applique séquentiellement aux lignes une tension d'adressage (par exemple quelques dizaines de volts) et par un circuit de commande colonnes CCC, qui applique, à la totalité des colonnes, des tensions reflétant l'intensité lumineuse des points à afficher sur la ligne adressée. L'image globale est ainsi affichée ligne par ligne.
  • Le circuit de commande de colonnes CCC reçoit un signal vidéo SV délivré par un circuit vidéo CV. Ce signal est en général constitué de trois composantes correspondant aux trois composantes primaires d'une image en couleur.
  • Si l'écran ECR possède 162 colonnes, le circuit CCC comprend 162 circuits élémentaires de commande de colonne, disposés en parallèle, et 162 sorties reliées aux différentes colonnes. Chaque circuit élémentaire de commande de colonne (appelé encore "driver colonne" dans la littérature technique) comprend un circuit échantillonneur-bloqueur dont la fonction est d'échantillonner le signal vidéo à un instant déterminé, correspondant à la colonne à commander, et de maintenir cet échantillon sur la colonne pendant toute la durée d'adressage d'une ligne (fonction "sample-and-hold" en terminologie anglo-saxonne).
  • Pour vérifier le bon fonctionnement d'un tel circuit de commande de colonnes, au moment de sa fabrication, on effectue des mesures de tensions à l'aide de pointes qui sont mises en contact avec divers points du circuit intégré.
  • Cette technique traditionnelle de tests sous pointes présente l'inconvénient d'être d'autant plus difficile à mettre en oeuvre que le nombre de points à tester est grand.
  • La présente invention a pour but de remédier à cet inconvénient. A cette fin, l'invention propose un circuit de commande muni de ses propres moyens de test, le résultat des tests apparaissant sur une sortie unique. Ainsi, s'il y a 162 circuits échantillonneurs-bloqueurs, le circuit de l'invention n'aura qu'une seule sortie de test (et non pas 162), sur laquelle apparaîtront successivement les 162 signaux de test des 162 échantillonneurs-bloqueurs et ceci sous la commande d'un signal de commande unique.
  • A cette fin, le circuit de commande de l'invention comprend :
    • une première ligne générale de sortie de test reliée à un plot de sortie de test,
    • une seconde ligne générale de commande de test reliée à un plot de commande de test,
    • à la sortie de chaque circuit échantillonneur-bloqueur, un circuit de test comprenant un interrupteur disposé entre la sortie de l'échantillonneur-bloqueur et la ligne de sortie de test, une porte logique dont une entrée est reliée à la ligne de commande de test et dont l'autre entrée reçoit le signal d'échantillonnage correspondant au circuit échantillonneur-bloqueur, la sortie de cette porte commandant l'état de l'interrupteur électronique.
  • De toute façon, les caractéristiques et avantages de l'invention apparaîtront mieux à la lumière de la description qui va suivre. Cette description porte sur des exemples de réalisation donnés à titre explicatif et nullement limitatif et elle se réfère à des dessins annexés, sur lesquels :
    • la figure 1, déjà décrite, montre un écran d'affichage à matrice active selon l'art antérieur,
    • la figure 2 montre un circuit de commande conforme à l'invention,
    • la figure 3 illustre un exemple de réalisation d'un circuit de commande de 162 colonnes.
  • Le circuit représenté sur la figure 2 comprend des échantillonneurs-bloqueurs référencés CEB avec un indice j (respectivement j-1 et j+1), cet indice représentant le rang de l'échantillonneur-bloqueur dans le circuit global.
  • Un circuit échantillonneur-bloqueur CEBj comprend, de manière schématique, un transistor Tj commandé par un signal d'échantillonnage ECHj, un condensateur d'échantillonnage Cej et un amplificateur Aj. L'entrée de l'échantillonneur-bloqueur est reliée à un bus vidéo BV.
  • A la sortie de l'ensemble d'échantillonneur-bloqueur on trouve :
    • une première ligne générale de sortie de test LST reliée à un plot de sortie de test ST,
    • une seconde ligne générale de commande de test LCT reliée à un plot de commande de test CT,
    • à la sortie de chaque circuit échantillonneur-bloqueur CEBj, un circuit de test comprenant un interrupteur électronique Ij disposé entre la sortie de l'échantillonneur-bloqueur CEBj et la ligne générale de sortie de test LST, une porte logique Pj dont une entrée est reliée à la ligne générale de commande de test LCT et dont l'autre entrée reçoit le signal d'échantillonnage ECHj correspondant au circuit échantillonneur-bloqueur CEBj, la sortie de cette porte Pj commandant l'état de l'interrupteur électronique Ij.
  • L'entrée de la porte Pj qui est destinée à recevoir l'impulsion de commande de test est par ailleurs reliée à la masse par une résistance Rj.
  • Le fonctionnement de ce circuit est le suivant. Lorsqu'on désire tester le fonctionnement des circuits échantillonneurs-bloqueurs, une impulsion de test est appliquée sur le plot CT de commande de test. Toutes les portes logiques (quel que soit j) reçoivent donc ce signal sur l'une de leurs entrées. Lorsque la porte Pj associée à l'échantillonneur-bloqueur CEBj reçoit en outre, sur sa seconde entrée, le signal d'échantillonnage ECHj propre au circuit CEBj, la sortie de cette porte change d'état et commande la fermeture de l'interrupteur Ij. La sortie de l'échantillonneur-bloqueur CEBj (et de celui-ci seulement) est alors reliée à la ligne générale de test LST. La tension de sortie de l'échantillonneur-bloqueur apparaît donc sur le plot de sortie de test ST.
  • Ainsi, lorsque le signal de commande de test est appliqué, à chaque impulsion d'échantillonnage apparaît, sur le plot ST, une tension qui est celle de la sortie de l'échantillonneur-bloqueur commandé par cette impulsion d'échantillonnage. La vérification du bon fonctionnement de l'ensemble du circuit est donc immédiate.
  • En l'absence du signal de commande de test appliqué sur le plot CT, toutes les portes Pj sont fermées et les interrupteurs Ij sont tous ouverts. La sortie des échantillonneurs-bloqueurs est donc dirigée uniquement sur les plots de sortie Sj.
  • La figure 3 illustre un mode de réalisation d'un circuit de commande des 162 colonnes d'un écran d'affichage, qui met en oeuvre l'invention. Ce circuit CCC comprend un registre à décalage R DEC à 162 cellules, délivrant successivement 162 impulsions d'échantillonnage à 162 circuits échantillonneurs-bloqueurs CEB1, CEB2, ..., CEB162. Ces échantillonneurs-bloqueurs sont reliés à trois bus vidéo BV1, BV2 et BV3, eux-mêmes reliés à un circuit vidéo CV. Un circuit de polarisation POL assure les polarisations des différents composants, notamment des amplificateurs des échantillonneurs-bloqueurs. Le circuit comprend 162 plots de sortie S1, S2, ..., S162 destinés à être reliés aux 162 colonnes C1, C2, ..., C162.
  • Conformément à l'invention, le circuit comprend un plot de commande de test CT, un plot de sortie de test ST et deux lignes générales qui traversent l'ensemble du circuit dans sa partie inférieure, à savoir la ligne de commande de test LCT et la ligne de sortie de test LST.
  • Il faut noter que dans d'autres types de réalisation l'interrupteur Ij et la porte à deux entrées Pj peuvent être technologiquement réalisés en un seul composant interrupteur électronique à deux entrées (transistor MOS dit "à double gate" dans la littérature technique), tout en obéissant au même fonctionnement que celui décrit précédemment.

Claims (2)

  1. Circuit de commande des colonnes (CCC) d'un écran d'affichage (ECR), cet écran comprenant des lignes (L) et des colonnes (C) d'adressage, ce circuit de commande comprenant autant de circuits échantillonneur-bloqueurs (CEBj) que l'écran comprend de colonnes (Cj), chaque échantillonneur étant commandé par un signal d'échantillonnage qui lui est propre (ECHj), ce circuit de commande étant caractérisé par le fait qu'il comprend, en outre, des moyens de test comprenant :
    - une première ligne générale de sortie de test (LST) reliée à un plot de sortie de test (ST),
    - une seconde ligne générale de commande de test (LCT) reliée à un plot de commande de test (CT),
    - à la sortie de chaque circuit échantillonneur-bloqueur (CEBj), un circuit de test comprenant un interrupteur électronique (Ij) disposé entre la sortie de l'échantillonneur-bloqueur (CEBj) et la ligne générale de sortie de test (LST), une porte logique (Pj) dont une entrée est reliée à la ligne générale de commande de test (LCT) et dont l'autre entrée reçoit le signal d'échantillonnage (ECHj) correspondant au circuit échantillonneur-bloqueur (CEBj), la sortie de cette porte (Pj) commandant l'état de l'interrupteur électronique (Ij).
  2. Circuit de commande selon la revendication 1, caractérisé par le fait que, dans chaque circuit de test, l'interrupteur électronique (Ij) et la porte logique (Pj) sont réalisés en un seul composant à deux entrées.
EP91402683A 1990-10-09 1991-10-08 Circuit de commande des colonnes d'un écran d'affichage, comprenant des moyens de test à sortie unique Expired - Lifetime EP0480819B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9012419A FR2667718B1 (fr) 1990-10-09 1990-10-09 Circuit de commande des colonnes d'un ecran d'affichage, comprenant des moyens de test a sortie unique.
FR9012419 1990-10-09

Publications (2)

Publication Number Publication Date
EP0480819A1 EP0480819A1 (fr) 1992-04-15
EP0480819B1 true EP0480819B1 (fr) 1995-02-15

Family

ID=9401044

Family Applications (1)

Application Number Title Priority Date Filing Date
EP91402683A Expired - Lifetime EP0480819B1 (fr) 1990-10-09 1991-10-08 Circuit de commande des colonnes d'un écran d'affichage, comprenant des moyens de test à sortie unique

Country Status (5)

Country Link
US (1) US5262720A (fr)
EP (1) EP0480819B1 (fr)
JP (1) JPH052377A (fr)
DE (1) DE69107394T2 (fr)
FR (1) FR2667718B1 (fr)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2792634B2 (ja) * 1991-06-28 1998-09-03 シャープ株式会社 アクティブマトリクス基板の検査方法
US5377030A (en) * 1992-03-30 1994-12-27 Sony Corporation Method for testing active matrix liquid crystal by measuring voltage due to charge in a supplemental capacitor
JP2758103B2 (ja) * 1992-04-08 1998-05-28 シャープ株式会社 アクティブマトリクス基板及びその製造方法
JP3086936B2 (ja) * 1993-05-12 2000-09-11 セイコーインスツルメンツ株式会社 光弁装置
EP0863498B1 (fr) * 1993-08-30 2002-10-23 Sharp Kabushiki Kaisha Structure de la ligne de signal de données dans un affichage à cristaux liquides à matrice active
JP2672260B2 (ja) * 1994-06-07 1997-11-05 トーケン工業株式会社 Ｔｆｔ−ｌｃｄの検査方法
US5528256A (en) 1994-08-16 1996-06-18 Vivid Semiconductor, Inc. Power-saving circuit and method for driving liquid crystal display
KR200204617Y1 (ko) * 1996-07-12 2000-12-01 윤종용 Lcd모니터의 수직화면 제어장치
US5754156A (en) * 1996-09-19 1998-05-19 Vivid Semiconductor, Inc. LCD driver IC with pixel inversion operation

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5847275A (ja) * 1981-09-16 1983-03-18 Seiko Instr & Electronics Ltd 電子時計用集積回路のテスト回路
GB2113444A (en) * 1982-01-05 1983-08-03 Standard Telephones Cables Ltd Matrix addressed liquid crystal displays
JPS59111197A (ja) * 1982-12-17 1984-06-27 シチズン時計株式会社 マトリクス型表示装置の駆動回路
US4674090A (en) * 1985-01-28 1987-06-16 Signetics Corporation Method of using complementary logic gates to test for faults in electronic components
JPH01130132A (ja) * 1987-11-16 1989-05-23 Seiko Epson Corp アクティブマトリクス基板
US5065090A (en) * 1988-07-13 1991-11-12 Cross-Check Technology, Inc. Method for testing integrated circuits having a grid-based, "cross-check" te
US5113134A (en) * 1991-02-28 1992-05-12 Thomson, S.A. Integrated test circuit for display devices such as LCD's
US5184082A (en) * 1991-09-18 1993-02-02 Honeywell Inc. Apparatus and method for testing an active matrix pixel display

Also Published As

Publication number Publication date
DE69107394T2 (de) 1995-10-05
JPH052377A (ja) 1993-01-08
FR2667718A1 (fr) 1992-04-10
EP0480819A1 (fr) 1992-04-15
US5262720A (en) 1993-11-16
DE69107394D1 (de) 1995-03-23
FR2667718B1 (fr) 1992-11-27

Similar Documents

Publication Publication Date Title
KR100225006B1 (ko) Lcd 기판 검사 장치 및 방법
KR101129618B1 (ko) 액정 표시 패널 및 이의 검사 방법과 이의 제조방법
EP0815552B1 (fr) Procede d'adressage d'un ecran plat utilisant une precharge des pixels, circuit de commande permettant la mise en oeuvre du procede et son application aux ecrans de grandes dimensions
US6703856B2 (en) Test method of electro-optical device, test circuit of electro-optical device, electro-optical device, and electronic equipment
US6204836B1 (en) Display device having defect inspection circuit
KR20070076293A (ko) 액정 표시 장치 및 그의 복구 방법
EP0480819A1 (fr) Circuit de commande des colonnes d'un écran d'affichage, comprenant des moyens de test à sortie unique
JPH11509937A (ja) アクティブマトリックス液晶ディスプレイ用集積化アナログソースドライバ
US20100283501A1 (en) Testing method for optical touch panel and array tester
FR2667188A1 (fr) Circuit echantillonneur-bloqueur pour ecran d'affichage a cristal liquide.
JPH1097203A (ja) 表示装置
KR20040087890A (ko) 표시장치
FR2667187A1 (fr) Circuit de commande, notamment pour ecran d'affichage a cristal liquide, a sortie protegee.
JP3192444B2 (ja) 表示装置
EP1774505B1 (fr) Afficheur matriciel a cristaux liquides
JP3424302B2 (ja) 液晶表示装置
EP0525168B1 (fr) Demultiplexeur comprenant une porte a trois etats
JP2000089191A (ja) 液晶表示装置
JP3331617B2 (ja) デコーダ回路及び表示装置
JPH10104300A (ja) Ｌｃｄ基板検査装置及び方法
JP2000148067A (ja) データ信号線駆動回路および画像表示装置
JPH07325317A (ja) 液晶表示装置
SU1695390A1 (ru) Схема управлени жидкокристаллическим экраном
JP2914821B2 (ja) アクティブマトリクス基板及びその製造方法
JP2553956B2 (ja) 表示装置の検査方法

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB

17P Request for examination filed

Effective date: 19920918

17Q First examination report despatched

Effective date: 19940511

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR GB

REF Corresponds to:

Ref document number: 69107394

Country of ref document: DE

Date of ref document: 19950323

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 19950426

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 19991103

Year of fee payment: 9

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20010703

REG Reference to a national code

Ref country code: GB

Ref legal event code: IF02

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20020927

Year of fee payment: 12

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20021028

Year of fee payment: 12

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20031008

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20031008

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20040630

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST