EA031970B1 - Схема управления разверткой - Google Patents

Схема управления разверткой Download PDF

Info

Publication number
EA031970B1
EA031970B1 EA201791311A EA201791311A EA031970B1 EA 031970 B1 EA031970 B1 EA 031970B1 EA 201791311 A EA201791311 A EA 201791311A EA 201791311 A EA201791311 A EA 201791311A EA 031970 B1 EA031970 B1 EA 031970B1
Authority
EA
Eurasian Patent Office
Prior art keywords
switching transistor
contact
input
module
signal
Prior art date
Application number
EA201791311A
Other languages
English (en)
Other versions
EA201791311A1 (ru
Inventor
Чао Дай
Original Assignee
Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд. filed Critical Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд.
Publication of EA201791311A1 publication Critical patent/EA201791311A1/ru
Publication of EA031970B1 publication Critical patent/EA031970B1/ru

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Dc-Dc Converters (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Electronic Switches (AREA)

Abstract

В изобретении представлена схема управления разверткой, схема управления разверткой содержит модуль управления повышением, повышающий модуль, понижающий модуль, модуль поддержки понижения, модуль нисходящей передачи и ускоряющий конденсатор; при генерировании сигнала уровня развертки модулем управления повышением в модуле управления повышением и модуле поддержки понижения используют постоянное напряжение высокого логического уровня для предотвращения явления утечки тока; и в понижающем модуле используют сигнал развертки текущего уровня для предотвращения явления утечки тока. Таким образом, можно эффективно предотвратить явление утечки тока.

Description

Область техники, к которой относится изобретение
Настоящее изобретение относится к управлению дисплеем и, в частности, к схеме управления разверткой.
Предпосылки изобретения
Драйвер затвора на матрице (GOA) формирует схему управления разверткой на существующей подложке матрицы жидкокристаллического дисплея на тонкопленочных транзисторах (TFT-LCD) для реализации способа управления, который обеспечивает построчную развертку. Структурная диаграмма существующей схемы управления разверткой изображена на фиг. 1, и схема 10 управления разверткой содержит модуль 101 управления повышением, повышающий модуль 102, модуль 103 нисходящей передачи, понижающий модуль 104, ускоряющий конденсатор 105 и модуль 106 поддержки понижения.
Когда схема 10 управления разверткой работает в условиях высокой температуры, пороговое напряжение переключающего транзистора меняется на отрицательную величину, в результате чего в переключающем транзисторе каждого модуля схемы 10 управления разверткой часто происходит явление утечки тока, что влияет на надежность схемы управления разверткой.
В результате необходимо предоставить схему управления разверткой для решения проблемы, связанной с этим явлением, существующим в традиционных технологиях.
Основная цель настоящего изобретения заключается в предоставлении схемы управления разверткой, обладающей меньшей утечкой тока и большей надежностью, которая решает проблему частого возникновения утечки тока в существующей схеме управления разверткой, которая влияет на надежность схемы управления разверткой.
Для решения вышеописанной проблемы техническое решение согласно настоящему изобретению имеет следующий вид:
В варианте осуществления настоящего изобретения предоставлена схема управления разверткой, причем схема управления разверткой используется для осуществления операции управления каскадом строк развертки и содержит модуль управления повышением, который принимает нисходящий сигнал предыдущего уровня и генерирует сигнал уровня развертки, соответствующий одной из строк развертки, согласно нисходящему сигналу предыдущего уровня;
повышающий модуль, который повышает сигнал развертки соответствующей строки развертки согласно сигналу уровня развертки и сигналу синхронизации текущего уровня;
понижающий модуль, который понижает сигнал развертки соответствующей строки развертки согласно сигналу синхронизации следующих двух уровней и сигналу развертки следующих двух уровней;
модуль поддержки понижения, который поддерживает сигнал развертки соответствующей строки развертки на низком уровне и содержит первый блок поддержки понижения и второй блок поддержки понижения, причем первый блок поддержки понижения и второй блок поддержки понижения работают поочередно;
модуль нисходящей передачи, который передает нисходящий сигнал текущего уровня в модуль управления повышением до следующего уровня; и ускоряющий конденсатор, генерирующий высокий уровень сигнала развертки строки развертки;
причем, когда модуль управления повышением генерирует сигнал уровня развертки, модуль управления повышением и модуль поддержки понижения используют постоянное напряжение высокого логического уровня для предотвращения явления утечки тока; и понижающий модуль использует сигнал развертки текущего уровня для предотвращения явления утечки тока;
причем модуль управления повышением содержит первый переключающий транзистор, управляющий контакт первого переключающего транзистора вводит нисходящий сигнал предыдущего уровня, входной контакт первого переключающего транзистора вводит постоянное напряжение высокого логического уровня, и выходной контакт первого переключающего транзистора соединен с повышающим модулем, понижающим модулем, модулем поддержки понижения, модулем нисходящей передачи и ускоряющим конденсатором.
В схеме управления разверткой согласно настоящему изобретению повышающий модуль содержит второй переключающий транзистор, управляющий контакт второго переключающего транзистора соединен с выходным контактом первого переключающего транзистора модуля управления повышением, входной контакт второго переключающего транзистора вводит сигнал синхронизации текущего уровня, и выходной контакт второго переключающего транзистора выводит сигнал развертки текущего уровня.
В схеме управления разверткой согласно настоящему изобретению модуль нисходящей передачи содержит третий переключающий транзистор, управляющий контакт третьего переключающего транзистора соединен с выходным контактом первого переключающего транзистора модуля управления повышением, входной контакт третьего переключающего транзистора вводит сигнал синхронизации текущего уровня, и выходной контакт третьего переключающего транзистора выводит нисходящий сигнал текущего уровня.
В схеме управления разверткой согласно настоящему изобретению понижающий модуль содержит четвертый переключающий транзистор и пятый переключающий транзистор, управляющий контакт чет- 1 031970 вертого переключающего транзистора вводит сигнал развертки следующих двух уровней, входной контакт четвертого переключающего транзистора соединен с выходным контактом первого переключающего транзистора модуля управления повышением, выходной контакт четвертого переключающего транзистора соединен с входным контактом пятого переключающего транзистора, управляющий контакт пятого переключающего транзистора вводит сигнал синхронизации следующих двух уровней, и выходной контакт пятого переключающего транзистора вводит сигнал развертки текущего уровня.
В схеме управления разверткой согласно настоящему изобретению модуль поддержки понижения содержит шестой переключающий транзистор, седьмой переключающий транзистор, восьмой переключающий транзистор, девятый переключающий транзистор, десятый переключающий транзистор, одиннадцатый переключающий транзистор, двенадцатый переключающий транзистор, тринадцатый переключающий транзистор, четырнадцатый переключающий транзистор и пятнадцатый переключающий транзистор;
причем управляющий контакт шестого переключающего транзистора вводит постоянное напряжение высокого логического уровня, входной контакт шестого переключающего транзистора вводит постоянное напряжение высокого логического уровня, и выходной контакт шестого переключающего транзистора соединен с выходным контактом седьмого переключающего транзистора, управляющим контактом восьмого переключающего транзистора и управляющим контактом десятого переключающего транзистора соответственно;
причем управляющий контакт седьмого переключающего транзистора соединен с выходным контактом первого переключающего транзистора и управляющим контактом одиннадцатого переключающего транзистора, и входной контакт седьмого переключающего транзистора соединен с первым постоянным напряжением низкого логического уровня;
причем входной контакт восьмого переключающего транзистора вводит постоянное напряжение высокого логического уровня, выходной контакт восьмого переключающего транзистора соединен с выходным контактом девятого переключающего транзистора, управляющим контактом четырнадцатого переключающего транзистора и управляющим контактом пятнадцатого переключающего транзистора;
причем управляющий контакт девятого переключающего транзистора соединен с выходным контактом первого переключающего транзистора, и входной контакт девятого переключающего транзистора соединен с выходным контактом десятого переключающего транзистора и выходным контактом одиннадцатого переключающего транзистора;
причем входной контакт десятого переключающего транзистора вводит постоянное напряжение высокого логического уровня;
причем входной контакт одиннадцатого переключающего транзистора соединен со вторым постоянным напряжением низкого логического уровня;
причем управляющий контакт двенадцатого переключающего транзистора соединен с выходным контактом первого переключающего транзистора, входной контакт двенадцатого переключающего транзистора вводит постоянное напряжение высокого логического уровня, и входной контакт двенадцатого переключающего транзистора соединен с выходным контактом тринадцатого переключающего транзистора и выходным контактом четырнадцатого переключающего транзистора соответственно;
причем управляющий контакт тринадцатого переключающего транзистора соединен с управляющим контактом пятнадцатого переключающего транзистора, и входной контакт тринадцатого переключающего транзистора соединен со вторым постоянным напряжением низкого логического уровня;
причем входной контакт четырнадцатого переключающего транзистора соединен с выходным контактом первого переключающего транзистора;
причем входной контакт пятнадцатого переключающего транзистора соединен с первым постоянным напряжением низкого логического уровня, и выходной контакт пятнадцатого переключающего транзистора соединен с выходным контактом второго переключающего транзистора модуля управления повышением.
В схеме управления разверткой согласно настоящему изобретению первое постоянное напряжение низкого логического уровня больше второго постоянного напряжения низкого логического уровня.
В схеме управления разверткой согласно настоящему изобретению ускоряющий конденсатор расположен между выходным контактом первого переключающего транзистора и выходным контактом второго переключающего транзистора повышающего модуля.
В схеме управления разверткой согласно настоящему изобретению понижающий модуль содержит четвертый переключающий транзистор и пятый переключающий транзистор, управляющий контакт четвертого переключающего транзистора вводит сигнал синхронизации следующих двух уровней, входной контакт четвертого переключающего транзистора соединен с выходным контактом первого переключающего транзистора модуля управления повышением, выходной контакт четвертого переключающего транзистора соединен с входным контактом пятого переключающего транзистора, управляющий контакт пятого переключающего транзистора вводит сигнал развертки следующих двух уровней, и выходной контакт пятого переключающего транзистора вводит сигнал развертки текущего уровня.
- 2 031970
В варианте осуществления настоящего изобретения предоставлена схема управления разверткой, причем схема управления разверткой используется для осуществления операции управления каскадом строк развертки и содержит модуль управления повышением, который принимает нисходящий сигнал предыдущего уровня и генерирует сигнал уровня развертки, соответствующий одной из строк развертки, согласно нисходящему сигналу предыдущего уровня;
повышающий модуль, который повышает сигнал развертки соответствующей строки развертки согласно сигналу уровня развертки и сигналу синхронизации текущего уровня;
понижающий модуль, который понижает сигнал развертки соответствующей строки развертки согласно сигналу синхронизации следующих двух уровней и сигналу развертки следующих двух уровней;
модуль поддержки понижения, который поддерживает сигнал развертки соответствующей строки развертки на низком уровне;
модуль нисходящей передачи, который передает нисходящий сигнал текущего уровня в модуль управления повышением до следующего уровня; и ускоряющий конденсатор, генерирующий высокий уровень сигнала развертки строки развертки;
причем, когда модуль управления повышением генерирует сигнал уровня развертки, модуль управления повышением и модуль поддержки понижения используют постоянное напряжение высокого логического уровня для предотвращения явления утечки тока; и понижающий модуль использует сигнал развертки текущего уровня для предотвращения явления утечки тока.
В схеме управления разверткой согласно настоящему изобретению модуль управления повышением содержит первый переключающий транзистор, управляющий контакт первого переключающего транзистора вводит нисходящий сигнал предыдущего уровня, входной контакт первого переключающего транзистора вводит постоянное напряжение высокого логического уровня, и выходной контакт первого переключающего транзистора соединен с повышающим модулем, понижающим модулем, модулем поддержки понижения, модулем нисходящей передачи и ускоряющим конденсатором соответственно.
В схеме управления разверткой согласно настоящему изобретению повышающий модуль содержит второй переключающий транзистор, управляющий контакт второго переключающего транзистора соединен с выходным контактом первого переключающего транзистора модуля управления повышением, входной контакт второго переключающего транзистора вводит сигнал синхронизации текущего уровня, и выходной контакт второго переключающего транзистора выводит сигнал развертки текущего уровня.
В схеме управления разверткой согласно настоящему изобретению модуль нисходящей передачи содержит третий переключающий транзистор, управляющий контакт третьего переключающего транзистора соединен с выходным контактом первого переключающего транзистора модуля управления повышением, входной контакт третьего переключающего транзистора вводит сигнал синхронизации текущего уровня, и выходной контакт третьего переключающего транзистора выводит нисходящий сигнал текущего уровня.
В схеме управления разверткой согласно настоящему изобретению понижающий модуль содержит четвертый переключающий транзистор и пятый переключающий транзистор, управляющий контакт четвертого переключающего транзистора вводит сигнал развертки следующих двух уровней, входной контакт четвертого переключающего транзистора соединен с выходным контактом первого переключающего транзистора модуля управления повышением, выходной контакт четвертого переключающего транзистора соединен с входным контактом пятого переключающего транзистора, управляющий контакт пятого переключающего транзистора вводит сигнал синхронизации следующих двух уровней, и выходной контакт пятого переключающего транзистора вводит сигнал развертки текущего уровня.
В схеме управления разверткой согласно настоящему изобретению модуль поддержки понижения содержит шестой переключающий транзистор, седьмой переключающий транзистор, восьмой переключающий транзистор, девятый переключающий транзистор, десятый переключающий транзистор, одиннадцатый переключающий транзистор, двенадцатый переключающий транзистор, тринадцатый переключающий транзистор, четырнадцатый переключающий транзистор и пятнадцатый переключающий транзистор;
причем управляющий контакт шестого переключающего транзистора вводит постоянное напряжение высокого логического уровня, входной контакт шестого переключающего транзистора вводит постоянное напряжение высокого логического уровня, выходной контакт шестого переключающего транзистора соединен с выходным контактом седьмого переключающего транзистора, управляющим контактом восьмого переключающего транзистора и управляющим контактом десятого переключающего транзистора соответственно;
причем управляющий контакт седьмого переключающего транзистора соединен с выходным контактом первого переключающего транзистора и управляющим контактом одиннадцатого переключающего транзистора, входной контакт седьмого переключающего транзистора соединен с первым постоянным напряжением низкого логического уровня;
причем входной контакт восьмого переключающего транзистора вводит постоянное напряжение высокого логического уровня, выходной контакт восьмого переключающего транзистора соединен с вы- 3 031970 ходным контактом девятого переключающего транзистора, управляющим контактом четырнадцатого переключающего транзистора и управляющим контактом пятнадцатого переключающего транзистора;
причем управляющий контакт девятого переключающего транзистора соединен с выходным контактом первого переключающего транзистора, входной контакт девятого переключающего транзистора соединен с выходным контактом десятого переключающего транзистора и выходным контактом одиннадцатого переключающего транзистора;
причем входной контакт десятого переключающего транзистора вводит постоянное напряжение высокого логического уровня;
причем входной контакт одиннадцатого переключающего транзистора соединен со вторым постоянным напряжением низкого логического уровня;
причем управляющий контакт двенадцатого переключающего транзистора соединен с выходным контактом первого переключающего транзистора, входной контакт двенадцатого переключающего транзистора вводит постоянное напряжение высокого логического уровня, и входной контакт двенадцатого переключающего транзистора соединен с выходным контактом тринадцатого переключающего транзистора и выходным контактом четырнадцатого переключающего транзистора соответственно;
причем управляющий контакт тринадцатого переключающего транзистора соединен с управляющим контактом пятнадцатого переключающего транзистора, и входной контакт тринадцатого переключающего транзистора соединен со вторым постоянным напряжением низкого логического уровня;
причем входной контакт четырнадцатого переключающего транзистора соединен с выходным контактом первого переключающего транзистора;
причем входной контакт пятнадцатого переключающего транзистора соединен с первым постоянным напряжением низкого логического уровня, и выходной контакт пятнадцатого переключающего транзистора соединен с выходным контактом второго переключающего транзистора модуля управления повышением.
В схеме управления разверткой согласно настоящему изобретению первое постоянное напряжение низкого логического уровня больше второго постоянного напряжения низкого логического уровня.
В схеме управления разверткой согласно настоящему изобретению ускоряющий конденсатор расположен между выходным контактом первого переключающего транзистора и выходным контактом второго переключающего транзистора повышающего модуля.
В схеме управления разверткой согласно настоящему изобретению понижающий модуль содержит четвертый переключающий транзистор и пятый переключающий транзистор, управляющий контакт четвертого переключающего транзистора вводит сигнал синхронизации следующих двух уровней, входной контакт четвертого переключающего транзистора соединен с выходным контактом первого переключающего транзистора модуля управления повышением, выходной контакт четвертого переключающего транзистора соединен с входным контактом пятого переключающего транзистора, управляющий контакт пятого переключающего транзистора вводит сигнал развертки следующих двух уровней, и выходной контакт пятого переключающего транзистора вводит сигнал развертки текущего уровня.
В схеме управления разверткой согласно настоящему изобретению модуль поддержки понижения содержит первый блок поддержки понижения и второй блок поддержки понижения, и первый блок поддержки понижения и второй блок поддержки понижения работают поочередно.
В отличие от существующей схемы управления разверткой благодаря установке модуля управления повышением, модуля поддержки понижения и понижающего модуля схема управления разверткой согласно настоящему изобретению может успешно предотвращать явление утечки тока с тем, чтобы повысить надежность схемы управления разверткой; настоящее изобретение решает проблему легкого возникновения утечки тока в существующей схеме управления разверткой, что влияет на надежность схемы управления разверткой.
Для того чтобы вышеприведенное описание настоящего изобретения было более понятным и содержательным, ниже подробно описаны предпочтительные варианты осуществления с сопроводительными фигурами.
Описание графических материалов
На фиг. 1 показана структурная диаграмма существующей схемы управления разверткой;
на фиг. 2 показана структурная диаграмма схемы управления разверткой согласно первому предпочтительному варианту осуществления настоящего изобретения;
на фиг. 3 показана диаграмма форм сигналов схемы управления разверткой согласно первому предпочтительному варианту осуществления настоящего изобретения;
на фиг. 4 показана структурная диаграмма схемы управления разверткой согласно второму предпочтительному варианту осуществления настоящего изобретения;
на фиг. 5 показана структурная диаграмма схемы управления разверткой согласно третьему предпочтительному варианту осуществления настоящего изобретения;
на фиг. 6 показана структурная диаграмма схемы управления разверткой согласно четвертому предпочтительному варианту осуществления настоящего изобретения; и на фиг. 7 показана структурная диаграмма схемы управления разверткой согласно пятому предпоч- 4 031970 тигельному варианту осуществления настоящего изобретения.
Подробное описание предпочтительных вариантов осуществления
Структуру и технические средства, принятые в настоящем изобретении для достижения вышеупомянутой и других целей, можно наилучшим образом понять, обратившись к нижеследующему подробному описанию предпочтительных вариантов осуществления и к сопроводительным графическим материалам. Кроме того, термины, обозначающие направление, описанные в настоящем изобретении, такие как верхний, нижний, передний, задний, левый, правый, внутренний, внешний, боковой, продольный/вертикальный, поперечный/горизонтальный и т.д., означают направления только при ссылке на сопроводительные графические материалы, и, таким образом, применяемые термины, обозначающие направление, применяются для описания и понимания настоящего изобретения, но настоящее изобретение не ограничено ими.
На графических материалах блоки с подобной структурой отмечены одинаковыми обозначениями.
Рассмотрим фиг. 2, где показана структурная диаграмма схемы управления разверткой согласно первому предпочтительному варианту осуществления настоящего изобретения. Схема 20 управления разверткой согласно настоящему предпочтительному варианту осуществления включает в себя модуль 201 управления повышением, повышающий модуль 202, понижающий модуль 203, модуль 204 поддержки понижения, модуль 205 нисходящей передачи и ускоряющий конденсатор 206. Модуль 201 управления повышением используется для приема нисходящего сигнала ST(N-1) предыдущего уровня и генерирования сигнала Q(N) уровня развертки, соответствующего одной из строк развертки, согласно нисходящему сигналу ST(N-1) предыдущего уровня; повышающий модуль 202 используется для повышения сигнала G(N) развертки соответствующей строки развертки согласно сигналу Q(N) уровня развертки и сигналу CK(n) синхронизации текущего уровня; понижающий модуль 203 используется для понижения сигнала G(N) развертки соответствующей строки развертки согласно сигналу CK(n+2) синхронизации следующих двух уровней и сигналу G(N+2) развертки следующих двух уровней; модуль 204 поддержки понижения используется для поддержания сигнала G(N) развертки соответствующей строки развертки на низком уровне; модуль 205 нисходящей передачи используется для передачи нисходящего сигнала ST(N) текущего уровня в модуль управления повышением до следующего уровня; ускоряющий конденсатор 206 используется для генерирования высокого уровня сигнала G(N) развертки строки развертки.
Модуль 201 управления повышением содержит первый переключающий транзистор Т11; управляющий контакт первого переключающего транзистора Т11 вводит нисходящий сигнал ST(N-1) предыдущего уровня, входной контакт первого переключающего транзистора Т11 вводит постоянное напряжение DCH высокого логического уровня, и выходной контакт первого переключающего транзистора Т11 соединен с повышающим модулем 202, понижающим модулем 203, модулем 204 поддержки понижения, модулем 205 нисходящей передачи и ускоряющим конденсатором 206.
Повышающий модуль 202 содержит второй переключающий транзистор Т21; управляющий контакт второго переключающего транзистора Т21 соединен с выходным контактом первого переключающего транзистора Т11 модуля управления повышением, входной контакт второго переключающего транзистора Т21 вводит сигнал CK(n) синхронизации текущего уровня, и выходной контакт второго переключающего транзистора Т21 выводит сигнал G(N) развертки текущего уровня.
Модуль нисходящей передачи содержит третий переключающий транзистор Т22; управляющий контакт третьего переключающего транзистора Т22 соединен с выходным контактом первого переключающего транзистора Т11 модуля 201 управления повышением, входной контакт третьего переключающего транзистора Т22 вводит сигнал CK(n) синхронизации текущего уровня, и выходной контакт третьего переключающего транзистора Т22 выводит нисходящий сигнал ST(N) текущего уровня.
Понижающий модуль 203 содержит четвертый переключающий транзистор Т411 и пятый переключающий транзистор Т412; управляющий контакт четвертого переключающего транзистора Т411 вводит сигнал G(N+2) развертки следующих двух уровней, входной контакт четвертого переключающего транзистора Т411 соединен с выходным контактом первого переключающего транзистора Т11 модуля управления повышением, входной контакт четвертого переключающего транзистора Т411 соединен с входным контактом пятого переключающего транзистора Т412, управляющий контакт пятого переключающего транзистора Т412 вводит сигнал CK(n+2) синхронизации следующих двух уровней, и выходной контакт пятого переключающего транзистора Т412 вводит сигнал G(N) развертки текущего уровня.
Модуль 204 поддержки понижения содержит шестой переключающий транзистор Т51, седьмой переключающий транзистор Т52, восьмой переключающий транзистор Т53, девятый переключающий транзистор Т54, десятый переключающий транзистор Т73, одиннадцатый переключающий транзистор Т74, двенадцатый переключающий транзистор Т75, тринадцатый переключающий транзистор Т76, четырнадцатый переключающий транзистор Т42 и пятнадцатый переключающий транзистор Т32.
Управляющий контакт шестого переключающего транзистора Т51 вводит постоянное напряжение DCH высокого логического уровня, входной контакт шестого переключающего транзистора Т51 вводит постоянное напряжение высокого логического уровня, и выходной контакт шестого переключающего транзистора Т51 соединен с выходным контактом седьмого переключающего транзистора Т52, управляющим контактом восьмого переключающего транзистора Т53 и управляющим контактом десятого пе- 5 031970 реключающего транзистора Т73 соответственно.
Управляющий контакт седьмого переключающего транзистора Т52 соединен с выходным контактом первого переключающего транзистора Т11 и управляющим контактом одиннадцатого переключающего транзистора Т74, и входной контакт седьмого переключающего транзистора Т52 соединен с первым постоянным напряжением VSS1 низкого логического уровня.
Входной контакт восьмого переключающего транзистора Т53 вводит постоянное напряжение DCH высокого логического уровня, выходной контакт восьмого переключающего транзистора Т53 соединен с выходным контактом девятого переключающего транзистора Т54, управляющим контактом четырнадцатого переключающего транзистора Т42 и управляющим контактом пятнадцатого переключающего транзистора Т32.
Управляющий контакт девятого переключающего транзистора Т54 соединен с выходным контактом первого переключающего транзистора Т11, и входной контакт девятого переключающего транзистора Т54 соединен с выходным контактом десятого переключающего транзистора Т73 и выходным контактом одиннадцатого переключающего транзистора Т74.
Входной контакт десятого переключающего транзистора Т73 вводит постоянное напряжение DCH высокого логического уровня; входной контакт одиннадцатого переключающего транзистора Т74 соединен со вторым постоянным напряжением DCL низкого логического уровня.
Управляющий контакт двенадцатого переключающего транзистора Т75 соединен с выходным контактом первого переключающего транзистора Т11, входной контакт двенадцатого переключающего транзистора Т75 вводит постоянное напряжение DCH высокого логического уровня, и входной контакт двенадцатого переключающего транзистора Т75 соединен с выходным контактом тринадцатого переключающего транзистора Т76 и выходным контактом четырнадцатого переключающего транзистора Т42 соответственно.
Управляющий контакт тринадцатого переключающего транзистора Т76 соединен с управляющим контактом пятнадцатого переключающего транзистора Т32, и входной контакт тринадцатого переключающего транзистора Т76 соединен со вторым постоянным напряжением DCL низкого логического уровня.
Входной контакт четырнадцатого переключающего транзистора Т42 соединен с выходным контактом первого переключающего транзистора Т11.
Входной контакт пятнадцатого переключающего транзистора Т32 соединен с первым постоянным напряжением VSS1 низкого логического уровня, и выходной контакт пятнадцатого переключающего транзистора Т32 соединен с выходным контактом второго переключающего транзистора Т21 повышающего модуля 202.
Ускоряющий конденсатор 206 расположен между выходным контактом первого переключающего транзистора Т11 и выходным контактом второго переключающего транзистора Т21 повышающего модуля 202.
Рассмотрим фиг. 2 и 3, где на фиг. 3 показана диаграмма форм сигналов схемы управления разверткой согласно первому предпочтительному варианту осуществления настоящего изобретения. Когда схема управления разверткой настоящего предпочтительного варианта осуществления находится в рабочем состоянии, запускающий сигнал STV запускает схему управления разверткой. Когда нисходящий сигнал ST(N-1) предыдущего уровня имеет высокий уровень, первый переключающий транзистор Т11 включается, и постоянное напряжение DCH высокого логического уровня заряжается для ускоряющего конденсатора 206 посредством первого переключающего транзистора Т11 с тем, чтобы улучшить базовую точку Q(N) до более высокого уровня. Затем нисходящий сигнал ST(N-1) предыдущего уровня переходит в низкоуровневое состояние, и первый переключающий транзистор Т11 выключается. Базовая точка Q(N) поддерживается на более высоком уровне посредством ускоряющего конденсатора 206, и второй переключающий транзистор Т21 и третий переключающий транзистор Т22 включаются.
Далее, сигнал CK(n) синхронизации текущего уровня переходит в высокоуровневое состояние. Сигнал CK(n) синхронизации непрерывно заряжается для ускоряющего конденсатора 206 посредством второго переключающего транзистора с тем, чтобы позволить базовой точке Q(N) достичь более высокого уровня, и сигнал G(N) развертки текущего уровня и нисходящий сигнал ST(N) текущего уровня также переходят в высокоуровневое состояние.
В это время базовая точка Q(N) находится в высокоуровневом состоянии. Поскольку входной контакт первого переключающего транзистора Т11 соединен с постоянным напряжением DCH высокого логического уровня, базовая точка Q(N) не генерирует утечку тока посредством первого переключающего транзистора Т11.
В это же время благодаря тому, что седьмой переключающий транзистор Т52, девятый переключающий транзистор Т54, одиннадцатый переключающий транзистор Т74 и двенадцатый переключающий транзистор Т75 включены, базовая точка P(N) находится в низкоуровневом состоянии, так что четырнадцатый переключающий транзистор Т42 выключен. Постоянное напряжение DCH высокого логического уровня соединено с выходным контактом четырнадцатого переключающего транзистора посредством двенадцатого переключающего транзистора, так что базовая точка Q(N) также не генерирует утечку тока
- 6 031970 посредством четырнадцатого переключающего транзистора Т42.
В то же время четвертый переключающий транзистор Т411 и пятый переключающий транзистор Т412 выключаются. Тем не менее, выходной контакт пятого переключающего транзистора Т412 вводит сигнал G(N) развертки текущего уровня, причем в это время сигнал G(N) развертки текущего уровня находится в высокоуровневом состоянии. Следовательно, базовая точка Q(N) также не генерирует утечку тока посредством четвертого переключающего транзистора Т411 и пятого переключающего транзистора Т412.
В итоге, когда схема 20 управления разверткой согласно настоящему предпочтительному варианту осуществления находится в высокоуровневом состоянии, схема 20 управления разверткой не генерирует утечку тока посредством первого переключающего транзистора Т11, четырнадцатого переключающего транзистора, четвертого переключающего транзистора и пятого переключающего транзистора, что повышает надежность схемы 20 управления разверткой.
Когда сигнал G(N+2) развертки следующих двух уровней и сигнал CK(n+2) синхронизации следующих двух уровней находятся в высокоуровневом состоянии, четвертый переключающий транзистор и пятый переключающий транзистор включены; в то же время сигнал G(N) развертки текущего уровня находится в низкоуровневом состоянии, и базовая точка Q(N) разряжается посредством понижающего модуля. Поскольку седьмой переключающий транзистор Т52 выключен, базовая точка P(N) переходит в высокоуровневое состояние посредством шестого переключающего транзистора и восьмого переключающего транзистора; в это время тринадцатый переключающий транзистор Т76 и четырнадцатый переключающий транзистор Т42 включаются, и базовая точка Q(N) соединяется со вторым постоянным напряжением DCL низкого логического уровня посредством четвертого переключающего транзистора Т42 и тринадцатого переключающего транзистора Т76, что обеспечивает низкий потенциал базовой точки Q(N) и поддерживает сигнал G(N) развертки текущего уровня на низком уровне.
Для удобного анализа схемы управления величина первого постоянного напряжения VSS1 низкого логического уровня задана таким образом, чтобы она превышала величину второго постоянного напряжения DCL низкого логического уровня с тем, чтобы независимо контролировать каждую часть схемы управления. Конкретная величина первого постоянного напряжения VSS1 низкого логического уровня или второго постоянного напряжения DCL низкого логического уровня задается согласно фактической ситуации.
Посредством настройки модуля управления повышением, модуля поддержки понижения и понижающего модуля настоящее изобретение может успешно предотвращать явление утечки тока с тем, чтобы повысить надежность схемы управления разверткой.
Рассмотрим фиг. 4, где показана структурная диаграмма схемы управления разверткой согласно второму предпочтительному варианту осуществления настоящего изобретения. Различие между схемой управления разверткой согласно настоящему предпочтительному варианту осуществления и схемой согласно первому предпочтительному варианту осуществления заключается в следующем: управляющий контакт четвертого переключающего транзистора Т411 понижающего модуля вводит сигнал CK(n+2) синхронизации следующих двух уровней, входной контакт четвертого переключающего транзистора Т411 соединен с выходным контактом первого переключающего транзистора Т11 модуля управления повышением, выходной контакт четвертого переключающего транзистора Т411 соединен с входным контактом пятого переключающего транзистора Т412, управляющий контакт пятого переключающего транзистора Т412 вводит сигнал G(N+2) развертки следующих двух уровней, и выходной контакт пятого переключающего транзистора Т412 вводит сигнал G(N) развертки текущего уровня.
В настоящем предпочтительном варианте осуществления модифицирована схема управления разверткой согласно первому предпочтительному варианту осуществления, что не только предотвращает явление утечки тока базовой точки Q(N) посредством четвертого переключающего транзистора и пятого переключающего транзистора, но также предотвращает воздействие импульсного сигнала синхронизации следующих двух уровней на сигнал развертки текущего уровня.
Рассмотрим фиг. 5, где показана структурная диаграмма схемы управления разверткой согласно третьему предпочтительному варианту осуществления настоящего изобретения. На основании первого предпочтительного варианта осуществления модуль поддержки понижения схемы управления разверткой согласно настоящему предпочтительному варианту осуществления содержит первый блок 51 поддержки понижения и второй блок 52 поддержки понижения, и первый блок 51 поддержки понижения и второй блок 52 поддержки понижения работают поочередно. Модуль поддержки понижения управляет блоками поддержки понижения посредством источников LC1 и LC2 напряжения соответственно. Принципы работы первого блока 51 поддержки понижения и второго блока 52 поддержки понижения аналогичны принципу работы модуля поддержки понижения согласно первому предпочтительному варианту осуществления. Просим ознакомиться с соответствующими описаниями схемы управления разверткой согласно первому предпочтительному варианту осуществления.
Два блока поддержки понижения, работающие поочередно, расположены в схеме управления разверткой согласно настоящему предпочтительному варианту осуществления, что эффективно уменьшает электрическую нагрузку каждого блока поддержки понижения и дополнительно повышает надежность
- 7 031970 схемы управления разверткой с длительной продолжительностью работы.
Рассмотрим фиг. 6, где показана структурная диаграмма схемы управления разверткой согласно четвертому предпочтительному варианту осуществления настоящего изобретения. Различие между схемой управления разверткой согласно настоящему предпочтительному варианту осуществления и схемой согласно третьему предпочтительному варианту осуществления заключается в следующем: управляющий контакт четвертого переключающего транзистора Т411 понижающего модуля вводит сигнал CK(n+2) синхронизации следующих двух уровней, входной контакт четвертого переключающего транзистора Т411 соединен с выходным контактом первого переключающего транзистора Т11 модуля управления повышением, выходной контакт четвертого переключающего транзистора Т411 соединен с входным контактом пятого переключающего транзистора Т412, управляющий контакт пятого переключающего транзистора Т412 вводит сигнал G(N+2) развертки следующих двух уровней, и выходной контакт пятого переключающего транзистора Т412 вводит сигнал G(N) развертки текущего уровня.
В настоящем предпочтительном варианте осуществления модифицирована схема управления разверткой согласно третьему предпочтительному варианту осуществления, что не только предотвращает явление утечки тока базовой точки Q(N) посредством четвертого переключающего транзистора и пятого переключающего транзистора, но также предотвращает воздействие импульсного сигнала синхронизации следующих двух уровней на сигнал развертки текущего уровня.
Рассмотрим фиг. 7, где показана структурная диаграмма схемы управления разверткой согласно пятому предпочтительному варианту осуществления настоящего изобретения. Различие между схемой управления разверткой согласно настоящему предпочтительному варианту осуществления и схемой согласно первому предпочтительному варианту осуществления заключается в следующем: схема управления разверткой согласно настоящему предпочтительному варианту осуществления не позволяет совместно использовать узлы (отсутствует совместное использование узлов управляющего контакта транзистора Т53 и отсутствует совместное использование узлов управляющего контакта транзистора Т73). Добавлено несколько управляющих блоков; однако это дополнительно повышает надежность схемы управления разверткой согласно настоящему изобретению.
Благодаря установке модуля управления повышением, модуля поддержки понижения и понижающего модуля схема управления разверткой согласно настоящему изобретению может успешно предотвращать явление утечки тока с тем, чтобы повысить надежность схемы управления разверткой; настоящее изобретение решает проблему легкого возникновения утечки тока в существующей схеме управления разверткой, что влияет на надежность схемы управления разверткой.
В заключение, настоящее изобретение было описано на примере предпочтительных вариантов осуществления, но вышеописанные предпочтительные варианты осуществления не предназначены для ограничения настоящего изобретения. Специалисты в данной области могут осуществить много изменений и модификаций описанного варианта осуществления без отступления от объема и сущности изобретения, которые, как предполагается, ограничены лишь прилагаемой формулой изобретения.

Claims (18)

  1. ФОРМУЛА ИЗОБРЕТЕНИЯ
    1. Схема управления разверткой для осуществления операции управления каскадом строк развертки, содержащая модуль управления повышением, выполненный с возможностью приема нисходящего сигнала предыдущего уровня и генерирования сигнала уровня развертки в соответствии с одной из строк развертки, согласно нисходящему сигналу предыдущего уровня;
    повышающий модуль, выполненный с возможностью повышения сигнала развертки соответствующей строки развертки согласно сигналу уровня развертки и сигналу синхронизации текущего уровня;
    понижающий модуль, выполненный с возможностью понижения сигнала развертки соответствующей строки развертки согласно сигналу синхронизации следующих двух уровней и сигналу развертки следующих двух уровней;
    модуль поддержки понижения, выполненный с возможностью поддержки сигнала развертки соответствующей строки развертки на низком уровне, содержащий первый блок поддержки понижения и второй блок поддержки понижения, причем первый блок поддержки понижения и второй блок поддержки понижения предусмотрены для поочередной работы;
    модуль нисходящей передачи, выполненный с возможностью передачи нисходящего сигнала текущего уровня в модуль управления повышением до следующего уровня; и ускоряющий конденсатор, выполненный с возможностью генерирования высокого уровня сигнала развертки строки развертки;
    причем при генерировании сигнала уровня развертки модулем управления повышением в модуле управления повышением и модуле поддержки понижения используют постоянное напряжение высокого логического уровня для предотвращения явления утечки тока; а в понижающем модуле используют сигнал развертки текущего уровня для предотвращения явления утечки тока;
    причем модуль управления повышением содержит первый переключающий транзистор, причем
    - 8 031970 управляющий контакт первого переключающего транзистора выполнен с возможностью ввода нисходящего сигнала предыдущего уровня, входной контакт первого переключающего транзистора выполнен с возможностью ввода постоянного напряжения высокого логического уровня, и выходной контакт первого переключающего транзистора соединен с повышающим модулем, понижающим модулем, модулем поддержки понижения, модулем нисходящей передачи и ускоряющим конденсатором.
  2. 2. Схема управления разверткой по п.1, отличающаяся тем, что повышающий модуль содержит второй переключающий транзистор, причем управляющий контакт второго переключающего транзистора соединен с выходным контактом первого переключающего транзистора модуля управления повышением, входной контакт второго переключающего транзистора выполнен с возможностью ввода сигнала синхронизации текущего уровня, и выходной контакт второго переключающего транзистора выполнен с возможностью вывода сигнала развертки текущего уровня.
  3. 3. Схема управления разверткой по п.1, отличающаяся тем, что модуль нисходящей передачи содержит третий переключающий транзистор, причем управляющий контакт третьего переключающего транзистора соединен с выходным контактом первого переключающего транзистора модуля управления повышением, входной контакт третьего переключающего транзистора выполнен с возможностью ввода сигнала синхронизации текущего уровня, и выходной контакт третьего переключающего транзистора выполнен с возможностью вывода нисходящего сигнала текущего уровня.
  4. 4. Схема управления разверткой по п.1, отличающаяся тем, что понижающий модуль содержит четвертый переключающий транзистор и пятый переключающий транзистор, причем управляющий контакт четвертого переключающего транзистора выполнен с возможностью ввода сигнала развертки следующих двух уровней, входной контакт четвертого переключающего транзистора соединен с выходным контактом первого переключающего транзистора модуля управления повышением, выходной контакт четвертого переключающего транзистора соединен с входным контактом пятого переключающего транзистора, управляющий контакт пятого переключающего транзистора выполнен с возможностью ввода сигнала синхронизации следующих двух уровней, и выходной контакт пятого переключающего транзистора выполнен с возможностью ввода сигнала развертки текущего уровня.
  5. 5. Схема управления разверткой по п.1, отличающаяся тем, что модуль поддержки понижения содержит шестой переключающий транзистор, седьмой переключающий транзистор, восьмой переключающий транзистор, девятый переключающий транзистор, десятый переключающий транзистор, одиннадцатый переключающий транзистор, двенадцатый переключающий транзистор, тринадцатый переключающий транзистор, четырнадцатый переключающий транзистор и пятнадцатый переключающий транзистор;
    причем управляющий контакт шестого переключающего транзистора выполнен с возможностью ввода постоянного напряжения высокого логического уровня, входной контакт шестого переключающего транзистора выполнен с возможностью ввода постоянного напряжения высокого логического уровня, и выходной контакт шестого переключающего транзистора соединен с выходным контактом седьмого переключающего транзистора, управляющим контактом восьмого переключающего транзистора и управляющим контактом десятого переключающего транзистора соответственно;
    причем управляющий контакт седьмого переключающего транзистора соединен с выходным контактом первого переключающего транзистора и управляющим контактом одиннадцатого переключающего транзистора, и входной контакт седьмого переключающего транзистора соединен с первым постоянным напряжением низкого логического уровня;
    причем входной контакт восьмого переключающего транзистора выполнен с возможностью ввода постоянного напряжения высокого логического уровня, выходной контакт восьмого переключающего транзистора соединен с выходным контактом девятого переключающего транзистора, управляющим контактом четырнадцатого переключающего транзистора и управляющим контактом пятнадцатого переключающего транзистора;
    причем управляющий контакт девятого переключающего транзистора соединен с выходным контактом первого переключающего транзистора, и входной контакт девятого переключающего транзистора соединен с выходным контактом десятого переключающего транзистора и выходным контактом одиннадцатого переключающего транзистора;
    причем входной контакт десятого переключающего транзистора выполнен с возможностью ввода постоянного напряжения высокого логического уровня;
    причем входной контакт одиннадцатого переключающего транзистора соединен со вторым постоянным напряжением низкого логического уровня;
    причем управляющий контакт двенадцатого переключающего транзистора соединен с выходным контактом первого переключающего транзистора, входной контакт двенадцатого переключающего транзистора выполнен с возможностью ввода постоянного напряжения высокого логического уровня, и входной контакт двенадцатого переключающего транзистора соединен с выходным контактом тринадцатого переключающего транзистора и выходным контактом четырнадцатого переключающего транзистора соответственно;
    причем управляющий контакт тринадцатого переключающего транзистора соединен с управляю- 9 031970 щим контактом пятнадцатого переключающего транзистора, и входной контакт тринадцатого переключающего транзистора соединен со вторым постоянным напряжением низкого логического уровня;
    причем входной контакт четырнадцатого переключающего транзистора соединен с выходным контактом первого переключающего транзистора;
    причем входной контакт пятнадцатого переключающего транзистора соединен с первым постоянным напряжением низкого логического уровня, и выходной контакт пятнадцатого переключающего транзистора соединен с выходным контактом второго переключающего транзистора модуля управления повышением.
  6. 6. Схема управления разверткой по п.5, отличающаяся тем, что первое постоянное напряжение низкого логического уровня больше второго постоянного напряжения низкого логического уровня.
  7. 7. Схема управления разверткой по п.1, отличающаяся тем, что ускоряющий конденсатор расположен между выходным контактом первого переключающего транзистора и выходным контактом второго переключающего транзистора повышающего модуля.
  8. 8. Схема управления разверткой по п.1, отличающаяся тем, что понижающий модуль содержит четвертый переключающий транзистор и пятый переключающий транзистор, управляющий контакт четвертого переключающего транзистора выполнен с возможностью ввода сигнала синхронизации следующих двух уровней, входной контакт четвертого переключающего транзистора соединен с выходным контактом первого переключающего транзистора модуля управления повышением, выходной контакт четвертого переключающего транзистора соединен с входным контактом пятого переключающего транзистора, управляющий контакт пятого переключающего транзистора выполнен с возможностью ввода сигнала развертки следующих двух уровней, и выходной контакт пятого переключающего транзистора выполнен с возможностью ввода сигнала развертки текущего уровня.
  9. 9. Схема управления разверткой для осуществления операции управления каскадом строк развертки, содержащая модуль управления повышением, выполненный с возможностью приема нисходящего сигнала предыдущего уровня и генерирования сигнала уровня развертки в соответствии с одной из строк развертки, согласно нисходящему сигналу предыдущего уровня;
    повышающий модуль, выполненный с возможностью повышения сигнала развертки соответствующей строки развертки согласно сигналу уровня развертки и сигналу синхронизации текущего уровня;
    понижающий модуль, выполненный с возможностью понижения сигнала развертки соответствующей строки развертки согласно сигналу синхронизации следующих двух уровней и сигналу развертки следующих двух уровней;
    модуль поддержки понижения, выполненный с возможностью поддержки сигнала развертки соответствующей строки развертки на низком уровне;
    модуль нисходящей передачи, выполненный с возможностью передачи нисходящего сигнала текущего уровня в модуль управления повышением до следующего уровня; и ускоряющий конденсатор, выполненный с возможностью генерирования высокого уровня сигнала развертки строки развертки;
    причем при генерировании сигнала уровня развертки модулем управления повышением в модуле управления повышением и модуле поддержки понижения используют постоянное напряжение высокого логического уровня для предотвращения явления утечки тока и в понижающем модуле используют сигнал развертки текущего уровня для предотвращения явления утечки тока.
  10. 10. Схема управления разверткой по п.9, отличающаяся тем, что модуль управления повышением содержит первый переключающий транзистор, причем управляющий контакт первого переключающего транзистора выполнен с возможностью ввода нисходящего сигнала предыдущего уровня, входной контакт первого переключающего транзистора выполнен с возможностью ввода постоянного напряжения высокого логического уровня, и выходной контакт первого переключающего транзистора соединен с повышающим модулем, понижающим модулем, модулем поддержки понижения, модулем нисходящей передачи и ускоряющим конденсатором соответственно.
  11. 11. Схема управления разверткой по п.10, отличающаяся тем, что повышающий модуль содержит второй переключающий транзистор, причем управляющий контакт второго переключающего транзистора соединен с выходным контактом первого переключающего транзистора модуля управления повышением, входной контакт второго переключающего транзистора выполнен с возможностью ввода сигнала синхронизации текущего уровня, и выходной контакт второго переключающего транзистора выполнен с возможностью вывода сигнала развертки текущего уровня.
  12. 12. Схема управления разверткой по п.10, отличающаяся тем, что модуль нисходящей передачи содержит третий переключающий транзистор, причем управляющий контакт третьего переключающего транзистора соединен с выходным контактом первого переключающего транзистора модуля управления повышением, входной контакт третьего переключающего транзистора выполнен с возможностью ввода сигнала синхронизации текущего уровня, и выходной контакт третьего переключающего транзистора выполнен с возможностью вывода нисходящего сигнала текущего уровня.
  13. 13. Схема управления разверткой по п.10, отличающаяся тем, что понижающий модуль содержит
    - 10 031970 четвертый переключающий транзистор и пятый переключающий транзистор, управляющий контакт четвертого переключающего транзистора выполнен с возможностью ввода сигнала развертки следующих двух уровней, входной контакт четвертого переключающего транзистора соединен с выходным контактом первого переключающего транзистора модуля управления повышением, выходной контакт четвертого переключающего транзистора соединен с входным контактом пятого переключающего транзистора, управляющий контакт пятого переключающего транзистора выполнен с возможностью ввода сигнала синхронизации следующих двух уровней, и выходной контакт пятого переключающего транзистора выполнен с возможностью ввода сигнала развертки текущего уровня.
  14. 14. Схема управления разверткой по п.10, отличающаяся тем, что модуль поддержки понижения содержит шестой переключающий транзистор, седьмой переключающий транзистор, восьмой переключающий транзистор, девятый переключающий транзистор, десятый переключающий транзистор, одиннадцатый переключающий транзистор, двенадцатый переключающий транзистор, тринадцатый переключающий транзистор, четырнадцатый переключающий транзистор и пятнадцатый переключающий транзистор;
    причем управляющий контакт шестого переключающего транзистора выполнен с возможностью ввода постоянного напряжения высокого логического уровня, входной контакт шестого переключающего транзистора выполнен с возможностью ввода постоянного напряжения высокого логического уровня, выходной контакт шестого переключающего транзистора соединен с выходным контактом седьмого переключающего транзистора, управляющим контактом восьмого переключающего транзистора и управляющим контактом десятого переключающего транзистора соответственно;
    причем управляющий контакт седьмого переключающего транзистора соединен с выходным контактом первого переключающего транзистора и управляющим контактом одиннадцатого переключающего транзистора, входной контакт седьмого переключающего транзистора соединен с первым постоянным напряжением низкого логического уровня;
    причем входной контакт восьмого переключающего транзистора выполнен с возможностью ввода постоянного напряжения высокого логического уровня, выходной контакт восьмого переключающего транзистора соединен с выходным контактом девятого переключающего транзистора, управляющим контактом четырнадцатого переключающего транзистора и управляющим контактом пятнадцатого переключающего транзистора;
    причем управляющий контакт девятого переключающего транзистора соединен с выходным контактом первого переключающего транзистора, входной контакт девятого переключающего транзистора соединен с выходным контактом десятого переключающего транзистора и выходным контактом одиннадцатого переключающего транзистора;
    причем входной контакт десятого переключающего транзистора выполнен с возможностью ввода постоянного напряжения высокого логического уровня;
    причем входной контакт одиннадцатого переключающего транзистора соединен со вторым постоянным напряжением низкого логического уровня;
    причем управляющий контакт двенадцатого переключающего транзистора соединен с выходным контактом первого переключающего транзистора, входной контакт двенадцатого переключающего транзистора выполнен с возможностью ввода постоянного напряжения высокого логического уровня, и входной контакт двенадцатого переключающего транзистора соединен с выходным контактом тринадцатого переключающего транзистора и выходным контактом четырнадцатого переключающего транзистора соответственно;
    причем управляющий контакт тринадцатого переключающего транзистора соединен с управляющим контактом пятнадцатого переключающего транзистора, и входной контакт тринадцатого переключающего транзистора соединен со вторым постоянным напряжением низкого логического уровня;
    причем входной контакт четырнадцатого переключающего транзистора соединен с выходным контактом первого переключающего транзистора;
    причем входной контакт пятнадцатого переключающего транзистора соединен с первым постоянным напряжением низкого логического уровня, и выходной контакт пятнадцатого переключающего транзистора соединен с выходным контактом второго переключающего транзистора модуля управления повышением.
  15. 15. Схема управления разверткой по п.14, отличающаяся тем, что первое постоянное напряжение низкого логического уровня больше второго постоянного напряжения низкого логического уровня.
  16. 16. Схема управления разверткой по п.10, отличающаяся тем, что ускоряющий конденсатор расположен между выходным контактом первого переключающего транзистора и выходным контактом второго переключающего транзистора повышающего модуля.
  17. 17. Схема управления разверткой по п.10, отличающаяся тем, что понижающий модуль содержит четвертый переключающий транзистор и пятый переключающий транзистор, управляющий контакт четвертого переключающего транзистора выполнен с возможностью ввода сигнала синхронизации следующих двух уровней, входной контакт четвертого переключающего транзистора соединен с выходным контактом первого переключающего транзистора модуля управления повышением, и выходной контакт чет-
    - 11 031970 вертого переключающего транзистора соединен с входным контактом пятого переключающего транзистора, управляющий контакт пятого переключающего транзистора выполнен с возможностью ввода сигнала развертки следующих двух уровней, и выходной контакт пятого переключающего транзистора выполнен с возможностью ввода сигнала развертки текущего уровня.
  18. 18. Схема управления разверткой по п.9, отличающаяся тем, что модуль поддержки понижения содержит первый блок поддержки понижения и второй блок поддержки понижения, и первый блок поддержки понижения и второй блок поддержки понижения предусмотрены для поочередной работы.
EA201791311A 2014-12-12 2014-12-19 Схема управления разверткой EA031970B1 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201410766636.7A CN104464671B (zh) 2014-12-12 2014-12-12 一种扫描驱动电路
PCT/CN2014/094316 WO2016090671A1 (zh) 2014-12-12 2014-12-19 一种扫描驱动电路

Publications (2)

Publication Number Publication Date
EA201791311A1 EA201791311A1 (ru) 2017-10-31
EA031970B1 true EA031970B1 (ru) 2019-03-29

Family

ID=52910628

Family Applications (1)

Application Number Title Priority Date Filing Date
EA201791311A EA031970B1 (ru) 2014-12-12 2014-12-19 Схема управления разверткой

Country Status (8)

Country Link
US (1) US9576677B2 (ru)
JP (1) JP6340484B2 (ru)
KR (1) KR101937963B1 (ru)
CN (1) CN104464671B (ru)
DE (1) DE112014007244T5 (ru)
EA (1) EA031970B1 (ru)
GB (1) GB2548509B (ru)
WO (1) WO2016090671A1 (ru)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409058B (zh) * 2014-11-14 2017-02-22 深圳市华星光电技术有限公司 一种扫描驱动电路
CN104766576B (zh) * 2015-04-07 2017-06-27 深圳市华星光电技术有限公司 基于p型薄膜晶体管的goa电路
CN104851403B (zh) * 2015-06-01 2017-04-05 深圳市华星光电技术有限公司 基于氧化物半导体薄膜晶体管的goa电路
CN104882108B (zh) * 2015-06-08 2017-03-29 深圳市华星光电技术有限公司 基于氧化物半导体薄膜晶体管的goa电路
US10115362B2 (en) 2015-07-03 2018-10-30 Shenzhen China Star Optoelectronics Technology Co., Ltd. Scan-driving circuit
CN104992682B (zh) * 2015-07-03 2017-10-24 深圳市华星光电技术有限公司 一种扫描驱动电路
CN105047160B (zh) * 2015-08-24 2017-09-19 武汉华星光电技术有限公司 一种扫描驱动电路
CN106205458A (zh) * 2016-08-30 2016-12-07 深圳市华星光电技术有限公司 一种goa驱动单元
CN106251816B (zh) 2016-08-31 2018-10-12 深圳市华星光电技术有限公司 一种栅极驱动电路及液晶显示装置
CN106157916A (zh) * 2016-08-31 2016-11-23 深圳市华星光电技术有限公司 一种栅极驱动单元及驱动电路
CN106128394B (zh) * 2016-08-31 2018-06-19 深圳市华星光电技术有限公司 显示电路及具有该显示电路的液晶显示屏
CN106297714B (zh) * 2016-09-29 2018-11-27 深圳市华星光电技术有限公司 扫描驱动电路及显示装置
CN106571123B (zh) * 2016-10-18 2018-05-29 深圳市华星光电技术有限公司 Goa驱动电路及液晶显示装置
CN107134460B (zh) * 2017-04-11 2019-08-02 深圳市华星光电半导体显示技术有限公司 显示装置及其goa电路
US10431135B2 (en) 2017-04-21 2019-10-01 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Scanning driving circuit
CN106898290B (zh) * 2017-04-21 2019-08-02 深圳市华星光电半导体显示技术有限公司 扫描驱动电路
US10699659B2 (en) * 2017-09-27 2020-06-30 Shenzhen China Star Optoelectronics Technology Co. Ltd. Gate driver on array circuit and liquid crystal display with the same
CN109935208B (zh) * 2018-02-14 2021-03-02 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
US10825412B2 (en) * 2018-07-27 2020-11-03 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal panel including GOA circuit and driving method thereof
CN111243543B (zh) * 2020-03-05 2021-07-23 苏州华星光电技术有限公司 Goa电路、tft基板、显示装置及电子设备
CN115244610B (zh) 2020-12-26 2023-11-28 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN113628596B (zh) * 2021-07-23 2023-02-24 昆山龙腾光电股份有限公司 栅极驱动单元、栅极驱动电路及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050040857A1 (en) * 2003-08-21 2005-02-24 International Business Machines Corporation Methods and arrangements for enhancing domino logic
US20080129348A1 (en) * 2005-04-05 2008-06-05 Uniram Technology Inc. High performance low power multiple-level-switching output drivers
US20120229189A1 (en) * 2011-03-09 2012-09-13 Christian Larsen High speed level shifters and method of operation
CN103928008A (zh) * 2014-04-24 2014-07-16 深圳市华星光电技术有限公司 一种用于液晶显示的goa电路及液晶显示装置
CN104200770A (zh) * 2014-06-23 2014-12-10 友达光电股份有限公司 显示面板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003241202A1 (en) 2002-06-10 2003-12-22 Samsung Electronics Co., Ltd. Shift register, liquid crystal display device having the shift register and method of driving scan lines using the same
TWI275051B (en) * 2003-10-16 2007-03-01 Pioneer Corp Organic electroluminescence display panel
TW200627363A (en) * 2004-12-20 2006-08-01 Toshiba Kk Driver circuit of display device and method of driving the same
KR101543320B1 (ko) * 2008-07-18 2015-08-11 엘지디스플레이 주식회사 액정표시장치의 구동방법
KR101752360B1 (ko) * 2010-10-28 2017-07-12 삼성디스플레이 주식회사 게이트 구동회로 및 이를 구비한 표시 장치
KR101963595B1 (ko) 2012-01-12 2019-04-01 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 표시 장치
CN103514840B (zh) * 2012-06-14 2016-12-21 瀚宇彩晶股份有限公司 集成门极驱动电路及液晶面板
TWI511459B (zh) * 2012-10-11 2015-12-01 Au Optronics Corp 可防止漏電之閘極驅動電路
CN103680453B (zh) * 2013-12-20 2015-09-16 深圳市华星光电技术有限公司 阵列基板行驱动电路
CN103956146B (zh) * 2014-04-17 2017-04-12 深圳市华星光电技术有限公司 一种液晶面板驱动电路、液晶显示装置及一种驱动方法
TWI486959B (zh) * 2014-05-05 2015-06-01 Au Optronics Corp 移位暫存器電路
CN104008742B (zh) * 2014-05-20 2016-06-29 深圳市华星光电技术有限公司 一种扫描驱动电路及一种液晶显示装置
CN104078022B (zh) * 2014-07-17 2016-03-09 深圳市华星光电技术有限公司 具有自我补偿功能的栅极驱动电路
CN104157260B (zh) * 2014-09-10 2016-09-28 深圳市华星光电技术有限公司 基于igzo制程的栅极驱动电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050040857A1 (en) * 2003-08-21 2005-02-24 International Business Machines Corporation Methods and arrangements for enhancing domino logic
US20080129348A1 (en) * 2005-04-05 2008-06-05 Uniram Technology Inc. High performance low power multiple-level-switching output drivers
US20120229189A1 (en) * 2011-03-09 2012-09-13 Christian Larsen High speed level shifters and method of operation
CN103928008A (zh) * 2014-04-24 2014-07-16 深圳市华星光电技术有限公司 一种用于液晶显示的goa电路及液晶显示装置
CN104200770A (zh) * 2014-06-23 2014-12-10 友达光电股份有限公司 显示面板

Also Published As

Publication number Publication date
EA201791311A1 (ru) 2017-10-31
JP2018506053A (ja) 2018-03-01
KR20170086564A (ko) 2017-07-26
CN104464671A (zh) 2015-03-25
GB201709226D0 (en) 2017-07-26
WO2016090671A1 (zh) 2016-06-16
JP6340484B2 (ja) 2018-06-06
US20160171949A1 (en) 2016-06-16
DE112014007244T5 (de) 2017-09-28
US9576677B2 (en) 2017-02-21
GB2548509B (en) 2020-10-28
GB2548509A (en) 2017-09-20
CN104464671B (zh) 2017-01-11
KR101937963B1 (ko) 2019-01-14

Similar Documents

Publication Publication Date Title
EA031970B1 (ru) Схема управления разверткой
RU2667458C1 (ru) Схема goa и жидкокристаллический дисплей
US10223993B2 (en) Shift register and driving method thereof, gate driving circuit and display apparatus
CN110120201B (zh) 消除关机残影的电路、其控制方法及液晶显示装置
US10037741B2 (en) Shift register unit and driving method thereof, as well as array substrate gate drive device and display panel
US9799269B2 (en) Pixel circuit, display panel and driving method thereof
US9767755B2 (en) Scan driving circuit for oxide semiconductor thin film transistors
US20160284303A1 (en) Scan driving circuit and lcd device
RU2667457C1 (ru) Схема возбуждения сканирования для оксидного полупроводникового тонкопленочного транзистора
US20150310819A1 (en) Gate Driver for Narrow Bezel LCD
TWI421849B (zh) 液晶顯示裝置
US10121434B2 (en) Stage circuit and scan driver using the same
RU2673701C1 (ru) Жидкокристаллическое устройство отображения и схема возбуждения затвора для него
WO2017128696A1 (zh) 一种像素电路及其驱动方法、显示装置
JP2007011346A (ja) 表示装置及び表示装置用駆動装置
EA032788B1 (ru) Схема управления разверткой
CN103268749A (zh) 一种反相器、amoled补偿电路和显示面板
CN102364571B (zh) 栅极驱动装置与残影消除方法
CN103198788A (zh) 一种像素电路、有机电致发光显示面板及显示装置
JP2009258733A (ja) 液晶ディスプレーの駆動方法及び駆動装置
US11763726B2 (en) Display apparatus, gate electrode driver circuit, shift register circuit and drive method thereof
JP2018530779A (ja) Ｇｏａ回路及びその駆動方法、液晶ディスプレイ
JP2019070731A (ja) シフトレジスタおよびそれを備えた表示装置
CN107086022B (zh) 一种信号转换电路、显示面板及显示装置
US10482808B2 (en) Pixel control circuit and control method thereof, display device

Legal Events

Date Code Title Description
MM4A Lapse of a eurasian patent due to non-payment of renewal fees within the time limit in the following designated state(s)

Designated state(s): AM AZ BY KZ KG TJ TM