CN104200770A - 显示面板 - Google Patents
显示面板 Download PDFInfo
- Publication number
- CN104200770A CN104200770A CN201410489483.6A CN201410489483A CN104200770A CN 104200770 A CN104200770 A CN 104200770A CN 201410489483 A CN201410489483 A CN 201410489483A CN 104200770 A CN104200770 A CN 104200770A
- Authority
- CN
- China
- Prior art keywords
- electrically coupled
- node
- path
- control
- shift registor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008878 coupling Effects 0.000 claims description 10
- 238000010168 coupling process Methods 0.000 claims description 10
- 238000005859 coupling reaction Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 6
- 101000577105 Homo sapiens Mannosyl-oligosaccharide glucosidase Proteins 0.000 description 46
- 102100025315 Mannosyl-oligosaccharide glucosidase Human genes 0.000 description 46
- 238000010586 diagram Methods 0.000 description 33
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 20
- 239000003990 capacitor Substances 0.000 description 14
- 238000012546 transfer Methods 0.000 description 12
- 238000013461 design Methods 0.000 description 8
- 101100313728 Vitis vinifera VINST1 gene Proteins 0.000 description 6
- 238000013459 approach Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000004064 dysfunction Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
- G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
本发明提供了一种显示面板,所述显示面板包括:在显示区的两侧分设第一栅极线驱动电路与第二栅极线驱动电路,并分别通过第一栅极线与第二栅极线控制显示区中的同一个像素。第一栅极线驱动电路电性耦接至第一栅极线以提供第一控制信号至第一栅极线;第二栅极线驱动电路电性耦接至第二栅极线以提供第二控制信号至第二栅极线。此外,第二栅极线驱动电路电性耦接至发光控制线以提供发光控制信号至发光控制线,并通过发光控制线控制同一个像素何时发光。本发明将栅极控制信号产生器分成两区,显示面板的发光均匀性较佳,且不易因制造工艺误差影响电路的正常运作而导致显示效果劣化。
Description
技术领域
本发明是有关于一种显示面板,尤其是有关于一种显示面板的驱动电路。
背景技术
平面显示器是以像素电路为基础来显示画面的一种显示装置,而不同的像素电路可能就需要不一样的驱动电路设计来搭配才能使画面正常显示。
请参照图1,其为一般常见的一种平面显示器中的像素电路的电路图。像素电路10通过两个栅极控制信号Scan_N与Scan_N-1以及一个发光控制信号EM,控制P型晶体管T1、T2、T3、T4、T5与T6以及两个电容Cst1与Cst2,以借此在发光体驱动工作电位OVDD、VIN与OVSS的供给下,决定何时接收显示数据DATA以及控制发光二极管D1何时发光。举例而言,图1的电路图为第一晶体管的控制端仅连接栅极控制信号Scan_N-1,第一晶体管的第一端仅连接电容Cst1的第一端、电容Cst2的第二端、P型晶体管T3的第一端与P型晶体管T4的控制端,以及第一晶体管的第二端仅连接至发光体驱动工作电位VIN。P型晶体管T2的控制端仅连接发光控制信号EM与P型晶体管T5的控制端、P型晶体管T2的第一端仅连接电容Cst1的第二端与发光体驱动工作电位OVDD、P型晶体管T2的第二端连接P型晶体管T4的第一端与P型晶体管T6的第一端。P型晶体管T3的控制端仅连接电容Cst2的第一端、P型晶体管T6的控制端与栅极控制信号Scan_N,P型晶体管T3的第二端仅连接P型晶体管T4的第二端与P型晶体管T5的第一端。P型晶体管T5的第二端仅连接发光二极管D1的第一端,而发光二极管D1的第二端仅连接发光体驱动工作电位OVSS。P型晶体管T6的第二端仅连接显示数据DATA。应对于此种像素电路,目前使用的驱动电路如图2所示。
请参照图2,其为目前使用的一种平面显示器中的驱动电路的电路方块图。在平面显示器20之中,包括了一个显示区200,这个显示区中设置有许多个如图1所示的像素电路,而每一个像素电路都需要两个栅极控制信号Scan_N与Scan_N-1以及发光控制信号EM的控制。如图所示,为了明确各控制信号与像素电路之间的关系,第一行的像素电路接收的栅极控制信号分别由第一栅极控制信号产生单元Scan_P(1)与第二栅极控制信号产生单元Scan_P-1(1)提供,而第一行的像素电路接收的发光控制信号则由发光控制信号产生单元EMP(1)提供。因此,当显示区200中有960行的像素电路存在时,就必须存在Scan_P(1)、Scan_P(2)、…、Scan_P(959)与Scan_P(960)共960个第一栅极控制信号产生单元,以及Scan_P-1(1)、Scan_P-1(2)、…、Scan_P-1(959)与Scan_P-1(960)共960个第二栅极控制信号产生单元,另外还要提供EMP(1)、EMP(2)、…、EMP(959)与EMP(960)共960个发光控制信号产生单元。
如图2所示,在目前的驱动电路中,第一栅极控制信号产生单元Scan_P(1)~Scan_P(960)以及第二栅极控制信号产生单元Scan_P-1(1)~Scan_P-1(960)会被设置在显示区200的同一侧,而发光控制信号产生单元EMP(1)~EMP(960)则被设置在显示区200的另一侧。每一个第一栅极控制信号产生单元Scan_P(1)~Scan_P(960)与每一个第二栅极控制信号产生单元Scan_P-1(1)~Scan_P-1(960)会分别受控于一个对应的移位暂存器RSR(1)~RSR(960),例如:成对的第一栅极控制信号产生单元Scan_P(1)与第二栅极控制信号产生单元Scan_P-1(1)仅会受到移位暂存器RSR(1)所控制,其余对应关系依照上述类推;类似的,每一个发光控制信号产生单元EMP(1)~EMP(960)也会分别受控于一个对应的移位暂存器LSR(1)~LSR(960),例如:发光控制信号产生单元EMP(1)仅会受到移位暂存器LSR(1)所控制,其余对应关系依照上述类推,其中,移位暂存器LSR(1)~LSR(960)与移位暂存器RSR(1)~RSR(960)是不同的元件或群组。此外,为了更容易的设计时脉信号,有时候还会在这个驱动电路中额外加上几个冗余移位暂存器RBDSR、LUDSR与LBDSR,例如:冗余移位暂存器RBDSR仅连接于最后一个移位暂存器RSR(960),冗余暂存器LUDSR仅连接第一个移位暂存器LSR(1),而冗余暂存器LBDSR仅连接最后一个移位暂存器LSR(960)。
这样的驱动电路足以使显示面板20正常的显示画面。然而,由于在搭配如图1所示的像素电路10进行显示操作时,栅极控制信号Scan_N与Scan_N-1在驱动时会面临阻抗不匹配的问题,所以此种驱动电路容易导致显示面板20的发光均匀性不佳。此外,常用的移位暂存器搭配第一、第二栅极控制信号产生单元与发光控制信号产生单元需要非常多的晶体管,一旦在制造工艺上出现误差而造成晶体管的电性飘移,就很容易造成移位暂存器的功能异常而使显示效果劣化。
发明内容
本发明的目的在于提供一种显示面板,以解决现有驱动电路因栅极控制信号在驱动时阻抗不匹配,而容易导致显示面板的发光均匀性不佳的问题,以及现有驱动电路需要较多晶体管,易因制造工艺误差而导致显示功能恶化的问题。
本发明之一实施例所提供的显示面板包括显示区、第一栅极线驱动电路以及第二栅极线驱动电路。其中,显示区包括多个像素,每一个像素根据第一栅极线所传递的第一控制信号与第二栅极线所传递的第二控制信号而决定如何处理数据线上所传递的数据,并根据发光控制线所传递的发光控制信号而决定何时发光。第一栅极线驱动电路设置于显示区外的第一区域内,且此第一栅极线驱动电路电性耦接至前述的第一栅极线以提供第一控制信号至第一栅极线。第二栅极线驱动电路则设置于显示区外的第二区域内,且此第二栅极线驱动电路电性耦接至前述的第二栅极线以提供第二控制信号至第二栅极线。此外,第二栅极线驱动电路还电性耦接至发光控制线以提供发光控制信号至发光控制线。其中,前述的第一区域与第二区域位于显示区的不同侧。
本发明将栅极控制信号产生器分成两区,如此就可以将驱动阻抗大的控制信号Scan_N独立驱动,并将驱动阻抗较小的控制信号Scan_N-1与发光控制信号EM以另一组电路进行驱动。并且,通过新式的第一栅极线驱动电路与第二栅极线驱动电路,可以减少整体使用的开关数量,因此可以有效的提升制造工艺偏移量的容忍范围,更不易因为制造工艺误差所导致的电性飘移而影响到电路的正常运作并导致显示效果劣化。
附图说明
图1为目前使用的一种平面显示器中的像素电路的电路图。
图2为目前使用的一种平面显示器中的驱动电路的电路方块图。
图3为根据本发明一实施例的平面显示器的电路方块图。
图4为根据本发明一实施例的第一栅极线驱动电路的电路方块图。
图5为根据本发明一实施例的第一栅极线驱动电路中的移位暂存器的电路方块图。
图6为根据本发明一实施例的移位暂存器中的第一上拉电路模组的详细电路图。
图7为根据本发明一实施例的移位暂存器中的第一下拉电路模组的详细电路图。
图8为根据本发明一实施例的移位暂存器中的第一上拉控制模组的详细电路图。
图9为根据本发明一实施例的移位暂存器中的第一下拉控制模组的详细电路图。
图10为根据本发明一实施例的栅极控制信号产生器的电路方块图。
图11为根据本发明一实施例的栅极控制信号产生器的详细电路图。
图12为根据本发明一实施例的一级移位暂存器与栅极控制信号产生器的详细电路图。
图13为根据本发明一实施例的一级移位暂存器与栅极控制信号产生器的操作时序图。
图14为根据本发明一实施例的第二栅极线驱动电路的电路方块图。
图15A为根据本发明一实施例的发光控制信号产生器的部分电路图。
图15B为图15A所示的实施例的发光控制信号产生器的另一部份的电路图。
图16为根据本发明一实施例的发光控制信号产生器的操作时序图。
图17为根据本发明另一实施例的平面显示器的电路方块图。
符号说明:
10:像素电路
20、30:平面显示器
200、300:显示区
302、304:像素
320:数据线
330、400:第一栅极线驱动电路
332、334:第一栅极线
340、1400:第二栅极线驱动电路
342、346:第二栅极线
344、348:发光控制线
500、LSR(1)、LSR(2)、LSR(959)、LSR(960)、RSR(1)、RSR(2)、RSR(959)、RSR(960)、SR(D1)、SR(1)、SR(2)、SR(N-1)、SR(N)、SR(N+1)、SRA(1)~SRA(960)、SRB(1)~SRB(960):移位暂存器
LBDSR、LUDSR、RBDSR、SRA(UD1)、SRA(UD2)、SRA(BD1)、SRA(BD2)、SRB(UD1)、SRB(BD1)~SRB(BD4):冗余移位暂存器
510、600:第一上拉电路模组
520、700:第一下拉电路模组
530、800:第一上拉控制模组
540、900:第一下拉控制模组
610、620、630、710、720、810、820、910、920、930、940、1012、1022、1032、1042、1510、1520、1530、1540、1550、1560、1570、1580、1590、1600、1610、1620、1630、1640、1650、1660、1670、1680、1690、T1、T2、T3、T4、T5、T6:P型晶体管
612、622、632、712、722、812、822、912、922、932、942、1014、1024、1034、1044、1512、1522、1532、1542、1552、1562、1572、1582、1592、1602、1612、1622、1632、1642、1652、1662、1672、1682、1692:控制端
614、616、624、626、634、636、714、716、724、726、814、816、824、826、914、916、924、926、934、936、944、946、1016、1018、1026、1028、1036、1038、1046、1048、1514、1516、1524、1526、1534、1536、1544、1546、1554、1556、1564、1566、1574、1576、1584、1586、1594、1596、1604、1606、1614、1616、1624、1626、1634、1636、1644、1646、1654、1656、1664、1666、1674、1676、1684、1686、1694、1696:通路端
1010、1010a:第二上拉控制模组
1020、1020a:第二下拉控制模组
1030、1030a:第二上拉电路模组
1200:移位暂存器与栅极控制信号产生器的组合电路
Boot(N):第二控制节点
C、C1、C2、C3、Cst1、Cst2:电容
CN1(N)、CN2(N)、CN3(N):控制节点
CK1:时脉信号
D1:发光二极管
DATA:显示数据
EM、EM(1)~EM(960)、EM(N):发光控制信号
EMC(1)~EMC(960)、EMC(N)、EMC(N+1)、EMC(N+2):发光控制信号产生器
EMP(1)~EMP(960):发光控制信号产生单元
EMP(N):发光控制信号产生节点
EN1:致能信号
GCS1(1)、GCS1(2)、GCS1(N-1)、GCS1(N)、GCS1(N+1):栅极控制信号产生器
VGH:第一工作电位
VGL:第二工作电位
OVDD、OVSS、VIN:发光体驱动工作电位
Q(N):第一控制节点
S(N-1)、S(N)、S(N+1)、VST1、VST2、VST3:启动信号
Scan_N、Scan_N-1:栅极控制信号
Scan_N(1)~Scan_N(960)、Scan_N(N-1)、Scan_N(N)、Scan_N(N+1):第一控制信号
Scan_N-1(1)~Scan_N-1(960)、Scan_N-1(N-1)、Scan_N-1(N)、Scan_N-1(N+1):第二控制信号
Scan_P(1)~Scan_P(960):第一栅极控制信号产生单元
Scan_P-1(1)~Scan_P-1(960):第二栅极控制信号产生单元
SN(N):栅极控制信号输出节点
ST(N):启动信号节点
TP1、TP2、TP3、TP4、TP5、TP6、TP7:操作期间
具体实施方式
请参照图3,其为根据本发明一实施例的平面显示器的电路方块图。在本实施例中,平面显示器30包括显示区300、第一栅极线驱动电路330、第二栅极线驱动电路340、数据线320、第一栅极线332与334、第二栅极线342与346以及发光控制线344与348。此外,显示区300中具有多个像素302与304,每一个像素则受到对应的第一、第二栅极线以及发光控制线的影响。举例来说,像素302电性耦接到第一栅极线332、第二栅极线342、发光控制线344与数据线320,并根据第一栅极线332所传递的第一控制信号Scan_N(1)(后将Scan_N通称为栅极控制信号)与第二栅极线342所传递的第二控制信号Scan_N-1(1)(后将Scan_N-1通称为栅极控制信号),决定如何处理在数据线320上传递的数据,并根据发光控制线所传递的发光控制信号EM(1)而决定于何时发光。类似的,像素304电性耦接到第一栅极线334、第二栅极线346、发光控制线348与数据线320,并根据第一栅极线334所传递的第一控制信号Scan_N(2)与第二栅极线346所传递的第二控制信号Scan_N-1(2),决定如何处理在数据线320上传递的数据,并根据发光控制线所传递的发光控制信号EM(2)而决定于何时发光。像素302与304的详细电路可为如图1所示的像素电路10,但并不以此为限。
如图3所示,第一栅极线驱动电路330被设置在显示区300外左侧的区域中,而第二栅极线驱动电路340则被设置在显示区300外右侧的区域中。第一栅极线驱动电路330电性耦接至第一栅极线332与334,以分别将第一控制信号Scan_N(1)与Scan_N(2)提供至对应的第一栅极线332与334。第二栅极线驱动电路340除了电性耦接至第二栅极线342与346之外,还进一步电性耦接至发光控制线344与348,借此,第二栅极线驱动电路340可以将第二控制信号Scan_N-1(1)与Scan_N-1(2)分别提供至对应的第二栅极线342与346,并将发光控制信号EM(1)与EM(2)分别提供至对应的发光控制线344与348。
通过上述的设计方式,可以将驱动阻抗差别较大的信号分开。以驱动图1的像素电路10的栅极控制信号Scan_N与Scan_N-1以及发光控制信号EM来说,栅极控制信号Scan_N必须负责读取数据以及进行临界电压的补偿,所以造成其在驱动时的阻抗负载(RC Loading)比栅极控制信号Scan_N-1与发光控制信号EM在驱动时的阻抗负载大上许多。因此,可以将栅极控制信号Scan_N设计由第一栅极线驱动电路330单独产生,而将栅极控制信号Scan_N-1与发光控制信号EM设计由第二栅极线驱动电路340产生。
接下来请参照图4,其为根据本发明一实施例的第一栅极线驱动电路的电路方块图。在本实施例中,第一栅极线驱动电路400包括了移位暂存器SR(D1)、SR(1)、SR(2)、…、SR(N-1)、SR(N)与SR(N+1)等等,以及栅极控制信号产生器(另称第一栅极控制信号产生器)GCS1(1)、GCS1(2)、…、GCS1(N-1)、GCS1(N)、GCS1(N+1)等等。每一个栅极控制信号产生器GCS1(1)、GCS1(2)、GCS1(N-1)、GCS1(N)与GCS1(N+1)电性耦接到对应的几个移位暂存器SR(1)、SR(2)、SR(N-1)、SR(N)与SR(N+1),并根据所电性耦接的移位暂存器的输出而产生对应的第一控制信号Scan_N(1)、Scan_N(2)、Scan_N(N-1)、Scan_N(N)与Scan_N(N+1)。举例而言,栅极控制信号产生器GCS1(1)会连接移位暂存器SR(D1)、SR(1)与SR(2)而产生Scan_N(1),栅极控制信号产生器GCS1(N)会连接移位暂存器SR(N-1)、SR(N)与SR(N+1)而产生Scan_N(N),其余对应关系依照上述类推;换言之,移位暂存器SR(1)会连接栅极控制信号产生器GCS1(1)与GCS1(2),移位暂存器SR(N)会连接栅极控制信号产生器GCS1(N-1)、GCS1(N)与GCS1(N+1),其余对应关系依照上述类推。
如图4所示,前述的移位暂存器SR(D1)、SR(1)、SR(2)、…、SR(N-1)、SR(N)与SR(N+1)等等,是以级连的方式逐一连接。启动信号VST1首先被提供至移位暂存器SR(D1),之后通过移位暂存器SR(D1)的操作,使得SR(D1)产生一个对应的输出信号并往下一级移位暂存器SR(1)传递,这一个过程看起来就像是启动信号VST1被移位暂存器SR(D1)延迟了一段时间之后再被传递给移位暂存器SR(1),也是级连的移位暂存器的运作基础。移位暂存器SR(D1)产生的输出信号对于移位暂存器SR(1)的意义,就相当于是启动信号VST1对移位暂存器SR(D1)的意义。也就是说,移位暂存器SR(D1)的输出就是移位暂存器SR(1)运作时所需要的启动信号。相同的,移位暂存器SR(1)的输出就成了移位暂存器SR(2)运作时所需要的启动信号。以此类推,移位暂存器SR(N-1)的输出就成了移位暂存器SR(N)运作时所需要的启动信号,而移位暂存器SR(N)的输出则成了移位暂存器SR(N+1)运作时所需要的启动信号。
此外,本实施例中并没有与移位暂存器SR(D1)相对应的第一栅极控制信号产生器,移位暂存器SR(D1)在此处只是作为信号时序的搭配调整以及产生下一级移位暂存器所需使用的启动信号之用,一般将此类的移位暂存器称为冗余(Dummy)移位暂存器。冗余移位暂存器的数量并没有一定的限制,但通常是根据到各输入或输出信号在时间上所需要的顺序来控制冗余移位暂存器的数量。因此,在本案中所需的冗余移位暂存器并不限于本实施例中所提出的一个,而是可因实际需求加以调整。
接下来请参照图5,其为根据本发明一实施例的第一栅极线驱动电路中的移位暂存器的电路方块图。在本实施例中,第N级的移位暂存器500包括了第一上拉电路模组510、第一下拉电路模组520、第一上拉控制模组530与第一下拉控制模组540。其中的第一上拉电路模组510接收第一工作电位VGH以及由第N-1级移位暂存器提供至此第N级的移位暂存器的启动信号S(N-1),并根据启动信号S(N-1)及第N级移位暂存器提供的启动信号S(N),决定是否开启第一工作电位VGH至第一控制节点Q(N)的电性通路。第一下拉电路模组520接收第二工作电位VGL以及由第N+1级的移位暂存器提供的启动信号S(N+1),并根据启动信号S(N+1)决定是否开启第二工作电位VGL至第一控制节点Q(N)的电性通路。第一上拉控制模组530接收第一工作电位VGH并电性耦接至第一控制节点Q(N),并根据所述第一控制节点Q(N)的电位而决定是否开启第一工作电位VGH分别至第二控制节点Boot(N)与至启动信号节点ST(N)的电性通路。第一下拉控制模组540接收时脉信号CK1、第二工作电位VGL及第N-1级移位暂存器提供的启动信号S(N-1),且根据启动信号S(N-1)决定是否将第二工作电位VGL传递至第二控制节点Boot(N),并根据第二控制节点Boot(N)的电位决定是否开启时脉信号CK1至启动信号节点ST(N)的电性通路。最终,启动信号节点ST(N)的电位就组成此第N级移位暂存器提供的启动信号S(N),并且也同时作为提供至移位暂存器LSR(N)的输出信号。
接下来将通过举例来提供更为详细的电路图。在此要先说明的是,虽然在以下的实施例中都是以P型晶体管为实施方式,但由于这些P型晶体管在各实施例中是作为开关之用,所以实际上也可以改用其他类型的开关来取代,其并非用以限制本案的实施内容。
请参照图6,其为根据本发明一实施例的移位暂存器中的第一上拉电路模组的详细电路图。在本实施例中,第一上拉电路模组600包括了三个P型晶体管610、620与630。P型晶体管610的控制端612接收前级(第N-1级)移位暂存器提供的启动信号S(N-1),其通路端614接收第一工作电位VGH,通路端616则电性耦接至第一控制节点Q(N)。P型晶体管620的控制端622接收本级(第N级)移位暂存器提供的启动信号S(N),其通路端624接收第一工作电位VGH,通路端626则电性耦接至第一控制节点Q(N)。P型晶体管630的控制端632同样接收本级(第N级)移位暂存器提供的启动信号S(N),其通路端634接收第一工作电位VGH,通路端636则电性耦接至次级(第N+1级)移位暂存器的第一控制节点Q(N+1)。
接下来请参照图7,其为根据本发明一实施例的移位暂存器中的第一下拉电路模组的详细电路图。在本实施例中,第一下拉电路模组700包括了两个P型晶体管710与720。P型晶体管710的控制端712接收启动信号S(N+1),其通路端714则电性耦接至第一控制节点Q(N)。P型晶体管720的控制端722同样接收启动信号S(N+1),其通路端724与P型晶体管710的通路端716电性耦接,而通路端726则接收第二工作电位VGL。
接下来请参照图8,其为根据本发明一实施例的移位暂存器中的第一上拉控制模组的详细电路图。在本实施例中,第一上拉控制模组800包括两个P型晶体管810与820。P型晶体管810的控制端812电性耦接至第一控制节点Q(N),其通路端814接收第一工作电位VGH,通路端816电性耦接至第二控制节点Boot(N)。P型晶体管820的控制端822同样电性耦接至第一控制节点Q(N),其通路端824接收第一工作电位VGH,而通路端826则电性耦接至启动信号节点ST(N)。
接下来请参照图9,其为根据本发明一实施例的移位暂存器中的第一下拉控制模组的详细电路图。在本实施例中,第一下拉控制模组900包括P型晶体管910、920、930与940以及电容C。P型晶体管910的控制端912接收前级(第N-1级)移位暂存器提供的启动信号S(N-1),通路端914则电性耦接至第二控制节点Boot(N)。P型晶体管920的控制端922同样接收启动信号S(N-1),其通路端924电性耦接至P型晶体管910的通路端916,而通路端926则接收第二工作电位VGL。P型晶体管930的控制端932电性耦接至第二控制节点Boot(N),其通路端934电性耦接至启动信号节点ST(N)。P型晶体管940的控制端942同样电性耦接至第二控制节点Boot(N),其通路端944电性耦接至P型晶体管930的通路端936,而通路端946则接收时脉信号CK1。电容C的一端电性耦接至第二控制节点Boot(N),而另一端则电性耦接至启动信号节点ST(N)。
接下来将配合图式说明栅极控制信号产生器的内部电路。请参照图10,其为根据本发明一实施例的栅极控制信号产生器的电路方块图。在本实施例中,栅极控制信号产生器1000包括第二上拉控制模组1010、第二下拉控制模组1020以及第二上拉模组1030。如图所示,第二上拉控制模组1010除了接收第一工作电位VGH之外,还电性耦接至第一控制节点Q(N)及栅极控制信号输出节点SN(N),以通过第一控制节点Q(N)的电位而决定是否开启第一工作电位VGH至栅极控制信号输出节点SN(N)的电性通路;第二下拉控制模组1020除了接收致能信号EN1之外,还电性耦接至启动信号节点ST(N)及栅极控制信号输出节点SN(N),以通过启动信号节点ST(N)的电位而决定是否开启致能信号EN1至栅极控制信号输出节点SN(N)的电性通路;第二上拉电路模组1030接收前级(第N-1级)移位暂存器提供的启动信号S(N-1)、后级(第N+1级)移位暂存器提供的启动信号S(N+1)与第一工作电位VGH,而且还电性耦接至栅极控制信号输出节点SN(N),以通过启动信号S(N-1)与启动信号S(N+1)来决定是否开启第一工作电位VGH至栅极控制信号输出节点SN(N)的电性通路。最终,栅极控制信号输出节点SN(N)的电位组成第N级移位暂存器提供的第一控制信号Scan_N(N)。
请参照图11,其为根据本发明一实施例的栅极控制信号产生器的详细电路图。在本实施例中,栅极控制信号产生器1000a包括了第二上拉控制模组1010a、第二下拉控制模组1020a以及第二上拉电路模组1030a。第二上拉控制模组1010a包括一个P型晶体管1012,其控制端1014电性耦接至前述的第一控制节点Q(N),通路端1016接收第一工作电位VGH,而通路端1018则电性耦接至栅极控制信号输出节点SN(N)。第二下拉控制模组1020a包括一个P型晶体管1022,其控制端1024电性耦接至启动信号节点ST(N),通路端1026电性耦接至栅极控制信号输出节点SN(N),而通路端1028则接收致能信号EN1。第二上拉电路模组1030a包括两个P型晶体管1032与1042,其中P型晶体管1032的控制端1034接收前级(第N-1级)移位暂存器提供的启动信号S(N-1),其通路端1036接收第一工作电位VGH,而通路端1038则电性耦接至栅极控制信号输出节点SN(N);P型晶体管1042的控制端1044接收由次级(第N+1级)移位暂存器所提供的启动信号S(N+1),其通路端1046接收第一工作电位VGH,通路端1048则电性耦接至栅极控制信号输出节点SN(N)。
若将上述各实施例结合在一起,则可得到如图12所示的一级移位暂存器与栅极控制信号产生器的详细电路图。在本实施例中,电路1200的大多数电路元件与连接方式均如图5~图11所示,在此不多加叙述。此外,为了稳定电路的运作,在电路1200中还另外增加了电容C1,而电容C2则相当于图9所示的电容C。电容C1的一端电性耦接至第一控制节点Q(N),另一端则接收第二工作电位VGL。整个电路1200的运作方式将搭配以下的时序图进行说明。
请参照图13,其为根据本发明一实施例的第一栅极线驱动电路的操作时序图,并请配合参照图5~图12以方便理解以下说明。
若以第1级移位暂存器来看,则其输入波形则如前所述般为最开始时所提供的启动信号VST1。若以第N级移位暂存器及对应的栅极控制信号产生器为例,则根据上述说明内容,其输入波形应为第N-1级移位暂存器的输出信号,亦即由第N-1级移位暂存器所提供的启动信号S(N-1)。以下将以第N级移位暂存器为说明主体。
如图13所示,启动信号S(N-1)在操作期间TP1的开头处由高电位转为低电位,并在操作期间TP1之中保持在低电位。如此以来,图6所示的P型晶体管610、图9所示的P型晶体管910与920,以及图11所示的P型晶体管1032都会在操作期间TP1的中保持导通状态。据此,第一控制节点Q(N)与第一工作电位VGH之间的电性通路就可通过P型晶体管610而导通,第二控制节点Boot(N)与第二工作电位VGL之间的电性通路则可通过P型晶体管910与920而导通,且栅极控制信号输出节点SN(N)与第一工作电位VGH之间的电性通路也通过P型晶体管1032而导通。所以,在操作期间TP1内,第一控制节点Q(N)与栅极控制信号输出节点SN(N)的电位会维持在高电位,而第二控制节点Boot(N)的电位则被从高电位向下拉低至低电位(约与第二工作电位VGL相同)。
因为栅极控制信号输出节点SN(N)的电位会组成第一控制信号Scan_N(N),所以第一控制信号Scan_N(N)在操作期间TP1内会维持在高电位。
由于第一控制节点Q(N)在操作期间TP1内被维持在高电位,因此图8所示的P型晶体管810、820以及图11所示的P型晶体管1012就不会被导通。相对的,由于第二控制节点Boot(N)的电位被拉低至低电位,所以图9所示的P型晶体管930与940会被导通,而启动信号节点ST(N)与时脉信号CK1之间的电性通路也将通过P型晶体管930与940而导通。因此,启动信号节点ST(N)在操作期间TP1内的电位将与时脉信号CK1同样维持在高电位。而由于启动信号节点ST(N)维持在高电位,所以启动信号S(N)也会同样维持在高电位。如此以来,包括图6所示的P型晶体管620与630以及图11所示的晶体管1022也都会维持在不导通的状态。
接下来如图13所示,在操作期间TP1结束时,启动信号S(N-1)在操作期间TP2的开头处会由低电位转为高电位,并在操作期间TP2的中保持在高电位。随着启动信号S(N-1)由低电位转为高电位,图6所示的P型晶体管610、图9所示的P型晶体管910与920,以及图11所示的P型晶体管1032就会由导通状态转为不导通状态。因此,P型晶体管610、P型晶体管910与920以及P型晶体管1032在操作期间TP2的中都会保持在不导通状态。因此,第一控制节点Q(N)的电位保持不变,而第二控制节点Boot(N)的电位则因为P型晶体管910受电容C2耦合效应(Couple Effect)而被拉往更低的电位(更低于第二工作电位VGL)。随着第二控制节点Boot(N)的电位被下拉,在操作期间TP2内的第二控制节点Boot(N)的电位会比时脉信号CK1的低电位还要更低一些,所以图9所示的P型晶体管930与940仍保持在导通状态,而启动信号节点ST(N)与时脉信号CK1之间的电性通路也将通过P型晶体管930与940而保持导通。因此,启动信号节点ST(N)在操作期间TP2内的电位将与时脉信号CK1同样变成并维持在低电位。
由于启动信号节点ST(N)在操作期间TP2内会转换成低电位,因此如图6所示的P型晶体管620会被导通,并因此使第一控制节点Q(N)稳定在高电位状态。在此同时,图6所示的P型晶体管630也会因为同样的原因被导通,所以次级(第N+1级)移位暂存器中的第一控制节点Q(N+1)的电位也会被拉升并稳定在高电位状态。因为第一控制节点Q(N)被稳定在高电位状态,而启动信号节点ST(N)被转换成低电位状态,所以如图11所示的P型晶体管1012不会导通,但P型晶体管1022会被导通。
此外,依照本级移位暂存器的运作结果,在前级(第N-1级)移位暂存器的启动信号S(N-1)变为高电位之后,本级(第N级)移位暂存器的启动信号S(N)才会转为低电位,所以以此推算次级(第N+1级)移位暂存器的启动信号S(N+1)在操作期间TP2之内将会维持在高电位状态。因此,图11所示的P型晶体管1042在操作期间TP2内也将维持在不导通的状态。
根据上述,图11中的P型晶体管1012、1032与1042在操作期间TP2内都维持在不导通状态,而P型晶体管1022则相反地维持在导通状态。因此,栅极控制信号输出节点SN(N)与致能信号EN1之间的电性通路会被导通,并因此使栅极控制信号输出节点SN(N)的电位在操作期间TP2之内与致能信号EN1一样,在致能信号EN1的高电位脉冲之后一起维持在低电位状态。
同样的,因为栅极控制信号输出节点SN(N)的电位会组成第一控制信号Scan_N(N),所以在操作期间TP2内,当致能信号EN1降到低电位之后,第一控制信号Scan_N(N)也会下降到低电位。
再接下来,仍如图13所示,在操作期间TP2结束时,启动信号S(N+1)在操作期间TP3的开头处会因为次级移位暂存器的运作而由高电位转为低电位,并在操作期间TP3之中保持在低电位。而随着启动信号S(N+1)转为低电位,图7所示的P型晶体管710与720就会转为导通状态,并因此而导通第一控制节点Q(N)与第二工作电位VGL之间的电性通路。随着第一控制节点Q(N)与第二工作电位VGL之间的电性通路被导通,第一控制节点Q(N)的电位就会被下拉至低电位(约与第二工作电位VGL相同),并使得图8所示的P型晶体管810与820以及图11所示的P型晶体管1012都转为导通。此外,启动信号S(N+1)转为低电位之时,图11所示的P型晶体管1042也会导通。据此,栅极控制信号输出节点SN(N)与第一工作电位VGH之间的电性通路就借着P型晶体管1012与1042而导通,并使得栅极控制信号输出节点SN(N)的电位被拉升至高电位。
同样的,因为栅极控制信号输出节点SN(N)的电位会组成第一控制信号Scan_N(N),所以在操作期间TP3内,第一控制信号Scan_N(N)也会被上拉到高电位。
再者,如上所述,因为第一控制节点Q(N)的电位被下拉至低电位而使得P型晶体管810与820都转为导通,所以可以通过P型晶体管810导通第二控制节点Boot(N)与第一工作电位VGH之间的电性通路,并通过P型晶体管820而导通启动信号节点ST(N)与第一工作电位VGH之间的电性通路。据此,第二控制节点Boot(N)与启动信号节点ST(N)的电位都会被上拉至约略等同于第一工作电位VGH的高电位。由于启动信号节点ST(N)的电位组成启动信号S(N),所以在操作期间TP3内,启动信号S(N)会由低电位转为高电位,并维持在高电位的状态。
接下来请参照图14,其为根据本发明一实施例的第二栅极线驱动电路的电路方块图。在本实施例中,第二栅极线驱动电路1400包括了多个移位暂存器,如移位暂存器SR(D1)、SR(1)、SR(2)、SR(3)、…、SR(N-1)、SR(N)、SR(N+1)与SR(N+2)等等,还有多个栅极控制信号产生器,如栅极控制信号产生器GCS1(1)、GCS1(2)、GCS1(3)、…、GCS1(N-1)、GCS1(N)、GCS1(N+1)与GCS1(N+2)等等,以及多个发光控制信号产生器,如发光控制信号产生器EMC(1)、EMC(2)、EMC(3)、…、EMC(N-1)、GMC(N)、EMC(N+1)与EMC(N+2)等等。
如图14所示,移位暂存器SR(D1)、SR(1)、SR(2)、SR(3)、…、SR(N-1)、SR(N)、SR(N+1)与SR(N+2)是以级连的方式逐一连接,并与图4所示的移位暂存器相同的方式,将启动信号VST2逐级向后传递。再者,每一个栅极控制信号产生器与每一个发光控制信号产生器都会电性耦接到数个对应的移位暂存器,以根据所电性耦接的移位暂存器的输出而分别产生对应的第二控制信号与发光控制信号。
本实施例中使用的移位暂存器SR(D1)、SR(1)、SR(2)、SR(3)、SR(N-1)、SR(N)、SR(N+1)与SR(N+2)与图4所示的实施例中使用的移位暂存器是相同的,所以标示了与图4的移位暂存器相同的标号。同时,本实施例中使用的栅极控制信号产生器也与图4所示的实施例中使用的栅极控制信号产生器是相同的,所以也标示了与图4的移位暂存器相同的标号。然而,这并非限定第二栅极线驱动电路1400中所使用的移位暂存器与栅极控制信号产生器一定要与第一栅极线驱动电路中所使用的相同。事实上,只要是能够达到同样功效的移位暂存器或栅极控制信号产生器,都可以拿来当作可行的替换设计。例如,图5~图11的电路设计方式,或者是图12的电路设计方式,都可使图14中的移位暂存器SR(D1)、SR(1)、SR(2)、SR(3)、SR(N-1)、SR(N)、SR(N+1)与SR(N+2)以及栅极控制信号产生器GCS1(1)、GCS1(2)、GCS1(3)、GCS1(N-1)、GCS1(N)、GCS1(N+1)与GCS1(N+2)正常的运作。其差异仅在于为了在适当的时间提供各类信号,所以冗余移位暂存器的数量或启动信号VST2的出现时间可能会有所调整,此点后续将再说明。至于具体的电路连接方式,由于在前述实施例中已经有详细的描述,故在此不再重复。
请再参照图14所示的第二栅极线驱动电路1400,其与图4所示的第一栅极线驱动电路400的最大差异在于还另外包含了多个发光控制信号产生器,如发光控制信号产生器EMC(1)、EMC(2)、EMC(3)、EMC(N-1)、EMC(N)、EMC(N+1)与EMC(N+2)等。举例而言,栅极控制信号产生器GCS1(1)连接移位暂存器SR(D1)、SR(1)与SR(2)而产生Scan_N-1(1),栅极控制信号产生器GCS1(N)会连接移位暂存器SR(N-1)、SR(N)与SR(N+1)而产生Scan_N-1(N),其余对应关系依照上述类推;发光控制信号产生器EMC(1)会连接移位暂存器SR(D1)、SR(1)、SR(2)与SR(3)而产生EM(1),发光控制信号产生器EMC(N)会连接移位暂存器SR(N-1)、SR(N)、SR(N+1)与SR(N+2)而产生发光控制信号EM(N),其余对应关系依照上述类推;换言之,移位暂存器SR(1)会连接栅极控制信号产生器GCS1(1)与GCS1(2)以及发光控制信号产生器EMC(1)与EMC(2),移位暂存器SR(2)会连接栅极控制信号产生器GCS1(1)、GCS1(2)与GCS1(3)以及发光控制信号产生器EMC(1)、EMC(2)与EMC(3),移位暂存器SR(N)会连接栅极控制信号产生器GCS1(N-1)、GCS1(N)与GCS1(N+1)以及发光控制信号产生器EMC(N-1)、EMC(N)与EMC(N+1),其余对应关系依照上述类推。以下将参照图式详细介绍发光控制信号产生器的电路与操作原理。
请参照图15A与图15B,其为根据本发明一实施例的发光控制信号产生器的详细电路图。如图15A与图15B所示,本实施例所提供的发光控制信号产生器包括了P型晶体管1510、1520、1530、1540、1550、1560、1570、1580、1590、1600、1610、1620、1630、1640、1650、1660、1670、1680与1690,以及一个电容C3。以下将以第N级发光控制信号产生器EMC(N)为例进行说明。
在本实施例中,P型晶体管1510的控制端1512接收本级(第N级)移位暂存器提供的启动信号S(N),其通路端1514接收第一工作电位VGH,通路端1516则电性耦接至控制节点CN1(N)。P型晶体管1520的控制端1522接收由次级(第N+1级)移位暂存器所提供的启动信号S(N+1),其通路端1524接收第一工作电位VGH,而通路端1526则电性耦接至控制节点CN1(N)。P型晶体管1530的控制端1532接收前级(第N-1级)移位暂存器所提供的启动信号S(N-1),通路端1536则接收第二工作电位VGL。P型晶体管1540的控制端1542电性耦接至P型晶体管1530的通路端1534,其通路端1544电性耦接至控制节点CN1(N),通路端1546则接收第二工作电位VGL。P型晶体管1550的控制端1552接收次二级(第N+2级)移位暂存器提供的启动信号S(N+2),通路端1556则接收第二工作电位VGL。P型晶体管1560的控制端1562电性耦接至P型晶体管1550的通路端1554,其通路端1564电性耦接至控制节点CN1(N),而通路端1566则接收第二工作电位VGL。电容C3的一端电性耦接至控制节点CN1(N),第二端则接收第二工作电位VGL。
P型晶体管1570的控制端1572电性耦接至控制节点CN1(N),其通路端1574接收第一工作电位VGH,通路端1576则电性耦接至控制节点CN2(N)。P型晶体管1580的控制端1582接收启动信号S(N),其通路端1584电性耦接至控制节点CN2(N),而通路端1586则接收第二工作电位VGL。P型晶体管1590的控制端1592电性耦接至控制节点CN1(N),其通路端1594接收第一工作电位VGH,通路端1596则电性耦接至控制节点CN2(N)。P型晶体管1600的控制端1602接收启动信号S(N+1),其通路端1604电性耦接至控制节点CN2(N),而通路端1606则接收第二工作电位VGL。P型晶体管1610的控制端1612电性耦接至控制节点CN1(N),其通路端1614接收第一工作电位VGH,而通路端1616则电性耦接至控制节点CN3(N)。P型晶体管1620的控制端1622电性耦接至控制节点CN2(N),其通路端1624电性耦接至控制节点CN3(N),而通路端1626则接收第二工作电位VGL。
P型晶体管1630的控制端1632电性耦接至控制节点CN3(N)(通过接点B),其通路端1634接收第一工作电位VGH(通过接点A),而通路端1636则电性耦接至发光控制信号产生节点EMP(N)。P型晶体管1640的控制端1642接收启动信号S(N),其通路端1644接收第一工作电位VGH(通过接点A),而通路端1646则电性耦接至发光控制信号产生节点EMP(N)。P型晶体管1650的控制端1652接收启动信号S(N+1),其通路端1654接收第一工作电位VGH(通过接点A),而通路端1656则电性耦接至发光控制信号产生节点EMP(N)。
P型晶体管1660的控制端1662接收启动信号S(N-1),其通路端1666则接收第二工作电位VGL(通过接点C)。P型晶体管1670的控制端1672电性耦接至P型晶体管1660的通路端1664,其通路端1674电性耦接至发光控制信号产生节点EMP(N),而通路端1676则接收第二工作电位VGL(通过接点C)。P型晶体管1680的控制端1682接收启动信号S(N+2),其通路端1686则接收第二工作电位VGL(通过接点C)。P型晶体管1690的控制端1692电性耦接至P型晶体管1680的通路端1684,其通路端1694电性耦接至发光控制信号产生节点EMP(N),而通路端1696则接收第二工作电位VGL(通过接点C)。
在上述的电路中,发光控制信号产生节点EMP(N)的电位即可组成发光控制信号产生器EMC(N)所产生的发光控制信号EM(N)。从另一个角度来看,发光控制信号产生器EMC(N)是利用启动信号S(N-1)、S(N)、S(N+1)与S(N+2)而产生对应的发光控制信号EM(N),这也是图14的发光控制信号产生器EMC(N)会同时电性耦接至移位暂存器SR(N-1)、SR(N)、SR(N+1)与SR(N+2)的缘故。
接下来请参照图16,其为根据本发明一实施例的发光控制信号产生器的操作时序图。同样以图15A、15B所示的第N级发光控制信号产生器为例,在操作期间TP4之中,启动信号S(N-1)为低电位,于是P型晶体管1530被导通,使得P型晶体管1540的控制端被下拉至接近第二工作电位VGL,并因此导通P型晶体管1540的两个通路端1544与1546之间的电性通路。而根据先前实施例对移位暂存器运作的描述,此时的启动信号S(N)、S(N+1)与S(N+2)都会处在高电位状态,因此P型晶体管1510与1520都不导通。是以,控制节点CN1(N)的电位会被维持在接近第二工作电位VGL的低电位状态。借此,P型晶体管1570与1590会被导通,而P型晶体管1580与1600则不被导通,所以控制节点CN2(N)的电位会被维持在接近第一工作电位VGH的高电位状态。既然控制节点CN1(N)处于低电位状态而控制节点CN2(N)又处于高电位状态,因此P型晶体管1610会被导通而P型晶体管1620则不被导通。如此以来,控制节点CN3(N)的电位将被维持在接近第一工作电位VGH的高电位状态。
综合上述状态,图15B中所示的P型晶体管1630、1640、1650、1680与1690都不被导通,唯有P型晶体管1660会被导通,并且因此使得P型晶体管1670也被导通。是以,在操作期间TP4之内,发光控制信号产生节点EMP(N)至第二工作电位VGL之间的电性通路会被导通,因此发光控制信号产生节点EMP(N)的电位会约等同于第二工作电位VGL。而由于发光控制信号产生节点EMP(N)的电位将组成发光控制信号EM(N),所以发光控制信号EM(N)在操作期间TP4之内会维持在低电位状态。
接下来,在操作期间TP5之内,启动信号S(N-1)、S(N+1)与S(N+2)会被维持在高电位状态,只有启动信号S(N)会被维持在低电位状态。此时控制节点CN1(N)的电位将因为P型晶体管1510被导通的缘故而被拉升到约等同于第一工作电位VGH的高电位状态。据此,控制节点CN2(N)的电位将因为P型晶体管1580被导通的缘故而被拉低到约等同于第二工作电位VGL的低电位状态,并进而使得控制节点CN3(N)的电位因为P型晶体管1620被导通的缘故而被拉低到约等同于第二工作电位VGL的低电位状态。
综合上述状态,在操作期间TP5之内,图15B所示的P型晶体管1650、1660、1670、1680与1690皆不被导通,但P型晶体管1630与1640将被导通。于是发光控制信号产生节点EMP(N)至第一工作电位VGH之间的电性通路会被导通,使得发光控制信号产生节点EMP(N)的电位会约等同于第一工作电位VGH。换句话说,在操作期间TP 5之内,发光控制信号EM(N)会维持在高电位状态。
接下来,在操作期间TP6之内,启动信号S(N-1)、S(N)、与S(N+2)会被维持在高电位状态,只有启动信号S(N+1)会被维持在低电位状态。此时控制节点CN1(N)的电位将因为P型晶体管1520被导通的缘故而被拉升到约等同于第一工作电位VGH的高电位状态。据此,控制节点CN2(N)的电位将因为P型晶体管1600被导通的缘故而被拉低到约等同于第二工作电位VGL的低电位状态,并进而使得控制节点CN3(N)的电位因为P型晶体管1620被导通的缘故而被拉低到约等同于第二工作电位VGL的低电位状态。
综合上述状态,在操作期间TP6之内,图15B所示的P型晶体管1640、1660、1670、1680与1690皆不被导通,但P型晶体管1630与1650将被导通。于是发光控制信号产生节点EMP(N)至第一工作电位VGH之间的电性通路会被导通,使得发光控制信号产生节点EMP(N)的电位会约等同于第一工作电位VGH。换句话说,在操作期间TP 6之内,发光控制信号EM(N)同样会维持在高电位状态。
最后,在操作期间TP7之内,启动信号S(N-1)、S(N)、与S(N+1)会被维持在高电位状态,只有启动信号S(N+2)会被维持在低电位状态。此时控制节点CN1(N)的电位将因为P型晶体管1550与1560被导通的缘故而被拉低到约等同于第二工作电位VGL的低电位状态。据此,控制节点CN2(N)的电位将因为P型晶体管1570与1590被导通的缘故而被拉高到约等同于第一工作电位VGH的高电位状态,并进而使得控制节点CN3(N)的电位因为P型晶体管1610被导通的缘故而被拉高到约等同于第一工作电位VGH的高电位状态。
综合上述状态,在操作期间TP6之内,图15B所示的P型晶体管1630、1640、1650、1660与1670皆不被导通,但P型晶体管1680与1690将被导通。于是发光控制信号产生节点EMP(N)至第二工作电位VGL之间的电性通路会被导通,使得发光控制信号产生节点EMP(N)的电位会约等同于第二工作电位VGL。换句话说,在操作期间TP 7之内,发光控制信号EM(N)将会被调整至低电位状态。
上述的内容以举例的方式说明了一种可适用于本提案中的电路架构,但此技术领域者当能依照实际所需,在不脱离本提案的精神下修改细部的电路架构。例如,若为了减少各类控制信号的数量,还可以通过调整冗余移位暂存器的数量而达成。请参照图17,其为根据本发明另一实施例的平面显示器的电路方块图。其中,左侧的移位暂存器由上而下包含了两个上部的冗余移位暂存器SRA(UD1)与SRA(UD2)、多个移位暂存器SRA(1)~SRA(960)以及两个下部的冗余移位暂存器SRA(BD1)与SRA(BD2),而右侧的移位暂存器由上而下则包含了一个上部的冗余移位暂存器SRB(UD1)、多个移位暂存器SRB(1)~SRB(960)以及四个下部的冗余移位暂存器SRB(BD1)~SRB(BD4)。如此以来,在由上往下的栅极线扫描时,就可以使两边采用同样的启动信号VST1,减少控制信号所需的数量。而当由下往上扫描时,也可以采用同样的启动信号VST3即可正常操作。
此外,较佳地,上述每个实施例的各种单元或驱动电路的电路图中的晶体管整合于面板,即晶体管与像素、数据线以及栅极线一起形成于面板的基板上,而各种单元或驱动电路不是晶片经由压合于面板的基板上。因此可称为GOA(gate driver integrated on array/glass)电路。根据上述,本发明的实施例将栅极控制信号产生器分成两区,如此就可以将驱动阻抗大的控制信号Scan_N独立驱动,并将驱动阻抗较小的控制信号Scan_N-1与发光控制信号EM以另一组电路进行驱动。并且,通过新式的第一栅极线驱动电路与第二栅极线驱动电路,可以减少整体使用的开关数量,因此可以有效的提升制造工艺偏移量的容忍范围,更不易因为制造工艺误差所导致的电性飘移而影响到电路的正常运作并导致显示效果劣化。再者,通过冗余移位暂存器的数量调整,还可以减少所需信号的数量,降低电路布局的复杂度。
Claims (22)
1.一种显示面板,其特征在于,包括:
一显示区,包括多个像素,每一所述像素根据一第一栅极线所传递的一第一控制信号与一第二栅极线所传递的一第二控制信号而决定如何处理一数据线上所传递的数据,并根据一发光控制线所传递的一发光控制信号而决定何时发光;
一第一栅极线驱动电路,设置于所述显示区外的一第一区域,所述第一栅极线驱动电路电性耦接至所述第一栅极线以提供所述第一控制信号至所述第一栅极线;以及
一第二栅极线驱动电路,设置于所述显示区外的一第二区域,所述第二栅极线驱动电路电性耦接至所述第二栅极线以提供所述第二控制信号至所述第二栅极线,且所述第二栅极线驱动电路电性耦接至所述发光控制线以提供所述发光控制信号至所述发光控制线,
其中,所述第一区域与所述第二区域位于所述显示区的不同侧。
2.如权利要求1所述的显示面板,其特征在于,所述第一栅极线驱动电路包括:
多个移位暂存器,所述移位暂存器以级连方式逐一连接,并将一启动信号由所述移位暂存器中的一第N级移位暂存器传递至一第N+1级移位暂存器;以及
多个第一栅极控制信号产生器,每一所述第一栅极控制信号产生器电性耦接至部分所述移位暂存器,以根据所电性耦接的部分所述移位暂存器的输出而产生对应的所述第一控制信号。
3.如权利要求2所述的显示面板,其特征在于,所述第N级移位暂存器包括:
一第一上拉电路模组,接收一第一工作电位以及由一第N-1级移位暂存器提供至所述第N级移位暂存器的所述启动信号,并根据所述第N-1级移位暂存器提供的所述启动信号及所述第N级移位暂存器提供的所述启动信号,决定是否开启所述第一工作电位至一第一控制节点的电性通路;
一第一下拉电路模组,接收一第二工作电位以及由所述第N+1级移位暂存器提供的所述启动信号,并根据所述第N+1级移位暂存器提供的所述启动信号决定是否开启所述第二工作电位至所述第一控制节点的电性通路;
一第一上拉控制模组,接收所述第一工作电位并电性耦接至所述第一控制节点,所述第一上拉控制模组根据所述第一控制节点的电位而决定是否开启所述第一工作电位分别至一第二控制节点与至一启动信号节点的电性通路;以及
一第一下拉控制模组,接收一时脉信号、所述第二工作电位及所述第N-1级移位暂存器提供的所述启动信号,所述第一下拉控制模组根据所述第N-1级移位暂存器提供的所述启动信号决定是否将所述第二工作电位传递至所述第二控制节点,并根据所述第二控制节点的电位决定是否开启所述时脉信号至所述启动信号节点的电性通路,
其中,所述启动信号节点的电位组成所述第N级移位暂存器提供的所述启动信号。
4.如权利要求3所述的显示面板,其特征在于,所述第一上拉电路模组包括:
一第一开关,具有控制端、第一通路端与第二通路端,其控制端接收所述第N-1级移位暂存器提供的所述启动信号,其第一通路端接收所述第一工作电位,其第二通路端电性耦接至所述第一控制节点;
一第二开关,具有控制端、第一通路端与第二通路端,其控制端接收所述第N级移位暂存器提供的所述启动信号,其第一通路端接收所述第一工作电位,其第二通路端电性耦接至所述第一控制节点;以及
一第三开关,具有控制端、第一通路端与第二通路端,其控制端接收所述第N级移位暂存器提供的所述启动信号,其第一通路端接收所述第一工作电位,其第二通路端电性耦接至所述第N+1级移位暂存器的所述第一控制节点。
5.如权利要求3所述的显示面板,其特征在于,所述第一下拉电路模组包括:
一第一开关,具有控制端、第一通路端与第二通路端,其控制端接收所述第N+1级移位暂存器提供的所述启动信号,其第一通路端电性耦接至所述第一控制节点;以及
一第二开关,具有控制端、第一通路端与第二通路端,其控制端接收所述第N+1级移位暂存器提供的所述启动信号,其第一通路端电性耦接至所述第一栅极线驱动电路的第一下拉电路模组的第一开关的第二通路端,其第二通路端接收所述第二工作电位。
6.如权利要求3所述的显示面板,其特征在于,所述第一上拉控制模组包括:
一第一开关,具有控制端、第一通路端与第二通路端,其控制端电性耦接至所述第一控制节点,其第一通路端接收所述第一工作电位,其第二通路端电性耦接至所述第二控制节点;以及
一第二开关,具有控制端、第一通路端与第二通路端,其控制端电性耦接至所述第一控制节点,其第一通路端接收所述第一工作电位,其第二通路端电性耦接至所述启动信号节点。
7.如权利要求3所述的显示面板,其特征在于,所述第一下拉控制模组包括:
一第一开关,具有控制端、第一通路端与第二通路端,其控制端接收所述第N-1级移位暂存器提供的所述启动信号,其第一通路端电性耦接至所述第二控制节点;
一第二开关,具有控制端、第一通路端与第二通路端,其控制端接收所述第N-1级移位暂存器提供的所述启动信号,其第一通路端电性耦接至所述第一栅极线驱动电路的第一下拉控制模组的第一开关的第二通路端,其第二通路端接收所述第二工作电位;
一第三开关,具有控制端、第一通路端与第二通路端,其控制端电性耦接至所述第二控制节点,其第一通路端电性耦接至所述启动信号节点;
一第四开关,具有控制端、第一通路端与第二通路端,其控制端电性耦接至所述第二控制节点,其第一通路端电性耦接至所述第一栅极线驱动电路的第一下拉控制模组的第三开关的第二通路端,其第二通路端接收所述时脉信号;以及
一电容,一端电性耦接至所述第一栅极线驱动电路的第一下拉控制模组的第三开关的控制端,另一端电性耦接至所述启动信号节点。
8.如权利要求3所述的显示面板,其特征在于,所述第一栅极控制信号产生器中,至少有一个包括:
一第二上拉控制模组,接收所述第一工作电位并电性耦接至所述第一控制节点及一栅极控制信号输出节点,以通过所述第一控制节点的电位而决定是否开启所述第一工作电位至所述栅极控制信号输出节点的电性通路;
一第二下拉控制模组,接收一致能信号并电性耦接至所述启动信号节点及所述栅极控制信号输出节点,以通过所述启动信号节点的电位而决定是否开启所述致能信号至所述栅极控制信号输出节点的电性通路;以及
一第二上拉电路模组,接收所述第N-1级移位暂存器提供的所述启动信号、所述第N+1级移位暂存器提供的所述启动信号与所述第一工作电位,且电性耦接至所述栅极控制信号输出节点,以通过所述第N-1级移位暂存器提供的所述启动信号与所述第N+1级移位暂存器提供的所述启动信号,决定是否开启所述第一工作电位至所述栅极控制信号输出节点的电性通路,
其中,所述栅极控制信号输出节点的电位组成所述第N级移位暂存器提供的所述第一控制信号。
9.如权利要求8所述的显示面板,其特征在于,所述第二上拉控制模组包括:
一开关,具有控制端、第一通路端与第二通路端,其控制端电性耦接至所述第一控制节点,其第一通路端接收所述第一工作电位,其第二通路端电性耦接至所述栅极控制信号输出节点。
10.如权利要求8所述的显示面板,其特征在于,所述第二下拉控制模组包括:
一开关,具有控制端、第一通路端与第二通路端,其控制端电性耦接至所述启动信号节点,其第一通路端电性耦接至所述栅极控制信号输出节点,其第二通路端接收所述致能信号。
11.如权利要求8所述的显示面板,其特征在于,所述第二上拉电路模组包括:
一第一开关,具有控制端、第一通路端与第二通路端,其控制端接收所述第N-1级移位暂存器提供的所述启动信号,其第一通路端接收所述第一工作电位,其第二通路端电性耦接至所述栅极控制信号输出节点;以及
一第二开关,具有控制端、第一通路端与第二通路端,其控制端接收所述第N+1级移位暂存器提供的所述启动信号,其第一通路端接收所述第一工作电位,其第二通路端电性耦接至所述栅极控制信号输出节点。
12.如权利要求1所述的显示面板,其特征在于,所述第二栅极线驱动电路包括:
多个移位暂存器,所述移位暂存器以级连方式逐一连接,并将一启动信号由所述移位暂存器中的一第N级移位暂存器传递至一第N+1级移位暂存器;
多个第二栅极控制信号产生器,每一所述第二栅极控制信号产生器电性耦接至部分所述移位暂存器,以根据所电性耦接的部分所述移位暂存器的输出而产生对应的所述第二控制信号;以及
多个发光控制信号产生器,每一所述发光控制信号产生器电性耦接至部分所述移位暂存器,以根据所电性耦接的部分所述移位暂存器的输出而产生对应的所述发光控制信号。
13.如权利要求12所述的显示面板,其特征在于,所述第N级移位暂存器包括:
一第一上拉电路模组,接收一第一工作电位以及由一第N-1级移位暂存器提供至所述第N级移位暂存器的所述启动信号,并根据所述第N-1级移位暂存器提供的所述启动信号及所述第N级移位暂存器提供的所述启动信号,决定是否开启所述第一工作电位至一第一控制节点的电性通路;
一第一下拉电路模组,接收一第二工作电位以及由所述第N+1级移位暂存器提供的所述启动信号,并根据所述第N+1级移位暂存器提供的所述启动信号决定是否开启所述第二工作电位至所述第一控制节点的电性通路;
一第一上拉控制模组,接收所述第一工作电位并电性耦接至所述第一控制节点,所述第一上拉控制模组根据所述第一控制节点的电位而决定是否开启所述第一工作电位分别至一第二控制节点与至一启动信号节点的电性通路;以及
一第一下拉控制模组,接收一时脉信号、所述第二工作电位及所述第N-1级移位暂存器提供的所述启动信号,所述第一下拉控制模组根据所述第N-1级移位暂存器提供的所述启动信号决定是否将所述第二工作电位传递至所述第二控制节点,并根据所述第二控制节点的电位决定是否开启所述时脉信号至所述启动信号节点的电性通路,
其中,所述启动信号节点的电位组成所述第N级移位暂存器提供的所述启动信号。
14.如权利要求13所述的显示面板,其特征在于,所述第一上拉电路模组包括:
一第一开关,具有控制端、第一通路端与第二通路端,其控制端接收所述第N-1级移位暂存器提供的所述启动信号,其第一通路端接收所述第一工作电位,其第二通路端电性耦接至所述第一控制节点;
一第二开关,具有控制端、第一通路端与第二通路端,其控制端接收所述第N级移位暂存器提供的所述启动信号,其第一通路端接收所述第一工作电位,其第二通路端电性耦接至所述第一控制节点;以及
一第三开关,具有控制端、第一通路端与第二通路端,其控制端接收所述第N级移位暂存器提供的所述启动信号,其第一通路端接收所述第一工作电位,其第二通路端电性耦接至所述第N+1级移位暂存器的所述第一控制节点。
15.如权利要求13所述的显示面板,其特征在于,所述第一下拉电路模组包括:
一第一开关,具有控制端、第一通路端与第二通路端,其控制端接收所述第N+1级移位暂存器提供的所述启动信号,其第一通路端电性耦接至所述第一控制节点;以及
一第二开关,具有控制端、第一通路端与第二通路端,其控制端接收所述第N+1级移位暂存器提供的所述启动信号,其第一通路端电性耦接至所述第N级移位暂存器的第一下拉电路模组的第一开关的第二通路端,其第二通路端接收所述第二工作电位。
16.如权利要求13所述的显示面板,其特征在于,所述第一上拉控制模组包括:
一第一开关,具有控制端、第一通路端与第二通路端,其控制端电性耦接至所述第一控制节点,其第一通路端接收所述第一工作电位,其第二通路端电性耦接至所述第二控制节点;以及
一第二开关,具有控制端、第一通路端与第二通路端,其控制端电性耦接至所述第一控制节点,其第一通路端接收所述第一工作电位,其第二通路端电性耦接至所述启动信号节点。
17.如权利要求13所述的显示面板,其特征在于,所述第一下拉控制模组包括:
一第一开关,具有控制端、第一通路端与第二通路端,其控制端接收所述第N-1级移位暂存器提供的所述启动信号,其第一通路端电性耦接至所述第二控制节点;
一第二开关,具有控制端、第一通路端与第二通路端,其控制端接收所述第N-1级移位暂存器提供的所述启动信号,其第一通路端电性耦接至所述第N级移位暂存器的第一下拉控制模组的第一开关的第二通路端,其第二通路端接收所述第二工作电位;
一第三开关,具有控制端、第一通路端与第二通路端,其控制端电性耦接至所述第二控制节点,其第一通路端电性耦接至所述启动信号节点;
一第四开关,具有控制端、第一通路端与第二通路端,其控制端电性耦接至所述第二控制节点,其第一通路端电性耦接至所述第N级移位暂存器的第一下拉控制模组的第三开关的第二通路端,其第二通路端接收所述时脉信号;以及
一电容,一端电性耦接至所述第N级移位暂存器的第一下拉控制模组的第三开关的控制端,另一端电性耦接至所述启动信号节点。
18.如权利要求13所述的显示面板,其特征在于,所述第二栅极控制信号产生器中,至少有一个包括:
一第二上拉控制模组,接收所述第一工作电位并电性耦接至所述第一控制节点及一栅极控制信号输出节点,以通过所述第一控制节点的电位而决定是否开启所述第一工作电位至所述栅极控制信号输出节点的电性通路;
一第二下拉控制模组,接收一致能信号并电性耦接至所述启动信号节点及所述栅极控制信号输出节点,以通过所述启动信号节点的电位而决定是否开启所述致能信号至所述栅极控制信号输出节点的电性通路;以及
一第二上拉电路模组,接收所述第N-1级移位暂存器提供的所述启动信号、所述第N+1级移位暂存器提供的所述启动信号与所述第一工作电位,且电性耦接至所述栅极控制信号输出节点,以通过所述第N-1级移位暂存器提供的所述启动信号与所述第N+1级移位暂存器提供的所述启动信号,决定是否开启所述第一工作电位至所述栅极控制信号输出节点的电性通路,
其中,所述栅极控制信号输出节点的电位组成所述第N级移位暂存器提供的所述第二控制信号。
19.如权利要求18所述的显示面板,其特征在于,所述第二上拉控制模组包括:
一开关,具有控制端、第一通路端与第二通路端,其控制端电性耦接至所述第一控制节点,其第一通路端接收所述第一工作电位,其第二通路端电性耦接至所述栅极控制信号输出节点。
20.如权利要求18所述的显示面板,其特征在于,所述第二下拉控制模组包括:
一开关,具有控制端、第一通路端与第二通路端,其控制端电性耦接至所述启动信号节点,其第一通路端电性耦接至所述栅极控制信号输出节点,其第二通路端接收所述致能信号。
21.如权利要求18所述的显示面板,其特征在于,所述第二上拉电路模组包括:
一第一开关,具有控制端、第一通路端与第二通路端,其控制端接收所述第N-1级移位暂存器提供的所述启动信号,其第一通路端接收所述第一工作电位,其第二通路端电性耦接至所述栅极控制信号输出节点;以及
一第二开关,具有控制端、第一通路端与第二通路端,其控制端接收所述第N+1级移位暂存器提供的所述启动信号,其第一通路端接收所述第一工作电位,其第二通路端电性耦接至所述栅极控制信号输出节点。
22.如权利要求13所述的显示面板,其特征在于,所述发光控制信号产生器中,至少有一个包括:
一第一开关,具有控制端、第一通路端与第二通路端,其控制端接收所述第N级移位暂存器提供的所述启动信号,其第一通路端接收所述第一工作电位,其第二通路端电性耦接至一第一控制节点;
一第二开关,具有控制端、第一通路端与第二通路端,其控制端接收所述第N+1级移位暂存器提供的所述启动信号,其第一通路端接收所述第一工作电位,其第二通路端电性耦接至所述第一控制节点;
一第三开关,具有控制端、第一通路端与第二通路端,其控制端接收所述第N-1级移位暂存器提供的所述启动信号,其第二通路端接收所述第二工作电位;
一第四开关,具有控制端、第一通路端与第二通路端,其控制端电性耦接至所述发光控制信号产生器的第三开关的第一通路端,其第一通路端电性耦接至所述第一控制节点,其第二通路端接收所述第二工作电位;
一第五开关,具有控制端、第一通路端与第二通路端,其控制端接收一第N+2级移位暂存器提供的所述启动信号,其第二通路端接收所述第二工作电位,其中所述第N+2级移位暂存器为所述第N+1级移位暂存器的下一级移位暂存器;
一第六开关,具有控制端、第一通路端与第二通路端,其控制端电性耦接至所述第五开关的第一通路端,其第一通路端电性耦接至所述第一控制节点,其第二通路端接收所述第二工作电位;
一电容,具有第一端与第二端,其第一端电性耦接至所述第一控制节点,其第二端接收所述第二工作电位;
一第七开关,具有控制端、第一通路端与第二通路端,其控制端电性耦接至所述第一控制节点,其第一通路端接收所述第一工作电位,其第二通路端电性耦接至一第二控制节点;
一第八开关,具有控制端、第一通路端与第二通路端,其控制端接收所述第N级移位暂存器提供的所述启动信号,其第一通路端电性耦接至所述第二控制节点,其第二通路端接收所述第二工作电位;
一第九开关,具有控制端、第一通路端与第二通路端,其控制端电性耦接至所述第一控制节点,其第一通路端接收所述第一工作电位,其第二通路端电性耦接至所述第二控制节点;
一第十开关,具有控制端、第一通路端与第二通路端,其控制端接收所述第N+1级移位暂存器提供的所述启动信号,其第一通路端电性耦接至所述第二控制节点,其第二通路端接收所述第二工作电位;
一第十一开关,具有控制端、第一通路端与第二通路端,其控制端电性耦接至所述第一控制节点,其第一通路端接收所述第一工作电位,其第二通路端电性耦接至一第三控制节点;
一第十二开关,具有控制端、第一通路端与第二通路端,其控制端电性耦接至所述第二控制节点,其第一通路端电性耦接至所述第三控制节点,其第二通路端接收所述第二工作电位;
一第十三开关,具有控制端、第一通路端与第二通路端,其控制端电性耦接至所述第三控制节点,其第一通路端接收所述第一工作电位,其第二通路端电性耦接至一发光控制信号产生节点,其中所述发光控制信号产生节点的电位组成所述发光控制信号;
一第十四开关,具有控制端、第一通路端与第二通路端,其控制端接收所述第N级移位暂存器提供的所述启动信号,其第一端接收所述第一工作电位,其第二端电性耦接至所述发光控制信号产生节点;
一第十五开关,具有控制端、第一通路端与第二通路端,其控制端接收所述第N+1级移位暂存器提供的所述启动信号,其第一通路端接收所述第一工作电位,其第二通路端电性耦接至所述发光控制信号产生节点;
一第十六开关,具有控制端、第一通路端与第二通路端,其控制端接收所述第N-1级移位暂存器提供的所述启动信号,其第二通路端接收所述第二工作电位;
一第十七开关,具有控制端、第一通路端与第二通路端,其控制端电性耦接至所述第十六开关的第一通路端,其第一通路端电性耦接至所述发光控制信号产生节点,其第二通路端接收所述第二工作电位;
一第十八开关,具有控制端、第一通路端与第二通路端,其控制端接收所述第N+2级移位暂存器提供的所述启动信号,其第二通路端接收所述第二工作电位;以及
一第十九开关,具有控制端、第一通路端与第二通路端,其控制端电性耦接至所述第十八开关的第一通路端,其第一通路端电性耦接至所述发光控制信号产生节点,其第二通路端接收所述第二工作电位。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103121631 | 2014-06-23 | ||
TW103121631A TWI595472B (zh) | 2014-06-23 | 2014-06-23 | 顯示面板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104200770A true CN104200770A (zh) | 2014-12-10 |
CN104200770B CN104200770B (zh) | 2017-06-30 |
Family
ID=52086053
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410489483.6A Active CN104200770B (zh) | 2014-06-23 | 2014-09-23 | 显示面板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9542884B2 (zh) |
CN (1) | CN104200770B (zh) |
TW (1) | TWI595472B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016090671A1 (zh) * | 2014-12-12 | 2016-06-16 | 深圳市华星光电技术有限公司 | 一种扫描驱动电路 |
CN106251818A (zh) * | 2016-08-31 | 2016-12-21 | 深圳市华星光电技术有限公司 | 一种栅极驱动电路 |
CN107945764A (zh) * | 2018-01-08 | 2018-04-20 | 惠科股份有限公司 | 显示面板的驱动电路、显示装置及显示面板的驱动方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102104332B1 (ko) * | 2013-07-16 | 2020-04-27 | 삼성디스플레이 주식회사 | 게이트 구동부의 에러 검출 장치 및 이를 포함하는 표시 장치 및 이를 이용한 게이트 구동부의 에러 검출 방법 |
TWI546786B (zh) * | 2014-08-22 | 2016-08-21 | 友達光電股份有限公司 | 顯示面板 |
KR102413874B1 (ko) * | 2015-07-02 | 2022-06-29 | 삼성디스플레이 주식회사 | 발광제어 구동부 및 이를 포함하는 표시장치 |
KR102633522B1 (ko) * | 2016-10-25 | 2024-02-07 | 엘지디스플레이 주식회사 | 유기발광표시장치 및 그 구동장치 |
CN107784977B (zh) * | 2017-12-11 | 2023-12-08 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 |
TWI706390B (zh) * | 2019-02-21 | 2020-10-01 | 友達光電股份有限公司 | 顯示面板與顯示裝置 |
KR20210085919A (ko) * | 2019-12-31 | 2021-07-08 | 엘지디스플레이 주식회사 | 게이트 구동회로 및 이를 이용한 플렉시블 디스플레이 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020084966A1 (en) * | 2000-12-29 | 2002-07-04 | Yeo Ju Chun | Method of driving liquid crystal display |
US20040263442A1 (en) * | 2003-06-24 | 2004-12-30 | Hitachi Displays, Ltd. | Driving method of display device |
CN101097310A (zh) * | 2006-06-30 | 2008-01-02 | Lg.菲利浦Lcd株式会社 | 液晶显示器件及其驱动方法 |
CN101383125A (zh) * | 2007-08-15 | 2009-03-11 | 索尼株式会社 | 显示设备和电子装置 |
CN101599257A (zh) * | 2008-06-06 | 2009-12-09 | 索尼株式会社 | 扫描驱动电路以及包括该扫描驱动电路的显示设备 |
TW201106374A (en) * | 2009-08-12 | 2011-02-16 | Au Optronics Corp | Shift register circuit |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100748321B1 (ko) * | 2006-04-06 | 2007-08-09 | 삼성에스디아이 주식회사 | 주사 구동회로와 이를 이용한 유기 전계발광 표시장치 |
KR100759688B1 (ko) | 2006-04-07 | 2007-09-17 | 삼성에스디아이 주식회사 | 원장단위 검사가 가능한 유기전계발광 표시장치 및모기판과 그 검사방법 |
KR100807062B1 (ko) | 2007-04-06 | 2008-02-25 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 |
US7817771B2 (en) * | 2008-12-15 | 2010-10-19 | Au Optronics Corporation | Shift register |
US8325127B2 (en) * | 2010-06-25 | 2012-12-04 | Au Optronics Corporation | Shift register and architecture of same on a display panel |
TWI414152B (zh) * | 2010-12-08 | 2013-11-01 | Au Optronics Corp | 移位暫存器電路 |
TWI493872B (zh) * | 2012-07-05 | 2015-07-21 | Au Optronics Corp | 移位暫存器 |
CN102760406B (zh) * | 2012-07-13 | 2015-01-28 | 京东方科技集团股份有限公司 | 发光控制电路、发光控制方法和移位寄存器 |
TWI571842B (zh) * | 2012-11-01 | 2017-02-21 | 友達光電股份有限公司 | 閘極掃描器驅動電路及其移位暫存器 |
-
2014
- 2014-06-23 TW TW103121631A patent/TWI595472B/zh active
- 2014-08-18 US US14/461,710 patent/US9542884B2/en active Active
- 2014-09-23 CN CN201410489483.6A patent/CN104200770B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020084966A1 (en) * | 2000-12-29 | 2002-07-04 | Yeo Ju Chun | Method of driving liquid crystal display |
US20040263442A1 (en) * | 2003-06-24 | 2004-12-30 | Hitachi Displays, Ltd. | Driving method of display device |
CN101097310A (zh) * | 2006-06-30 | 2008-01-02 | Lg.菲利浦Lcd株式会社 | 液晶显示器件及其驱动方法 |
CN101383125A (zh) * | 2007-08-15 | 2009-03-11 | 索尼株式会社 | 显示设备和电子装置 |
CN101599257A (zh) * | 2008-06-06 | 2009-12-09 | 索尼株式会社 | 扫描驱动电路以及包括该扫描驱动电路的显示设备 |
TW201106374A (en) * | 2009-08-12 | 2011-02-16 | Au Optronics Corp | Shift register circuit |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016090671A1 (zh) * | 2014-12-12 | 2016-06-16 | 深圳市华星光电技术有限公司 | 一种扫描驱动电路 |
GB2548509A (en) * | 2014-12-12 | 2017-09-20 | Shenzhen China Star Optoelect | Scanning drive circuit |
KR101937963B1 (ko) | 2014-12-12 | 2019-01-14 | 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 주사 구동 회로 |
EA031970B1 (ru) * | 2014-12-12 | 2019-03-29 | Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд. | Схема управления разверткой |
GB2548509B (en) * | 2014-12-12 | 2020-10-28 | Shenzhen China Star Optoelect | Scan driving circuit |
CN106251818A (zh) * | 2016-08-31 | 2016-12-21 | 深圳市华星光电技术有限公司 | 一种栅极驱动电路 |
WO2018040484A1 (zh) * | 2016-08-31 | 2018-03-08 | 深圳市华星光电技术有限公司 | 一种栅极驱动电路 |
US10580375B2 (en) | 2016-08-31 | 2020-03-03 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Gate drive circuit |
CN107945764A (zh) * | 2018-01-08 | 2018-04-20 | 惠科股份有限公司 | 显示面板的驱动电路、显示装置及显示面板的驱动方法 |
WO2019134350A1 (zh) * | 2018-01-08 | 2019-07-11 | 惠科股份有限公司 | 显示面板的驱动电路、显示装置、驱动方法及计算机存储介质 |
US11100879B2 (en) | 2018-01-08 | 2021-08-24 | HKC Corporation Limited | Driving circuit of display panel, display apparatus, driving method, and computer storage medium |
Also Published As
Publication number | Publication date |
---|---|
TWI595472B (zh) | 2017-08-11 |
CN104200770B (zh) | 2017-06-30 |
US9542884B2 (en) | 2017-01-10 |
US20150371584A1 (en) | 2015-12-24 |
TW201601141A (zh) | 2016-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104200770A (zh) | 显示面板 | |
CN110148384B (zh) | 一种阵列基板、显示面板和像素驱动电路的驱动方法 | |
US9865196B2 (en) | Display panel of combining gate control signal and emitting control signal | |
CN111292663B (zh) | 显示装置和驱动所述显示装置的方法 | |
US10964268B2 (en) | Scan driving circuit, driving method, and display device | |
KR102656430B1 (ko) | 시프트 레지스터 및 이를 이용한 표시장치 | |
CN108122524B (zh) | 具有集成型扫描驱动器的显示装置 | |
US10522074B2 (en) | Emission driving circuit, display device and driving method of shift register | |
CN109427297B (zh) | 栅极驱动器和包括该栅极驱动器的显示装置 | |
US20190266943A1 (en) | Driving method for pixel driving circuit, display panel and display device | |
US20140037043A1 (en) | Gate driving circuit and display device using the same | |
US10769977B2 (en) | Shift register and driving method of the same, emission driving circuit, and display device | |
US10726778B2 (en) | Emission driving circuit, driving method of the same, and display device | |
CN104505024A (zh) | 一种显示驱动方法、显示面板和显示装置 | |
US11587512B2 (en) | Display panel and display device | |
KR102674431B1 (ko) | 표시장치 | |
KR102593325B1 (ko) | 발광신호 발생회로부 및 이를 포함하는 발광표시장치 | |
KR102666876B1 (ko) | 내부 인터페이스를 갖는 표시장치 | |
CN116863874B (zh) | 扫描驱动电路、扫描驱动方法及显示装置 | |
CN115050316A (zh) | 显示面板和显示装置 | |
KR20240051384A (ko) | 인버터 회로, 스캔 구동 회로 및 표시 장치 | |
KR20240063360A (ko) | 디스플레이 장치 및 게이트 구동 회로 | |
CN114664257A (zh) | 包括发光二极管背光单元的显示装置 | |
KR20200078233A (ko) | 발광신호 발생회로부 및 이를 포함하는 발광표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |