DK149279B - Digital rammesynkroniseringskredsloeb - Google Patents
Digital rammesynkroniseringskredsloeb Download PDFInfo
- Publication number
- DK149279B DK149279B DK483178AA DK483178A DK149279B DK 149279 B DK149279 B DK 149279B DK 483178A A DK483178A A DK 483178AA DK 483178 A DK483178 A DK 483178A DK 149279 B DK149279 B DK 149279B
- Authority
- DK
- Denmark
- Prior art keywords
- signal
- digital
- bit
- conductor
- frame
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/06—Speed or phase control by synchronisation signals the synchronisation signals differing from the information signals in amplitude, polarity or frequency or length
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Time-Division Multiplex Systems (AREA)
- Dc Digital Transmission (AREA)
- Digital Magnetic Recording (AREA)
- Communication Control (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
o i 149279
Opfindelsen angår et digitalt infbrmationsbehandlingssystem omfattende organer til formatering af digital information i en 3F-forsinkelsesmoduleret (Miller) kode, i hvilken digitale "l"ere repræsenteres af overgang på et bestemt sted, såsom 5 midt i en bitcelle og "0"er repræsenteres af manglende overgange på det nævnte sted og ved en overgang ved begyndelsen af en bitcelle, hvis det forudgående bit også var et således at tilladte overgange forekommer med intervaller, der svarer til varigheden af to bitceller, én og en halv bitcelle 10 og én bitcelle, hvorved der frembringes tre frekvensen og organer til seriel samarbejdning af et antal digitale bit til dannelse af et digitalt ord, hvor et antal ord danner en rækkefølge af rammer, der danner en strøm af digitale bit, hvor mindst ét ord i hver ramme er bestemt til at danne et rammesynkronise-15 ringsord.
Med fremkomst af digital datakommunikation, transmission og indspilningssystemer er der blevet udviklet et stort antal systsner til indkodning af data på digital form. Da tidligere 20 koder ikke var selvtidsstyrende og derfor krævede en separat klok- eller synkroniseringskanal for at sikre pålidelig dekodning, er der i den senere tid blevet udviklet og i stor udstrækning anvendt koder, såsom non-return to zero mark (NRZ-M), hvor et klok- eller bitsynkroniseringssignal byg-25 ges ind i datakoden for at muliggøre selvtidsstyring og elimination af et separat synkroniserings- eller klokspor.
I NRZ-M-indspilning frembringes kun en overgang, når et digitalt "1" fremkommer og ingen overgang frembringes, når digita-30 le "0"er fremkommer. Således vil en serie af "l'fere eller "o"er i det væsentlige resultere i en forskydning af DC-niveauet. Da en sådan kode ikke i sig selv kan definere en enheds- eller bitcelle, er den ikke selvtidsstyrende, og klokinformation må tilføres på separate spor med et tilsvarende tab af indspil-35 ningsmedium eller transmissionsudrustning samt begrænsning i
O
149279 2 den endelige indspilningstæthed på grund af potentielle skævheds fejl. Ikke desto mindre er NRZ-indspilningstekn-Lk meget anvendt i indspilningsindustrien på grund af de effektive båndbreddekrav og let gennemførelse.
5
Da tilfældige sekvenser af "l"ere og "0"er kan resultere i impulssekvenser med lange ækvivalente bølgelængder, er andre koder, såsom fasemodulation (PM) blevet udviklet. I PM-koder er båndbredden reduceret til en oktav ved at frembringe et 10 udgangssignal for hvert bit, hvad enten det er et "1" eller "0", således at koden gøres selvtidsstyrende. Da f.eks. et "0" i PM-koder kan repræsenteres af en positiv overgang ved bitcellens centrum, kan en rækkefølge af "l"ere eller "0"er ses at frembringe en frekvens fo=l/c,hvor c er varigheden af 15 en enhed eller bitcelle. Analogt kan en rækkefølge af 1-0-1-0 ses at frembringe en frekvens på fq/2, dvs. en frekvens med en periode lig med to gange cellevarigheden. Den mulige frembringelse af to karakteristiske frekvenser har resulteret i, at denne kode undertiden betegnes som 2F koden.
20
For at undgå problemet med detektion af transmissionsens polaritet er Miller-koden .r også kendt som forsinkelsesmodulation (DM), modificeret frekvensmodulation (MFM) eller 3F kode, blevet udviklet. Se USA patentskrift nr. 3.108.261. I det kode-25 format er "l"ere repræsenteret ved overgange på bestemte positioner i de respektive bitceller, såsom midt i bitcellerne, uanset deres polaritet, og "0"er er repræsenteret ved manglen på en overgang på det bestemte sted i cellen, og indføjelsen af en overgang ved en celles begyndelse, hvis den forangående 30 celle også er et "0" . i dette system vil en række af "l"ere og "0"er således give anledning til en første frekvens f På lignende måde kan det let indses, at en rækkefølge af
1—0—1—0 cifre resulterer i dannelse af en anden frekvens f X
^2=~^=Tc' me^ens en rækkefølge af 1-0-0-1-0-0-1 cifre resul- 1 terer i dannelse af en tredje frekvens f3= 2f^/3=-^.
3
O
149279
De tre frekvenser, der er mulige at frembringe, giver således anledning til betegnelsen 3F. Den primære fordel ved Miller-koden er, at medens kodens båndbredde i det væsentlige er den samme som NRZ-kodens, er selvsporingsmulighed tilføjet, omend 5 på bekostning af nødvendigheden af at frembringe en 1/2 bit-celletid, dvs. en 2f klok, og ned manglende mulighed for at genvinde nødvendig faseinformation for korrekt at dekode signalet tilbage til NRZ ved afspilning, indtil en 1-0-1 sekvens modtages.
10
Foruden sådanne systener til at frembringe bitsynkronisering eller selvtidsstyringsmuligheder er det også ønskeligt at anvende formater, i hvilke indkommende data opdeles i blokke eller datarammer, således at fejlkontrollerede kodeord,paritet 15 og lignende kan indsættes. Sådanne sys terner kræver ligeledes tilføjelsen af en entydig rækkefølge af bit, såsom et rammesynkroniseringsord, for at tegne hver ramme. Hidtil kendte rammesynkroniseringskoder kræver almindeligvis lagersy s terner, i hvilke hele rammer forsinkes i midlertidige hukommelserunder 20 afspilning, og rammesynkroniseringskredsløb "ser" på hele rammen for at bestemme tilstedeværelsen af et bestemt alternerende mønster (se USA patentskrift nr. 4.002.845). I andre ram-mesynkroni serings systemer har man foreslået en lang impuls, som den dannes i Milier-koden,af en række af "0"er, men det er en 25 uheldig løsning, fordi der tilføjes en betydelig DC-komponent, som væsentligt udvider båndbreddekravene. På lignende måde kan en høj frekvens, såsom fire eller flere gange en basis-klokhastighed også anvendes, igen på bekostning af en forøgelse af systemets kompleksitet og større båndbredde.
30 I nærværende opfindelse er der tilvejebragt et system af den i indledningen nævnte art, der er ejendommeligt ved, det i den kendetegnende del af krav 1 angivne.-Det indeholder et rammesynkroniseringskredsløb, i hvilket et grundlæggende Miller-35 indkodningskredsløb er modificeret for at frembringe en rammesynkroniseringsimpuls med en varighed, der er lig med tre bit celler for således at frembringe en fjerde, lavere frekvens 149279 4 .
O
^4=?c* Denne fjer^e frekvens udnytter lavfrekvensdelen af spektret uden at kræve nogen yderligere højfrekvensbåndbredde. Den resulterende rammesynkroniseringsimpuls kan ikke fremkomme fra nogen normal tilladt overgang af "l"ere og "0"er og 5 kan ved afspilning let detekteres af organer, der påvirkes af f4-frekvensen. Rammesynkroniseringskredsløbet omfatter således organer til frembringelse af et Miller-kodet digitalt signal bestående af en 1-0-0-1 sekvens af digitale bit og til at forhindre en overgang mellem de to "0"er i sekvensen. Her-10 ved fremkommer en signalblok med en varighed lig med tre bitceller. Denne signalblok svarer til en fjerde frekvens, som ikke normalt kan fremkomme ved nogen sekvens af digitale "l"ere eller "0"er. Kredsløbet omfatter endvidere organer til at indsætte digitalblokken på et forudbestemt sted i en formatteret 15 digital datastrøm. Fortrinsvis indsættes en blok mindst én gang for hver ramme af et forudbestemt antal bit formatterede data for at frembringe et rammesynkroniseringssignal, som senere let og simpelt kan detekteres og behandles af organer, der reagerer på tilstedeværelsen af den fjerde frekvens for 20 at tegne hver ramme.
Opfindelsen skal nærmere forklares i det følgende under henvisning til tegningen, hvor 25 fig. 1 viser et blokdiagram af et foretrukkent kredsløb til dannelse af rammesynkroniseringssignalet ifølge nærværende opfindelse, fig. 2 et sæt karakteristiske signaler, som han behandles gen-30 nem kredsløbet i fig. 1, fig. 3 et blokdiagram af et foretrukkent kredsløb til dekodning af rammesynkroniseringssignalet, fig. 4 et sæt af karakteristiske signaler, som kan behandles gennem kredsløbet i fig. 3, og * 35 5
O
149279 fig. 5 et sæt af karakteristiske signaler, som kan behandles i en alternativ udformning til dannelse af et rammesynkroni-seringssignal ifølge nærværende opfindelse.
5 Fig. 1 viser et blokdiagram af en foretrukken udformning af kredsløbet til dannelse af rammesynkroniseringssignalet ifølge nærværende opfindelse. Indkodningskredsløbet 10 er indrettet til at modtage et digitalt indkodet non-return to zero (NRZ) signal på en leder 12 til en exclusive OR-ports 14 ene ind-10 gang. Den anden indgang til porten 14 styres af et signal på en leder 16 fra et indspilningsstyrekredsløb og tidsgeneratorkreds løb, i det følgende kaldet styrekredsløbet 18. Styrekredsløbet 18 er af konventionel udformning og er ikke beskrevet i detaljer her, det indbefatter typisk krystalklokoscilla-15 torer, skifteregistre og lignende til frembringelse af passende tidsstyringssignaler for at omsætte en kontinuert strøm af digitale bit til en kode med begrænset løbelængde. Strømmen af digitale bit opdeles i en række rammer, der hver indeholder et forudbestemt antal bit, og hver ramme forsynes 20 med passende paritetskontrolord, fejlkontrolord og rammesynkroniseringsord. Når porten 14 åbnes på et passende tidspunkt af et signal på lederen 16, et fQ-bitsynkroniseringssignal fra styrekredsløbet 18, lader porten 14 NRZ-signalet på lederen 12 blive overført til en D-type flip-flop 20. Flip-flopen 20 tidsstyres af 25 et kloksignal på lederen 22 med den dobbelte bitsynkroniseringsfrekvens (dvs. 2fø), der også kommer fra styrekredsløbet 18. Udgangssignalet fra flip-flopen 20 føres på lederen 24 til en J-K type flip-flops 26 vippeindgang. Flip-flopens 26 J-K-indgangssignaler styres af et rammeundertrykkelsessignal på 30 lederen 28 fra styrekredsløbet 18, dette indgangssignal forekommer en gang for hver ramme og fuldender således dannelsen af rammesynkroniseringssignalerne, som det vil blive beskrevet i det efterfølgende. Et således indkodet signal komplet med bitsynkronisering og rammesynkroniseringsinformation fremkom-35 mer på flip-flopens 26 udgang på lederen 30.
6
O
1492 7 9 Måden, ved hvilken kredsløbet i fig. 1 behandler indkommende NRZ-signaler, forklares lettest i forbindelse med det kurvesæt, der er vist i fig. 2. Som det kan ses dér, kan et indkommende signal omfatte en rækkefølge af digitale bit, såsom en 5 rækkefølge af følgende digitale bit: 1-1-0-1-0-0-1-0-0-1-0 som vist i kurve A. NRZ-ækvivalenten af en sådan rækkefølge af bit er vist i kurven B, der frembringes på lederen 12 i fig. 1.
De digitale bit i de første seks enhedsceller,vist i kurven A, og indkodet som NRZ i kurven B, repræsenterer virkelige digi-10 tale bit af indkommende data. De næste fire bit omfatter et fire-bit-synkroniseringssignal bestående af de digitale bit 1-0—0—1. Disse bit indsættes af konventionelle kredsløb efter et forudbestemt antal digitale bit omfattende en given ramme.
De konventionelle kredsløb kan typisk indbefatte skifteregi-15 stre, parallel- til serieomsættere osv. Et digitalt 1-0-0-1 signal kan således f.eks. frembringes af en kreds med 4 multiplexers, hver med to udgange, (quadruple 2-input multiplexer) , hvoraf fire indgange er fast forbundne med tråd for at frembringe et digitalt 1-0-0-1 synkroniseringsordmønster. Så-20 ledes vil indgangsdatabittene, når de forskydes passende, midlertidigt lagres, og synkroniseringsordet 1-0-0-1 udsendes med korrekte mellemrum. Bitsynkroniseringsklokken ved grundfrekvensen fQ, der dannes af styrekredsløbet 18 på lederen 16 til exclusive-OR-porten 14, er vist som kurven C i fig. 2.
25
Ved en exclusive-OR-funktion, i hvilken bitklokken kombineres med NRZ-signalet på lederen 12 til indgangen af porten 14, omsættes NRZ-signalet til en bifase- eller Manchester-kode på lederen 15 i fig. 1. En sådan bifasekode er vist med kurven 30 D i fig. 2. NRZ-signalet, der danner høje tilstande for digitale "l"ere og lavere tilstande for digitale "0"er, omsættes således analogt til bifase- eller Manchester-koden, således at digitale "l"ere repræsenteres af en positiv overgang midt i hver enhedscelle, medens digitale "0"er repræsenteres af 35 negative overgange midt i hver enhedscelle. Et sådant signal kan let omsættes til en Miller- eller 3F-kode ved at sende sig- 7
O
149279 naler gennem et dele-med-to-kredsløb på konventionel måde· (Se f.eks. USA patentskrift nr. 4.045.613). En nøje undersøgelse af bifasesignalets kurveform D afslører imidlertid spidser i udgangssignalet fra exclusive-OR-porten 14 ved be-5 gyndelsen af hver enhedscelle/ når det eksisterende signalniveau er ved en lav tilstand. Det antages, at disse spidser fremkaldes af en iboende tidsfejl mellem NRZ-signalet på indgangen og fQ-kloksignalet på lederen 16. Selv om sådanne fejl kan reduceres ved passende opbygning, må det antages, at det 10 i realiteten er umuligt at eliminere dem, og de resulterende spidser kan registreres af dele-med-to-bifase/Miller-omsæt-ningskredsløbet, hvad der resulterer i falske overgange på udgangen. Udgangssignalet fra exclusive-OR-porten 14 kobles derfor fortrinsvis til en D-type flip-flop 20, Som er klok-15 tidsstyret på lederen 22 synkront med bitsynkroniseringsklok-ken på lederen 16, med en frekvens 2fQ som vist i kurven E i fig.2.Følgelig samples indgangskurven på lederen 15 i realiteten lidt senere end hver af overgangene, og der frembringes således et forsinket bifasesignal på flip-flopens 20 20 udgang, dvs. lederen 24. Et sådant forsinket bifasesignal er vist i kurven F i fig. 2. Hver bitcelle er vist med en tidsforsinkelse på en halv periode af 2f0-kloksignalet, eller svarende til en fjerdedel af en enhedscelle. Dette forsinkede bifasesignal føres til J-K-flopen 26 for at opnå division-25 med-to-bifase/Miller-omsætningsfunktionen som ovenfor nævnt.
Flip-flopens 26 J-K indgange styres af rammeundertrykkelsessignalet på lederen 28 fra styrekredsløbet 18 på en sådan måde, at J-K-indgangene bringes til lav tilstand tilstrækkelig 30 længe før den overgang, der foregår i Miller- eller 3F-koden, og som tilkendegiver de to på hinanden følgende "0"er i det ønskede synkroniseringsord. Se den indcirklede overgang i kurven G i fig. 2. Overgangen mellem de to "0"er i 1-0-0-1 synkroniseringsordet er således forhindret på J-K-flopens 26 udgangs-35 signal. Denne forhindring frembringes af rammeundertrykkelsessignalet, som vist af kurve H over signalet på lederen 28, hvor en enkelt impuls fremkommer én gang i hver ramme, således at
O
149279 8 J-K-indgangene bringes til lav tilstand på det rette tidspunkt. Med flip-flopens 26 indgange begrænset på denne måde forhindres overgangen mellem de to "0"er i fire-bit-synkroni-seringsordet, og det resulterende 4F udgangssignal som vist i 5 kurve I fremkommer på lederen 30. Overgangen i den indcirk- lede del af kurven er udelukket/ således at der fremkommer en impuls med en varighed på tre enhedsceller. Dette resulterende rammesynkroniseringssignal repræsenterer en fjerde frekvens eller tidsperiode, som let kan detekteres som beskrevet i 10 det efterfølgende.
Et foretrukkent detekteringskredsløb 32 til detektion af rammesynkroniseringssignalet er vist i fig. 3. I denne figur tilføres på lederen 34 et indgangs-4F-signal, som kan fremkomme 15 ved,at det indkodede signal er blevet indspillet på et passende indspilningsmedium, såsom et magnetisk indspilningsbånd,og derefter er gendannet via et konventionelt magnetisk afspilningshoved. Indgangssignalet føres til et fordoblerkredsløb 36, som indbefatter en monostabil multivibrator til at frem-20 bringe en kortvarig udgangsimpuls for hver "0" gennemgang af indgangs-4F-signalet. Fordoblerens 36 udgangssignal er igen forbundet med et 3F- eller Miller/IIRZ-dekoderkredsløb 38 via lederen 40. Signalet fra fordobleren 36'føres via lederen 40 til et synkroniseringsdetektorkredsløb 42, til en fasedetek-25 tor 44 og til en tilbageføringsport 46. Et genskabt bitklok-signal tilføres endvidere til 3F/NRZ-dekoderkredsløbet 38 på lederen 48, og dette signal anvendes sammen med signalet på lederen 40 til igen at omsætte 4F-signalet til et NRZ-udgangs- signal.
30
Udgangssignalet C fra den monostabile multivibrator i fordobleren 36 nulstiller synkroniseringsdetektoren 42 ved hver overgang, der betyder et digitalt bit. Synkroniseringsdetektoren 42 består fortrinsvis af en fem-bit-tæller 50 og en 35 inverter 52. Dekoderkredsløbet 32 indbefatter også organer til gendannelse af et 2fQ-kloksignal, som føres til fem-bittæl-leren 50 via lederen 54. Måden, ved hvilken dette signal gen-
O
9 149279 dannes, forklares i det følgende. Som det vil fremgå i det følgende af beskrivelsen til fig. 4 vil påtrykningen af 2fQ-signalets successive impulser på lederen 54 til tælleren 50 samtidig med at der på lederen 40 er et signal svarende til en rammesynkronise-5 ringsimpuls, der udstrækker sig over tre enhedsceller i varighed, medføre, at tælleren kan nå en tælling på fem under den tredje NRZ-enhedscelleperiode. Det eneste tidspunkt, hvor sådanne 2fQ-klokperioder kan forekomme mellem to på hinanden følgende overgange , vil være under en sådan synkroniserings-10 periode, ellers vil der på lederen 40 komme en overgang, der indikerer et nyt digitalt bit, som vil nulstille dekadetælleren og således hindre tælleren 50 i at frembringe et udgangssignal. Da et udgangssignal fra tælleren 50 kun kan frembringes, hvis der ikke kommer noget nulstillingssignal i 15 løbet af fem 2fg-impulser, kan rammesynkroniseringssignalet detekteres. Tællerens 50 udgangssignal, der angiver et rammesynkroniseringssignal, føres til inverteren 52 og frembringes som et udgangsrammesynkroniseringssignal på lederen 56 for styring af periferisk udstyr på terminalens 58 udgang samt for 20 tilvejebringelse af et rammeindgangssynkroniseringssignal til bitsynkroniseringsgeneratoren 60 for styring af bitsynkroniseringens fase på en måde, der skal beskrives i det efterfølgende.
Den grundlæggende bitsynkronisering og klokregenerationsdel 25 af dekoderkredsløbet 32 anvender et faselåst sløjfekredsløb som vist i blokdiagrammet indbefattende fasedetektoren 44 sammen med en sløjfeforstærker og et filterkredsløb 62, en spændingsstyret oscillator 64 og tilbagekoblingsporten 46. Tilbagekoblingsporten er fordelagtig, eftersom overgange i indgangs-3° 4F-signalet forekommer med 1, li og 2 bit-cellemellemrum. Porten 46 fører kun det tilbagekoblede signal fra den spændingsstyrede oscillator 64 til fasedetektoren 44 via lederen 66, når en indgangsimpuls fra den monostabile multivibrator er tilgængelig på lederen 40 for fasesaitimenligning. Når den valgte 35 fase er til stede, føres nulstillingssignalet gennem fasedetektoren 44 til sløjfeforstærkeren og filteret 62, Signalet forstærkes og filtreres så til at give sløjfestabilitet og for
O
ίο 149279 at fjerne uønskede højfrekvenskomponenter. Det således filtrerede signal føres til den spændingsstyrede oscillator 64 for at styre drifts frekvensen. Da nulstillingssignaleme på lederen 40 fra den monostabile multivibrator fremkommer med 5. to gange den normale bithastighed, omfatter udgangssignalet fra oscillatoren 64 således 2fg-kloksignalet, som føres til fem-bittælleren 50 via lederen 54 som forklaret i det foregående. Endvidere føres 2fø-signalet til tilbagekoblingsporten 46 via lederen 68, hvor det via en port føres til lede-10 ren 66 for at muliggøre sammenligning med indgangssignalet på lederen 40. 2fø-signalet på lederen 68 fra den spændingsstyrede oscillator 64 føres også til bitsynkroniseringsgeneratoren 60, som er et division-med-to-kredsløb, hvorved der · frembringes et bitkloksignal ved en frekvens fQ på udgangs-15 lederen 70. Dette signal føres også til 3F/NRZ—dekoderen 38 via lederen 48 som ovenfor beskrevet. Bitklokgeneratoren eller divison-med-to-kredsløbet er passende en J-K type flip-flop.
Da en sådan flip-flop ikke er fasefølsom, er rammesynkroniseringssignalet på lederen 56 tilvejebragt til dette kredsløb, 20 således at korrekt faseforhold er etableret mellem det primære datasignal på lederen 72 og det rekonstruerede bitklok- signal på lederen 70.
Dekoderen 38 er af konventionel opbygning og udgør ikke nogen 25 direkte del af nærværende opfindelse. En sådan dekoder omfatter typisk en serie af skifteregistre og tidskredsløb for at udføre den inverse omsætning fra 3F-signalet til et standardiseret NRZ-udgangssignal på lederen 72. ' % 30 Den måde, hvorpå signalerne behandles, i kredsløbet, der er vist i fig. 3, vil fremgå tydeligere af kurverne, der er vist i fig. 4, og som med fordel kan ses i sammenhæng med signalerne vist i fig. 2. I fig. 4 indgår de samme digitale bit, som i fig. 2, som angivet.ud for A sammen med det dertil svarende 35 4F-indgangssignal (kurve B). 4F-indgangssignalet behandles i den monostabile multivibrator i fordobleren 36 og der fremkommer et udgangssignal med en kort impuls ved hver nulgennem- 11 149279 o gang, som vist i kurve C. Når dette signal behandles gennem det faselåste sløjfekredsløb indbefattende fasedetektoren 44, sløjfeforstærker og filter 62 og den spændingsstyrede oscillator 64 gendannes et 2fø-signal på lederne 54 og 68 som vist 5 i kurve D. 2fQ-signalet deles med to i bitsynkroniseringsgeneratoren 60 for at frembringe fg-signalet, der er vist i kurve E. På lignende måde frembringes et rammesynkroniseringssignal på lederen 56 som vist i kurven.F, når fem 2fg-im-pulser på lederen 54 er optalt af fem-bit-tælleren 50, uden 10 at der på lederen 40 har været et nulstillingssignal, der ville bevirke,at tælleren blev nulstillet.
Efter at 4F-signalet er blevet passende dekodet i dekoderen 38, føres det ud på lederen 72 som et NRZ-udgangssignal som 15 vist i kurven G.
Nærværende opfindelse udviser et yderligere fordelagtigt træk i forhold til det, der er kendt fra konventionelle 3F- eller Miller-kodesystemer, ved at nærværende system muliggør, at 20 synkroniseringsdetektoren nulstilles, hver gang en impuls fremkommer fra den monostabile multivibrator i fordobl'eren 36, I modsætning til, hvad der er påkrævet med en Miller-kode, hvor man nødvendigvis må vente indtil fremkomsten af en 1-0-1 impuls-sekvens for at bestemme den korrekte fase af bitklok·^ 25 ken, behøver man ved nærværende opfindelse kun et enkelt bit, da faseinformationen allerede er frembragt via fasedetektoren 44. Endvidere er behovet for yderligere kredsløb til at detektere det rigtige fasesignal, som det er påkrævet i Miller-dekodere, elimineret.
30 I digital indspilning ønsker man at bevare DC-komponenten i det indspillede signal, men man ønsker ikke en lang streng af successive "0"er eller "l"ere, som ville ændre DC-niveauet.
I den udformning af nærværende opfindelse, der er beskrevet 35 her, kan således f.eks. rammesynkroniseringsimpulsen, der udstrækker sig over tre bitceller i varighed, være tilstrækkelig til at resultere i et uønsket DC-niveauskift.
0 12 149279 I en anden foretrukken udformning, der er vist i fig. 5 anvendes et otte-bit rammesynkroniseringssignal i stedet for fire-bit rammesignalet, der er vist i fig. 1-4. I en sådan udformning kan en otte-bit rækkefølge af digitale bit .5 1-0-0-1-0-0-1-0 frembringes som vist i kurve A i fig. 5. NRZ- ækvivalentsignalet for et sådant tog af digitale bit er vist med kurven B. Som omsat på lignende måde som vist i fig. 1 og 2, vil det resulterende 3F-signal være som vist i kurven C. Raromesynkroniseringssignalet frembringes så ved at undertryk-10 ke begge par 0-0 overgange, såsom ved at tilvejebringe et otte-bit rammeundertrykkelsessignal; de^ som vist i de ind-cirklede områder af kurven D, består af to undertrykkelsesimpulser. Som yderligere vist i kurven E resulterer disse undertrykkelsesimpulser i et par rammesynkroniseringsimpulser, 15 der hver udstrækker sig over tre enhedsceller og med modsat polaritet. Enhver DC-forskydning som følge af den første impuls med en varighed på tre enhedsceller udlignes af den anden impuls med samme varighed, men med modsat polaritet.
20 I konventionelle Miller-kodesystemer frembringes almindeligvis et ord roed fuld længde til rammesynkroniseringsfunktionerne. I den udformning, der er vist i fig. 1-4, anvendes kun fire bit til rammesynkroniseringsfunktionen, hvad der stiller yderligere bit til rådighed ved styring af hjælpefunktioner. F.eks.
25 kan de yderligere bit anvendes til at indikere båndhastighed under indspilning, således at tidsstyresignaler kan modificeres passende under afspilning. Alternativt kan andre funktioner, såsom analoge signaler og andre klok- eller funktionsstyresignaler være indrettet på de yderligere bit, uden at det 30 kræves, at yderligere bit tilsættes til en dataramrae.
I den foregående beskrivelse antages det, at et rammesynkroniseringsord indsættes én gang i hver ramme. Det er ligeledes inden for opfindelsens rækkevidde, at et rammesynkroniserings-35 ord indsættes på andre steder i datastrømmenen, f.eks. kan et sådant signal tilvejebringes én gang for hver ti rammer el-
Claims (1)
1. Digitalt informationsbehandlingssystem omfattende organer (14j 18 og 20) til formatering af digital information i en 3F-forsinkelsesmoduleret (Miller) kode, i hvilken digitale "l"ere 20 repræsenteres af overgange på et bestemt sted, såsom midt i en bitcellé og "0"er repræsenteres af manglende overgange på det nævnte sted og ved en overgang ved begyndelsen af en bitcelle, hvis det forudgående bit også var et "0", således at tilladte overgange forekommer med intervaller, der svarer til varighe-25 den af to bitceller (c), én og en halv bitcelle og én bitcelle, hvorved der frembringes tre frekvenser (-^, og ^), og til seriel samarbejdning af et antal digitale bit til- dannelse af et digitalt ord, og hvor et antal ord danner en rækkefølge af rammer, der danner en strøm af digitale bit, hvor 30 mindst ét ord i hver ramme er bestemt til at danne et rammesynkroniseringsord, kendetegnet ved, at systemet indbefatter et rammesynkroniseringskrédsløb (10) omfatter organer (18, 26) til frembringelse af en 1-0-0-1 sekvens af digitale bit og til undertrykkelse af en overgang tilknyttet de to 35 "ø"er i denne sekvens, hvorved der frembringes en digital signalblok, der er karakteristisk ved at afstanden mellem to naboovergange er tre bitceller, således at der frem-
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/847,924 US4124778A (en) | 1977-11-02 | 1977-11-02 | Digital frame synchronizing circuit |
US84792477 | 1977-11-02 |
Publications (3)
Publication Number | Publication Date |
---|---|
DK483178A DK483178A (da) | 1979-05-03 |
DK149279B true DK149279B (da) | 1986-04-14 |
DK149279C DK149279C (da) | 1987-01-19 |
Family
ID=25301842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DK483178A DK149279C (da) | 1977-11-02 | 1978-10-30 | Digital rammesynkroniseringskredslaeb |
Country Status (17)
Country | Link |
---|---|
US (1) | US4124778A (da) |
JP (1) | JPS6028455B2 (da) |
AT (1) | AT373412B (da) |
AU (1) | AU513314B2 (da) |
BR (1) | BR7807241A (da) |
CH (1) | CH642795A5 (da) |
DE (1) | DE2847800C2 (da) |
DK (1) | DK149279C (da) |
FR (1) | FR2408254B1 (da) |
GB (1) | GB2007466B (da) |
IT (1) | IT1107989B (da) |
MX (1) | MX148070A (da) |
NL (1) | NL179860C (da) |
NO (1) | NO151485C (da) |
PL (1) | PL119103B1 (da) |
SE (1) | SE433791B (da) |
ZA (1) | ZA785432B (da) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1994024793A1 (en) * | 1993-04-21 | 1994-10-27 | Telefonaktiebolaget Lm Ericsson | Composite clock signal |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2740997C2 (de) * | 1977-09-12 | 1979-09-13 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Zeitmultiplex-Rahmensynchronisierung mit Hilfe variabler Synchronisierworte |
US4232388A (en) * | 1977-11-04 | 1980-11-04 | Mca Disco-Vision, Inc. | Method and means for encoding and decoding digital data |
US4276656A (en) * | 1979-03-19 | 1981-06-30 | Honeywell Information Systems Inc. | Apparatus and method for replacement of a parallel, computer-to-peripheral wire link with a serial optical link |
US4361895A (en) * | 1980-07-28 | 1982-11-30 | Ontel Corporation | Manchester decoder |
FR2508254A1 (fr) * | 1981-06-22 | 1982-12-24 | Roche Bernard | Circuits integres monolithiques " codec + filtres " |
JPS59217217A (ja) * | 1983-05-25 | 1984-12-07 | Matsushita Electric Ind Co Ltd | 同期抽出方法 |
JPH0646491B2 (ja) * | 1983-05-25 | 1994-06-15 | 松下電器産業株式会社 | 同期信号方式 |
JPS59217213A (ja) * | 1983-05-25 | 1984-12-07 | Matsushita Electric Ind Co Ltd | 同期信号方式 |
US4531210A (en) * | 1983-06-22 | 1985-07-23 | Gte Automatic Electric Incorporated | Digital span reframing circuit |
DE3331205A1 (de) * | 1983-08-30 | 1985-03-14 | Telefunken Fernseh Und Rundfunk Gmbh, 3000 Hannover | Synchronmuster |
GB2147477B (en) * | 1983-09-28 | 1987-07-08 | Philips Electronic Associated | Data transmitter data receiver and data transmission system |
US4635280A (en) * | 1985-05-28 | 1987-01-06 | Harris Corporation | Bit synchronizer for decoding data |
JPS62202361A (ja) * | 1986-02-28 | 1987-09-07 | Sharp Corp | 同期情報の検出装置 |
US4879727A (en) * | 1986-09-05 | 1989-11-07 | Advanced Micro Devices Inc. | Adaptive threshold sampling controller |
US4752841A (en) * | 1986-12-19 | 1988-06-21 | Eastman Kodak Company | Address mark encoding for a record storage medium |
IT1199815B (it) * | 1986-12-19 | 1989-01-05 | Rai Radiotelevisione Italiana | Procedimento per la radiodiffusione di segnali digitali,particolarmente di programmi e dati per elaboratori,e procedimento e apparato per la ricezione di tali segnali |
US4928187A (en) * | 1987-02-20 | 1990-05-22 | Laserdrive Limited | Method and apparatus for encoding and decoding binary data |
JPH01141436A (ja) * | 1987-11-27 | 1989-06-02 | Sony Corp | フレーム同期化方法 |
US5168275A (en) * | 1990-02-07 | 1992-12-01 | International Business Machines Corporation | Method and apparatus for decoding two frequency (f/2f) data signals |
JP3394127B2 (ja) * | 1995-12-05 | 2003-04-07 | 株式会社東芝 | ディジタルデータの伝送方法 |
US6901127B1 (en) * | 2000-04-26 | 2005-05-31 | Sigmatel, Inc. | Method and apparatus for data recovery |
US6708239B1 (en) * | 2000-12-08 | 2004-03-16 | The Boeing Company | Network device interface for digitally interfacing data channels to a controller via a network |
WO2002088966A1 (en) * | 2001-04-26 | 2002-11-07 | The Boeing Company | Systems, methods, and bus controllers for creating an event trigger on a network bus |
US7170870B2 (en) * | 2002-05-07 | 2007-01-30 | Microsoft Corporation | Data packet transmission for channel-sharing collocated wireless devices |
US20040194001A1 (en) * | 2002-12-31 | 2004-09-30 | Yao Ting | CRC checking and error tagging system and method for audio data |
US8144802B2 (en) * | 2007-10-16 | 2012-03-27 | Semiconductor Components Industries, Llc | Digital data encoding and decoding method and system |
EP2720051B1 (de) * | 2012-10-10 | 2015-01-21 | Sick Ag | Sicherheitssystem |
KR102020358B1 (ko) * | 2013-03-14 | 2019-11-05 | 삼성전자 주식회사 | 단말 및 그 단말에서 애플리케이션 동기화 방법 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3108261A (en) * | 1960-04-11 | 1963-10-22 | Ampex | Recording and/or reproducing system |
US3156893A (en) * | 1962-08-17 | 1964-11-10 | Rca Corp | Self-referenced digital pm receiving system |
US3493962A (en) * | 1966-08-30 | 1970-02-03 | Rca Corp | Converter for self-clocking digital signals |
FR1521085A (fr) * | 1967-04-27 | 1968-04-12 | Westinghouse Air Brake Co | Procédé pour la transmission de messages codés en binaires |
US4010421A (en) * | 1971-12-06 | 1977-03-01 | Telefonaktiebolaget L M Ericsson | Synchronization method for the recovery of binary signals |
US4020282A (en) * | 1974-01-14 | 1977-04-26 | General Dynamics Corporation | High density data processing system |
US4002845A (en) * | 1975-03-26 | 1977-01-11 | Digital Communications Corporation | Frame synchronizer |
GB1532444A (en) * | 1975-03-26 | 1978-11-15 | Micro Consultants Ltd | Synchronising data for digital storage systems |
DE2546793A1 (de) * | 1975-10-18 | 1977-04-21 | Hentschel Systemgesellschaft M | Verfahren und einrichtung zur rahmensynchronisation bei der uebertragung von pcm-signalen |
US4054754A (en) * | 1976-06-07 | 1977-10-18 | Bell Telephone Laboratories, Incorporated | Arrangement for transmitting digital data and synchronizing information |
-
1977
- 1977-11-02 US US05/847,924 patent/US4124778A/en not_active Expired - Lifetime
-
1978
- 1978-09-25 ZA ZA00785432A patent/ZA785432B/xx unknown
- 1978-10-30 DK DK483178A patent/DK149279C/da active
- 1978-10-30 SE SE7811223A patent/SE433791B/sv not_active IP Right Cessation
- 1978-10-30 NO NO783653A patent/NO151485C/no unknown
- 1978-10-30 NL NLAANVRAGE7810781,A patent/NL179860C/xx not_active IP Right Cessation
- 1978-10-31 PL PL1978210623A patent/PL119103B1/pl unknown
- 1978-10-31 IT IT51734/78A patent/IT1107989B/it active
- 1978-10-31 MX MX175448A patent/MX148070A/es unknown
- 1978-10-31 AT AT0777778A patent/AT373412B/de not_active IP Right Cessation
- 1978-10-31 FR FR7830870A patent/FR2408254B1/fr not_active Expired
- 1978-11-01 BR BR7807241A patent/BR7807241A/pt unknown
- 1978-11-01 CH CH1126878A patent/CH642795A5/de not_active IP Right Cessation
- 1978-11-01 GB GB7842721A patent/GB2007466B/en not_active Expired
- 1978-11-01 DE DE2847800A patent/DE2847800C2/de not_active Expired
- 1978-11-01 AU AU41257/78A patent/AU513314B2/en not_active Expired
- 1978-11-01 JP JP53135137A patent/JPS6028455B2/ja not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1994024793A1 (en) * | 1993-04-21 | 1994-10-27 | Telefonaktiebolaget Lm Ericsson | Composite clock signal |
Also Published As
Publication number | Publication date |
---|---|
AU513314B2 (en) | 1980-11-27 |
DK149279C (da) | 1987-01-19 |
IT1107989B (it) | 1985-12-02 |
GB2007466B (en) | 1982-03-03 |
DK483178A (da) | 1979-05-03 |
SE7811223L (sv) | 1979-05-03 |
GB2007466A (en) | 1979-05-16 |
DE2847800A1 (de) | 1979-05-03 |
BR7807241A (pt) | 1979-05-15 |
AT373412B (de) | 1984-01-25 |
IT7851734A0 (it) | 1978-10-31 |
NL179860B (nl) | 1986-06-16 |
PL119103B1 (en) | 1981-11-30 |
NL179860C (nl) | 1986-11-17 |
NO151485B (no) | 1985-01-02 |
SE433791B (sv) | 1984-06-12 |
NL7810781A (nl) | 1979-05-04 |
FR2408254A1 (fr) | 1979-06-01 |
ATA777778A (de) | 1983-05-15 |
CH642795A5 (de) | 1984-04-30 |
ZA785432B (en) | 1979-09-26 |
NO783653L (no) | 1979-05-03 |
US4124778A (en) | 1978-11-07 |
MX148070A (es) | 1983-03-10 |
PL210623A1 (pl) | 1979-07-16 |
FR2408254B1 (fr) | 1987-03-06 |
JPS5474717A (en) | 1979-06-15 |
DE2847800C2 (de) | 1985-12-05 |
AU4125778A (en) | 1979-05-17 |
NO151485C (no) | 1985-04-17 |
JPS6028455B2 (ja) | 1985-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DK149279B (da) | Digital rammesynkroniseringskredsloeb | |
US4027335A (en) | DC free encoding for data transmission system | |
US4353130A (en) | Device for processing serial information which includes synchronization words | |
US4337457A (en) | Method for the serial transmission of binary data and devices for its implementation | |
JPH06195893A (ja) | データ記録方法及び装置 | |
US5068752A (en) | Apparatus for recording/reproducing a digital audio signal with a video signal | |
USRE31311E (en) | DC Free encoding for data transmission system | |
US4866544A (en) | Data modulation and demodulation system for magnetic recording system | |
JP2863052B2 (ja) | デジタルデータ符号化方法、復号化方法、符号化装置および復号化装置 | |
US4183066A (en) | Technique for recording data on magnetic disks at plural densities | |
JPS58169341A (ja) | 光学的情報記録再生方法 | |
EP0232144B1 (en) | Data demodulation system | |
EP0318227B1 (en) | Frame synchronising method and system | |
EP0326614B1 (en) | Synchronous signal decoder | |
JPH0225576B2 (da) | ||
JPS62274948A (ja) | フレーム同期装置 | |
US3493962A (en) | Converter for self-clocking digital signals | |
KR820002129B1 (ko) | 디지탈 프레임 동기회로 | |
JPS6222293B2 (da) | ||
CA1114031A (en) | Digital frame synchronizing circuit | |
JPS6362826B2 (da) | ||
JP2606194B2 (ja) | デジタル信号の伝送装置 | |
JPH0646485B2 (ja) | デイジタルデ−タ記録再生装置 | |
JPH0416979B2 (da) | ||
JPS623497B2 (da) |