DE7311934U - Halbleiteraufbau mit einer duennen monokristallinen halbleiterschicht auf einem isolierenden substrat - Google Patents

Halbleiteraufbau mit einer duennen monokristallinen halbleiterschicht auf einem isolierenden substrat

Info

Publication number
DE7311934U
DE7311934U DE19737311934 DE7311934U DE7311934U DE 7311934 U DE7311934 U DE 7311934U DE 19737311934 DE19737311934 DE 19737311934 DE 7311934 U DE7311934 U DE 7311934U DE 7311934 U DE7311934 U DE 7311934U
Authority
DE
Germany
Prior art keywords
layer
silicon
semiconductor
semiconductor layer
monocrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19737311934
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of DE7311934U publication Critical patent/DE7311934U/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

Halbleiteraufbau mit einer dünnen monokristallinen Halbleiterschicht auf einem isolierenden Substrat
Die Erfindung betrifft einen Halbleiteraufbau mit einer dünnen monokristallinen Halbleiterschicht auf einem isolierenden Substrat.
Dünne Schichten aus einen, monokristallinen Halbleitermaterial auf einem isolierenden Substrat sind für Halbleiteranordnungen ausserordentlich gefragt, die sehr hohe Schaltgeschwindigkeiten aufweisen und in ihrem Aufbau sehr klein ausgebildet sein sollen. In diesem Zusammenhang wurde versucht, Silicium auf einem Saphir anzuordnen und für diesen Zweck zu verwenden; jedoch führt die Ausbildung einer monokristallinen Siliciumschicht auf einem Saphirsubstrat mit konstanter Regelmässigkeit zu einer monokristallinen Schicht, deren struktureller
Fs/wi Aufbau
MO58P/G-951/2
Aufbau nicht frei von Fehlern ist. Es ist auch bereits versucht worden. Silicium auf einem Spinellsubstrat anzubringen; jedoch lassen sich dadurch keine besseren Ergebnisse erzielen.
Der Erfindung liegt deshalb die Aufgabe zugrunde, einen Halbleiteraufbau mit einer dünnen monokristallinen Halbleiterschicht auf einem isolierenden Substrat zu schaffen, wobei diese monokristalline Halbleiterschicht von höchster Qualität ist.
Diese Aufgabe wird erfindungsgemäss dadurch gelöst, dass in einer Substratscheibe zumindest ein 3/um Dicke nicht überschreitender Bereich einer monokristallinen Halbleiterschicht hoher Qualität vorhanden ist, und dass mit der monokristallinen Halbleiterschicht eine elektrisch isolierende Schicht und mit dieser eine Trägerschicht verbunden sind.
Weitere Merkmale und Ausgestaltungen der Erfindung sind Gegenstand von weiteren Ansprüchen.
Ein nach den Merkmalen der Erfindung hergestellter Halbleiteraufbau geht von einer monokristallinen Substratscheibe, z.B.
- 2 - aus
MO58P/G-951/2
ans Silicium, aus, die längs der 100-Kristallebene geschnitten ist. Diese Siliciumschicht wird auf den beiden Hauptflächen poliert und mit einer Siliciumdioxydschicht überzogen. Aneohliessend wird von einer Oberfläche der Substratscheibe aus unter Verwendung herkömmlicher Verfahren ein Kanal in die Substratscheibe eingeätzt. Als Ätzmittel kann bei Silicium als Substratscheibe Kaliumhydroxyd Verwendung finden. Der Ätzfortgang lässt sich in vorteilhafter Weise mit Hilfe von durch die Substratscheibe scheinendem Licht' .·■ kontrollieren und wird abgebrochen, wenn die Dicke der Substratscheibe im Bodenbereich des Kanals einen bestimmten Wert erreicht hat. Anechliessend wird der Kanalbereich auf der Oberfläche mit einer elektrisch isolierenden Schicht versehen, die aus Siliciumdioxyd besteht und in herkömmlicher ' Weise thermisch aufgebracht werden kann. Die elektrisch isolierende Schicht kann auch aus Siliciumnitrid oder einem SiIiciumoxynitrid bestehen.
Zur Erhöhung der mechanischen Festigkeit wird über der elektrisch isolierenden Schicht eine Trägerschicht angeordnet, die z.B. aus einem polykristallinen Silicium aufgebaut sein kann. Zur weiteren Verarbeitung des Halbleiteraufbaus wird dieser umgedreht und die auf der dem Kanal gegenüberliegenden Oberfläche angebrachte Oxydschicht abgezogen. Dadurch wird die verbleibende dünne monokristalline Schicht über dem Bodenbereich des Kanals freigelegt.
Nach dem Ätzen des Kanals kann gewünschtenfalls zur Ausbildung einer vergrabenen Schicht eines bestimmten LeLcfähigkeitstyps im Kanalbereich eine Diffusion durchgeführt oder eine weitere epitaxiale Schicht aufgewachsen «erden. Ebenfalls kenn, wenn dies für die danach herzustellende Halbleiteranordnung wünschenswert ist, auf der freigelegten Oberfläche der Substratscheibe über der dünnen monokristallinen Halbleiterschicht eine weitere epitaxiale Schicht aufgewachsen werden.
- 3 - Ein
M058P/G-951/2
Ein derart hergestellter Halbleitert*ufbau besitzt den Vorteil, dass sich innerhalb der monokristallinen Schicht,die aus höchster Qualität bestehen kann, Halbleiteranordnungen ausbilden lassen, die extrem hohe Schaltgeschwindigkeiten aufweisen und extrem kleine geometrische Abmessungen haben. Ein besonderer Vorteil ergibt sich auch daraus, dass/fur die Abführung von Wärme durch die ebenfalls dünn ausgeführte elektrisch isolierende Schicht für die Wärmeleitung kurze Strecken ergeben, so dass Halbleiteranordnungen mit verhältmässig grosser Leistung in der dünnen monokristallinen Schicht angebracht werden können.
Die Merkmale und Vorteile der Erfindung ergeben sich auch aus der nachfolgenden Beschreibung eines Ausxührungsbei-8pieles in Verbindung mit den sowohl einzeln als auch in jeder beliebigen Kombination die Erfindung kennzeichnenden
■ Ansprüchen und der Zeichnung. Es zeigen:
Fig. 1 und 2 erste Verfahrez»dsc<iritte des Verfahrens zur Herstellung einer dünnen monokristallinen Halbleiterschicht auf einem isolierenden Substrat;
Fig. 2a und 2b mögliche Verfahrensschritte für die Schaffung einer vergrabenen Schicht;
Fig. 3 bis 5 aufeinanderfolgende Verlahrensschritte bei der Verwirklichung der Erfindung;
Fig. 5a ein möglicher Verfahrensschritt im Anschluss an das grundsätzliche Herstellungsverfahren.
In Fig. 1 ist eine monokristalline .Substratscheibe 11 aus Silicium dargestellt, deren Boden- und Deckfläche durch Polieren, planiert sind und bei einer Dicke der Scheibe von
- 4 - etwa
• f a
· β
MO58P/G-951/2
etwa 2,5 χ 10"1IKa eine Neigung von weniger als 2,5 χ 10~*mm aufweisen. Der Aufbau gemäss Fig. 1 ist mit einer Siliciumoxydschicht 12 auf der Deckfläche 17 und mit einer Siliciumoxydschicht 14· auf der Bodenfläche 16 der Substratscheibe versehen. Die Substratschoibe 11 kpnn auch aus einem anderen Material als Silicium, z.B. Germanium, bestehen. Auch müssen die isolierenden Oxydschichten 11 und 12 nicht als Oxydschicht ausgebildet sein, vielmehr können hierfür auch Nitride oder Siliciumoxynitride Verwendung finden.
In Fig. 2 ist der Halbleiteraufbau 10 nach dem Einätzen eines Kanales 20 dargestellt. Hierfür kann bei Silicium typischerweise Kaliumhydroxyd (KOH) Verwendung finden. Wie später noch erläutert wird, wurde die monokristalline Substratscheibe aus Silicium bei der Zubereitung längs der 100-Kristallebene geschnitten.
Bsim Xtsen wird, in bekannter Weise ein euf fotografischem Wog festgelegtes Muster geschaffen. Zu diesem Zweck wird auf der zu ätzenden Oberfläche ein Fotoresist aufgebracht, der nach einem Belichten entsprechend dem gewünschten Muster und einem Aushärten der dem Muster entsprechenden Teile geätzt wird, wobei das Kaliumhydroxyd die nicht geschützten Teile des Siliciumdioxyd und der monokristallinen Substratscheibe aus Silicium angreift.
Während dieses Verfahrens erhält man den Bereich 25 gemäss Fig. 2, indem die Ätzung beim Erreichen der gewünschten Dimensionierung dieses Bereiches abgebrochen wird. Die gewünschte Abmessung kann durch Ausmessen des auf der Oberfläche 15 der Siliciumdioxydschicht 14- durch den Bodenbereich 19 des Kanals durchscheinenden Lichtes festgestellt werden. Wenn die Helligkeit eine bestimmte Intensität erreicht, wird die Ätzung abgebrochen, so dass die Dicke des
- 5 - gewünschten
M058P/G-951/2 ·
gewünschten Bereiches 25 stehenbleibt
Ein anderes Verfahren zur Feststellung der Dicke des Bereiches 25 verwendet eine Tiefenmessung für den Kanal 20. Aufgrund der in der 100-Kristallebene geschnittenen Substrascheibe 11 entstehen beim Ätzen des Kanales 20 Seitenwände, die unter einem bekannten Winkel zur Vertikalen verlaufen. Durch Messen der oberen Kanalbreite sowie der Breite des Bodenbereiches 19 erhält man die eine Seite eines recht- \ winkligen Dreieckes, von dem ein Winkel bekannt ist. Damit \ lässt sich die Tiefe des Kanales leicht errechnen. Die Dicke \ des Bereiches 25 ergibt sich aus der Differenz der Gesamt- i dicke der Substratscheibe und der Tiefe des Kanales 20. !
Gemäss Fig. 3 ist nach einam weiteren Verfahrensschritt die Oberfläche 17 der Substratscheibe sowie die Seitenwände 18 u-i der Bodenbereich 19 des Kanales 20 mit einer Siliciumdioxydschicht 24 überzogen. Diese Siliciumdioxydschicht kann auf der Substratscheibe 11 durch Ablagerung oder auch durch thermisches Aufwachsen angebracht werden. Wie bereits erwähnt, ist für diese Schicht auch eine Siliciumnitridisolation, z.B. in Form von Siliciumoxynitrid, bestens geeignet.
Vor dem Aufbringen der isolierenden Schicht 24· werden die Reste der zuvor aufgebrachten Siliciumoxydschicht 12 in herkömmlicher Weise von der Substratscheibe 11 abgezogen.
In Fig. 4 ist der Halbleiteraufbau nach dem Aufbringen einer Trägerschicht 26 aus polykristallinem Silicium dargestellt. Diese Trägerschicht 26 gibt dem Halbleiteraufbau die gewünschte mechanische Festigkeit. .
- 6 - Den
11 I · I I
I ( I
'a
' /IU
M058P/G-951/2
Sen in Fig. 5 dargestellten Halbleiteraufbau erhält man nach Umkehrer des Aufbaus gemäss Pig. 4 und nach dem Entfernen der Siliciumdioxydschicht 14 von der Bodenfläche 16 der Substratscheibe 11. Der Bereich 25 ist nunmehr die Steile, in welcher jede beliebige Halbleiterstruktur hergestellt werden kann. So kann z.B. auf der fläche 16 eine Siliciumschicht 28 epitaxial aufgewachsen werden, in welcher durch Diffusionsschritte ebenso wie im Bereich 25 beliebige Halbleiterstrukturen herstellbar sind» Die Verwendung einer aus Silicium bestehenden epitaxialen Schicht 28 kann auch in Verbindung mit dem Halbleiteraufbau gemäss Pig. 2a sehr nützlich sein, wobei eine vergrabene Schicht 22 in der Substrat scheibe 11 durch Diffusion ausgebildet ist. Eine solche Diffusion führt zu einer starken Störstellenkonzentration im ^iiodenbereich 19 des Eanales 20 und zu feiner geringeren Störstellenkonzentration an der Bodenfläche 16 der Substratscheibe Diese geringere Störstellenkonzentration ermöglicht das Aufwachsen einer epitaxialen Schicht 28 von hoher Qualität. Diese epitaxiale Schicht kann z.B. für lokale Diffusionen verwendet werden, um über der vergrabenen Schicht einen Transistor auszubilden.
In Fig. 2b ist eine weitere Massnahme zur Herstellung einer vergrabener Schicht dargestellt. Auf den Seitenwänden 18 sowie dem Bodenbersich 19 des Eanales 20 wird eine epitaxiale Schicht 23 aufgewachsen. Diese epitaxiale Schicht kann eine gewünschte Störstellenkonzantration entsprechend einem gewünschten Leitfähigkeitstyp aufweisen. Die Schicht wirkt in derselben Weise wie der diffundierte Bereich 22 gemäss Fig. 2a als vergrabene Schicht.
Die Dicke des Bereiches 25 liegt in der Grössenordnung von 2 bis 3/um. Das monokristalline Material ist von hoher Qualität, wie sie bisher in der beschriebenen kleinen Abmessung nicht zu verwirklichen ist·
- 7 - Schut üansprüche

Claims (4)

MO58P/G-951/2 Schutzansprüche
1. HaIbIei-ceraufbau mit einer dünnen monokristallinen Halbleiterschicht auf einem isolierenden Substrat, dadurch gekennzeichnet, dass in einer Substratscheibe (11) zumindest ein 3/um Sicke nicht überschreitender Bereich einer monokristallinen Halbleiterschicht (25) hoher Qualität vorhanden ist, und dass mit der monokristallinen Halbleiterschicht (25) eine elektrisch isolierende Schicht (24) und mit dieser eine Trägerschicht (26) verbunden
2. Halbleiteraufbau nach Anspruch 1, dadurch gekenn zeichnet, dass die monokristalline Halbleiterschicht (25) aus Silicium und die isolierende Schicht aus Siliciumdioxyd bestehen. /
3. Halbleiteraufbau nach Anspruch 1, dadurch gekenn zeichnet, dass die monokristalline Halbleiterschicht (25) aus Silicium und die isolierende Schicht aus Siliciumnitrid bestehen.
4. Halbleiteraufbau nach Anspruch 1, dadurch gekenn zeichnet, dass die Halbleiterschicht (25) aus Silicium und die isolierende Schicht aus Siliciumoxynitrid bestehen.,
7311S34-e.9.73
DE19737311934 1972-03-30 1973-03-29 Halbleiteraufbau mit einer duennen monokristallinen halbleiterschicht auf einem isolierenden substrat Expired DE7311934U (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US23960772A 1972-03-30 1972-03-30

Publications (1)

Publication Number Publication Date
DE7311934U true DE7311934U (de) 1973-09-06

Family

ID=22902902

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19732315762 Pending DE2315762A1 (de) 1972-03-30 1973-03-29 Halbleiteraufbau mit einer duennen monokristallinen halbleiterschicht auf einem isolierenden substrat sowie ein verfahren zu dessen herstellung
DE19737311934 Expired DE7311934U (de) 1972-03-30 1973-03-29 Halbleiteraufbau mit einer duennen monokristallinen halbleiterschicht auf einem isolierenden substrat

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE19732315762 Pending DE2315762A1 (de) 1972-03-30 1973-03-29 Halbleiteraufbau mit einer duennen monokristallinen halbleiterschicht auf einem isolierenden substrat sowie ein verfahren zu dessen herstellung

Country Status (2)

Country Link
JP (1) JPS4917175A (de)
DE (2) DE2315762A1 (de)

Also Published As

Publication number Publication date
DE2315762A1 (de) 1973-12-06
JPS4917175A (de) 1974-02-15

Similar Documents

Publication Publication Date Title
DE69119871T2 (de) Verfahren zum Ätzen von Schichten mit vorgegebener Tiefe in integrierten Schaltungen
DE68910368T2 (de) Verfahren zum Herstellen eines Halbleiterkörpers.
DE2550056C2 (de)
DE2109874C3 (de) Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen
DE69312360T2 (de) Infrarotes Licht emittierende Halbleitervorrichtung mit in bezug auf die Spaltungsflächen schrägen Seitenflächen und Verfahren zu ihrer Herstellung
DE1246890B (de) Diffusionsverfahren zum Herstellen eines Halbleiterbauelements
DE10051890A1 (de) Halbleiterwaferteilungsverfahren
DE2737686A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2543471A1 (de) Leuchtdiodenanordnung mit gewoelbter struktur
DE2303798A1 (de) Verfahren zur herstellung von halbleiteranordnungen und durch dieses verfahren hergestellte halbleiteranordnungen
DE69125588T2 (de) Verfahren zur Herstellung von Substraten mit dielektrischer Trennung
DE1963162C3 (de) Verfahren zur Herstellung mehrerer Halbleiterbauelemente aus einer einkristallinen Halbleiterscheibe
DE2239686A1 (de) Verfahren zur herstellung von dielektrisch isolierten schichtbereichen aus einem siliciumhalbleitermaterial auf einer traegerschicht
DE69217318T2 (de) Optoelektronische Halbleiteranordnung mit einem Strahlungsleiter und Verfahren zum Herstellen einer derartigen Anordnung
DE2401380A1 (de) Verfahren zur herstellung einer duennen einkristallinen siliciumschicht hoher qualitaet auf einer isolierenden substratschicht sowie halbleiteranordnung mit einer duennen hochqualitativen monokristallinen siliciumschicht
DE2001564A1 (de) Verfahren und Vorrichtung zur Bestimmung der Laepptiefe einer dielektrisch isolierten integrierten Schaltung
DE2239687A1 (de) Verfahren zum beenden des aetzvorganges beim aetzen mit einem fluessigen koh-aetzmittel und aetzbarriere zur durchfuehrung des verfahrens
DE19653632B4 (de) Verfahren zur Herstellung eines Silizium-auf-Isolator-Substrats
DE2931825C3 (de) Magnetblasen-Speichervorrichtung
DE2517252A1 (de) Halbleiterelement
DE2909985C3 (de) Verfahren zur Herstellung eines Halbleiter-Glas-Verbundwerkstoffs und Verwendung eines solchen Verbundwerkstoffes
DE69008156T2 (de) Verfahren für das Messen der Dimensionen eines Abstandshalters.
DE3932277C2 (de)
DE7311934U (de) Halbleiteraufbau mit einer duennen monokristallinen halbleiterschicht auf einem isolierenden substrat
DE2100292A1 (de) Halbleiteranordnung mit relativ kleinen geometrischen Abmessungen und Verfahren zur Herstellung derselben