DE69935937D1 - Versiegelte Anordnung für eine Halbleiterschaltung Verfahren zu deren Herstellung - Google Patents

Versiegelte Anordnung für eine Halbleiterschaltung Verfahren zu deren Herstellung

Info

Publication number
DE69935937D1
DE69935937D1 DE69935937T DE69935937T DE69935937D1 DE 69935937 D1 DE69935937 D1 DE 69935937D1 DE 69935937 T DE69935937 T DE 69935937T DE 69935937 T DE69935937 T DE 69935937T DE 69935937 D1 DE69935937 D1 DE 69935937D1
Authority
DE
Germany
Prior art keywords
production
semiconductor circuit
circuit method
sealed arrangement
sealed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69935937T
Other languages
English (en)
Other versions
DE69935937T2 (de
Inventor
Akira Ichikawa
Naoki Hasegawa
Kazuyoshi Ebe
Katsuhisa Taguchi
Nakata Yasukazu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lintec Corp
Original Assignee
Lintec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lintec Corp filed Critical Lintec Corp
Application granted granted Critical
Publication of DE69935937D1 publication Critical patent/DE69935937D1/de
Publication of DE69935937T2 publication Critical patent/DE69935937T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
DE69935937T 1998-02-05 1999-02-03 Versiegelte Anordnung für eine Halbleiterschaltung Verfahren zu deren Herstellung Expired - Fee Related DE69935937T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2495598 1998-02-05
JP10024955A JPH11224884A (ja) 1998-02-05 1998-02-05 電気回路の封止構造体およびその製造方法

Publications (2)

Publication Number Publication Date
DE69935937D1 true DE69935937D1 (de) 2007-06-14
DE69935937T2 DE69935937T2 (de) 2007-09-06

Family

ID=12152422

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69935937T Expired - Fee Related DE69935937T2 (de) 1998-02-05 1999-02-03 Versiegelte Anordnung für eine Halbleiterschaltung Verfahren zu deren Herstellung

Country Status (4)

Country Link
EP (1) EP0935288B1 (de)
JP (1) JPH11224884A (de)
KR (1) KR100611619B1 (de)
DE (1) DE69935937T2 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001072960A (ja) * 1999-09-02 2001-03-21 Lintec Corp カード用封止材組成物及びそれを用いたカードの製造方法
US7005179B2 (en) * 2002-07-26 2006-02-28 The Regents Of The University Of California Conductive inks for metalization in integrated polymer microsystems
US6878643B2 (en) * 2002-12-18 2005-04-12 The Regents Of The University Of California Electronic unit integrated into a flexible polymer body
KR100704969B1 (ko) 2005-11-28 2007-04-09 삼성전기주식회사 적외선 차단필터 본딩 장치
WO2011105639A1 (ko) * 2010-02-25 2011-09-01 한미반도체 주식회사 압축 성형 장치 및 방법
WO2011105640A1 (ko) * 2010-02-25 2011-09-01 한미반도체 주식회사 압축 성형장치 및 압축 성형방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250600A (en) * 1992-05-28 1993-10-05 Johnson Matthey Inc. Low temperature flexible die attach adhesive and articles using same
JP2774906B2 (ja) * 1992-09-17 1998-07-09 三菱電機株式会社 薄形半導体装置及びその製造方法
JP2994171B2 (ja) * 1993-05-11 1999-12-27 株式会社東芝 半導体装置の製造方法および封止用部材の製造方法
JPH09197965A (ja) * 1996-01-17 1997-07-31 Toshiba Chem Corp 電子タグの製造方法

Also Published As

Publication number Publication date
EP0935288A3 (de) 2005-09-28
KR19990072420A (ko) 1999-09-27
EP0935288B1 (de) 2007-05-02
DE69935937T2 (de) 2007-09-06
JPH11224884A (ja) 1999-08-17
EP0935288A2 (de) 1999-08-11
KR100611619B1 (ko) 2006-08-14

Similar Documents

Publication Publication Date Title
DE69832110D1 (de) Herstellungsverfahren für eine Prüfnadel für Halbleitergeräte
DE69518793T2 (de) Herstellungsverfahren für eine Halbleitervorrichtung
DE69834702D1 (de) Packung für eine Halbleiteranordnung, Verfahren zu ihrer Herstellung und Leiterplatte dafür
DE69527484D1 (de) Herstellungsverfahren für eine leitungsstruktur für integrierte schaltungen
DE69738595D1 (de) Herstellungsmethode für ein Halbleiter-Bauteil
DE69832324D1 (de) Herstellungsverfahren für einen Halbleiter
DE69931272D1 (de) Gedruckte leiterplatte und verfahren zu deren herstellung
DE69937153D1 (de) Gedruckte leiterplatte und verfahren zu deren herstellung
DE59806872D1 (de) Leistungshalbleiter-bauelement und verfahren zu dessen herstellung
DE59904978D1 (de) Speicherzellenanordnung und verfahren zu deren herstellung
DE60042914D1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE69812489D1 (de) Korrosionsbeständiges Bauteil, Waferträger und Verfahren zu deren Herstellung
DE69522195D1 (de) Herstellungsverfahren für Halbleiteranordnungen
DE69941879D1 (de) Feldeffekt-halbleiterbauelement und verfahren zu dessen herstellung
DE69926762D1 (de) Zusammengesetzte dichtung mit doppelelastizitätsmodul und verfahren zu deren herstellung
DE69923935D1 (de) Montagemethode für eine Turbomaschine
DE69908445D1 (de) Verbindungswerkstoff für elektronische Bauteile, elektronische Bauteile und Verfahren zu deren Herstellung
DE69924980D1 (de) Feuerverzögernde konzentrate und verfahren zu deren herstellung
DE69928511D1 (de) Polyesterurethan-elastomere und verfahren zu deren herstellung
DE60037325D1 (de) Eine optoelektronische anordnung und verfahren zu deren herstellung
DE69712080T2 (de) Herstellungsverfahren für eine halbleitervorrichtung
DE69518684T2 (de) Herstellungsverfahren für ein Feldeffekt-Halbleiterbauelement
DE59804215D1 (de) Herstellungsverfahren für eine mikromechanische vorrichtung
DE59913422D1 (de) Femfet-vorrichtung und verfahren zu deren herstellung
DE59915066D1 (de) Integrierte schaltungsanordnung und verfahren zu deren herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee