DE69918219T2 - Methode zur Verbesserung der Stöpsel-Leitfähigkeit - Google Patents

Methode zur Verbesserung der Stöpsel-Leitfähigkeit Download PDF

Info

Publication number
DE69918219T2
DE69918219T2 DE69918219T DE69918219T DE69918219T2 DE 69918219 T2 DE69918219 T2 DE 69918219T2 DE 69918219 T DE69918219 T DE 69918219T DE 69918219 T DE69918219 T DE 69918219T DE 69918219 T2 DE69918219 T2 DE 69918219T2
Authority
DE
Germany
Prior art keywords
electrode
plug
oxide
diffusion barrier
conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69918219T
Other languages
English (en)
Other versions
DE69918219D1 (de
Inventor
Hua Shen
Joachim Hoepfner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE69918219D1 publication Critical patent/DE69918219D1/de
Application granted granted Critical
Publication of DE69918219T2 publication Critical patent/DE69918219T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92Capacitors having potential barriers
    • H01L29/94Metal-insulator-semiconductors, e.g. MOS
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

  • ALLGEMEINER STAND DER TECHNIK
  • 1. Erfindungsgebiet
  • Die vorliegende Offenbarung betrifft Stapelkondensatoren für Halbleiterbauelemente und insbesondere einen gut leitenden Plug für Stapelkondensatoren.
  • 2. Beschreibung des verwandten Stands der Technik
  • Halbleiterspeicherzellen enthalten Kondensatoren, auf die zum Speichern von Daten Transistoren zugreifen. Daten werden je nach dem Zustand des Kondensators durch ein H- oder ein L-Bit gespeichert. Die Ladung oder der Mangel an Ladung des Kondensators zeigt, wenn auf ihn zum Lesen von Daten zugegriffen wird, ein H oder ein L an, und der Kondensator wird geladen oder entladen, um Daten in ihn zu schreiben.
  • Gestapelte Kondensatoren zählen zu den Kondensatorarten, die in Halbleiterspeichern verwendet werden. Gestapelte Kondensatoren befinden sich in der Regel auf dem Transistor, mit dem auf einen Speicherungsknoten des Kondensators zugegriffen wird, im Gegensatz zu Grabenkondensatoren, die im Substrat des Bauelements vergraben sind. Wie bei vielen elektrischen Bauelementen ist für die Leistungscharakteristik von gestapelten Kondensatoren eine hohe Leitfähigkeit von Vorteil.
  • Bei Halbleiterspeichern wie etwa dynamischen Direktzugriffsspeichern (DRAM) werden bei der Bildung von Kondensatoren mit einer hohen Dielektrizitätskonstante stark dielektrische Materialien abgeschieden. Bei einer Art von Kondensatoren mit hoher Dielektrizitätskonstante wird eine Schicht aus Materialien mit einer hohen Dielektrizitätskonstante, wie etwa Barium- Strontium-Titanoxid (BSTO) in einer oxidierten Atmosphäre abgeschieden.
  • In dem Dokument EP 0697719A ist ein Kondensator offenbart.
  • Unter Bezugnahme auf die 1A und 1B wird eine Struktur 2 mit gestapelten Kondensatoren gezeigt. Die gestapelten Kondensatoren 3 enthalten zwei Elektroden, eine obere Elektrode oder einen Speicherungsknoten 4, üblicherweise Platin (Pt), und eine Elektrode 12, getrennt durch eine dielektrische Schicht 18. Ein Zugriffstransistor 5 enthält eine Gateelektrode 6, die bei Aktivierung eine Bitleitung 7 durch einen Bitleitungskontakt 8 mit einem Plug 14 elektrisch koppelt. Das Plug 14 wird durch eine Diffusionsbarriere 16 mit der Elektrode 12 verbunden, was Ladung in der Elektrode 12 speichert.
  • Eine Teilansicht eines herkömmlichen gestapelten Kondensators 10 ist in 1B gezeigt. Der gestapelte Kondensator 10 enthält eine Elektrode 12, die bevorzugt aus Platin (Pt) gebildet ist. Die Elektrode 12 ist durch eine Diffusionsbarriere 16 vom Plug 14 getrennt. Der Plug 14 besteht bevorzugt aus polykristallinem Silizium (Polysilizium oder Poly). Während der Bearbeitung wird eine dielektrische Schicht 18 auf der Elektrode 12 abgeschieden. Bei der dielektrischen Schicht 18 handelt es sich in der Regel um ein Material mit einer hohen Dielektrizitätskonstante, beispielsweise BSTO. Während der Abscheidung der dielektrischen Schicht 18 entstehen Oxidschichten 20 und 21, die der Leistung des gestapelten Kondensators abträglich sind. Die Diffusionsbarriere 16 wird dazu verwendet, die Entstehung der Oxidschicht 21 zu verhindern.
  • Oxidschichten 20 und 21 bilden sich, wenn:
    • (a) Silizium durch die Diffusionsberriere 16 diffundiert und mit Sauerstoff unter Ausbildung des Oxids 20 zwischen der Diffusionsbarriere 16 und der Elektrode 12 reagiert;
    • (b) Materialien der Diffusionsbarriere 16 einfach mit Sauerstoff reagieren und
    • (c) Sauerstoff durch die Diffusionsbarriere 16 diffundiert und mit dem Plug 14 unter Ausbildung der Oxidschicht 21 zwischen der Diffusionsbarriere 6 und dem Plug 14 reagiert.
  • Die Oxidschichten 20 und 21 reduzieren die Kapazität des gestapelten Kondensators 10. Es besteht somit ein Bedarf nach der Verbesserung der Kapazität von gestapelten Kondensatoren durch Eliminieren von Oxidschichten neben einer Barrierenschicht, die in Folge von Bearbeitung und Diffusion entstanden ist. Ein weiterer Bedarf existiert für ein Verfahren zum Erhöhen der Leitfähigkeit eines in gestapelten Kondensatoren verwendeten Plugs.
  • KURZE DARSTELLUNG DER ERFINDUNG
  • Die vorliegende Erfindung enthält ein Verfahren zum Verbessern der Leitfähigkeit zwischen einer Elektrode und einem Plug in einem gestapelten Kondensator, zwischen denen sich ein Oxid ausgebildet hat, wie in Anspruch 1 definiert. Das Verfahren beinhaltet die Schritte des Bombardierens des Oxids mit Ionen und des Mischens des Oxids mit Materialien der Elektrode und des Plugs, um eine Leitfähigkeit zwischen der Elektrode und dem Plug zu erhöhen.
  • Bei besonders geeigneten Verfahren zum Verbessern der Leitfähigkeit kann der Schritt des Bombardierens den Schritt des Bombardierens durch Ionenimplantierung beinhalten. Der Schritt des Bombardierens kann auch den Schritt des Bombardierens des Oxids mit Germaniumionen beinhalten. Der Schritt des Bombardierens beinhaltet bevorzugt den Schritt des Justierens eines Winkels von auftreffenden Ionen, um ein verbessertes Mischen zu erhalten. Der Schritt des Bombardierens kann weiterhin den Schritt des Justierens einer Energie und Dosis einfallender Ionen beinhalten, um ein verbessertes Mischen zu erhalten. Die Elektrode enthält bevorzugt Platin, und das Plug enthält bevorzugt Polysilizium.
  • Diese und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung ergeben sich aus der folgenden ausführlichen Beschreibung von veranschaulichenden Ausführungsformen, die in Verbindung mit den beiliegenden Zeichnungen zu lesen ist.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Diese Offenbarung präsentiert ausführlich die folgende Beschreibung bevorzugter Ausführungsformen unter Bezugnahme auf die folgenden Figuren. Es zeigt:
  • 1A eine Querschnittsansicht von gestapelten Kondensatoren auf einem Halbleiterbauelement gemäß dem Stand der Technik;
  • 1B eine Querschnittsansicht eines gestapelten Kondensators gemäß dem Stand der Technik, die entstandene Oxidschichten zeigt;
  • 2 eine Querschnittsansicht eines gestapelten Kondensators gemäß der vorliegenden Erfindung, die Ionenimplantierung von Oxidschichten zeigt;
  • 3 eine Querschnittsansicht eines gestapelten Kondensators, die eine Oxidschicht zwischen einer Diffusionsbarriere und einer Elektrode zeigt, gemischt gemäß der vorliegenden Erfindung;
  • 4 eine Querschnittsansicht eines gestapelten Kondensators, die eine Oxidschicht zwischen einer Diffusionsbarriere und einem Plug zeigt, gemischt gemäß der vorliegenden Erfindung;
  • 5 eine Querschnittsansicht eines gestapelten Kondensators, die eine auf einer Elektrode ausgebildete Diffusionsbarriere zeigt; und
  • 6 eine Querschnittsansicht eines gestapelten Kondensators, die eine in einer Elektrode ausgebildete Diffusionsbarriere zeigt.
  • AUSFÜHRLICHE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN
  • Die vorliegende Offenbarung betrifft Stapelkondensatoren für Halbleiterbauelemente und insbesondere einen Plug mit hoher Leitfähigkeit zum Übertragen von Ladung zur Kondensatorelektrode. Die vorliegende Erfindung beinhaltet Ionenimplantierungsprozesse, um eine Oxidschicht in eine leitende Schicht zu ändern oder eine Sauerstoffdiffusionsbarriere in einer Elektrode auszubilden, um die Entstehung von Oxidschichten zu verhindern. Das Ändern der Oxidschichten in leitende Schichten kann unter Verwendung von Ionenimplantierung (I/I) durchgeführt werden. Die Sauerstoffdiffusionsbarriere kann unter Verwendung von Plasmadotierung (PLAD) oder Plasma-Immersion-Ion-Implantierung (PIII) ausgebildet werden.
  • Nunmehr unter eingehender Bezugnahme auf die Zeichnungen, bei denen in den verschiedenen Ansichten gleiche Bezugszahlen ähnliche oder identische Elemente identifizieren, zeigt 2 einen gestapelten Kondensator 100 gemäß einem Aspekt der vorliegenden Erfindung. Ein Plug 106 ist in einer dielektrischen Schicht 108 ausgebildet. Die dielektrische Schicht 108 kann Siliziumdioxidmaterial enthalten. Eine Diffusionsbarriere 110 ist an einem oberen Teil des Plugs 106 ausgebildet. Die Diffusionsbarriere 110 enthält bevorzugt TaN, CoSi, TiN, WSi, TaSiN oder äquivalente Materialien. Eine Elektrode 104 ist auf der Diffusionsbarriere 110 ausgebildet. Die Elektrode 104 besteht bevorzugt aus Platin, obwohl auch andere leitende Materialien wie etwa Iridium (Ir), Ruthenium (Ru) oder Rutheniumoxid (RuO2) verwendet werden können. Eine Schicht 102 mit hoher Dielektrizitätskonstante ist auf der Elektrode 104 abgeschieden. Die Schicht 102 mit der hohen Dielektrizitätskonstante wird bevorzugt aus BSTO gebildet. BSTO wird bevorzugt bei hohen Temperaturen abgeschieden. Da hohe Temperaturen jedoch die Diffusion erhöhen, müssen BSTO-Abscheidungstemperaturen begrenzt werden, um die Diffusion von Materialien wie etwa Sauerstoff zu reduzieren. Bei der vorliegenden Erfindung können jedoch Abscheidungstemperaturen für die Schicht 102 vorteilhafterweise erhöht werden, ohne die Leistung zu verschlechtern, wie hier erläutert wird.
  • Während der Abscheidung der Schicht 102 wird wie oben beschrieben eine Oxidschicht 112 und/oder eine Orxidschicht 114 ausgebildet.
  • Gemäß der vorliegenden Erfindung wird eine Ionenimplantierung durchgeführt, um die Oxidschichten 112 und/oder 114 leitend zu machen. Bei einer bevorzugten Ausführungsform wird Germanium (Ge) in die Oxidschichten 112 und/oder 114 implantiert. Zu weiteren für die Implantierung geeigneten Elementen zählen Si, C und/oder N. Indem ein Winkel α, Energie und Dosis gesteuert werden, wird die Oxidschicht 112 und/oder 114 gut mit Materialien neben den jeweiligen Oxidschichten gemischt, wodurch die Leitfähigkeit zwischen dem Plug 106 und der Elektrode 104 erhöht wird. Obwohl Ge ein elektrisch neutrales Element ist, überbrückt Ge die benachbarten leitenden Schichten (Elektrode/Diffusionsbarriere oder Diffusionsbarriere/Plug), so daß die Leitfähigkeit zwischen Plug 106 und Elektrode 104 erheblich erhöht wird.
  • Bei der Ionenimplantierung wird die Oxidschicht 112 und/oder 114 mit Ionen mit Energien zwischen etwa 30 und etwa 200 keV, bevorzugt zwischen etwa 50 und etwa 150 keV bei Dosen zwischen etwa 1 × 1010 und etwa 1 × 1016 Atomen/cm2, bevorzugt zwischen etwa 1 × 1014 und 1 × 1015 Atomen/cm2, bombardiert. Bei einer Ausführungsform werden Ionen unter einem Winkel α zwischen etwa 30° und etwa 60° eingeleitet.
  • Unter Bezugnahme auf 3 wird ein gestapelter Kondensator 101 nach Ionenimplantierung von Ge in die Oxidschicht 112 gezeigt. Ein gemischtes Gebiet 116 bildet sich, in dem Atome benachbarter Materialien wie etwa von der Elektrode 104 und der Diffusionsbarriere 110 zusammen mit der Oxidschicht 112 gemischt werden, um ein leitendes Verbundmaterial zu bilden, wodurch die Leitfähigkeit zwischen Elektrode 104 und Plug 106 erhöht wird.
  • Unter Bezugnahme auf 4 wird ein gestapelter Kondensator 103 nach Ionenimplantierung von Ge in die Oxidschicht 114 gezeigt. Ein gemischtes Gebiet 118 bildet sich, in dem Atome benachbarter Materialien wie etwa von der Diffusionsbarriere 110 und dem Plug 106 zusammen mit der Oxidschicht 114 gemischt werden, um ein leitendes Verbundmaterial zu bilden, wodurch die Leitfähigkeit zwischen Elektrode 104 und Plug 106 erhöht wird.
  • Bei alternativen Ausführungsformen des gestapelten Kondensators, die von der vorliegenden Erfindung nicht abgedeckt sind, kann auf oder in der Elektrode eine Diffusionsbarriere ausgebildet werden, um zu verhindern, daß Sauerstoff und/oder Silizium dort hindurch diffundieren. Unter Bezugnahme auf 5 ist ein Teil von einem gestapelten Kondensator 200 gezeigt. Der gestapelte Kondensator 200 enthält eine Diffusionsbarriere 202, die auf der Elektrode 104 vorgesehen und ausgebildet ist. Die Diffusionsbarriere 202 verhindert die Diffusion von Sauerstoff und Silizium durch sie hindurch. Die Barriere 202 wird vor der Abscheidung der Schicht 102 mit der hohen Dielektrizitätskonstante (siehe 2), bei der Sauerstoff eingeleitet werden kann, ausgebildet. Die Barriere 202 kann durch einen chemischen Dampfabscheidungsprozeß oder durch PIII oder PLAD auf der Oberfläche der Elektrode 104 abgeschieden werden. Bei einem bevorzugten Beispiel wird die Barriere 202 auf einer Oberfläche der Elektrode 104 abgeschieden, um durch Verhindern der Diffusion von Sauerstoff zu einem Gebiet zwischen Elektrode 104 und Plug 106 eine verbesserte Leitfähigkeit zwischen Elektrode 104 und Plug 106 zu gestatten. Die Barriere 202 kann so bemessen sein, daß sich die Notwendigkeit einer Diffusionsbarriere 110 erübrigt, da das Diffundieren von Sauerstoff durch die dielektrische Schicht 102 durch die Barriere 202 verhindert wird. Bei der Alternative kann die Barriere 110 beibehalten werden, doch stehen mehr Materialauswahlmöglichkeiten für die Diffusionsbarriere 110 zur Verfügung, da die Sauerstoffkonzentration reduziert ist. Beispielsweise kann ein Material substituiert werden, das sich leichter verarbeiten läßt, aber weniger die Sauerstoffdiffusion verhindernde Eigenschaften aufweist. Beispielsweise kann TiN verwendet werden.
  • Unter Bezugnahme auf 6 wird eine Barriere 204 unter der Oberfläche der Elektrode 104 ausgebildet. Beispielsweise kann durch einen PLAD- oder PIII-Prozeß ein diffusionsverhinderndes Material wie etwa Stickstoff unter der Oberfläche der Elektrode 104 eingeführt werden. Der Stickstoff wird in einer dünnen Schicht mit einer Dicke zwischen etwa 50 Å (10 Å = 1 nm) bis etwa 150 Å, bevorzugt zwischen etwa 70 Å und etwa 100 Å, ausgebildet. Auf diese Weise wirkt die Stickstoffschicht als eine Diffusionsbarriere ohne Verschlechterung der Leitfähigkeit zwischen Elektrode 104 und Plug 106. Die Barriere 204 kann so positioniert und bemessen sein, daß sich die Notwendigkeit einer Diffusionsbarriere 110 erübrigt (2), da das Diffundieren von Sauerstoff aus der leitenden Schicht 102 durch die Barriere 209 verhindert wird. Bei der Alternative kann die Barriere 110 beibehalten werden, doch stehen mehr Materialausahlmöglichkeiten für die Diffusionsbarriere 110 zur Verfügung, da die Sauerstoffkonzentration reduziert ist. Auf diese Weise kann ein leichter zu bearbeitendes Material substituiert werden. Beispielsweise kann TiN verwendet werden.
  • PIII und PLAD beinhalten das Bombardieren der Elektrode 104 mit Ionen, die Energien zwischen 500 eV und etwa 10 keV aufweisen, bevorzugt zwischen etwa 1 keV und etwa 5 keV, bei Dosen zwischen etwa 1 × 1015 Atomen/cm2 und etwa 1 × 1017 Atomen/cm2, bevorzugt zwischen etwa 5 × 1015 Atomen/cm2 und etwa 5 × 1016 Atomen/cm2. Da PIII ein isotroper Prozeß ist und die dreidimensionale Dotierung beinhaltet, ist α nicht relevant. PIII Wird bei Drücken von etwa 5 mTorr bis etwa 300 mTorr, bevorzugt 20 mTorr bis etwa 100 mTorr, durchgeführt.
  • Nachdem bevorzugte Ausführungsformen für einen Stapelkondensator mit verbesserter Plug-Leitfähigkeit beschrieben worden sind (die veranschaulichend und nicht einschränkend sein sollen), sei angemerkt, daß der Fachmann angesichts der obigen Lehren Modifikationen und Abänderungen vornehmen kann. Es versteht sich deshalb, daß an den jeweiligen offenbarten Ausführungsformen der Erfindung Änderungen vorgenommen werden können, die innerhalb des Schutzbereichs der Erfindung liegen, wie er durch die beigefügten Ansprüche umrissen ist. Nachdem die Erfindung mit den Einzelheiten und der Partikularität beschrieben worden ist, die von den Patentgesetzen gefordert wird, ist in den beigefügten Ansprüchen das dargelegt, was beansprucht wird und durch Patenturkunde geschützt werden soll.

Claims (7)

  1. Verfahren zum Verbessern der Leitfähigkeit zwischen einer Elektrode (104) und einem Plug (106) bei einem gestapelten Kondensator, wobei die Elektrode (104) eine von zwei Elektroden des Kondensators ist und über das Plug (106) mit einem Speicherungsknoten in einer integrierten Schaltung verbunden ist und ein Oxid (112 und/oder 114) zwischen der Elektrode (104) und dem Plug (106) entstanden ist, mit den folgenden Schritten: Bombardieren des Oxids mit Ionen und Mischen des Oxids mit Materialien der Elektrode und des Plugs zur Erhöhung einer Leitfähigkeit zwischen Elektrode und Plug.
  2. Verfahren nach Anspruch 1, wobei der Schritt des Bombardierens den Schritt des Bombardierens durch Ionenimplantierung beinhaltet.
  3. Verfahren nach Anspruch 1, wobei der Schritt des Bombardierens den Schritt des Bombardierens des Oxids mit Germaniumionen beinhaltet.
  4. Verfahren nach Anspruch 1, wobei der Schritt des Bombardierens den Schritt des Justierens eines Winkels einfallender Ionen beinhaltet, um ein verbessertes Mischen zu ermöglichen.
  5. Verfahren nach Anspruch 1, wobei der Schritt des Bombardierens den Schritt des Justierens einer Energie und Dosis einfallender Ionen beinhaltet, um ein verbessertes Mischen zu ermöglichen.
  6. Verfahren nach Anspruch 1, wobei die Elektrode (104) Platin enthält.
  7. verfahren nach Anspruch 1, wobei das Plug (106) Polysilizium enthält.
DE69918219T 1998-05-08 1999-04-12 Methode zur Verbesserung der Stöpsel-Leitfähigkeit Expired - Lifetime DE69918219T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/074,882 US6046059A (en) 1998-05-08 1998-05-08 Method of forming stack capacitor with improved plug conductivity
US74882 1998-05-08

Publications (2)

Publication Number Publication Date
DE69918219D1 DE69918219D1 (de) 2004-07-29
DE69918219T2 true DE69918219T2 (de) 2005-07-28

Family

ID=22122235

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69918219T Expired - Lifetime DE69918219T2 (de) 1998-05-08 1999-04-12 Methode zur Verbesserung der Stöpsel-Leitfähigkeit

Country Status (7)

Country Link
US (2) US6046059A (de)
EP (1) EP0955679B1 (de)
JP (1) JP2000031418A (de)
KR (1) KR100372404B1 (de)
CN (1) CN1235368A (de)
DE (1) DE69918219T2 (de)
TW (1) TW410429B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6174799B1 (en) * 1999-01-05 2001-01-16 Advanced Micro Devices, Inc. Graded compound seed layers for semiconductors
US6214661B1 (en) * 2000-01-21 2001-04-10 Infineon Technologoies North America Corp. Method to prevent oxygen out-diffusion from BSTO containing micro-electronic device
US6624076B1 (en) * 2000-01-21 2003-09-23 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US6358855B1 (en) 2000-06-16 2002-03-19 Infineon Technologies Ag Clean method for recessed conductive barriers
US6297123B1 (en) * 2000-11-29 2001-10-02 United Microelectronics Corp. Method of preventing neck oxidation of a storage node
US6432725B1 (en) 2001-09-28 2002-08-13 Infineon Technologies Ag Methods for crystallizing metallic oxide dielectric films at low temperature
US6515325B1 (en) * 2002-03-06 2003-02-04 Micron Technology, Inc. Nanotube semiconductor devices and methods for making the same
US7231839B2 (en) * 2003-08-11 2007-06-19 The Board Of Trustees Of The Leland Stanford Junior University Electroosmotic micropumps with applications to fluid dispensing and field sampling
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5381302A (en) * 1993-04-02 1995-01-10 Micron Semiconductor, Inc. Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same
US5504041A (en) * 1994-08-01 1996-04-02 Texas Instruments Incorporated Conductive exotic-nitride barrier layer for high-dielectric-constant materials
US6093615A (en) * 1994-08-15 2000-07-25 Micron Technology, Inc. Method of fabricating a contact structure having a composite barrier layer between a platinum layer and a polysilicon plug
JPH0945877A (ja) * 1995-07-31 1997-02-14 Matsushita Electron Corp 容量素子の製造方法
JP3388089B2 (ja) * 1996-04-25 2003-03-17 シャープ株式会社 不揮発性半導体メモリ素子の製造方法
KR100226772B1 (ko) * 1996-09-25 1999-10-15 김영환 반도체 메모리 장치 및 그 제조방법
KR100445059B1 (ko) * 1997-06-30 2004-11-16 주식회사 하이닉스반도체 반도체장치의캐패시터제조방법

Also Published As

Publication number Publication date
JP2000031418A (ja) 2000-01-28
CN1235368A (zh) 1999-11-17
TW410429B (en) 2000-11-01
KR19990088068A (ko) 1999-12-27
KR100372404B1 (ko) 2003-02-17
DE69918219D1 (de) 2004-07-29
EP0955679A2 (de) 1999-11-10
EP0955679A3 (de) 2002-01-16
EP0955679B1 (de) 2004-06-23
US6046059A (en) 2000-04-04
US6313495B1 (en) 2001-11-06

Similar Documents

Publication Publication Date Title
DE69827974T2 (de) Halbleiter verarbeitungverfahren mit der herstellung von einer sperrschicht
DE10226381B4 (de) Verfahren zur herstellung einer halbleiter-vorrichtung mit einem dünnfilm-kondensator
DE4442358A1 (de) SRAM-Zelle und Verfahren zum Herstellen von SRAM-Zellen
DE10002315A1 (de) Verfahren zum Ausbilden von HSG-Kondensatoren aus ungleichmäßig dotierten amorphen Siliziumschichten und darin ausgebildeten HSG-Kondensatoren
DE19719699A1 (de) Verfahren zur Bildung eines dynamischen Speichers mit hoher Dichte und wahlfreiem Zugang
DE19935947A1 (de) Verfahren zum Ausbilden einer Mehrebenen-Zwischenverbindung in einem ferroelektrischen Speicherbauelement
DE19829300A1 (de) Ferroelektrische Speichereinrichtung mit elektrischer Verbindung zwischen einer unteren Kondensatorelektrode und einem Kontaktstopfen sowie Verfahren zu deren Herstellung
DE19640246A1 (de) Halbleiteranordnung mit geschützter Barriere für eine Stapelzelle
DE69609224T2 (de) Kondensator für eine integrierte Schaltung mit leitendem Graben
DE10014315A1 (de) Halbleiterspeicher und Verfahren zur Herstellung desselben
DE69028245T2 (de) Dynamische RAM-Zelle mit hoher Dichte
DE102020112783A1 (de) Nichtflüchtige speicheranordnung und herstellungstechnologie
DE10065976A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE69918219T2 (de) Methode zur Verbesserung der Stöpsel-Leitfähigkeit
DE69022621T2 (de) Integrierter ferro-elektrischer Kondensator.
DE19843641A1 (de) Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren
DE102004003084B3 (de) Halbleiterspeicherzelle sowie zugehöriges Herstellungsverfahren
DE102004016705B4 (de) Verfahren zur Ausbildung einer Öffnung für einen Kontakt in einem Halbleiterbauelement sowie zugehörige Halbleiterbauelementstruktur
KR20050076895A (ko) 반도체 장치의 커패시터, 이를 포함하는 메모리 소자 및커패시터 제조 방법
EP1709681B1 (de) Halbleiterspeicherzelle sowie zugehöriges herstellungsverfahren
EP1202333A2 (de) Speicherkondensator und zugehörige Kontaktierungsstruktur sowie Verfahren zu deren Herstellung
EP1352430B1 (de) Herstellungsverfahren für einen DRAM- oder FeRAM-Speicher mit zwei Kondensatoren pro Auswahltransistor
DE19640448C1 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einem Kondensator
EP1202332B1 (de) Kontaktierungsstruktur für einen ferroelektrischen Speicherkondensator und Verfahren zu ihrer Herstellung
DE102004005694B3 (de) Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE