JP2000031418A - 積層型キャパシタ中の電極とプラグとの間の導電率を改善する方法及び積層型キャパシタ - Google Patents
積層型キャパシタ中の電極とプラグとの間の導電率を改善する方法及び積層型キャパシタInfo
- Publication number
- JP2000031418A JP2000031418A JP11127655A JP12765599A JP2000031418A JP 2000031418 A JP2000031418 A JP 2000031418A JP 11127655 A JP11127655 A JP 11127655A JP 12765599 A JP12765599 A JP 12765599A JP 2000031418 A JP2000031418 A JP 2000031418A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- plug
- bombarding
- multilayer capacitor
- diffusion barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 62
- 238000000034 method Methods 0.000 title claims abstract description 29
- 230000004888 barrier function Effects 0.000 claims abstract description 64
- 238000009792 diffusion process Methods 0.000 claims abstract description 63
- 239000000463 material Substances 0.000 claims abstract description 20
- 150000002500 ions Chemical class 0.000 claims abstract description 16
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 20
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 10
- 229910052697 platinum Inorganic materials 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 5
- -1 germanium ions Chemical class 0.000 claims description 4
- 229910004200 TaSiN Inorganic materials 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- 238000007654 immersion Methods 0.000 claims description 3
- CZXRMHUWVGPWRM-UHFFFAOYSA-N strontium;barium(2+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[O-2].[Ti+4].[Sr+2].[Ba+2] CZXRMHUWVGPWRM-UHFFFAOYSA-N 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 15
- 229910052760 oxygen Inorganic materials 0.000 description 15
- 239000001301 oxygen Substances 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 229910019001 CoSi Inorganic materials 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910008812 WSi Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
(57)【要約】
【課題】 積層型キャパシタ中の電極とプラグとの間の
導電率を改善する方法及び積層型キャパシタ 【解決手段】 次の工程：イオンを用いて酸化物をボン
バードし；かつ酸化物と電極及びプラグの材料とをミキ
シングして、電極及びプラグの間の導電率を高めること
により積層型キャパシタの導電率を改善する。該積層型
キャパシタは電極、蓄積ノードに電気的にアクセスする
ためのプラグ及び電極とプラグとの間の導電率を低減す
る材料の拡散を防止するための、電極内に堆積されたバ
リア層を含む。
導電率を改善する方法及び積層型キャパシタ 【解決手段】 次の工程：イオンを用いて酸化物をボン
バードし；かつ酸化物と電極及びプラグの材料とをミキ
シングして、電極及びプラグの間の導電率を高めること
により積層型キャパシタの導電率を改善する。該積層型
キャパシタは電極、蓄積ノードに電気的にアクセスする
ためのプラグ及び電極とプラグとの間の導電率を低減す
る材料の拡散を防止するための、電極内に堆積されたバ
リア層を含む。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体デバイスの
ための積層型キャパシタ、特に積層型キャパシタのため
の高導電性プラグに関する。
ための積層型キャパシタ、特に積層型キャパシタのため
の高導電性プラグに関する。
【０００２】
【従来の技術】半導体メモリセルはトランジスタにより
記憶データにアクセスされるキャパシタを含む。データ
は、キャパシタの状態により高ビット又は低ビットとし
て記憶される。キャパシタの電荷又は電荷の欠落は、読
みとりデータにアクセスされた場合に高低で示され、か
つキャパシタはデータをそれに書き込むために荷電され
るか、又は放電される。
記憶データにアクセスされるキャパシタを含む。データ
は、キャパシタの状態により高ビット又は低ビットとし
て記憶される。キャパシタの電荷又は電荷の欠落は、読
みとりデータにアクセスされた場合に高低で示され、か
つキャパシタはデータをそれに書き込むために荷電され
るか、又は放電される。
【０００３】積層型キャパシタは半導体メモリ中で使用
されるキャパシタのタイプのうちの１つである。デバイ
スの基板中に埋め込まれるトレンチキャパシタとは逆
に、積層型キャパシタは典型的には、キャパシタの蓄積
ノードにアクセスするために使用されるトランジスタの
頂部に位置づけられる。多くの電気デバイスと同様に、
高い導電率は、積層型キャパシタの性能特性に関して有
利である。
されるキャパシタのタイプのうちの１つである。デバイ
スの基板中に埋め込まれるトレンチキャパシタとは逆
に、積層型キャパシタは典型的には、キャパシタの蓄積
ノードにアクセスするために使用されるトランジスタの
頂部に位置づけられる。多くの電気デバイスと同様に、
高い導電率は、積層型キャパシタの性能特性に関して有
利である。
【０００４】ダイナミックランダムアクセスメモリ（Ｄ
ＲＡＭ）のような半導体メモリでは、高誘電率キャパシ
タ形成プロセスは高誘電性材料の堆積を含む。高誘電率
キャパシタの１タイプでは、バリウムストロンチウムチ
タン酸化物（ＢＳＴＯ）のような高誘電率材料の層が、
被酸化雰囲気中で堆積される。
ＲＡＭ）のような半導体メモリでは、高誘電率キャパシ
タ形成プロセスは高誘電性材料の堆積を含む。高誘電率
キャパシタの１タイプでは、バリウムストロンチウムチ
タン酸化物（ＢＳＴＯ）のような高誘電率材料の層が、
被酸化雰囲気中で堆積される。
【０００５】図１のＡ及びＢでは、積層型キャパシタを
有する構造体２が示されている。積層型キャパシタ３
は、２つの電極、つまり頂部電極あるいは蓄積ノード
４、通常、白金（Ｐｔ）と誘電体層１８により分離され
た電極１２を含む。活性化されると、電気的にビット線
７をビット線コンタクト８を介してプラグ１４に接続す
るゲート６をアクセストランジスタ５は含む。プラグ１
４は、電極１２中に電荷を蓄積する拡散バリア１６を介
して電極１２に接続する。
有する構造体２が示されている。積層型キャパシタ３
は、２つの電極、つまり頂部電極あるいは蓄積ノード
４、通常、白金（Ｐｔ）と誘電体層１８により分離され
た電極１２を含む。活性化されると、電気的にビット線
７をビット線コンタクト８を介してプラグ１４に接続す
るゲート６をアクセストランジスタ５は含む。プラグ１
４は、電極１２中に電荷を蓄積する拡散バリア１６を介
して電極１２に接続する。
【０００６】慣用の積層型キャパシタ１０の部分図が、
図１のＢに示されている。積層型キャパシタ１０は、有
利にはプラチナ（Ｐｔ）から形成された電極１２を含
む。電極１２は、拡散バリア１６によりプラグ１４から
分離されている。プラグ１４は有利には多結晶シリコン
（ポリシリコン又はポリ）である。処理の間に、誘電体
層１８が電極の上方に堆積される。誘電体層１８は典型
的には、高い誘電率を有する材料、例えばＢＳＴＯであ
る。誘電体層１８の堆積の間に、酸化物層２０及び２１
が生じ、これは積層型キャパシタの性能に対して有害で
ある。拡散バリア１６は、酸化物層２１の形成を防ぐた
めに使用される。
図１のＢに示されている。積層型キャパシタ１０は、有
利にはプラチナ（Ｐｔ）から形成された電極１２を含
む。電極１２は、拡散バリア１６によりプラグ１４から
分離されている。プラグ１４は有利には多結晶シリコン
（ポリシリコン又はポリ）である。処理の間に、誘電体
層１８が電極の上方に堆積される。誘電体層１８は典型
的には、高い誘電率を有する材料、例えばＢＳＴＯであ
る。誘電体層１８の堆積の間に、酸化物層２０及び２１
が生じ、これは積層型キャパシタの性能に対して有害で
ある。拡散バリア１６は、酸化物層２１の形成を防ぐた
めに使用される。
【０００７】酸化物層２０及び２１は、次のような場合
に生じる： （ａ）拡散バリア１６を通過してシリコンが拡散し、か
つ酸素と反応して、拡散バリア１６と電極１２との間に
酸化物２０を形成する； （ｂ）拡散バリア１６の材料が単に酸素と反応する；か
つ （ｃ）拡散バリア１６を通過して酸素が拡散し、かつプ
ラグ１４と反応して、拡散バリア１６とプラグ１４との
間に酸化物層２１を形成する。
に生じる： （ａ）拡散バリア１６を通過してシリコンが拡散し、か
つ酸素と反応して、拡散バリア１６と電極１２との間に
酸化物２０を形成する； （ｂ）拡散バリア１６の材料が単に酸素と反応する；か
つ （ｃ）拡散バリア１６を通過して酸素が拡散し、かつプ
ラグ１４と反応して、拡散バリア１６とプラグ１４との
間に酸化物層２１を形成する。
【０００８】酸化物層２０及び２１は積層型キャパシタ
１０のキャパシタンスを低下させる。
１０のキャパシタンスを低下させる。
【０００９】
【発明が解決しようとする課題】従って、処理及び拡散
の結果として生じる、バリア層に隣接する酸化物層を除
くことにより積層型キャパシタのキャパシタンスを改善
する必要がある。更に、積層キャパシタ中で使用される
プラグの導電率を増加させる１つの必要がある。
の結果として生じる、バリア層に隣接する酸化物層を除
くことにより積層型キャパシタのキャパシタンスを改善
する必要がある。更に、積層キャパシタ中で使用される
プラグの導電率を増加させる１つの必要がある。
【００１０】
【課題を解決するための手段】本発明は、積層型キャパ
シタ中の、酸化物がそれらの間に生じている電極とプラ
グとの間の導電率を改善する方法を含む。この方法は、
イオンで酸化物をボンバード(bombarding)し、かつ酸化
物と電極及びプラグの材料とをミキシングして、電極と
プラグとの間の導電率を高める工程を含む。
シタ中の、酸化物がそれらの間に生じている電極とプラ
グとの間の導電率を改善する方法を含む。この方法は、
イオンで酸化物をボンバード(bombarding)し、かつ酸化
物と電極及びプラグの材料とをミキシングして、電極と
プラグとの間の導電率を高める工程を含む。
【００１１】導電率を改善する特に有効な方法では、ボ
ンバーディングの工程は、イオン注入によるボンバーデ
ィングの工程を含んでもよい。更にボンバーディングの
工程はゲルマニウムイオンでの酸化物のボンバーディン
グの工程を含んでもよい。ボンバーディングの工程は有
利には、ミキシングの改善をもたらすために入射イオン
の角度を調節する工程を含む。ボンバーディングの工程
は更に、ミキシングの改善をもたらすために入射イオン
のエネルギー及びドーズ量を調節する工程を含んでもよ
い。電極は有利に白金を含み、かつプラグは有利にポリ
シリコンを含む。
ンバーディングの工程は、イオン注入によるボンバーデ
ィングの工程を含んでもよい。更にボンバーディングの
工程はゲルマニウムイオンでの酸化物のボンバーディン
グの工程を含んでもよい。ボンバーディングの工程は有
利には、ミキシングの改善をもたらすために入射イオン
の角度を調節する工程を含む。ボンバーディングの工程
は更に、ミキシングの改善をもたらすために入射イオン
のエネルギー及びドーズ量を調節する工程を含んでもよ
い。電極は有利に白金を含み、かつプラグは有利にポリ
シリコンを含む。
【００１２】積層型キャパシタ中の電極内に拡散バリア
を形成する方法は、電極に接続されたプラグを有する積
層型キャパシタを設け、かつ電極をイオンでボンバーデ
ィングして、拡散バリアが導電性であるように電極内に
拡散バリアを形成する工程を含む。
を形成する方法は、電極に接続されたプラグを有する積
層型キャパシタを設け、かつ電極をイオンでボンバーデ
ィングして、拡散バリアが導電性であるように電極内に
拡散バリアを形成する工程を含む。
【００１３】電極内に拡散バリアを形成するもう１つの
方法では、ボンバーディングの工程はプラズマドーピン
グによるか、又はプラズマ浸漬イオン注入によるボンバ
ーディングの工程を含んでもよい。ボンバーディングの
工程は窒素イオンを用いてのボンバーディングの工程を
含んでもよい。ボンバーディングの工程は、電極内に拡
散バリアの場を設けるために、入射イオンのエネルギー
及びドーズ量を調節する工程を含んでもよい。電極の上
方に導電層を堆積させる工程が含まれてもよい。電極は
白金を含んでもよい。
方法では、ボンバーディングの工程はプラズマドーピン
グによるか、又はプラズマ浸漬イオン注入によるボンバ
ーディングの工程を含んでもよい。ボンバーディングの
工程は窒素イオンを用いてのボンバーディングの工程を
含んでもよい。ボンバーディングの工程は、電極内に拡
散バリアの場を設けるために、入射イオンのエネルギー
及びドーズ量を調節する工程を含んでもよい。電極の上
方に導電層を堆積させる工程が含まれてもよい。電極は
白金を含んでもよい。
【００１４】本発明による積層型キャパシタは電極、蓄
積ノードに電気的にアクセスするためのプラグを含み、
この際、プラグは電極に接続しており、かつ電極とプラ
グとの間の導電率を低減させる材料の拡散を防ぐために
バリア層が電極内に堆積されている。
積ノードに電気的にアクセスするためのプラグを含み、
この際、プラグは電極に接続しており、かつ電極とプラ
グとの間の導電率を低減させる材料の拡散を防ぐために
バリア層が電極内に堆積されている。
【００１５】積層型キャパシタの別の実施態では、拡散
バリアは窒素を含む。拡散バリアは、拡散を防ぎ、かつ
導電を可能にする厚さを有してよい。拡散バリアは約１
００Å〜約５００Åの厚さを有するのが有利である。付
加的な拡散バリアはプラグと電極との間に含まれていて
よい。付加的な拡散バリアはＴａＳｉＮを含んでもよ
い。電極はプラチナを含んでもよく、かつプラグはポリ
シリコンを含んでもよい。
バリアは窒素を含む。拡散バリアは、拡散を防ぎ、かつ
導電を可能にする厚さを有してよい。拡散バリアは約１
００Å〜約５００Åの厚さを有するのが有利である。付
加的な拡散バリアはプラグと電極との間に含まれていて
よい。付加的な拡散バリアはＴａＳｉＮを含んでもよ
い。電極はプラチナを含んでもよく、かつプラグはポリ
シリコンを含んでもよい。
【００１６】
【実施例】これら及び他の、本発明の課題、形態及び利
点を、図示した実施態の詳細な記載により次に明らかに
するが、この際、これは、図を参照しつつ読まれるべき
である。
点を、図示した実施態の詳細な記載により次に明らかに
するが、この際、これは、図を参照しつつ読まれるべき
である。
【００１７】本発明は、半導体デバイス用の積層型キャ
パシタ、特に電荷をキャパシタ電極に移動させるための
高導電性プラグに関する。本発明は、酸化物層を導電層
に変えるか、又は酸化物層の形成を防ぐために電極内に
酸素拡散バリアを形成するためのイオン注入プロセスを
含む。酸化物層を導電性層に変えることは、イオン注入
（Ｉ／Ｉ）を用いて行うことができる。酸素拡散バリア
はプラズマドーピング（ＰＬＡＤ）又はプラズマ浸漬イ
オン注入（ＰＩＩＩ）を用いて形成することができる。
パシタ、特に電荷をキャパシタ電極に移動させるための
高導電性プラグに関する。本発明は、酸化物層を導電層
に変えるか、又は酸化物層の形成を防ぐために電極内に
酸素拡散バリアを形成するためのイオン注入プロセスを
含む。酸化物層を導電性層に変えることは、イオン注入
（Ｉ／Ｉ）を用いて行うことができる。酸素拡散バリア
はプラズマドーピング（ＰＬＡＤ）又はプラズマ浸漬イ
オン注入（ＰＩＩＩ）を用いて形成することができる。
【００１８】さて特異的に、幾つかの図面を通じて同じ
参照番号が類似の又は同じ要素を同定している図を参照
すると、図２は本発明の１実施態による積層型キャパシ
タ１００を示している。プラグ１０６は誘電体層１０８
の内部に形成されている。誘電体層１０８は二酸化ケイ
素材料を含んでもよい。拡散バリア１１０はプラグ１０
６の頂部に形成されている。拡散バリア１１０はＴａ
Ｎ、ＣｏＳｉ、ＴｉＮ、ＷＳｉ、ＴａＳｉＮ又は同様の
材料を含むのが有利である。電極１０４は拡散バリア上
に形成される。電極１０４は白金から形成されているの
が有利であるが、他の導電性材料、例えばイリジウム
（Ｉｒ）、ルテニウム（Ｒｕ）又は酸化ルテニウム（Ｒ
ｕＯ2）を使用することもできる。高誘電率層１０２は
電極１０４上に堆積される。高誘電率層１０２はＢＳＴ
Ｏから形成されるのが有利である。ＢＳＴＯは高温で堆
積されるのが有利である。しかしながら、高温は拡散を
増大させるので、ＢＳＴＯ拡散温度は、材料、例えば酸
素の拡散を低減するように限られるべきである。しかし
ながら本発明では、層１０２の堆積温度は前記で説明し
たような性能の低下を伴うことなく有利に上昇させるこ
とができる。
参照番号が類似の又は同じ要素を同定している図を参照
すると、図２は本発明の１実施態による積層型キャパシ
タ１００を示している。プラグ１０６は誘電体層１０８
の内部に形成されている。誘電体層１０８は二酸化ケイ
素材料を含んでもよい。拡散バリア１１０はプラグ１０
６の頂部に形成されている。拡散バリア１１０はＴａ
Ｎ、ＣｏＳｉ、ＴｉＮ、ＷＳｉ、ＴａＳｉＮ又は同様の
材料を含むのが有利である。電極１０４は拡散バリア上
に形成される。電極１０４は白金から形成されているの
が有利であるが、他の導電性材料、例えばイリジウム
（Ｉｒ）、ルテニウム（Ｒｕ）又は酸化ルテニウム（Ｒ
ｕＯ2）を使用することもできる。高誘電率層１０２は
電極１０４上に堆積される。高誘電率層１０２はＢＳＴ
Ｏから形成されるのが有利である。ＢＳＴＯは高温で堆
積されるのが有利である。しかしながら、高温は拡散を
増大させるので、ＢＳＴＯ拡散温度は、材料、例えば酸
素の拡散を低減するように限られるべきである。しかし
ながら本発明では、層１０２の堆積温度は前記で説明し
たような性能の低下を伴うことなく有利に上昇させるこ
とができる。
【００１９】層１０２を堆積させている間、酸化物層１
１２及び／又は酸化物層１１４が前記と同様に形成され
る。
１２及び／又は酸化物層１１４が前記と同様に形成され
る。
【００２０】本発明では、酸化物層１１２及び／又は１
１４を導電性にするためにイオン注入が行われる。有利
な１実施態では、ゲルマニウム（Ｇｅ）を酸化物層１１
２及び／又は１１４中に注入する。注入に好適な他の元
素はＳｉ、Ｃ及び／又はＮである。角度α、エネルギー
及びドーズ量を制御することにより、酸化物層１１２及
び／又は１１４は個々の酸化物層に隣接する材料と十分
にミキシングされ、それにより、プラグ１０６と電極１
０４との間の導電率が上昇する。Ｇｅは電気的に中性の
元素だが、Ｇｅは隣接する導電層（電極／拡散バリア又
は拡散バリア／プラグ）をブリッジして、プラグ１０６
と電極１０４との間の導電率を増加させる。
１４を導電性にするためにイオン注入が行われる。有利
な１実施態では、ゲルマニウム（Ｇｅ）を酸化物層１１
２及び／又は１１４中に注入する。注入に好適な他の元
素はＳｉ、Ｃ及び／又はＮである。角度α、エネルギー
及びドーズ量を制御することにより、酸化物層１１２及
び／又は１１４は個々の酸化物層に隣接する材料と十分
にミキシングされ、それにより、プラグ１０６と電極１
０４との間の導電率が上昇する。Ｇｅは電気的に中性の
元素だが、Ｇｅは隣接する導電層（電極／拡散バリア又
は拡散バリア／プラグ）をブリッジして、プラグ１０６
と電極１０４との間の導電率を増加させる。
【００２１】イオン注入は、約３０〜約２００ｋｅＶ、
有利に約５０〜約１５０ｋｅＶのエネルギーを有するイ
オンを約１×１０10〜約１×１０16原子／ｃｍ2、有利
に約１×１０14〜約１×１０15原子／ｃｍ2のドーズ量
で酸化物層１１２及び／又は１１４にボンバードするこ
とを含む。有利な１実施態ではイオンを約３０゜〜約６
０゜の角度αで導入する。
有利に約５０〜約１５０ｋｅＶのエネルギーを有するイ
オンを約１×１０10〜約１×１０16原子／ｃｍ2、有利
に約１×１０14〜約１×１０15原子／ｃｍ2のドーズ量
で酸化物層１１２及び／又は１１４にボンバードするこ
とを含む。有利な１実施態ではイオンを約３０゜〜約６
０゜の角度αで導入する。
【００２２】図３では、酸化物層１１２中にＧｅがイオ
ン注入された後の積層型キャパシタ１０１が示されてい
る。ミキシング領域１１６が形成され、その際隣接材料
の原子、例えば電極１０４及び拡散バリア１１０からの
原子が酸化物層１１２と一緒にミキシングされ、導電性
複合材料が生じ、それにより電極１０４とプラグ１０６
との間の導電率が高まる。
ン注入された後の積層型キャパシタ１０１が示されてい
る。ミキシング領域１１６が形成され、その際隣接材料
の原子、例えば電極１０４及び拡散バリア１１０からの
原子が酸化物層１１２と一緒にミキシングされ、導電性
複合材料が生じ、それにより電極１０４とプラグ１０６
との間の導電率が高まる。
【００２３】図４では、酸化物層１１４中にＧｅがイオ
ン注入された後の積層型キャパシタ１０３が示されてい
る。ミックス領域１１８が形成され、その際、隣接材料
の原子、例えば拡散領域１１０及びプラグ１０６からの
原子が酸化物層１１４と一緒にミキシングされ、導電性
複合材料が生じ、それにより電極１０４とプラグ１０６
との間の導電率が高まる。
ン注入された後の積層型キャパシタ１０３が示されてい
る。ミックス領域１１８が形成され、その際、隣接材料
の原子、例えば拡散領域１１０及びプラグ１０６からの
原子が酸化物層１１４と一緒にミキシングされ、導電性
複合材料が生じ、それにより電極１０４とプラグ１０６
との間の導電率が高まる。
【００２４】本発明による積層型キャパシタの別の実施
態では、酸素及び／又はケイ素のそれを通過しての拡散
を防ぐために拡散バリアは電極の上方又はその中に形成
されてもよい。図５では、部分積層型キャパシタ２００
が示されている。積層型キャパシタ２００は、電極１０
４上に用意され、かつ形成される拡散バリア２０２を含
む。拡散バリア２０２は酸素及びケイ素のそれを通過し
ての拡散を阻止する。バリア２０２は、酸素が導入され
てもよい高誘電率層１０２の堆積前に形成する（図２参
照）。バリア２０２は、化学蒸着法により、又はＰＩＩ
Ｉ又はＰＬＡＤにより電極１０４の表面上に堆積させて
もよい。有利な１実施態では、バリア２０２が、電極１
０４の表面上に形成されて、電極１０４とプラグ１０６
との間の領域に酸素が拡散するのを防ぐことにより、電
極１０４とプラグ１０６との間の導電率の改善を可能に
している。誘電体層１０２堆積物を通過しての酸素の拡
散がバリア２０２により阻止されるので、拡散バリア１
１０の必要性を除くようにバリア２０２をサイジングす
ることができる。別の実施態では、バリア１１０は保持
されてもよいが、酸素濃度が低減するので、拡散バリア
１１０に関して更に材料選択が有利である。例えば、処
理するのは簡単だが、酸素拡散阻止性能の低い材料に代
えることができる。例えばＴｉＮを使用することができ
る。
態では、酸素及び／又はケイ素のそれを通過しての拡散
を防ぐために拡散バリアは電極の上方又はその中に形成
されてもよい。図５では、部分積層型キャパシタ２００
が示されている。積層型キャパシタ２００は、電極１０
４上に用意され、かつ形成される拡散バリア２０２を含
む。拡散バリア２０２は酸素及びケイ素のそれを通過し
ての拡散を阻止する。バリア２０２は、酸素が導入され
てもよい高誘電率層１０２の堆積前に形成する（図２参
照）。バリア２０２は、化学蒸着法により、又はＰＩＩ
Ｉ又はＰＬＡＤにより電極１０４の表面上に堆積させて
もよい。有利な１実施態では、バリア２０２が、電極１
０４の表面上に形成されて、電極１０４とプラグ１０６
との間の領域に酸素が拡散するのを防ぐことにより、電
極１０４とプラグ１０６との間の導電率の改善を可能に
している。誘電体層１０２堆積物を通過しての酸素の拡
散がバリア２０２により阻止されるので、拡散バリア１
１０の必要性を除くようにバリア２０２をサイジングす
ることができる。別の実施態では、バリア１１０は保持
されてもよいが、酸素濃度が低減するので、拡散バリア
１１０に関して更に材料選択が有利である。例えば、処
理するのは簡単だが、酸素拡散阻止性能の低い材料に代
えることができる。例えばＴｉＮを使用することができ
る。
【００２５】図６では、バリア２０４が電極１０４の表
面下に形成されている。例えば、拡散阻止材料、例えば
窒素を、ＰＬＡＤ又はＰＩＩＩ法により電極１０４の表
面下に導入することができる。窒素を、約５０Å〜約１
５０Å、有利に約７０Å〜約１００Åの厚さの薄層の形
で形成する。こうして、窒素層は、電極１０４とプラグ
１０６との間の導電率を損なうことなく拡散バリアとし
て機能する。バリア２０４が堆積され、かつ拡散バリア
１１０（図２）の必要性を除くようにサイジングされて
もよい（図２参照）。それというのも導電層１０２堆積
物からの酸素の拡散はバリア２０４により阻止されるた
めである。もしくは、バリア１１０は保持されてもよい
が、酸素濃度が低減するので拡散バリア１１０に関し
て、更に材料の選択が有利である。従って、もっと簡単
に処理される材料に代えることができる。例えばＴｉＮ
を使用することができる。
面下に形成されている。例えば、拡散阻止材料、例えば
窒素を、ＰＬＡＤ又はＰＩＩＩ法により電極１０４の表
面下に導入することができる。窒素を、約５０Å〜約１
５０Å、有利に約７０Å〜約１００Åの厚さの薄層の形
で形成する。こうして、窒素層は、電極１０４とプラグ
１０６との間の導電率を損なうことなく拡散バリアとし
て機能する。バリア２０４が堆積され、かつ拡散バリア
１１０（図２）の必要性を除くようにサイジングされて
もよい（図２参照）。それというのも導電層１０２堆積
物からの酸素の拡散はバリア２０４により阻止されるた
めである。もしくは、バリア１１０は保持されてもよい
が、酸素濃度が低減するので拡散バリア１１０に関し
て、更に材料の選択が有利である。従って、もっと簡単
に処理される材料に代えることができる。例えばＴｉＮ
を使用することができる。
【００２６】ＰＩＩＩ及びＰＬＡＤは、５００ｅＶ〜約
１０ｋｅＶ、有利に約１〜約５ｋｅＶのエネルギーを有
するイオンを約１×１０15〜約１×１０17原子／ｃ
ｍ2、有利に約１×１０15〜約１×１０16原子／ｃｍ2の
ドーズ量で電極１０４にボンバードすることを含む。Ｐ
ＩＩＩは等方性処理であり、かつ三次元ドーピングを含
むので、αは関与しない。ＰＩＩＩは約５ｍトル〜約３
００ｍトル、有利に２０ｍトル〜約１００ｍトルの圧力
で行われる。
１０ｋｅＶ、有利に約１〜約５ｋｅＶのエネルギーを有
するイオンを約１×１０15〜約１×１０17原子／ｃ
ｍ2、有利に約１×１０15〜約１×１０16原子／ｃｍ2の
ドーズ量で電極１０４にボンバードすることを含む。Ｐ
ＩＩＩは等方性処理であり、かつ三次元ドーピングを含
むので、αは関与しない。ＰＩＩＩは約５ｍトル〜約３
００ｍトル、有利に２０ｍトル〜約１００ｍトルの圧力
で行われる。
【００２７】改善されたプラグ導電率を有する積層型キ
ャパシタに関する有利な実施態を記載したのであって
（これらは図示を意図したものであり、本発明を限定す
るものではない）、本発明の変更及び変動を当業者であ
ればなしうることを明記しておく。従って、従属請求項
により記載されたような本発明の精神及び範囲内で、前
記の発明を特定の実施態に変えうることが理解されるで
あろう。
ャパシタに関する有利な実施態を記載したのであって
（これらは図示を意図したものであり、本発明を限定す
るものではない）、本発明の変更及び変動を当業者であ
ればなしうることを明記しておく。従って、従属請求項
により記載されたような本発明の精神及び範囲内で、前
記の発明を特定の実施態に変えうることが理解されるで
あろう。
【図面の簡単な説明】
【図１】Ａは従来技術による半導体デバイス上の積層型
キャパシタの断面図を示す図であり、かつＢは生じた酸
化物層を伴う従来技術による積層型キャパシタの断面図
を示す図である。
キャパシタの断面図を示す図であり、かつＢは生じた酸
化物層を伴う従来技術による積層型キャパシタの断面図
を示す図である。
【図２】本発明による、酸化物層イオン注入を示す積層
型キャパシタの断面図。
型キャパシタの断面図。
【図３】本発明による、拡散バリアと電極との間の酸化
物層がミキシングされている積層型キャパシタの断面
図。
物層がミキシングされている積層型キャパシタの断面
図。
【図４】本発明による、拡散バリアとプラグとの間の酸
化物層がミキシングされている積層型キャパシタの断面
図。
化物層がミキシングされている積層型キャパシタの断面
図。
【図５】本発明による、拡散バリアが電極上に形成され
ている積層型キャパシタを示す断面図。
ている積層型キャパシタを示す断面図。
【図６】本発明による、拡散バリアが電極内に形成され
ている積層型キャパシタの断面図。
ている積層型キャパシタの断面図。
１０４ 電極、 １０６ プラグ、 １１０ 拡散バリ
ア
ア
Claims (24)
- 【請求項１】 積層型キャパシタ中の電極とプラグとの
間の導電率を改善する方法において、その際酸化物がそ
れらの間に生じている場合に、その方法が、次の工程：
イオンを用いて酸化物をボンバードし；かつ酸化物と電
極及びプラグの材料とをミキシングして、電極とプラグ
との間の導電率を高めるを含むことを特徴とする、積層
型キャパシタ中の電極とプラグとの間の導電率を改善す
る方法。 - 【請求項２】 ボンバーディングの工程がイオン注入に
よるボンバーディングの工程を含む、請求項１に記載の
方法。 - 【請求項３】 ボンバーディングの工程がゲルマニウム
イオンを用いて酸化物をボンバードする工程を含む、請
求項１に記載の方法。 - 【請求項４】 ボンバーディングの工程が、改善された
ミキシングがもたらされるように入射イオンの角度を調
節する工程を含む、請求項１に記載の方法。 - 【請求項５】 ボンバーディングの工程が、改善された
ミキシングがもたらされるように入射イオンのエネルギ
ー及びドーズ量を調節する工程を含む、請求項１に記載
の方法。 - 【請求項６】 電極が白金を含む、請求項１に記載の方
法。 - 【請求項７】 プラグがポリシリコンを含む、請求項１
に記載の方法。 - 【請求項８】 積層型キャパシタ中の電極内に拡散バリ
アを形成する方法において、この方法が次の工程：電極
と接続したプラグを有する積層型キャパシタを用意し；
かつ電極をイオンでボンバードして、拡散バリアが導電
性であるように電極内に拡散バリアを形成するからなる
ことを特徴とする、積層型キャパシタ中の電極内に拡散
バリアを形成する方法。 - 【請求項９】 ボンバーディングの工程が、プラズマド
ーピングによるボンバーディングの工程を含む、請求項
８に記載の方法。 - 【請求項１０】 ボンバーディングの工程が、プラズマ
浸漬イオン注入によるボンバーディングの工程を含む、
請求項８に記載の方法。 - 【請求項１１】 ボンバーディングの工程が、窒素イオ
ンでのボンバーディングの工程を含む、請求項８に記載
の方法。 - 【請求項１２】 ボンバーディングの工程が、電極内に
拡散バリアの場所を設けるために、入射イオンのエネル
ギー及びドーズ量を調節する工程を含む、請求項８に記
載の方法。 - 【請求項１３】 電極の上方に誘電体層を堆積させる工
程を更に含む、請求項８に記載の方法。 - 【請求項１４】 誘電体層がバリウムストロンチウムチ
タン酸化物（ＢＳＴＯ）を含む、請求項１３に記載の方
法。 - 【請求項１５】 電極が白金を含む、請求項８に記載の
方法。 - 【請求項１６】 次のもの：電極、 蓄積ノードに電気的にアクセスするためのプラグ、この
際プラグは電極に結合されている、及び電極とプラグと
の間の導電率を低下させる材料の拡散を防止するため
の、電極内に配置されたバリア層からなることを特徴と
する、積層型キャパシタ。 - 【請求項１７】 バリア層が窒素層を含む、請求項１６
に記載の積層型キャパシタ。 - 【請求項１８】 バリア層が約５０Å〜１５０Åの厚さ
を有する、請求項１７に記載の積層型キャパシタ。 - 【請求項１９】 拡散を防ぎ、かつそれを通過しての電
導を可能にする厚さをバリア層が有する、請求項１６に
記載の積層型キャパシタ。 - 【請求項２０】 付加的な拡散バリアが、プラグと電極
との間に含まれる、請求項１６に記載の積層型キャパシ
タ。 - 【請求項２１】 付加的な拡散バリアが約１００Å〜５
００Åの厚さを有する、請求項２０に記載の積層型キャ
パシタ。 - 【請求項２２】 付加的な拡散バリアがＴａＳｉＮを含
む、請求項２０に記載の積層型キャパシタ。 - 【請求項２３】 電極が白金を含む、請求項１６に記載
の積層型キャパシタ。 - 【請求項２４】 プラグがポリシリコンを含む、請求項
１６に記載の積層型キャパシタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/074882 | 1998-05-08 | ||
| US09/074,882 US6046059A (en) | 1998-05-08 | 1998-05-08 | Method of forming stack capacitor with improved plug conductivity |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000031418A true JP2000031418A (ja) | 2000-01-28 |
| JP2000031418A5 JP2000031418A5 (ja) | 2005-04-14 |
Family
ID=22122235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11127655A Pending JP2000031418A (ja) | 1998-05-08 | 1999-05-07 | 積層型キャパシタ中の電極とプラグとの間の導電率を改善する方法及び積層型キャパシタ |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US6046059A (ja) |
| EP (1) | EP0955679B1 (ja) |
| JP (1) | JP2000031418A (ja) |
| KR (1) | KR100372404B1 (ja) |
| CN (1) | CN1235368A (ja) |
| DE (1) | DE69918219T2 (ja) |
| TW (1) | TW410429B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6174799B1 (en) * | 1999-01-05 | 2001-01-16 | Advanced Micro Devices, Inc. | Graded compound seed layers for semiconductors |
| US6624076B1 (en) * | 2000-01-21 | 2003-09-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US6214661B1 (en) * | 2000-01-21 | 2001-04-10 | Infineon Technologoies North America Corp. | Method to prevent oxygen out-diffusion from BSTO containing micro-electronic device |
| US6358855B1 (en) | 2000-06-16 | 2002-03-19 | Infineon Technologies Ag | Clean method for recessed conductive barriers |
| US6297123B1 (en) * | 2000-11-29 | 2001-10-02 | United Microelectronics Corp. | Method of preventing neck oxidation of a storage node |
| US6432725B1 (en) | 2001-09-28 | 2002-08-13 | Infineon Technologies Ag | Methods for crystallizing metallic oxide dielectric films at low temperature |
| US6515325B1 (en) * | 2002-03-06 | 2003-02-04 | Micron Technology, Inc. | Nanotube semiconductor devices and methods for making the same |
| US7231839B2 (en) * | 2003-08-11 | 2007-06-19 | The Board Of Trustees Of The Leland Stanford Junior University | Electroosmotic micropumps with applications to fluid dispensing and field sampling |
| US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5381302A (en) * | 1993-04-02 | 1995-01-10 | Micron Semiconductor, Inc. | Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same |
| US5504041A (en) * | 1994-08-01 | 1996-04-02 | Texas Instruments Incorporated | Conductive exotic-nitride barrier layer for high-dielectric-constant materials |
| US6093615A (en) * | 1994-08-15 | 2000-07-25 | Micron Technology, Inc. | Method of fabricating a contact structure having a composite barrier layer between a platinum layer and a polysilicon plug |
| JPH0945877A (ja) * | 1995-07-31 | 1997-02-14 | Matsushita Electron Corp | 容量素子の製造方法 |
| JP3388089B2 (ja) * | 1996-04-25 | 2003-03-17 | シャープ株式会社 | 不揮発性半導体メモリ素子の製造方法 |
| KR100226772B1 (ko) * | 1996-09-25 | 1999-10-15 | 김영환 | 반도체 메모리 장치 및 그 제조방법 |
| KR100445059B1 (ko) * | 1997-06-30 | 2004-11-16 | 주식회사 하이닉스반도체 | 반도체장치의캐패시터제조방법 |
-
1998
- 1998-05-08 US US09/074,882 patent/US6046059A/en not_active Expired - Lifetime
-
1999
- 1999-04-12 DE DE69918219T patent/DE69918219T2/de not_active Expired - Lifetime
- 1999-04-12 EP EP99107089A patent/EP0955679B1/en not_active Expired - Lifetime
- 1999-05-06 KR KR10-1999-0016143A patent/KR100372404B1/ko not_active IP Right Cessation
- 1999-05-07 CN CN99106356A patent/CN1235368A/zh active Pending
- 1999-05-07 JP JP11127655A patent/JP2000031418A/ja active Pending
- 1999-07-06 TW TW088107286A patent/TW410429B/zh not_active IP Right Cessation
-
2000
- 2000-01-06 US US09/478,312 patent/US6313495B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69918219D1 (de) | 2004-07-29 |
| EP0955679B1 (en) | 2004-06-23 |
| KR19990088068A (ko) | 1999-12-27 |
| US6313495B1 (en) | 2001-11-06 |
| EP0955679A2 (en) | 1999-11-10 |
| US6046059A (en) | 2000-04-04 |
| EP0955679A3 (en) | 2002-01-16 |
| KR100372404B1 (ko) | 2003-02-17 |
| DE69918219T2 (de) | 2005-07-28 |
| TW410429B (en) | 2000-11-01 |
| CN1235368A (zh) | 1999-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518070B1 (en) | Process of forming a semiconductor device and a semiconductor device | |
| US7446363B2 (en) | Capacitor including a percentage of amorphous dielectric material and a percentage of crystalline dielectric material | |
| US6475855B1 (en) | Method of forming integrated circuitry, method of forming a capacitor and method of forming DRAM integrated circuitry | |
| US7157783B2 (en) | Platinum stuffed with silicon oxide as a diffusion oxygen barrier for semiconductor devices | |
| US7206215B2 (en) | Antifuse having tantalum oxynitride film and method for making same | |
| US5918118A (en) | Dual deposition methods for forming contact metallizations, capacitors, and memory devices | |
| WO2002017337A2 (en) | LOWER THERMAL BUDGET SiON BARRIER FOR MIS TANOX STACK CAPACITOR | |
| US6372574B1 (en) | Method of forming a capacitor container electrode and method of patterning a metal layer by selectively silicizing the electrode or metal layer and removing the silicized portion | |
| KR0147655B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR19990023091A (ko) | 반도체장치와 그 제조방법 | |
| JP2001291843A (ja) | 半導体素子の製造法 | |
| US6285038B1 (en) | Integrated circuitry and DRAM integrated circuitry | |
| JP2000031418A (ja) | 積層型キャパシタ中の電極とプラグとの間の導電率を改善する方法及び積層型キャパシタ | |
| EP0926717B1 (en) | Method of forming polysilicon capacitor electrode | |
| KR100505397B1 (ko) | 반도체메모리소자의캐패시터제조방법 | |
| JP3646013B2 (ja) | Ｄｒａｍコンデンサの製造方法 | |
| JP2000022105A (ja) | 半導体装置の製造方法 | |
| KR100609546B1 (ko) | 스택 캐패시터의 부품간 상호작용을 방지하기 위한 연장된트렌치 | |
| US6399440B1 (en) | Method to reduce the node contact resistance | |
| KR100614576B1 (ko) | 캐패시터 제조 방법 | |
| TW425705B (en) | Manufacturing method of capacitor structure | |
| KR100580747B1 (ko) | 고유전체 캐패시터의 제조 방법 | |
| JPH0629217A (ja) | 薄膜形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040608 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040608 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071213 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080806 |