-
Gebiet der Erfindung
-
Die
Erfindung bezieht sich auf ein System, das digitale Spitzenwerterkennung
für das
Messen von Teilentladung benutzt.
-
Hintergrund der Erfindung
-
Teilentladungsmessung
stützt
sich auf das Erkennen kleiner Störungen
in der Spannung, die an einem der Prüfung unterzogenen Prüfling anliegt.
Die Spannungsstörungen
sind durch Ladung verursacht, die durch kleine Durchbrüche im Isoliermaterial
des Prüflings
frei gegeben wird. Größe und Muster
dieser Durchbrüche
stellen ein wichtiges Werkzeug für
die Bewertung, Qualitätskontrolle
und Fehlerdiagnostik von Isolationssystemen zur Verfügung. Bei
einem Teilentladungsmesssystem wird der der Prüfung unterzogene Prüfling zwischen
eine Stromquelle und eine Koppelimpedanz geschaltet, um Spannungsimpulse
zu isolieren, die durch die Ladung verursacht sind, die in das Hochspannungssignal,
welches den Prüfling
erregt, injiziert wird. Die Amplitude des Hochspannungssignales
ist um viele Größenordnungen höher als
die Spannungsimpulse, die durch Teilentladung verursacht sind. Die
Höhe der
Impulse ist der Ladung proportional, die bei den Entladungsereignissen
freigegeben wird, die die Impulse hervorgebracht haben. Diese proportionale
Beziehung ist es, die die Grundlage der Teilentladungsmessung bildet.
Da die Amplitude der Impulse in vielen Fällen im Millivoltbereich liegt,
wird eine Verstärkung
angewendet, bevor die Impulse gemessen werden können.
-
Typischerweise
wird ein bandbegrenzter Verstärker
benutzt, um die Amplitude der Impulse auf den Pegel zu vergrößern, bei
dem sie gemessen werden können.
Die Benutzung eines bandbegrenzten Verstärkers hilft mit, die Erregerfrequenzen
noch weiter zu eliminieren, die die Impulsmessung beeinträchtigen
könnten.
Der Verstärker
hilft auch mit, den Effekt von HF- Interferenz (RFI) zu begrenzen, die
am Prüfling
vorhanden sein kann und welche ebenfalls die Impulsmessung beeinträchtigen
kann. Die Benutzung geschalteter Filter und Dämpfungsglieder im Verstärker ermöglicht es,
seine Eigenschaften für
die individuellen Prüfungen,
die durchgeführt
werden, zu optimieren.
-
Wenn
die Impulse auf einen geeigneten Pegel verstärkt sind, wird ihre Höhe gemessen,
um die Entladungsamplitude zu erhalten. Üblicherweise wurde diese Messung
unter Verwendung eines analogen Spitzenwerterkennungssystemes durchgeführt. Bezüglich 1 benutzt
ein analoger Spitzenwertdetektor 2 einen Komparator 4,
um einen Kondensator 6 über
eine Diode 8 zu laden. Solange die Spannung am Kondensator 6 niedriger
ist als die Spannung des Impulses wird der Kondensator 6 durch
den Komparator 4 geladen. Sobald die Spannung am Kondensator 6 diejenige
des Impulses übersteigt,
wird das Laden beendet. Die Ausgangsspannung des analogen Spitzenwertdetektors 2 ist
in diesem Moment gleich der Höchstspannung,
die am Eingang 3 aufgetreten ist. Wenn ein System zur Datenerfassung
verwendet wird, um einzelne Impulse zu erkennen und zu messen, muß der Detektor 2 durch
Entladen des Kondensators 6 zurückgesetzt werden, nachdem ein
Impuls gemessen ist, um für den
nächsten
Impuls bereit zu sein.
-
Es
ist schwierig, einen analogen Spitzenwertdetektor dieses Typs so
zu konfigurieren, dass er genau ist. Der analoge Spitzenwertdetektor
stützt sich
auf eine nicht lineare Rückkopplungsschleife, die
sehr stark von den Eigenheiten des Spitzenwertdetektorsystems abhängig ist.
Die Verzögerung
im Bereich des Spitzenwertdetektorsystems, insbesondere durch den
Komparator 4 und einen Ausgangspuffer, bewirkt, dass die
Spannung am Ausgang des analogen Spitzenwertdetektors gegenüber dem
Eingang geringfügig
nach eilt, was zu einem Überschwingen
am Ausgang führt.
Das Ausmaß dieses Überschwingens
ist typischerweise mit der Spannung nicht linear, wodurch die Genauigkeit
des Systems eingeschränkt
wird.
-
Bei
einem analogen Spitzenwertdetektor ist es auch erforderlich, bei
dem für
die Spitzenwerterkennung benutzten Kondensator 6 Kompromisse einzugehen.
Die Spannung am Kondensator 6 hat wegen Leckströmen im System
die Neigung „abzusinken", sobald der Komparator 4 das
Laden des Kondensators beendet hat. Dies führt in die Messung eine Unsicherheit
ein, weil die Spannung um einen gewissen Betrag abnimmt, bevor die
Amplitude gemessen wird. Dieser Effekt kann durch Benutzung einer
größeren Kapazität begrenzt
werden. Eine größere Kapazität erfordert
jedoch mehr Strom für
das Laden, was zu einer geringeren Rate der Spannungsänderung
führt und
die maximale Frequenz begrenzt, die für den Verstärker benutzt werden kann. Schleifenverzögerungen
in dem analogen Spitzenwertdetektorsystem werden so vergrößert. Eine
weitere Komplizierung ergibt sich, wenn ein Rückstellen am analogen Spitzenwertdetektor
erforderlich ist. Ladungseinspeisung von einem Rückstellschalter kann zu Verschiebungen
am Ausgang des analogen Spitzenwertdetektors 2 führen, was
die Genauigkeit des Teilentladung-Messsystems weiter einschränkt.
-
Es
ist möglich,
die Eigenschaften des Verstärkers
und der Koppelimpedanz eines Teilentladungsmesssystems sehr gut
zu steuern, was den analogen Spitzenwertdetektor zum einschränkenden Faktor
für die
Leistung des Teilentladungsmesssystems macht. Die Grenze der Genauigkeit,
mit der die Messungen durchgeführt
werden können,
besteht in der Nichtlinearität
des analogen Spitzenwertdetektors, welche an den Endendes Messbereiches
aufgrund der Faktoren zunimmt, die oben besprochen wurden. Wenn
es möglich
ist, den analogen Spitzenwertdetektor zu eliminieren, läßt sich
eine bemerkenswerte Verbesserung der Genauigkeit des Teilentladungsmesssystemes
erreichen.
-
FR-A-2
379 821 offenbart ein Verfahren und ein System zur Messung von Spitzenwerten
eines elektrischen Signales. Nach Umsetzen des genannten Signales
in ein numerisches Format wird dieses umgesetzte Format abgetastet.
Durch Benutzung eines Komparators wird entschieden, ob das Signal
ansteigt, abfällt
oder gleich bleibt, indem der aktuelle Abtastwert mit vorherigen
Abtastwerten verglichen wird. Zeitintervalle zwischen Abtastwerten
werden durch T/N bestimmt, mit einer Periode T, die annähernd konstant
ist.
-
Das
Dokument US-A-4 887 041 offenbart ein Verfahren und Gerät für die Erkennung,
Lokalisierung und Charakterisierung von Teilentladungen und Fehlern
in elektrischen Leistungskabeln. Durch Ermitteln der Laufzeiten
von Reflexionen wird der Ort eines Fehlers in einer isolierten Energieleitung
ermittelt.
-
Abriß der Erfindung
-
Gemäß einem
Aspekt der vorliegenden Erfindung ist ein Teilentladungsmesssystem
vorgesehen, das einen Computer und eine digitale Spitzenwerterfassungsschaltung
umfasst, die konfiguriert sind, um eine digitale Spitzenwertmessung
an Signalen durchzuführen.
-
Gemäß einem
weiteren Aspekt der vorliegenden Erfindung erkennt das Teilentladungsmesssystem
sowohl positive als auch negative Flanken an Spannungssignalen und
steuert die Form des Impulserfassungsfensters in Entsprechung zu
unterschiedlichen Betriebsmoden. Diese Betriebsarten kön nen einen
Modus der Messung für
allgemeinen Zweck und Impuls-Sichtanzeige,
einen Modus der Impulserfassung und Analyse und einen Modus der zeitabhängigen Impulserfassung
beinhalten. Bei dem Modus der Messung für allgemeinen Zweck werden Impulse
erfasst und in einer Erfassungspeichervorrichtung gespeichert, entsprechend
ihrer betreffenden Positionen in einem Spannungssignalzyklus. Der Modus
der Messung für
allgemeinen Zweck liefert eine realistische Sichtanzeige, garantiert
jedoch nicht die Auflösung
sämtlicher
Impulse (beispielsweise die Auflösung
mehr als eines Impulses, die in dem gleichen Erfassungsfenster auftreten).
Der Modus der Impulserfassung und Analyse zieht die Impulspolarität in Betracht
und bewirkt die Neutriggerung der Spitzenwertdetektorschaltung bei
Nulldurchgängen für die vorteilhafte
statistische Verarbeitung der Impulsinformationen. Der Modus der
zeitabhängigen Impulserfassung
speichert aufeinanderfolgende Abtastwerte zur Fehlerlokalisierung
in Kabeln und misst weder Impulsspitzenwerte noch Entladungsamplitude.
-
Gemäß einem
noch weiteren Aspekt der vorliegenden Erfindung umfasst ein Teilentladungsmesssystem
zwei Spitzenwertdetektorschaltungen für Signale positiver bzw. negativer
Polarität.
Die Ausgangssignale der Spitzenwertdetektorschaltungen werden verglichen,
und der größte absolute
Spitzenwert der zwei Ausgangssignale wird dem Computer zugeführt.
-
Gemäß einem
noch weiteren Aspekt der vorliegenden Erfindung umfasst eine Spitzenwertdetektorschaltung
in dem Teilentladungsmesssystem eine zweistufige Pipeline aus drei
Registern und zwei Komparatoren, um aufeinanderfolgende Signalimpuls-Abtastwerte
zu vergleichen und den größeren der
zwei Abtastwerte als einen Spitzenwert zu speichern. Eine Zustandsmaschine
ist vorgesehen, um die Register und die Komparatoren sowie weitere Bauteile
(beispielsweise Signalspeicher) selektiv entsprechend dem Be triebsmodus,
der gewünschten Form
des Impulserfassungsfensters und der Flanke des Impulssignales zu
schalten.
-
Gemäß einem
weiteren Aspekt der vorliegenden Erfindung umfasst die digitale
Spitzenwertdetektorschaltung bei dem Teilentladungsmesssystem einen
Verstärker
und einen A/D-Wandler zur Verarbeitung von Signalen, die von einem
Prüfling
erhalten werden, der geprüft
wird. Die Abtastrate ist entsprechend einem größten annehmbaren Fehler ausgewählt, der
mit Empfängereigenschaften
und der gewünschten
Auflösung
des Teilentladungsmesssystemes in Verbindung steht.
-
Kurzbeschreibung der Zeichnungen
-
Diese
und weitere Merkmale und Vorteile der vorliegenden Erfindung sind
aus der nachfolgenden, ins Einzelne gehende Beschreibung leichter
verständlich,
wenn diese in Verbindung mit den beigefügten Zeichnungen gelesen wird,
die einen Teil dieser ursprünglichen
Offenbarung bilden und in denen:
-
1 ein
Schemaschaltbild eines analogen Spitzenwertdetektors ist;
-
2 eine
Blockdarstellung eines üblichen Teilentladung-Messsystems
ist;
-
3 Impulsformen
darstellt, die durch das Teilentladung-Messsystem generiert sind,
das in 2 dargestellt ist;
-
4 das
Ausgangssignal eines Verstärkers in
einem Spitzenwertdetektorsystem und die Parameter für die Ermittlung
einer Mindestabtastrate gemäß einem
Ausführungsbeispiel
der vorliegenden Erfindung zeigt;
-
5 die Spitzenwerterfassung durch ein Spitzenwerterfassungssystem
zeigt, das in einem Spitzenwerterfassungsmodus für allgemeinen Zweck arbeitet,
gemäß einem
Ausführungsbeispiel
der vorliegenden Erfindung;
-
6 die
Spitzenwerterfassung durch ein Spitzenwerterfassungssystem zeigt,
das in einem Modus für
Einzelimpulserfassung arbeitet, gemäß einem Ausführungsbeispiel
der vorliegenden Erfindung;
-
7 die
Spitzenwerterfassung durch ein Spitzenwerterfassungssystem zeigt,
das in einem Modus für
Mehrimpulserfassung arbeitet, gemäß einem Ausführungsbeispiel
der vorliegenden Erfindung;
-
8 ein
Blockdiagramm eines Spitzenwertdetektors für ein Signal positiver Polarität ist, aufgebaut
gemäß einem
Ausführungsbeispiel
der vorliegenden Erfindung;
-
9 eine
Blockdarstellung eines Spitzenwertdetektors für Signale positiver und negativer
Polarität
ist, aufgebaut gemäß einem
Ausführungsbeispiel
der vorliegenden Erfindung;
-
10 eine
Blockdarstellung ist, die ein Verfahren für positive und negative Spitzenwerterfassung
gemäß einem
Ausführungsbeispiel
der vorliegenden Erfindung darstellt;
-
11 eine
schematische Blockdarstellung eines Spitzenwertdetektors ist, aufgebaut
gemäß einem
Ausführungsbeispiel
der vorliegenden Erfindung;
-
12 ein
Zustandsdiagramm zur Ermittlung der Spitzenwertspannung gemäß einem
Ausführungsbeispiel
der vorliegenden Erfindung und der in 9 dargestellten
Schaltung ist;
-
13 ein
System zur Ermittlung der Durchbruchspannung an einem Hochspannungsprüfling ist,
gemäß einem
Ausführungsbeispiel
der vorliegenden Erfindung;
-
14 ein
Flußdiagramm
ist, das die Folge von Operationen für die Ermittlung der Durchbruchspannung
gemäß einem
Ausführungsbeispiel
der vorliegenden Erfindung darstellt;
-
15 ein
Flußdiagramm
ist, das die Folge der Operationen in einem Interrupt-Handler gemäß einem
Ausführungsbeispiel
der vorliegenden Erfindung zeigt, und
-
16 ein
System für
die gleichzeitige Messung von Spitzenwertspannung und Spitzenwert-zu-RMS-Spannung
ist, aufgebaut gemäß einem Ausführungsbeispiel
der vorliegenden Erfindung.
-
Detaillierte Beschreibung
der bevorzugten Ausführungsbeispiele
-
Ein
Blockdiagramm eines digitalen Teilentladung-Messsystems (PDM) 10,
welches digitale Spitzenwerterfassung implementiert und gemäß der vorliegenden
Erfindung aufgebaut ist, ist in 2 dargestellt.
Signalimpulsformen A, B und C an den Ausgängen verschiedener Komponenten
des digitalen Teilentladung-Messsystems PDM 10 sind in 3 dargestellt.
Anwendungen für
das PDM-System 10 beinhalten, ohne jedoch hierauf beschränkt zu sein, das
Testen und Überwachen
von Leistungskabeln, Verteiler- und Leistungstransformatoren, Schaltgeräten für Mittel-
und Hochspannung, Leistungsschutzschaltern, gasisolierter Schaltgeräte, Nebenschlussdrosseln,
Potential- und Stromtransformatoren, Leistungsfaktor-Korrekturkondensatoren,
Erzeugnissen zur Leitungsisolation, Blitzschutzschaltern und von weiteren
Hochspannungskomponenten und Isolationsmaterialien sämtlicher
Arten.
-
Ein
Prüfling 12 (beispielsweise
ein Probestück
eines Isolationssystems), welcher der Teilentladung-Detektion unter
Benutzung des PDM-Systems 10 unterzogen werden soll, wird
mit einer Koppelimpedanz 14 verbunden. Wie oben dargelegt,
ist das System nicht stationär,
und Impulse werden häufig der
Hochspannungs-Impulsform überlagert,
die von einer Hochspannungsquelle 11 über den Prüfling 12 geführt werden.
Bezüglich 3 ist
die der Koppelimpedanz 14 gelieferte Impulsform als Impulsform
A dar gestellt. Die Amplitude des der Hochspannungs-Impulsform A überlagerten
Impulses 30 ist zwecks Verdeutlichung übertrieben groß dargestellt. Das
Ausgangssignal der Koppelimpedanz 14 ist als Impulsform
B in 3 dargestellt. Nach Verarbeitung mittels des Verstärkers 16 kann
der Impuls als Impulsform C in 3 erscheinen.
-
Es
wird weiterhin auf 2 Bezug genommen. Eine digitale
Spitzenwertdetektion wird durch eine Spitzenwertdetektorschaltung 22 durchgeführt, die
einen A/D-Wandler 18 sowie eine Spitzenwertdetektor- und
Prozessorlogik 20 umfasst, die unten in näheren Einzelheiten
beschrieben werden. Das Ausgangssignal der Spitzenwertdetektorlogik 20 wird
zu einem Pufferspeicher 24 geführt und darauffolgend zu einem
Computer 28. Der Computer 28 ist vorzugsweise
mit einer Displayvorrichtung 29 verbunden und führt weitere
Verarbeitungs- und Displayfunktionen durch.
-
Wie
oben angegeben, ist gemäß einem
Ausführungsbeispiel
der Erfindung ein verbessertes System zum Messen des Spitzenwertes
eines Spannungssignals vorgesehen, wobei Informationen vom Verstärker 16 in
einen digitalen Informationsstrom umgesetzt und digital verarbeitet
werden. Wegen der nichtperiodischen Natur der Entladungstätigkeit
ist es nicht ausreichend, lediglich eine Abtastfrequenz oberhalb
der Nyquistfrequenz des Verstärkers
auszuwählen
(d. h. mehr als das Zweifache der höchsten Grenzfrequenz des Verstärkers).
-
Bezüglich 4 ist
es vorteilhaft, die Form der Spitze eines Entladungsimpulses in
Betracht zu ziehen, wenn er durch die Koppelimpedanz 14 und den
Verstärker 16 hindurch
geführt
ist, und die Zeitdauer zu ermitteln zwischen der höchsten Stelle
des Impulses bis zu der Stelle, wo er um weniger als ½ des niedrigstwertigen
Bit (LSB) des benutzten A/D-Wandlers gefallen ist. Die kleinste
Abtastrate ist vorzugsweise die größte aus tS1,
oder tS2. Der größte tolerierbare Fehler ist
bei 32 angegeben. Wenn die obere Frequenzgrenze des Verstärkers 16 erhöht wird,
ergibt sich eine entsprechende Erhöhung der erforderlichen Abtastrate.
Auch ist eine Erhöhung
der Abtastrate erforderlich, wenn der Spitzenwert-Erkennungsprozeß, der in
dem PDM-System implementiert ist,
sich zu einer höheren
Abtastauflösung
hin bewegt. Demgemäß wird eine
geeignete Abtastrate auf Basis der Verstärkereigenschaften und der geforderten
Systemauflösung
gemäß der vorliegenden
Erfindung ausgewählt.
-
Nachdem
der Impulsstrom digitalisiert ist, kann der Spitzenwert-Erkennungsprozeß durchgeführt werden,
indem ein digitales Verarbeitungssystem benutzt wird, das von den
Unzulänglichkeiten
eines analogen Spitzenwertdetektors frei ist. Dies eliminiert die
hauptsächliche
Ungenauigkeit, die mit einem analogen Entladungsdetektor verbunden
ist. Ein digitales Spitzenwert-Erkennungssystem ist komplexer als
ein analoger Spitzenwertdetektor, der eine verhältnismäßig einfache Schaltung verwendet.
Ein digitales Spitzenwert-Erkennungssystem benutzt eine beträchtliche
Menge an Logikschaltung. Ferner muß die Logikschaltung wegen
der hohen, benutzten Abtastgeschwindigkeiten mit verhältnismäßig hoher Rate
arbeiten. Eine digitale Lösung
wurde aufgrund von Entwicklungen bei der feldprogrammierbaren Gate
Array-Technologie (FPGA) und der digitalen Bildsynthese in jüngster Zeit
wirtschaftlich lebensfähig.
FPGA-Systeme sind nunmehr vorhanden, die eine Vielzahl an 1000-Gatter
Kapazitäten
kombinieren, zusammen mit Arbeitsgeschwindigkeiten, die für die erforderlichen
Abtastraten geeignet sind. Die FPGA-Technolgie erlaubt die Entwicklung
komplexer Logiksysteme, die früher
den kundenspezifischen Aufbau integrierter Schaltungen (IC) erfordert
hätten. Die
FPGA Technologie wird durch Entwicklungen auf dem Gebiet der digitalen
Bildsynthese getragen, was Hochgeschwindig keitsspeicher zu niedrigen
Preisen sowie sehr schnelle Analog/Digital-Wandler hoher Auflösung auf den Markt gebracht
hat. Durch Kombinieren dieser zwei Technologien kann ein digitales PDM-System 10,
das entsprechend der vorliegenden Erfindung aufgebaut ist, analoge
Detektoren und Hybriddetektoren, die sowohl analoge als auch digitale Komponenten
aufweisen, in der Leistung übertreffen, während es
preislich mit existierenden Geräten
konkurrenzfähig
ist. Das digitale PDM-System 10 bietet mehr Flexibilität als seine
analogen oder hybriden Gegenstücke,
weil es möglich
ist, den Betrieb des Impulserfassungssystems so neu zu konfigurieren, dass
es an die Art und Weise, in der Daten verarbeitet werden müssen, und
an die Anforderungen daran angepaßt werden kann.
-
Das
PDM-System 10 stellt vorzugsweise drei grundsätzliche
Betriebsweisen zur Verfügung,
die bei unterschiedlichen Anwendungen benutzt werden. Die Grundmoden
sind: (1) Messung für
allgemeinen Zweck und Impuls-Sichtanzeige;
(2) Impulserfassung und Analyse und (3) zeitabhängige Impulserfassung. Beim
Arbeiten im Modus Messung für
allgemeinen Zweck und Sichtanzeige ähnelt das PDM-System 10 der
Betriebsweise eines traditionellen Gerätes am stärksten. Dieser Modus ist so
optimiert, dass er die schnellstmögliche Aktualisierungsrate
an einem Systemdisplay liefert, um dem PDM-System 10 zu
ermöglichen,
die Eigenschaften eines analogen Kathodenstrahloszilloskops nachzuahmen.
-
Bezüglich 5 werden einzelne Impulse (beispielsweise
Impuls 34) in festgelegten Fenstern (beispielsweise Fenster 36)
erfaßt,
wobei die positiven und negativen Spitzenamplituden in Betracht
gezogen werden. Die Impulse werden jeder in einem Erfassungsspeicher
aufgrund ihrer Position im Zyklus und aufgrund der Anzahl von Zyklen
gespeichert, die seit dem letzten Zeitpunkt vergangen sind, zu dem
der Erfassungsspeicher ausgelesen wurde.
-
Indem
man die Phase impliziert in der Position eines Impulses im Erfassungspeicher
hat, vereinfacht sich der Prozeß des
Schreibens der einzelnen Impulse auf dem Systemdisplay 29 durch
Minimieren des Rechneraufwandes. Wo Impulse so eng beieinander auftreten,
dass sie eine einzige Phasenposition 36 einnehmen, zeichnet
das PDM-System 10 den höchsten
Impuls auf und zeigt den höchsten
Impuls am Systemdisplay 29 an. Dies vermeidet, dass das PDM-System 10 einen
Impuls auf dem Display 29 schreiben muss, lediglich um
die laufende Sichtanzeige mit einem größeren Impuls zu überschreiben. Dieser
Modus garantiert, dass der Entladungsimpuls höchster Amplitude gemessen wird,
gewährleistet
es jedoch nicht, sämtliche
Impulse unter allen Gegebenheiten aufzulösen. In anderen Worten gesagt,
führen mehrere
Impulse, die in einem Fenster 36 auftreten, zu einem einzigen
Ergebnis, während
ein Einzelimpuls, der zwei Fenster überschreitet, zwei Ergebnisse
erbringt. Dieser Modus liefert jedoch eine schnelle Aktualisierungsrate
(beispielsweise typischerweise 25 mal pro Sekunde), kombiniert mit
einer genauen Messung der Entladungsamplitude. Die erzeugte Sichtanzeige
sieht wie eine analoge Sichtanzeige aus, weil sie bipolar ist und
das Überschwingen
an einem Impuls darstellen kann (d. h. einen Impuls der gleichzeitig
mit dem Endteil eines weiteren Impulses auftritt). Dies macht das
PDM-System 10 für
einen Benutzer angenehm, der an traditionelle Geräte gewöhnt ist.
Der Modus für
allgemeinen Betrieb eignet sich nicht, wenn es erforderlich ist,
auf die Statistik der Entladungsaktivität zu blicken. Wenn beispielsweise
ein Entladungs-Fingerabdruck gewonnen werden soll, müssen sämtliche
Impulse innerhalb eines definierten Intervalls erfaßt werden.
Während
bei dem Modus für
allgemeinen Zweck ein Vorteil erzielt werden kann, indem das Überschwingen
der Impulse erfaßt
wird, um eine realistischere Sichtanzeige zu erhalten, sollte dies
bei dem Modus der Impulserfassung und -analyse vermieden werden.
Das Taktsi gnal 38, das Taktfreigabesignal 40 und
das Resetsignal 42 werden unten in Verbindung mit 10–12 beschrieben.
-
Es
wird auf den Modus der Impulserfassung und auf 6 Bezug
genommen. Die Impulspolarität wird
vom ersten Teil 48 eines Impulses 34 genommen.
Der Prozeß wird
unterbrochen, sobald der Impuls einen Nulldurchgang hat, und zwar
bis ein spezielles Zeitintervall für die Unterbrechung abgelaufen ist,
wie in Verbindung mit 9 beschrieben. Die Impulserfassung
beginnt vorzugsweise an der Stelle 52 in 6.
Die Impulsdetektion wird bei Nulldurchgang unterbrochen (d. h. Stelle 54),
und das Ergebnis wird in einen Erfassungsspeicher eingeschrieben.
Die Impulsdetektion bleibt unterbrochen oder gesperrt bis zum Ende
des Endteiles 50 (d. h. Stelle 56), um ein Überschwingen
des Erfassens zu vermeiden.
-
Üblicherweise
kann der Endteil 50 am Impuls 34 lang sein (beispielsweise
in der Größenordnung von
20 μsec),
und diese Länge
bedingt eine unannehmbare Einschränkung der Impulsauflösung, wenn
die Entladungsaktivität
eng beieinander ist, wie in 7 gezeigt.
Daher wird, wenn das PDM-System 10 einen
zweiten Impuls 60 erkennt, der in den Endteil eines ersten
Impulses 58 fällt,
der die gleiche Polarität
besitzt, das PDM-System 10 neu getriggert. Somit wird der
zweite Impuls 60, ebenso wie der erste Impuls 58,
erfaßt.
Das Kriterium für
dieses Neutriggern ist, dass der Impuls 60 die Nullinie
durchläuft, bevor
das Neutriggern stattfinden kann. In diesem Falle wird die Impulsinformation
als Amplitude-plus-Phase sowie Zyklus gespeichert. Für statistische
Verarbeitung ist dies besser geeignet, bedingt jedoch einen Überhang
an Displayaktualisierung, was die Effektivität begrenzt. Es wird weiterhin
auf 7 Bezug genommen. Die Impulserfassung für den ersten
Impuls 58 beginnt an der Stelle 62 und endet am
Nulldurchgang (Stelle 64) für diesen Impuls 58.
Der zweite Impuls 60, der im Endteil des ersten Impulses 58 auftritt,
bewirkt ein Neutriggern (Stelle 66). Die Impulserfassung
für den
zweiten Impuls 60 endet am Nulldurchgang des zweiten Impulses
(d. h. Stelle 68). Unterbrechung findet statt bis zur Stelle 70.
Die Erfassung eines dritten Impulses 71 beginnt an der
Stelle 72. Ein vierter Impuls 73 wird als ein
einziger Impuls mit dem dritten Impuls 71 behandelt, weil
kein Nulldurchgang dazwischen stattgefunden hat. Die Erfassung der
Impulse 71 und 73 wird als Einzelereignis behandelt,
und das Ergebnis wird bis zum Nulldurchgang an der Stelle 74 nicht
geschrieben.
-
Die
dritte Betriebsart ist der zeitabhängige Impulserfassungsmodus.
Dies ist die einfachste Betriebsart. Wenn das PDM-System 10 getriggert
wird, wenn es in diesem Modus arbeitet, füllt das PDM-System 10 einen
Impulserfassungsspeicher mit aufeinanderfolgenden Abtastwerten,
die vom AID-Wandler übernommen
werden. In diesem Modus wird kein Versuch unternommen, die Spitzen
der Impulse zu erfassen. Demgemäß geschieht
keine Messung der Entladungsamplitude. Die hauptsächliche Verwendung
dieses Modus dient der Fehlerortung in Kabeln. Die Position von
Impulsen innerhalb eines Kabels kann durch Messen des Zeitintervalls
zwischen einem Impuls und seiner Reflexion gefunden werden. Durch
Vergleich mit einer Zeitdauer, die ein Impuls braucht, um über die
volle Länge
des Kabels und zurück
zum Ausgangspunkt zu laufen, kann die Position des Fehlers vom entfernt
gelegenen Ende des Kabels her lokalisiert werden. Dieser Modus eröffnet auch
diagnostische Möglichkeiten,
weil er es ermöglicht,
die Impulsform zu studieren, um die Bandbreite des Systems zu optimieren.
Auch erlaubt dieser Modus wegen der Erfassung auf Zeitbasis die Messung
von Störfrequenzen,
so dass eine geeignete Filterung implementiert werden kann.
-
Der
Computer 28 in dem digitalen Entladungsdetektor PDM-System 10 ist
vorzugsweise ein PC der mit Software auf Basis beispielsweise von Windows
95TM arbeitet. Der Computer 28 ist
so konfiguriert, dass er eine flexible Testaufzeichnung und einen
Datenexport an unterschiedliche Softwareprogramme ermöglicht,
etwa WordTM und ExcelTM.
Der Computer 28 ist so programmiert, dass er ein flexibles
Analysewerkzeug für
die digitale Teilentladungdetektion zur Verfügung stellt. Die Impulserfassung
wird über
Phase- oder Zeitkoordinaten
erhalten. Unterschiedliche Betriebsweisen sind für die vollständige Kontrolle über die
Torsteuerung von Impulsen sowohl in vertikaler als auch horizontaler
Achse vorgesehen. Wie oben dargelegt, wird die FPGA Technologie
vorzugsweise für
Spitzenwertdetektion und für
Operationen in Verbindung mit der CPU-Karte des Computers 28 verwendet.
Ein Blockdiagramm des FPGA Spitzenwertdetektors ist in 8 vorgesehen.
Wie oben in Verbindung mit 2 beschrieben,
werden Impulse vom Verstärker 16 dem
FPGA Spitzenwertdetektor 22 geliefert, bevor sie unter
Verwendung eines A/D-Wandlers (ADC) digitalisiert werden. Der ADC
ist vorzugsweise ein 10-Bit ADC, um bei 9-Bit Auflösung ein
Vorzeichenbit zu liefern. Das Ausgangssignal des ADC 78 wird
einer zweistufigen Pipeline geliefert, die den ADC-Puffer 80 und
einen Spitzenwertwertpuffer 82 umfasst. Die Werte in beiden
Stufen 80 und 82 einer Pipeline werden einem Betragskomparator 84 geliefert.
Ein Zustandsmaschinenkontroller 86 liefert Torsteuerung,
um das Zeitfenster festzulegen, innerhalb dessen Spitzenwertdetektion
durchgeführt
wird, wie in Verbindung mit 11 und 12 beschrieben.
Die Zustandsmaschine steuert auch das Takten der Pipeline und das
Rücksetzen
von Werten in der Pipeline.
-
Die
Genauigkeit des digitalen Spitzenwerterfassungsverfahren der vorliegenden
Erfindung wird durch die Detektion sowohl der positiven als auch
der negativen Flanke an Spannungsignalen erhöht, zusammen mit der Steuerung
der Form des Impulserfassungsfensters gemäß des ausgewählten Betriebsmodus
(beispielsweise des Modus der Erfassung für allgemeinen Zweck, dargestellt
in 5, oder des in 6 und 7 dargestellten
Modus für Impulserfassungsanalyse).
Eine Gesamtstruktur für ein
Spitzenwerterfassungssystem 88, welches gemäß einem
bevorzugten Ausführungsbeispiel
der vorliegenden Erfindung aufgebaut ist, ist in 9 dargestellt.
Das Spitzenwerterfassungssystem 88 umfasst zwei Spitzenwertdetektorschaltungen 90 und 92 für die Ermittlung
der Spitzenwerte von sowohl negativen als auch positiven Spannungssignalen –Ve bzw.
+Ve. Jede Spitzenwertdetektorschaltung 90 und 92 ist
vorzugsweise so konfiguriert wie in 8 und 10–12 gezeigt.
Die Ausgangssignale der Spitzenwertdetektorschaltungen 90 und 92 werden
verglichen, indem ein weiterer Betragskomparator 94 benutzt
wird, der den Betrieb zweier Schaltvorrichtungen 96 und 98 steuert.
Dasjenige positive oder negative Signal, das den größten betragsmäßigen Spitzenwert
aufweist, wird einem Ausgang 100 durch einen entsprechenden
der Schaltvorrichtungen 96 und 98 geliefert. Auf
den Wert am Ausgang 100 wird vorzugsweise zugegriffen,
indem der Computer 28 für
Analyse- oder Displayzwecke
oder für
beides benutzt wird.
-
Die
Detektion von positiver und negativer Flanke (beispielsweise –Ve und
+Ve) während
des Impulserfassung-Anlaysemodus ist in 10 dargestellt.
Nach dem Hochfahren des Spitzenwertdetektorsystems 88 (Zustand 102)
beginnt die Spitzenwertdetektion sowohl für die Signale positiver als auch
negativer Polarität
+Ve und –Ve
(Zustände 104 bzw. 106).
Wie oben in Verbindung mit 6 und 7 besprochen,
dauert die Spitzenwertdetektion an, bis in den Signalen ein Nulldurchgang
stattfindet. Das Unterbrechungsintervall wird dann initiiert und beginnt
(Zustände 108 und 110).
Das Ergebnis der Detektionszustände 104 und 106 werden
in einer Speichervorrichtung so lange gespeichert wie die Flanke
des +Ve-Signals größer oder gleich
einem ausgewählten
Schwellenwert ist (beispielsweise einem Schwellenwert der wegen
Geräusch
gewählt
ist) und die Flanke des –Ve-Signals kleiner oder
gleich einem zweiten Schwellenwert ist. Nachdem das Unterbrechungsintervall
endet, kann wieder in die Spitzenwertdetektionszustände 104 und 106 eingetreten werden.
-
Eine
illustrative Implementierung der Spitzenwerterfassungsschaltung 92 wird
nun in Verbindung mit einer schematischen Blockdarstellung in 11 und
einem Zustandsdiagramm in 12 beschrieben.
Das Vorzeichenbit von einem Ausgangssignal des ADC 78 (8)
wird an ein NOR Gatter 114 zusammen mit einem CGATE Signal
geliefert. Der Ausgang des Gatters 114 ist mit einem ersten ADC
Register verbunden, das nachstehend als ADC0 Register bezeichnet
ist. Der CGATE Eingang ist ein externer Sperreingang, um das ADC0
Register solange zu sperren wie der CGATE Eingang beansprucht ist.
Somit können
Abschnitte eines Eingangsimpulszuges aus der Messung ausgesperrt
werden, wenn ein weiterer Teil des PDM-Systems 10 ermittelt, dass
die Eingangsdaten ungültig
sein sollen. Beispielsweise kann das PDM-System 10 festgestellt haben,
dass Geräusch- und phasenbezogenes
Rauschen die Integrität
des Eingangssignales und daher die Integrität des davon abgeleiteten Ausgangssignales
beeinträchtigen.
Das ADC0 Register kann auch gesperrt werden, wenn ein Signal mit
einer negativen Polarität
an einem Eingang des ADC0 Registers erscheint. Die Implementierung
der Spitzenwertdetektorschaltung 90 ist im wesentlichen
die gleiche wie in dem in 11 dargestellte
Blockschema, abgesehen davon, dass der ADC_IN9 Eingang des Gatters 114 invertiert
ist und die Register ADC0, ADC1 und PEAK0 mit einem Wert initialisiert
sind, anstatt gelöscht
zu sein, wie unten erklärt
wird.
-
Wie
oben dargelegt, wird der Abtastwert ADC_IN[9:0] am Ausgang des 10-Bit ADC 78 einem ersten
Register ADC0 geliefert. Zusätzlich
zu dem Register ADC0 umfasst der ADC Puffer 80 (8) ein
weiteres ADC Register ADC1, welches das Ausgangssignal ADC_PRE[8:0]
des ersten Registers ADC0 erhält.
Das zweite Register ADC1 ist mit einem Register PEAK0 verbunden,
welches den Scheitelwertpuffer 82 bildet, dargestellt in 8.
Das Ausgangssignal des ersten Registers ADC0 wird erstem und zweitem
Komparator COMP0 und COMP1 geliefert. Die Komparatoren COMP0 und
COMP1 sind vorzugsweise 9-Bit Komparatoren ohne Vorzeichen. Das
Ausgangssignal des zweiten Registers ADC1 wird dem Komparator COMP1
zugeführt.
Die Komparatoren COMP0 und COMP1 vergleichen die Inhalte des Registers
ADC0 mit Register ADC1 bzw. die Inhalte des Registers ADC0 mit dem
Register PEAK0. Zwei Signalspeicher ADCLT0 und ADCLT1 sind an den
Ausgängen
der Komparatoren vorgesehen. Ein Register GATE_PIPE ist vorgesehen,
um ein Steuersignal GATE zu generieren. Das GATE Signal ist ein
intern generiertes Signal (d. h. innerhalb der FPGA Spitzenwertdetektorschaltung 90 oder 92), das
den Start und das Ende der Datenerfassungsperiode anzeigt. Wenn
sich das System beispielsweise in dem Modus der Messung für allgemeinen
Zweck oder dem Impulsdisplaymodus befindet, ist dieses Signal während der
Abtastperiode, die der laufenden Speicherstelle entspricht, hoch.
Sobald sich die Phase aus diesem Fenster heraus bewegt, wird das GATE
Signal niedrig, um ein Auslesen zu initiieren, und wird sodann hoch,
um die Erfassung für
das nächste
Fenster frei zu geben. Die Zustandsmaschine 86 ist programmiert,
um das in 12 abgebildete Zustandsdiagramm
zu implementieren.
-
Es
wird weiter auf 11 Bezug genommen. Wenn das
Steuersignal GATE hoch ist und der Abtastwert in dem Register ADC0
kleiner ist als der Abtastwert in dem Registers ADC1, was durch
den Komparator COMP0 ermit telt wird, wird die Taktfreigabe für das Register
PEAK0 beim folgenden Zyklus gesperrt. Das Register PEAK0 hält daher
den Spitzenwert. Das PEAK Register wird wieder freigegeben, wenn
der Abtastwert in dem Register ADC0 größer ist als der im Register
PEAK0 gehaltene Wert, was durch den Komparator COMP1 ermittelt wird. Der
Spitzenwert ADC_IN[9:0] wird erfaßt, bis das Steuersignal GATE
logisch Null wird. Der Wert in dem PEAK0 Register wird dann gespeichert,
beispielsweise in einer externen Schaltung. Das Ausgangssignal PEAK_CAP
der Zustandsmaschine zeigt an, wann der Spitzenwert aktualisiert
wird. Die Pipelinetechnik ist vorteilhaft, weil sie die Geschwindigkeit
erhöht,
mit der die in 9 dargestellte Schaltung arbeiten kann.
Die Schaltung kann mit Datenraten in der Größenordnung von 80 Megahertz
arbeiten, wenn sie in derzeitgen FPGA Vorrichtungen implementiert
ist.
-
Ein
Zustandsdiagramm, das den in 11 dargestellten
Komponenten entspricht, ist in 12 vorgesehen.
Die in 12 dargestellten Zustände illustrieren
die Inbetrachtnahme der Flanke eines Abtastsignales zur Erzeugung
eines genaueren Spitzenwert-Messergebnisses. Das Spitzenwerterfassung-Taktfreigabesignal
PEAK_CKEN befindet sich im Wartezustand 118. Der Wartezustand 118 wird vorzugsweise
lediglich nach einem Reset-Vorgang benutzt. Die Spitzenwerterfassung
beginnt, wenn das Startsignal erhalten wird (d. h. GATE auf „1" gesetzt). Der Zustandsmaschinenkontroller 86 arbeitet zuerst
in Entsprechung mit Zustand 120, bis eine negative Flanke
erkannt ist. Der Zustandsmaschinenkontroller 86 verbleibt
im Zustand 120 so lange wie die Flanke des Eingangssignales
positiv ist und keine abfallende Flanke erkannt ist (d. h. GATE
ist „1" und ADCPRE_LT_ADC
ist „0"). Bei Auftreten
einer abfallenden Flanke in dem Abtastsignal, wird die Spitzenwerterfassung
gesperrt (GATE wird auf „0" gesetzt), und Daten
werden dem Register PEAK0 (Zustand 122) eingelesen. Wenn ADCPRE_LT_ADC „1" ist, d. h. der Wert
des Registers ADC0 größer ist
als Register ADC1, fährt
der Zustandsmaschinenkontroller 86 während die Flanke positiv ist,
fort, im Zustand 124 zu arbeiten und Spitzenwertdaten zu
erfassen. Wenn in Zustand 124 GATE „0" ist, wird das Spitzenwerterfassungsintervall
beendet, und die Daten werden in das Register PEAK0 eingelesen.
Wenn negative Flanke erkannt ist (d. h. GATE ist „1" und ADCPRE_LT_ADC „0" ist), dann kehrt
der Zustandsmaschinenkontroller 86 zum Zustand 120 zurück, bis eine
fallende Flanke erkannt wird.
-
Die
Messung der Durchbruchspannung eines Prüflinges 12, etwa eines
isolierten Drahtes oder eines Leistungskabels, wurde typischerweise
unter Verwendung analoger Systeme ausgeführt. Analoge Systeme sind,
wenn ein Prüfling
durchbricht, problematisch, weil der Übergangsimpuls, der aufgrund
des Durchbruches des Prüflinges
erzeugt wird, einen gespeicherten Wert, wie etwa eine Durchbruchspannung,
zerstören
kann. Analoge Systeme sind insbesondere problematisch, wenn eine
hohe Reihenimpedanz für
die Koppelimpedanz 14 verwendet wird. Wird eine hohe Reihenimpedanz
benutzt, kann sich die Ausgangsspannung im Durchbruchspunkt erhöhen. Außerdem,
wenn die Spannung mit einer signifikanten Rate auftritt, kann die
durch die früheren Messsysteme
bedingte Verzögerung
beträchtliche Ungenauigkeiten
im Ergebnis bewirken.
-
Gemäß einem
weiteren Ausführungsbeispiel der
vorliegenden Erfindung ist eine digitale Durchbruchspannung-Erfassungsschaltung 130 vorgesehen,
die eine Hochgeschwindigkeitsabtastung eines Hochspannungsignales
benutzt, kombiniert mit Hardware und Software für digitale Verarbeitung, um
eine genaue Messung der Durchbruchspannung zu erzeugen. Bezüglich 13 umfasst
die Hardware ein digitales Spitzenwerterfassungsystem, das dem in Verbindung
mit 8 beschriebenen Spitzenwerterfassungssystem ähnlich ist.
Ein ankommendes Signal 132 von einem Hochspannungssensor
wird über einen
Verstärker 134 verstärkt und
dann mit hoher Abtastrate (beispielsweise mehr als das 100-fache der
Netzfrequenz) digitalisiert, um sicherzustellen, dass ein Spitzenwert
genau erfaßt
wird, indem ein Hochgeschwindigkeits-ADC 136 benutzt wird.
Das Ausgangssignal des ADC 136 wird einem Datenregister 138 und
einem Betragskomparator 140 geliefert. Wenn der Betragskomparator
erkennt, dass das Ausgangssignal des ADC 136 größer ist
als dasjenige des Datenregisters 138, dann klinkt die Steuerlogik 142 die
ADC 136 Ausgangsdaten in das Datenregister 138.
Das Ausgangssignal des Datenregisters 138 gibt daher die
höchste,
am ADC gelesene Spannung an, seit das Datenregister zuletzt gelöscht war. Die
Steuerlogik ist dazu ausgelegt, das Register zu löschen, wenn
das Register ausgelesen ist.
-
Es
wird weiterhin auf 13 Bezug genommen. Das Hochspannungssignal
wird auch durch einen Rechteckformer 144 verarbeitet, der Übergänge oder
Nulldurchgänge
der Impulsform anzeigt. Das Ausgangssignal des Rechteckformers 144 wird
zu einem Interrupt-Eingang am Computer 28 zugeführt. Der
Computer 28 kann mit einem Interrupt-Handler (14)
programmiert werden, um den Spitzenwertdetektor zu lesen und bei
jedem Zyklus der Hochspannungsimpulsform eine Spitzenspannung in
der oben beschriebenen Weise zu erhalten.
-
Während der
Durchbruchprüfung
eines Prüflinges
existiert eine finite Verzögerung,
die dem Zeitraum entspricht, der zwischen der Erkennung eines Durchbruches
des Prüflinges
durch das System und dem Entfernen der Hochspannung vom Prüfling verstreicht.
Aufgrund der Natur der bei diesen Anwendungen benutzten Steuersysteme
kann die finite Verzögerung
in der Größenordnung
mehrerer Zyklen der ankommenden Stromleitungen liegen, auf die der
der Prüfung
unterzogene Prüfling
Einfluß hat.
Während der
finiten Verzögerungsperiode,
nachdem der Prüfling
durchgebrochen ist, ist eine Spannungsanzeige unbestimmt und ungültig. Gemäß der vorliegenden Erfindung
ist der Computer 28 programmiert, um aufeinanderfolgende
Anzeigen in einem zugehörigen Puffer
zu speichern, der so konfiguriert ist, dass er mehrere Sekunden
früherer
Anzeigewerte hält.
Der Puffer speichert einen laufenden Einstellpunkt für die Ausgangsspannung.
Wenn das System erkennt, dass der Prüfling durchgebrochen ist, verhindert
die Software, dass der Computer 28 den Puffer aktualisiert,
bis die Spannungsquelle 11 das nächste Mal eingeschaltet wird.
Die Software steuert den Computer 28 so, dass er das Ende
des Puffers prüft
und durch die gespeicherten Einträge rückwärts sucht, bis der Computer 28 eine
Anzeige lokalisiert, die der Ausgangsspannung eines Prüflings am
nächsten kommt.
Die durch den Computer 28 lokalisierte Anzeige stellt die
letzte Spannung dar, die am Prüfling, auf
einer Zyklus-zu-Zyklus-Basis, angelegt war, bevor der Prüfling durchgebrochen
ist.
-
14 stellt
die Verarbeitung des Interrupt-Signales dar, das durch die Durchbruch-Erfassungsschaltung 130 (13)
mittels des Computers 28 jedes Mal erzeugt wird, wenn die
Durchbruchspannung-Erfassungsschaltung
den Spitzenwert der Impulsform gemessen hat. Der Computer 28 überwacht
den Hochspannungsensor (NV) 132, um zu sehen, wann er eingeschaltet
ist (Block 150). Wenn der HV Sensor 132 nicht
eingeschaltet ist, verläßt der Computer 28 die
in 14 dargestellte Routine. Wenn der HV Sensor 132 eingeschaltet
ist, wird der laufende Einstellpunkt in BD_SETPOINT (Block 152) gespeichert.
Die BUFFER_POSITION wird um eine Position vorgeschoben (Block 154).
Wenn das Ende des Puffers erreicht ist, wird der Parameter BUFFER_POSITION
auf den Anfang des Puffers gesetzt. Der Computer 28 liest
die Spitzenamplitude aus dem Spit zenwerterfassungssystem in 13 (Block 156)
aus und speichert die Spitzenamplitude in der Speicherstelle, die
durch BUFFER_POSITION (Blöcke 158 und 160)
angegeben ist. Der Computer 28 verläßt dann den Interrupt-Manager, der in 14 gezeigt
ist.
-
Wenn
das System erkannt hat, dass ein Durchbruch des Prüflings stattgefunden
hat, führt
der Computer 28 einen Erkennungsprozeß für Durchbruchsspannung gemäß der vorliegenden
Erfindung durch, wie er in 15 dargestellt
ist. Der Puffer speichert die Spitzenspannung der letzten „n" Zyklen in einem
Datenfeld, nummeriert 0 bis (n – 1).
Die Position der letzten Anzeige wird durch BUFFER_POSITION angegeben.
Die Position der frühesten
Anzeige im Puffer befindet sich in der Stelle (BUFFER_POSITION +
1). Der Einstellpunkt, der sich zum Zeitpunkt des Durchbruches im
System befand, wird in BD_SETPOINT gespeichert. Der Prozeß der Ermittlung
der Durchbruchspannung beinhaltet das Rückwärtssuchen durch die gespeicherten Daten,
um den Anzeigewert zu finden, der dem Einstellpunkt am nächsten liegt,
indem auf die Differenzen geblickt wird. Anfänglich wird DIFFERENCE auf 99999
(Block 162) gesetzt, was vorzugsweise höher ist als jeder mögliche Anzeigewert.
Der Schleifenzähler
wird auf „0" (Block 164)
gesetzt. Die Differenz zwischen dem laufenden Pufferanzeigewert
und dem Einstellpunkt, d. h. THIS_DIFFERENCE, wird dann berechnet
(Block 166). Wenn THIS_DIFFERENCE kleiner ist als DIFFERENCE
(Block 168), wird die Pufferstelle in READING_NUM (Block 170)
gesichert und DIFFERENCE wird gleich THIS_DIFFERENCE (Block 172)
gemacht. Der Computer 28 geht dann um eine Stelle im Puffer
(Block 174) zurück
und ermittelt, ob die Stelle niedriger ist als „0" (Block 176). Wenn die Stelle
kleiner ist als „0", wird BUFFER_POSITION auf
(n – 1)
gesetzt, so dass die Suche sich vom oberen Ende des Puffers fortsetzt
(Block 178). Der LOOP_COUNT wird inkrementiert (Block 180).
Der Computer 28 ermittelt, ob sämtliche Stellen im Puffer ausgelesen
sind (Block 182). Falls Stellen verbleiben, die nicht ausgelesen
sind, setzt der Computer 28 den Ablauf von Block 166 fort.
Wenn LOOP_COUNT = n, dann entspricht READING_NUM der Stelle im Puffer
mit dem Anzeigewert, der BD_SETPONT am nächsten kommt. Die Durchbruchspannung
wird durch BUFFER [READING_NUM] (Block 184) angegeben.
-
Gemäß einem
weiteren Ausführungsbeispiel der
vorliegenden Erfindung ist ein System für gleichzeitiges digitales
Messen von Spitzenspannung und Effektivwertspannung (RMS) bei einem
Hochspannungssystem vorgesehen. Hochspannungs-Prüfspezifikationen regen an,
entweder RMS Spannung zu benutzen, die der Heizwirkung eines Gleichstroms (DC) äquivalent
ist, oder die Spitzenwert zu RMS skalierte Spannung (d. h. Spitzenwert/(√2)) für das Messen von Hochspannung
zu verwenden. Die zwei Messungen sind identisch, wenn das gemessene Hochspannungssignal
eine perfekte Sinusschwingung ist. In einem praktischen Hochspannungssystem
ist jedoch das Hochspannungssignal keine perfekte Sinusschwingung
und die zwei Messungen sind nicht miteinander in Einklang. Ob eine
der zwei Messungen anstelle der anderen Messung verwendet wird,
hängt von
den durchgeführten
Tests ab. Das Messen beider dieser Parameter unter Verwendung rein
analoger Verfahren führt
Ungenauigkeit in das Hochspannungssystem ein. Für die Spitzenwertmessung ist
die Spitzenwerterfassungsschaltung so ausgefegt, dass sie ausreichende
Genauigkeit liefert. Andererseits sind für RMS-Messung Auslegungsfragen angesprochen,
etwa das lange Einschwingintervall, das ein Wandler benötigt, um
auf einen Endwert einzuschwingen, sowie ein langsames Ansprechen auf Änderungen
am Eingang. Die Verwendung eines analogen System zur Spannungsrückkoppelung
in einem geschlossenen Schleifensteuersystem ist daher nicht wünschenswert.
-
Gemäß der vorliegenden
Erfindung werden sowohl Spitzenspannung als auch RMS Spannung gleichzeitig
unter Verwendung eines digitalen Prozessorsystems 189 gemessen.
Die ankommende Spannung wird mit einer zur Netzfrequenz verhältnismäßig hohen
Rate digitalisiert. Eine Kombination aus Hardware und Software für digitale
Verarbeitung wird benutzt, um die Spitzenwert zu RMS skalierte Spannung
zu messen und die Echteffektivwert-Spannung eines Hochspannungssignales.
-
Bezüglich 16 wird
ein Signal von einem Hochspannungssensor 190 gepuffert,
indem ein Verstärker 192 benutzt
wird, und wird den Eingang eines ADC 194 zugeführt. Der
ADC 194 tastet mit einer Frequenz ab, die viel höher ist
als die Hochspannungs-Netzfrequenz (beispielsweise mehr als 100 Mal
schneller als die Netzfrequenz) um sicherzustellen, dass der Scheitel
der Impulsform mit genügender Genauigkeit
erfaßt
wird. Das Ausgangssignal des ADC 194 wird einem Datenregister 196 und
einem Betragskomparator 198 geliefert. Das Ausgangssignal
des Datenregisters 196 wird auch dem Betragskomparator 198 geliefert.
Der Betragskomparator 198 zeigt einer Steuerlogik 200 an,
welcher der zwei Werte im Datenregister 196 bzw. dem Betragskomparator 198 die
größte Amplitude
aufweist. Spitzenwerterfassung ist vorzugsweise in gleicher Weise
implementiert wie es oben gemäß einem
Ausführungsbeispiel
der vorliegenden Erfindung beschrieben ist. Wenn das Ausgangssignal
des ADC 194 größer ist als
der im Datenregister 196 gespeicherte Wert, wird das digitale
Prozessorsystem 189 programmiert, um das Ausgangssignal
des ADC 194 in das Datenregister 196 einzuschreiben.
Das Datenregister 196 zeigt den Spitzenwert an. Wenn das
Datenregister 196 ausgelesen wird, ist die Steuerlogik 200 dazu
vorgesehen, um sicherzustellen, dass das Datenregisters 196 gelöscht wird
und für
die nächste
Verwendung bereit ist. Durch Auslesen des Registers 196 mit
einer Rate, die gleich der oder langsamer ist als die Netzfrequenz,
zeigt das Spitzenamplitude-Ausgangssignal des Systems 189 den
Spitzenwert des Hochspannungssignales an, seit dieses zuletzt angezeigt
wurde.
-
Um
den Echteffektivwert anzuzeigen, ist Software in Verbindung mit
Hardware vorgesehen, um den Faktor RMS zu Spitze zu berechnen. Die Hardware
umfasst eine Taktquelle, die mit einigen Vielfachen der Netzfrequenz
arbeitet. Die Taktquelle kann vom Rechteckformer
202 erhalten
werden, der durch das Hochspannungssignal getrieben ist, welches
sodann ein Phasenregelkreissystem
204 treibt, um die Netzfrequenz
um einen bekannten Betrag n zu vervielfachen. Das Taktsignal wird
dann benutzt, um einen Speicher
206 zu treiben, der n Abtastwerte der
ankommenden Impulsform speichert. Gemäß der Software liest der Computer
28 periodisch
die Inhalte des Speichers
206 aus, was n Spannungen liefert. Die
n Spannungen werden kombiniert, um einen Spitze zu RMS-Skalierungsfaktor
für die
Impulsform zu ergeben, indem die Rechnung benutzt wird:
worin V
pk die
größte Spannung
im Zyklus der ankommenden Impulsform, gelesen aus dem Spitzenamplitudeausgangssignal,
V
k die in einer Speicherstelle k aufgezeichnete
Spannung und n die Anzahl von Speicherstellen sind, welche einem
Vervielfältigungsfaktor
der Netzfrequenz entspricht. Für
jeden speziellen Hauptzyklus können
sowohl die Spitzenwertspannung als auch die Echteffektivwertspannung
berechnet werden, indem das digitale Prozessorsystem
189 und
der Computer
28 in der hier offenbarten Weise benutzt werden.
Bei normalen Verwendungen ist es nicht erforderlich, den Spitze
zu RMS-Skalierunngsfaktor f für
jeden Zyklus zu berechnen, weil die Impulsform sich nicht auf einer
pro Zyklus-Basis ändert.
Der Faktor f kann vielmehr jede Sekunde oder jede weitere Sekunde
neu berechnet werden, ohne signifikante Verschlechterung der Genauigkeit.
-
Obwohl
verschiedene Ausführungsbeispiele ausgewählt wurden,
um die Erfindung zu erläutern, versteht
sich für
Fachleute, dass verschiedene Änderungen
und Abwandlungen hierin durchgeführt
werden können,
ohne den Bereich der Erfindung zu verlassen, wie er in den angefügten Ansprüchen definiert
ist.
