DE69825427T2

DE69825427T2 - Verfahren und gerät zur erzeugung vierphasen komplex sequenzen in einem cdma kommunikationssystem

Info

Publication number: DE69825427T2
Application number: DE69825427T
Authority: DE
Inventors: M. Fatih OZLUTURK
Original assignee: InterDigital Technology Corp
Current assignee: InterDigital Technology Corp
Priority date: 1997-10-23
Filing date: 1998-05-20
Publication date: 2005-08-04
Anticipated expiration: 2018-05-21
Also published as: EP0965188B1; US6614833B2; EP0965188B9; CN1496045A; US20050002443A1; CN1131609C; US6337875B1; CA2272864C; DE69825427D1; ES2138949T1; EP0965188A1; US6731671B2; WO1999021299A1; EP1489761B1; US7164705B2; ATE358364T1; KR100545502B1; EP1489761A1; ES2282768T3; US6026117A

Description

Hintergrund der Erfindung
Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich allgemein auf einen verbesserten Sequenzaufbau für Kommunikationen im CDMA-Verfahren (Code Division Multiple Access). Insbesondere bezieht sich die vorliegende Erfindung auf die Erzeugung komplexer Vier-Phasen-Pseudozufalls-Codesequenzen, die direkt auf eine QPSK (Quadrature Phase Shift Keying) – Signalkonstellation abgebildet werden können.
Beschreibung des Standes der Technik
Code Division Multiple Access (CDMA) ist eine Art eines Spreizspektrums-Kommunikationssystems, bei dem jede Teilnehmereinheit sich durch den Besitz eines einzigartigen Codes von allen anderen Teilnehmereinheiten unterscheidet. Zur Kommunikation mit einer bestimmten Teilnehmereinheit prägt die sendende Einheit den einzigartigen Code auf eine Übertragung auf und die empfangende Einheit verwendet den Code zum Decodieren der Übertragung. CDMA-Kommunikationssysteme übertragen Sprach- und Dateninformation unter der Verwendung von Signalen, die wie Rauschen und zufällig erscheinen. Da die Zufallssequenzen durch standardmäßige deterministische Logikelemente erzeugt werden, ist die Erzeugung der Bitsequenzen vorhersehbar und wiederholbar. Es ist die Verwendung dieser wiederholbaren binären Zufallssequenzen, die eine leichte Modulation eines beliebigen informationstragenden digitalen Signals für Datenkommunikationen ermöglicht. Diese vorhersehbaren Zufallssequenzen werden als Pseudozufallssequenzen bezeichnet.
Jede Teilnehmereinheit in einem CDMA-Kommunikationssystem empfängt mehrere Pseudozufallssequenzen von Basisstationen, die im Kommunikationsbereich der Teilnehmereinheit sind. Wie oben angedeutet, verwendet die empfangende Einheit einen bestimmten Pseudozufallscode bei dem Versuch, eine der empfangenen Pseudozufallssequenzen zu decodieren. Der bestimmte Code kann nur zum Decodieren einer einzigen Pseudozufallssequenz verwendet werden, die anderen empfangenen Pseudozufallssequenzen tragen zum Rauschen bei.
Bei abnehmender Korrelation zwischen den Pseudozufallssequenzen, die durch CDMA-Kommunikationssysteme verwendet werden, nimmt auch das durch die empfangende Einheit ausgegebene Rauschen ab. Diese Verringerung kann wie folgt erklärt werden: Es besteht eine hohe Korrelation zwischen der die Daten enthaltenden Pseudozufallssequenz, die von der Teilnehmereinheit zu senden ist, und der vom Empfänger erzeugten Pseudozufallssequenz. Bei abnehmender Korrelation zwischen der einen Pseudozufallssequenz und den anderen Pseudozufallssequenzen (d. h. bei einer Kreuzkorrelation) wird es für die Teilnehmereinheit einfacher, diese bestimmte Pseudozufallssequenz zu erkennen und sie aus all den anderen Pseudozufallssequenzen herauszufiltern. Auf diese Weise wird das Rauschen verringert und die Signalklarheit vergrößert.
Es besteht daher ein Bedarf nach einem verbesserten Pseudozufallssequenzgenerator, der Sequenzen mit verbesserten Kreuzkorrelationseigenschaften erzeugt, um das durch den Empfänger erfahrene Rauschen zu verringern. Es besteht ebenfalls ein Bedarf nach einem Pseudozufallscodegenerator, der leicht zu implementieren ist.
Die US-A-5 218 559 beschreibt einen Pseudozufallsgenerator, der eine Initialisierungsschaltung, eine Berechnungsschaltung, die vier Polynome der Ordnungen 5, 5, 7 und 7 erzeugt, und eine Ausgabelogikschaltung, die eine Pseudozufallsbytesequenz liefert; umfasst. Ein weiterer Pseudozufallszahlgenerator ist in einem Beitrag von C. P. Downing in Electronics Letters, Band 20, Nr. 11, 1984, Seiten 435–436 beschrieben.
Zusammenfassung der Erfindung
Die vorliegende Erfindung sieht ein verbessertes Verfahren und eine entsprechende Vorrichtung zum Erzeugen komplexer Vier-Phasen-Pseudozufallscodesequenzen vor, die leicht auf eine QPSK-Signalkonstellation abzubilden sind und die eine niedrige Kreuzkorrelation und eine niedrige phasenfremde Autokorrelation haben.
In einer Ausführungsform erzeugt ein Pseudozufallscodegenerator, komplexe Vier-Phasen-CDMA-Codes, wobei ein Akkumulator und mehrere Flip-Flops verwendet werden. Der Akkumulator empfängt einen Quotienten eines Parameters M, geteilt durch einen Parameter N, und empfängt eine Rückkopplung von den mehreren Flip-Flops. Die Parameter M und N sind ganze Zahlen, wobei M und N keinen gemeinsamen Faktor haben. Der Akkumulator kombiniert den Quotienten mit den von den Flip-Flops empfangenen Daten und überträgt die kombinierten Daten an die Flip-Flops. Es werden zwei Bits extrahiert und zum Erzeugen von I- und Q-Codes verwendet. In einer anderen Ausführungsform erzeugt ein Pseudozufallscodegenerator komplexe Vier-Phasen-CDMA-Codes durch das Vorsehen einer Schaltung zum Ausgeben einer arithmetischen Progression von Werten und eines Inkrementwerts der arithmetischen Progression von Werten. Der Pseudozufallscodegenerator enthält auch einen ersten Mischer zum Empfangen der arithmetischen Progression von Werten und der Inkrementwerte. Ein zweiter Mischer empfängt die Ausgabe des ersten Mischers und kombiniert diese Ausgabe mit dem Quotienten eines Parameters 2 M, geteilt durch den Parameter N, wobei M und N ganze Zahlen sind und M und N keinen gemeinsamen Faktor haben. Zwei Bits werden aus dem zweiten Mischer extrahiert und in I- und Q-Codes konvertiert.
Weitere Vorteile werden dem Fachmann nach der Lektüre der eingehenden Beschreibung der bevorzugten Ausführungsformen ersichtlich.
Kurzbeschreibung der Zeichnungen
1 ist ein Blockdiagramm eines Spreizspektrumsenders der vorliegenden Erfindung;
2 ist ein Blockdiagramm eines Spreizspektrumsempfängers der vorliegenden Erfindung;
3 ist ein Zeitdiagramm einer herkömmlichen Pseudozufallscodesequenz;
4 ist eine erste Ausführungsform eines Spreizspektrumcodegenerators zum Erzeugen von Vier-Phasen-Sequenzen gemäß der vorliegenden Erfindung;
5 ist ein Diagramm, das die Konvertierung in I und Q in der ersten Ausführungsform des Spreizspektrumscodegenerators zeigt;
6 ist ein Diagramm, das die Verfahrensschritte zum Erzeugen von Vier-Phasen-Sequenzen gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
7 ist eine zweite Ausführungsform eines Spreizspektrumcodegenerators zum Erzeugen von Vier-Phasen-Sequenzen gemäß der vorliegenden Erfindung;
8 ist ein Diagramm, das die Konvertierung in I und Q in der zweiten Ausführungsform des Spreizspektrumcodegenerators zeigt;
9 ist ein Diagramm, das die Verfahrensschritte zum Erzeugen von Vier-Phasen-Sequenzen gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt,
10 ist eine Kurvendarstellung eines Beispiels einer Autokorrelationsfunktion für die erste suboptimale Implementierung; und
11 ist ein Beispiel einer Kreuzkorrelationsfunktion für die erste suboptimale Implementierung
Beschreibung der bevorzugten Ausführungsformen
Die bevorzugten Ausführungsformen werden anhand der Zeichnungen beschrieben, bei denen die gleichen Bezugszeichen durchwegs die gleichen Elemente repräsentieren.
Ein Spreizspektrumssender 10, wie er in 1 gezeigt ist, enthält einen Analog-Digital-Wandler 12 (A/D) zum Empfangen eines Sprachsignals. Ein Schalter 14 empfängt sowohl das digitale Sprachsignal vom A/D-Wandler 12 als auch ein digitales Datensignal von einem (nicht gezeigten) Anschluss. Der Schalter 14 verbindet den Spreizspektrumssender 10 mit einem Eingang entweder für das digitale Sprachsignal oder die digitalen Daten. Das digitale Sprachsignal und die digitalen Daten werden hiernach kollektiv als digitale Daten bezeichnet. Der Schalter 14 leitet die digitalen Daten an einen Spreizer 20, der einen Mischer umfassen kann. Eine vom Codegenerator 30 erzeugte Pseudozufallssequenz wird an den Spreizer 20 angelegt. Es ist gezeigt, dass der Codegenerator 30 und der Spreizer 20 im Spreizspektrumscodierer 40 enthalten sind.
Der Spreizer 20 führt durch Multiplizieren der digitalen Daten mit der Pseudozufallssequenz im Zeitbereich eine Frequenzspektrums-Spreizungsfunktion durch, was dem Falten des bimodalen Spektrums der digitalen Daten mit dem annäherungsweise rechtwinkligen Spektrum der Pseudozufallssequenz im Frequenzbereich äquivalent ist. Die Ausgabe des Spreizers 20 wird an ein Tiefpassfilter 50 angelegt, dessen Grenzfrequenz gleich der Systemchiprate F_cr ist. Die Ausgabe des Tiefpassfilters 50 wird dann an einen Anschluss eines Mischers 60 angelegt und aufwärts gemischt, wie durch die Trägerfrequenz F_c bestimmt, die an seinen anderen Anschluss angelegt wird. Das aufwärts gemischte Signal wird dann durch ein Bandpassfilter 70 geleitet, das ein Helixresonator sein kann. Das Filter 70 hat eine Bandbreite, die gleich der doppelten Chiprate ist, und eine Mittelfrequenz, die gleich der Mittelfrequenz der Bandbreite des Spreizspektrumssystems ist. Die Ausgabe des Filters 70 wird an einen Eingang eines HF-Verstärkers 80 angelegt, dessen Ausgabe eine Antenne 90 ansteuert.
Ein Spreizspektrumsempfänger 100 ist in 2 gezeigt. Eine Antenne 110 empfängt das übertragene Spreizspektrumssignal, das durch ein Bandpassfilter 120 gefiltert wird. Das Filter hat eine Bandbreite, die gleich der doppelten Chiprate F_cr ist, und eine Mittelfrequenz, die gleich der Mittelfrequenz der Bandbreite des Spreizspektrumsystems ist. Die Ausgabe des Filters 120 wird in der Folge durch einen Mischer 130 möglicherweise in zwei Stufen unter der Verwendung eines lokalen Oszillators, der eine konstante Frequenz hat, die ungefähr die selbe wie die Trägerfrequenz F_c des Senders 10 ist, abwärts gemischt. Die Ausgabe des Mischers 130 wird dann dadurch entspreizt, dass sie an einen ersten Anschluss des Entspreizers 140 angelegt wird, während die selbe Pseudozufallssequenz, die an den Spreizer 20 geliefert wird, an einen zweiten Anschluss des Entspreizers 140 angelegt wird. Die Pseudozufallssequenz wird durch einen Codegenerator 30 erzeugt. Der Entspreizer 140 und der Codegenerator 30 sind, wie in 2 gezeigt, in einem Spreizspektrumsdecoder 160 enthalten. Die Ausgabe des Entspreizers 140 wird an ein Tiefpassfilter 180 angelegt, der eine Endfrequenz bei der Datenrate der Dateneingabe an den Spreizspektrumssender 10 hat. Die Ausgabe des Tiefpassfilters 140 ist eine Replik der in 1 eingegebenen Daten.
Vom Fachmann wird erkannt werden, dass die im Empfänger 100 des Spreizspektrumskommunikationssystems verwendete Pseudozufallssequenz mit der im Sender 10 verwendeten Pseudozufallssequenz synchronisiert werden muss. Verfahren zum Erzielen dieser Synchronisation sind wohl bekannt.
Eine herkömmliche Spreizsequenz ist eine digitale Pseudozufallssequenz, wie sie in 3 gezeigt ist. Die Sequenz wird zum Spreizen des gesendet werdenden Signals und zum Entspreizen des empfangen werdenden Signals verwendet. Zwei unterschiedliche Binärcodes, die zwei unterschiedliche LFSR-Schaltungen verwenden, liefern I- und Q-Kanäle zum Senden der Daten. Wenn es auf der Empfängerseite jedoch eine große Kreuzkorrelation zwischen dem I- und dem Q-Kanal gibt, wird vom Empfänger eine große Menge Rauschen ausgegeben.
Der Codegenerator 30 der vorliegenden Erfindung erzeugt Pseudozufallscodesequenzen mit beträchtlich verbesserten Kreuzkorrelationseigenschaften im Vergleich mit den bekannten Pseudozufallssequenzen, wie sie zum Beispiel in 3 gezeigt sind. Eine bekannte Pseudozufallssequenz umfasst im Wesentlichen ein Signal mit unterschiedlichen Frequenzkomponenten. Dieses Signal ist eine Kombination von Sinuswellenformen mit unterschiedlichen Frequenzen; womit sowohl hochfrequente Sinuswellenformen als auch niederfrequente Sinuswellenformen gemeint sind. Dementsprechend hat das Signal ein Frequenzspektrum, das in Frequenzbereiche aufgeteilt werden kann. Diese Sinuswellen mit stärkeren Frequenzen (höheren Amplituden) sind dann im Signal dominanter als diejenigen Sinuswellen, die schwächere Frequenzen (kleinere Amplituden) haben. Um jedoch einen verbesserten Pseudozufallscode (höchst zufälligen Code), wie bei der vorliegenden Erfindung, zu erzeugen, sollte die Stärke bzw. Amplitude in jedem Frequenzbereich die selbe sein. Höchst zufällige Codes haben die Eigenschaft, dass sie Komponenten in allen Frequenzbereichen enthalten, was zu einem flachen Spektrum führt. Der Codegenerator 30 erzeugt eine Pseudozufallssequenz, bei der die Amplitude der Sinuswellen in allen Frequenzbereichen ungefähr die gleiche ist (flach ist), wie im Einzelnen unten beschrieben wird.
Eine Pseudozufallssequenz mit einer Länge N und Frequenzbereichen X kann durch Y Frequenzbehältern einer diskreten Fourier-Reihendarstellung repräsentiert werden, wobei jeder Behälter einem Frequenzbereich entspricht. Es gibt Y Behälter für die X Frequenzbereiche (2π/T)k, k = 0, ..., N–1, wobei T die Periode der Spreizsequenz in der Zeit und X = Y = N ist. Die momentane Frequenz der Sequenz sollte idealerweise in jedem der X Frequenzbereiche die gleiche Zeit verbringen. Daher hat jeder Frequenzbereich bzw. -behälter dann die gleiche Stärke. Zum Beispiel bezeichne s(t) die Spreizsequenz, die periodisch ist. Dann ist
die Fourier-Reihendarstellung, wobei
wobei c_k die Stärke der Sinuswellen an einer der diskreten Fourier-Reihendarstellungen oder die Stärke der Sinuswellen im Bereich bzw. im Behälter ist. Die durchschnittliche Leistung in s(t) wird wie folgt ausgedrückt:
Das Größenspektrum von s(t) ist |c_k| und das Leistungsspektrum ist |c_k|². Das ideale Leistungsspektrum ist flach, wobei die Durchschnittsleistung gleichmäßig über alle Frequenzbehälter verteilt ist. Dabei entsteht eine enge Autokorrelation. Alle |c_k|² sollten gleich sein. Um dies zu erhalten, ist die momentane Frequenz:
wobei M und N ganze Zahlen sind und M und N keinen gemeinsamen Faktor haben. Dies garantiert, dass jeder Frequenzbehälter (2π/T)k gleichmäßig besucht ist. Wenn zum Beispiel N = 7 und M = 3 ist, ist die momentane Frequenz
Da eine Diskontinuität in der Phase den Effekt des Verteilens der Leistung auf andere Frequenzbehälter hat, ist die Phase vorzugsweise so kontinuierlich und so frei von plötzlichen Abweichungen wie möglich.
Die Haupteinschränkung besteht darin, dass die Phase der komplexen Spreizsequenz auf {0, π/2, π, 3π/2} eingeschränkt sein sollte. Diese Einschränkung führt zu plötzlichen Phasenveränderungen und verhindert, dass das Leistungsspektrum ganz flach wird. Es kann jedoch eine Sequenz mit einer relativ flachen Leistungsspektrumsdichte erzielt werden. Damit die Phase bei t = (k/N)T kontinuierlich ist, ist die rekursive Gleichung
wobei Θ die Phase der einzelnen Chips in einer Sequenz und k der Index (die Ordnung) der Chips in der Sequenz ist. Wenn Θ₀ zufällig aus (0, π/2, π, 3π/2) gewählt wird, dann können Θ₁, Θ₂, ..., Θ_N sequenziell erzeugt werden. Diese Lösung führt zu flachen Spektren, was die optimale Lösung ist. Die Wahl von Θ₀ (0, π/2, π, 3π/2) macht keinen Unterschied, da eine konstante Phasenverschiebung über die Sequenz ihre spektralen Eigenschaften nicht ändert.
Die suboptimale Implementierung der obigen Gleichung, wenn Θ_k auf {0, π/2, π, 3π/2} eingeschränkt ist, ist wie folgt:
wobei ⌊4(M/N)k⌋ die größte ganze Zahl kleiner oder gleich 4 (M/N)k bedeutet. Diese Gleichung ist eine modifizierte Version der Gleichung (6) und führt die Abbildung von Phasenwinkeln auf einen von vier Punkten für eine einfache QPSK-Implementierung durch. Sie schränkt die Phasen auf den Satz {0, π/2, π, 3π/2} ein.
Wenn man die sequenzielle Phasenabweichung zum Entwickeln einer zweiten suboptimalen Implementierung entwickelt, bekommt man:
Wieder wird die zweite suboptimale Implementierung mit vier Phasen (0, π/2, π, 3π/2) wie folgt erhalten:
Wenn Θ₀ = 0, dann:
für diese zweite suboptimale Implementierung.
Wenn man Gleichung 6 untersucht, ist zu sehen, dass jeder Phasenausdruck durch Addieren eines variablen Ausdrucks (2π/N)(Mk) zur vorherigen Phase erhalten wird. Da außerdem 2πk gleich null modulo 2π ist, reduziert sich der Ausdruck, der zu jeder Phase zu addieren ist, um die nächste Phase zu finden, auf (M/N), das keine ganze Zahl ist. Dadurch kann eine mögliche Implementierung in einem rekursiven Addierer (Akkumulator) bestehen, der den Ausdruck (M/N) bei jeder Iteration zur Phase addiert.
4 zeigt eine erste Ausführungsform des Codegenerators 30 zum Erzeugen von Vier-Phasen-Pseudozufallscodesequenzen, die die Autokorrelationseigenschaften und die Kreuzkorrelationseigenschaften beträchtlich verbessern. Die erste Ausführungsform ist ein Beispiel der ersten suboptimalen Implementierung von Gleichung 7. Auch wenn Vier-Phasen-Sequenzen einer beliebigen Länge erzeugt werden können, wird eine Länge von 127 Bits als ein Beispiel ausgewählt. Außerdem sind zu Zwecken dieses Beispiels eine Anzahl von N-Chips in einem Symbol, was die Verarbeitungsverstärkung repräsentiert. Eine Anzahl M wird so ausgewählt, dass sie mit N keinen gemeinsamen Faktor hat. Die Anzahl von Bits L, die zum Vorsehen einer binären Repräsentation der Verarbeitungsverstärkung N benötigt wird, wird durch das Lösen der folgenden Gleichung bestimmt: N ≤ 2L. Gleichung (12)
Der Codegenerator 30 enthält einen Akkumulator 31, dessen Länge 2L Bits beträgt. Da N = 127 in diesem Beispiel ist, ist L = 8. Daher hat der Akkumulator 31 eine Länge von 16 Bits. Eine 8-Bit-Zahl M/N wird an einen Eingang des Akkumulators 31 angelegt. Eine 16-Bit-Zahl von den Flip-Flops 32₁ bis 32_2L wird an einen zweiten Eingang für diesen Akkumulator 31 angelegt. Die Flip-Flops 32₁ bis 32_2L können durch ein Schieberegister ersetzt werden. Auch wenn in die Flip-Flops 32₁ bis 32_2L , und in den Akkumulator 31 die Bits parallel eingegeben werden, könnten die Bits auch seriell eingegeben werden. Die Summe der beiden in den Akkumulator 31 eingegebenen Zahlen wird an die Flip-Flops 32₁ bis 32_2L , übertragen. Ein Extraktor 33 extrahiert das fünft- und das sechst-niedrigstwertige Bit aus den Flip-Flops 32₁ bis 32_2L (5). Das fünft- und das sechst-niedrigstwertige Bit werden an ein Exklusiv-Oder-Gatter 34 angelegt.
Die Ausgabe des Exklusiv-Oder-Gatters 34 wird durch einen Wandler 36 in einen Q-Wert umgewandelt. Die Sechst-Bit-Ausgabe aus dem Extraktor 33 wird durch den Wandler 35 in einen I-Wert umgewandelt. Der I- und der Q-Wert, die aus den Wandlern 35 und 36 ausgegeben werden, werden an den Spreizer 20 oder den Entspreizer 140 angelegt. Wie schon angegeben, ist in diesem Beispiel M/N eine Acht-Bit-Zahl. Das fünfte und das sechste Bit der Akkumulatorausgabe repräsentieren die ersten zwei höchstwertigen Bits von 4 (M/N), was in Gleichung (7) erscheint. Wenn 4 (M/N) auf einen der vier Werte {0, 1, 2, 3} abgebildet wird, indem Modulo 4 ausgeführt wird, sind das Ergebnis die ersten zwei höchstwertigen Bits von 4 (M/N) oder äquivalent das fünfte und das sechste Bit des Akkumulators.
6 ist ein Fließdiagramm des durch die in 4 gezeigte Schaltung durchgeführten Verfahrens. Die Anfangsparameter M und N werden in Register oder einen (nicht gezeigten) Speicher geladen, bevor die Teilungsfunktion (M geteilt durch N) ausgeführt wird. Außerdem ist der Wert im Akkumulator 31 vorzugsweise gleich null. Die verbleibende Vorrichtung im Codegenerator 30 wird ebenfalls initialisiert (S1). Die Summe, die anfänglich null ist, wird zum Quotienten M/N addiert (S2). Das fünfte und das sechste Bit der neuen Summe werden extrahiert (S3), um in I- und Q-Werte umgewandelt zu werden (S4 und S5). Die Bits (L-2) und (L-3) sollten wie folgt auf die QPSK-Konstellation abgebildet werden:
00 → 11
01 → 1-1
10 → 1-1
11 → 11
Diese Abbildung kann in Software oder Hardware zuerst unter der Verwendung der folgenden Abbildung:

und dann unter der Verwendung der standardmäßigen Abbildung (0 → 1, 1 → 1) abgebildet werden.
Wenn zum Beispiel das sechste Bit für das Bit L-2 gleich null ist, dann ist der I-Wert eins. Wenn das sechste Bit eins ist, dann ist der I-Wert minus eins. Im Fall, des Q-Werts ist, wenn die Ausgabe des Exklusiv-Oder-Gatters 34 null ist, ist der Q-Wert eins. Wenn die Ausgabe des Exklusiv-Oder-Gatter 34 eins ist, ist der Q-Wert minus eins. Der I- und der Q-Wert werden an den Spreizer 20 oder den Entspreizer 140 ausgegeben (S6). Die Verfahrensschritte S2 bis S6 werden wiederholt, bis alle durch den Schalter 14 gelieferten digitalen Daten übertragen sind bzw. alle Daten vom Schalter 190 empfangen wurden.
7 zeigt eine zweite Ausführungsform des Codegenerators 200. Der Codegenerator 200 wird anstelle des Codegenerators 30 gesetzt und erzeugt Vier-Phasen-Pseudozufallscodesequenzen, die denjenigen ähnlich sind, die vom Codegenerator 200 erzeugt werden, mit erheblich verbesserten Autokorrelationseigenschaften und Kreuzkorrelationseigenschaften. Die zweite Ausführungsform ist ein Beispiel der zweiten suboptimalen Implementierung von Gleichung (11). Auch wenn Vier-Phasen-Sequenzen einer beliebigen Länge erzeugt werden können, wird als Beispiel eine Länge von 127 Bits ausgewählt. Außerdem sind zu Zwecken dieses Beispiels eine Anzahl von N Chips in einem Symbol, was die Verarbeitungsverstärkung repräsentiert. Eine Anzahl von M wird so ausgewählt, dass sie mit N keinen gemeinsamen Faktor hat. Die Anzahl von L Bits, die zum Vorsehen einer binären Darstellung der Verarbeitungsverstärkung N benötigt wird, wird durch Lösen der Gleichung (12) bestimmt. Da in diesem Beispiel M = 127 ist, ist L = 8. Daher hat (NUN) eine Länge von 16 Bits.
Der Codegenerator 200 enthält einen Akkumulator 210, der eine Länge von L Bits hat. Der Akkumulator 210 hat eine Länge von 8 Bits. An den Eingang des Akkumulators 210 wird vorzugsweise eine "1" angelegt. Die Zahl von den Flip-Flops 220₁ bis 220_L wird an den zweiten Eingang des Akkumulators 210 angelegt. Die Flip-Flops 220₁ bis 220_L können durch ein Schieberegister ersetzt werden. Auch wenn in die Flip-Flops 220₁ bis 220_L und den Akkumulator 210 die Bits parallel eingegeben werden, könnten die Bits auch seriell eingegeben werden. Die Summe der beiden in den Akkumulator 210 eingegebenen Zahlen wird an die Flip-Flops 220₁ bis 220_L , übertragen. Die Ausgabe der Flip-Flops 220₁ bis 220_L wird an die Flip-Flops 230₁ bis 230_L sowie an den Mischer 240 übertragen. Der Mischer 240 empfängt auch die Ausgabe der Flip-Flops 230₁ bis 230_L . Der Akkumulator 210 und die Flip-Flops 220₁ bis 220_L , die Flip-Flops 230₁ bis 230_L , und der Mischer 240 sehen eine Flip-Flop-Rückkopplungsschaltung vor. Die Ausgabe des Mischers 240 wird in den Mischer 250 eingegeben. Der Mischer 250 empfängt auch eine 8-Bit-Eingabe von (M/N). Der Extraktor 260 extrahiert das fünft- und das sechst-niedrigstwertige Bit aus dem Mischer 250. Die Ausgabe des sechst-niedrigstwertigen Bits aus den Extraktor 260 wird durch den Wandler 280 in einen I-Wert umgewandelt. Das fünft- und das sechstniedrigstwertige Bit werden an ein Exklusiv-Oder-Gatter 270 angelegt. Die Ausgabe des Exklusiv-Oder-Gatters 270 wird, wie in 8 gezeigt, durch den Wandler 290 in einen Q-Wert umgewandelt. Die aus den Wandlern 280 und 290 ausgegebenen I- und Q-Werte werden an den Spreizer 20 oder den Entspreizer 140 angelegt. Wie oben angegeben, ist in diesem Beispiel (M/N) eine Acht-Bit-Zahl. Die Flip-Flops 220₁ bis 220_L geben den Wert k und die Flip-Flops 230₁ bis 230_L geben den Wert k + 1 an den Mischer 240 aus. Der Mischer 250 empfängt die Ausgabe des Mischers 240 und das Produkt von (M/N). Wenn 2(M/N)k(k + 1) auf einen der vier Werte {0, 1, 2, 3} abgebildet wird, indem Modulo 4 ausgeführt wird, ist das Ergebnis das fünfte und das sechste Bit aus dem Extraktor 260 (8).
9 ist ein Fließdiagramm des durch die in 7 gezeigte Schaltung ausgeführten Verfahrens. Die Anfangsparameter M und N werden in die (nicht gezeigten) Register oder Speicher geladen, bevor die Teilungsfunktion (M/N) durchgeführt wird. Außerdem ist der Wert k vorzugsweise null. Die verbleibende Vorrichtung in der zweiten Ausführungsform des Codegenerators 200 wird ebenfalls initialisiert (S1). Der Wert von (M/N)k(k + 1) wird berechnet (S2). Das fünfte und das sechste Bit, die aus der obigen Berechnung resultieren, werden extrahiert (S3), um dann in I- und Q-Werte umgewandelt zu werden (S4 und S5). Die Bits (L-2) und (L-3) sollten wie folgt auf die QPSK-Konstellation abgebildet werden:
00 → 11
01 → 1-1
10 → 1-1
11 → 11
Diese Abbildung kann in Software oder Hardware zuerst unter der Verwendung der folgenden Abbildung:
und dann unter der Verwendung der standardmäßigen Abbildung (0 → 1, 1 → –1) abgebildet werden.
Wenn zum Beispiel das sechste Bit für L-2 gleich null ist, dann ist der I-Wert 1. Wenn das sechste Bit 1 ist, dann ist der I-Wert –1. Im Fall des Q-Werts, wenn die Ausgabe des Exklusiv-Oder-Gatters 270 null ist, dann ist der Q-Wert 1. Wenn die Ausgabe des Exklusiv-Oder-Gatters 270 eins ist, dann der ist der Q-Wert –1. Der I- und der Q-Wert werden an den Spreizer 20 oder den Entspreizer 140 ausgegeben (S6). Der Wert k wird inkrementiert. Die Verfahrensschritte S2 bis S7 werden wiederholt, bis alle durch den Schalter 14 gelieferten digitalen Daten übertragen sind bzw. alle Daten durch den Schalter 190 empfangen wurden.
10 zeigt eine Autokorrelationsfunktion, bei der N = 127 und M = 44 ist, was das Ergebnis dessen ist, dass die erste suboptimale Implementierung zum Erzeugen des Pseudozufallscodes verwendet wird.
11 zeigt eine Kreuzkorrelationsfunktion, bei der N = 127 und M = 44 ist, was das Ergebnis dessen ist, dass die erste suboptimale Implementierung zum Erzeugen des Pseudozufallscodes verwendet wird.
Die Autokorrelation a(n) für die Sequenz s(k) ist wie folgt gegeben:
wobei die Indizes in Klammern mit modulo-N verarbeitet werden und die Kreuzkorrelation c(n) der beiden Sequenzen s(k) und r(k) wie folgt gegeben sind:
wobei der Index wieder modulo-N-verarbeitet wird. Die erste suboptimale Implementierung erzielt das wünschenswerte Ergebnis, das die Größe der Kreuzkorrelation und der Autokorrelation (außer für a(0)) im Vergleich zu N klein ist. Auch wenn die Ergebnisse des Beispiels der zweiten suboptimalen Implementierung nicht gezeigt sind, sind diese Ergebnisse ähnlich. Die Gleichungen 13 und 14 sind einem Durchschnittsfachmann auf diesem Gebiet bekannt.
Auch wenn die Erfindung zum Teil unter detaillierter Bezugnahme auf bestimmte spezifische Ausführungsformen beschrieben wurde, sollen diese Einzelheiten nur unterrichtend und nicht einschränkend sein. Der Fachmann wird erkennen, dass viele Variationen am Aufbau und an der Betriebsweise der vorliegenden Erfindung, wie sie in der vorliegenden Lehre offenbart ist, vorgenommen werden können.

Claims

Vorrichtung (30) zum Erzeugen eines komplexen Vierphasen-Codemultiplex-Vielfachzugriffs(CDMA)-Codes, mit: – mehreren Flip-Flops (32₁ –32_2L ), die anfänglich auf null gesetzt werden; – einem Akkumulator (31), der einen ersten Eingang zum Empfangen einer Ausgabe von den mehreren Flip-Flops (32₁ –32_2L ) und einen zweiten Eingang zum Empfangen eines Quotienten eines Parameters M, geteilt durch einen Parameter N, aufweist, wobei M und N ganze Zahlen sind, M und N teilerfremd sind und N die Anzahl von Chips in einem Symbol ist; – wobei der Akkumulator (31) über den ersten und den zweiten Eingang empfangene Daten kombiniert und die kombinierten Daten an die Flip-Flops (32₁ –32_2L ) ausgibt; – einem Extraktor (33), der ein erstes Bit und ein zweites Bit aus den Flip-Flops (32₁ –32_2L ) extrahiert; und – einer Einrichtung (35, 36) zum Umwandeln des extrahierten ersten und des extrahierten zweiten Bits in I- und Q-Werte.
Vorrichtung (30) nach Anspruch 1, bei der die mehreren Flip-Flops (32₁ –32_2L ) eine Rückkopplung liefern und der Akkumulator (31) ein Addierer ist.
Vorrichtung (30) nach Anspruch 1, bei der sechzehn Flip-Flops vorhanden sind, die fortschreitend spezifischere Bits repräsentieren, wobei das erste extrahierte Bit das fünftniedrigstwertige Bit ist und wobei das zweite extrahierte Bit das sechstniedrigstwertige Bit ist.
Vorrichtung (30) nach Anspruch 1, bei der der I- und der Q-Wert an einen Spreizer (20) gesendet werden.
Vorrichtung (30) nach Anspruch 1, bei der der I- und der Q-Wert an einen Entspreizer (140) gesendet werden.
Verfahren zum Erzeugen eines komplexen Vierphasen-Codemultiplex-Vielfachzugriffs(CDMA)-Codes, mit den folgenden Schritten: (a) Vorsehen eines Registers mit mehreren Bits, die anfänglich auf null gesetzt sind; (b) Auswählen eines ersten Parameters M und eines zweiten Parameters N, wobei M und N ganze Zahlen sind, M und N teilerfremd sind und N die Anzahl von Chips in einem Symbol ist; (c) Kombinieren des Quotienten M/N mit dem Inhalt des Registers zum Erzeugen einer Bitkombination; (d) Ersetzen des Inhalts des Registers durch die Bitkombination; (e) Extrahieren eines ersten und eines zweiten Bits aus dem Register; (f) Erzeugen eines I- und eines Q-Wertes aus dem ersten und dem zweiten extrahierten Bit; (g) Ausgeben des I- und des Q-Wertes; und (h) Wiederholen der Schritte (c) bis (g).
Verfahren nach Anspruch 6, bei dem das Register sechzehn Bits fortschreitend höherer Wertigkeit hat und das erste Bit das fünftniedrigstwertige Bit aus der Summe und wobei das zweite Bit das sechstniedrigstwertige Bit aus der Summe ist.
Verfahren nach Anspruch 6, bei dem das Kombinieren durch einen Addierer durchgeführt wird, der die Summe des Quotienten M/N und des Inhalts des Registers ausgibt.
Verfahren nach Anspruch 6, bei dem der I- und der Q-Wert an einen Spreizer ausgegeben werden.
Verfahren nach Anspruch 6, bei dem der I- und der Q-Wert an einen Entspreizer ausgegeben werden.
Vorrichtung (200) zum Erzeugen eines komplexen Vierphasen-Codemultiplex-Vielfachzugriffs(CDMA)-Codes, mit: – einer Einrichtung (210) zum Ausgeben einer arithmetischen Folge von Werten; – einer Einrichtung (220₁ –220_L , 230₁ –230_L ) zum Ausgeben eines Inkrementwerts der arithmetischen Folge von Werten; – einem ersten Mischer (240), der einen ersten Eingang zum Empfangen der arithmetischen Folge von Werten und einen zweiten Eingang zum Empfangen der Inkrementwerte hat; – einem zweiten Mischer (250), der einen gemeinsamen Eingang, der eine Ausgabe des ersten Mischers empfängt, und einen zweiten Eingang aufweist, der den Quotienten eines Parameters M, geteilt durch einen Parameter N, empfängt, wobei M und N ganze Zahlen sind, M und N teilerfremd sind und N die Anzahl von Chips in einem Symbol ist; – einem Extraktor (260), der dem Ausgang des zweiten Mischers (250) zugeordnet ist, zum Extrahieren eines ersten Bits und eines zweiten Bits aus dem zweiten Mischer (250); und – einer Einrichtung (280, 290) zum Umwandeln des extrahierten ersten und des extrahierten zweiten Bits in I- und Q-Werte.
Vorrichtung nach Anspruch 11, bei der die Einrichtung zum Ausgeben einer arithmetischen Folge von Werten und die Einrichtung zum Ausgeben eines Inkrementwerts der arithmetischen Folge von Werten mindestens ein Schieberegister enthalten.
Vorrichtung nach Anspruch 11, bei der das erste Bit das fünftniedrigstwertige Bit des zweiten Mischers (250) und das zweite Bit das sechstniedrigstwertige Bit des zweiten Mischers ist.
Vorrichtung nach Anspruch 11, bei dem der I- und der Q-Wert an einen Spreizer (20) ausgegeben werden.
Vorrichtung nach Anspruch 11, bei dem der I- und der Q-Wert an einen Entspreizer (140) ausgegeben werden.
Verfahren zum Erzeugen eines komplexen Vierphasen-Codemultiplex-Vielfachzugriffs(CDMA)-Codes, mit den folgenden Schritten: (a) Auswählen eines Parameters M und eines Parameters N, wobei M und N ganze Zahlen sind, M und N teilerfremd sind und N die Anzahl von Chips in einem Symbol ist; (b) Teilen des Parameters M durch den Parameter N zum Erzeugen eines Quotienten; (c) Mischen des Quotienten mit einer arithmetischen Folge von Werten und einem Inkrementwert der arithmetischen Folge von Werten zum Erzeugen eines Ergebnisses; (d) Extrahieren eines ersten und eines zweiten Bits aus dem Ergebnis; (e) Erzeugen eines I- und eines Q-Wertes aus dem extrahierten ersten und dem extrahierten zweiten Bit; (f) Ausgeben des I- und des Q-Wertes; und (g) Wiederholen der Schritte (c) bis (f).
Verfahren nach Anspruch 16, bei dem das erste extrahierte Bit das fünftniedrigstwertige Bit ist und wobei das zweite extrahierte Bit das sechstniedrigstwertige Bit ist.
Verfahren nach Anspruch 16, bei dem der I- und der Q-Wert an einen Spreizer (20) ausgegeben werden.
Verfahren nach Anspruch 16, bei dem der I- und der Q-Wert an einen Entspreizer (140) ausgegeben werden.