DE10250939B4 - DSSS und CCK-Basisband-Codierungsgerät und Verfahren - Google Patents

DSSS und CCK-Basisband-Codierungsgerät und Verfahren Download PDF

Info

Publication number
DE10250939B4
DE10250939B4 DE10250939A DE10250939A DE10250939B4 DE 10250939 B4 DE10250939 B4 DE 10250939B4 DE 10250939 A DE10250939 A DE 10250939A DE 10250939 A DE10250939 A DE 10250939A DE 10250939 B4 DE10250939 B4 DE 10250939B4
Authority
DE
Germany
Prior art keywords
encoder
output
data bits
digital
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10250939A
Other languages
English (en)
Other versions
DE10250939A1 (de
Inventor
Wolfram Kluge
Jörg Borowski
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE10250939A priority Critical patent/DE10250939B4/de
Priority to US10/652,092 priority patent/US20040086028A1/en
Publication of DE10250939A1 publication Critical patent/DE10250939A1/de
Application granted granted Critical
Publication of DE10250939B4 publication Critical patent/DE10250939B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/10—Code generation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/0007—Code type
    • H04J13/004—Orthogonal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

Spreizspektrumcodierer mit direkter Sequenz für digitale Information in drahtlosen LANs mit:
einem Register (38), das ein 11-Bit-Barker-Wort speichert;
einem Multiplizierer (31, 32), der mit dem Register (38) zum seriellen Empfangen und Multiplizieren der in dem Register (38) gespeicherten Bits mit Datenbits (21, 22, 23) zum Erzeugen eines gespreizten Signals verbunden ist;
einem Digital/Analog-Wandler (13, 14), der mit einem Ausgang des Multiplizierers (31, 32) zum Erzeugen eines analogen Signals auf der Grundlage des gespreizten Signals verbunden ist; und
einem Tiefpassfilter (15, 16), der mit einem Ausgang des Digital/Analog-Wandlers (13, 14) zur Tiefpassfilterung des analogen Signals verbunden ist, um ein Tiefpass-gefiltertes Signal zu erzeugen, wobei der Tiefpassfilter geeignet ist mit einem Quadraturmodulator/-demodulator verbunden zu werden.

Description

  • Die vorliegende Erfindung betrifft das Gebiet der Basisbandcodierung für WLAN (lokales drahtloses Netzwerk) -Sender und betrifft insbesondere Sender, die dem IEEE 802.11 Standard für 2.4 GHz WLANs entsprechen.
  • Ein drahtloses lokales Netzwerk ist ein flexibles Datenkommunikationssystem, das als eine Erweiterung für oder als eine Alternative zu einem verdrahteten LAN (lokales Netzwerk) eingerichtet ist. Unter Verwendung von Radiofrequenz- oder Infrarottechnologie senden und empfangen LANs-Daten drahtlos, wobei der Bedarf für verdrahtete Verbindungen minimiert wird. Damit vereinigen drahtlose LANs die Datenverknüpfung mit Mobilität des Anwenders.
  • Die meisten WLAN-Systeme verwenden eine Technologie mit gespreiztem Spektrum, d.h. eine Breitbandradiofrequenztechnik, die zur Verwendung in zuverlässigen und sicheren Kommunikationssystemen entwickelt wurde. Die Spreizspektrumtechnologie ist so gestaltet, um einen Kompromiss in der Bandbreiteneffizienz in Hinblick auf Zuverlässigkeit, Integrität und Sicherheit zu erzielen. Zwei Arten von Spreizspektrumradiosystemen werden häufig verwendet: Systeme mit Frequenzspringen und mit direkter Sequenz.
  • Der Standard, der drahtlose lokale Netzwerke definiert und regelt, die im 2.4 GHz-Spektrum arbeiten, ist der IEEE 802.11 Standard. Um höhere Datenübertragungsraten zu ermöglichen, wurde der Standard zu dem Standard 802.11b erweitert, der Datenraten von 5.5 und 11 Mbps im 2.4 GHz-Spektrum ermöglicht. Diese Erweiterung ist rück wärts-kompatibel, sofern diese die Spreizspektrumtechnologie mit direkter Sequenz betrifft, benutzt jedoch eine neue Modulationstechnik, die als CCK (komplementäre Codierungsverschiebung) bezeichnet wird, die einen Geschwindigkeitszuwachs ermöglicht.
  • Intersil (eingetragene Handelsmarke, für Harris Corporation) stellt unter der Handelsmarke "PRISM" einen Chipsatz für DSSS (Spreizspektrum mit direkter Sequenz) für drahtlose Sende/Empfangsgeräte bereit, die mit dem IEEE 802.11 Standard verträglich sind. HFA 3861A bezeichnet den Basisbandprozessor des PRISM-Chipsatzes. In einer typischen Anwendung ist der Basisbandprozessor HFA 3861A mit dem QMODEM (Vierfachmodulator-Demodulator) HFA 3783 verbunden, der die empfangenen Signale von der ZF (Zwischenfrequenz) in das Basisband umwandelt und diese Signale an den Empfängerbereich des HFA 3861A weiterleitet und die von dem Sendebereich des HFA 3861A empfangenen Basisbandsignale in die Zwischenfrequenz umwandelt. Der QMODEM HFA 3783 kann mit einem HFA 3683A zur Aufwärtskonvertierung der ausgesendeten Signale von der Zwischenfrequenz zur Radiofrequenz und zum Abwärtskonvertieren der empfangenen Signale von der Radiofrequenz in die Zwischenfrequenz (RF gleich 2.4 GHz) verbunden werden.
  • Der Basisbandprozessor HFA 3861A liefert Modulationsarten für differenzielle binäre Phasenumtastung (DBPSK) und differenzielle Quadraturphasenumtastung (DQPSK) mit der Fähigkeit, Daten zu verwürfeln bzw. scrambeln und einem komplementären Kodierungsverschiebung (CCK), um eine Vielzahl von Datenraten bereit zu stellen.
  • 2 und 3 zeigen ein Schaltbild des Sendebereichs des HFA 3861A. Der HFA 3861A umfasst einen Präambelgenerator 21, einen Dateikopfgenerator 22 und eine Schnittstelle zu einer Nutzdatenquelle 23. In dieser Anmeldung wird der Ausdruck "Daten" für alle Arten an Daten verwendet, unabhängig davon, ob diese von dem Präambelgenerator 21, dem Dateikopfgenerator 22 oder der Nutzdatenquelle 23 empfangen werden.
  • Um Pakete in Übereinstimmung mit dem IEEE 802.11 Standard zu bilden, ist ein Multiplexer 24 vorgesehen, um zu gegebenen Zeiten die korrekte Datenquelle auszuwählen. Dies wird durch eine Steuerschaltung 27 sichergestellt, die mit dem Multiplexer 24 verbunden ist. Der Multiplexer 24 gibt die Daten seriell mit Datenraten von einem Mbps (Megabits pro Sekunde), 2 Mbps, 5.5 Mbps oder 11 Mbps aus. Der Demultiplexer 26 empfängt die Daten von dem Verwürfler bzw. Scrambler 25 und gibt die Daten seriell über zwei Leitungen zu einem DBPSK/DQPSK-Codierer 28 für Datenraten von 1 oder 2 Mbps oder zu dem DBPSK/DQPSK-Codierer 28 und einem zweiten Demultiplexer 34 für Datenraten von 5.5 Mbps und 11 Mbps weiter. Für die letzteren Daten teilt der zweite Demultiplexer 34 den empfangenen Datenstrom in zwei Gruppen von vier oder acht aufeinander folgenden Bits auf und gibt jede Gruppen der Bits parallel aus. Zwei dieser Bits werden dem DBPSK/DQPSK-Codierer 28 zugeführt, wohingegen die verbleibenden zwei (5.5 Mbps) oder sechs Bits (11 Mbps) Nachschlagtabellen 36 und 37 zugeführt werden. Die Nachschlagtabellen 36 und 37 spezifizieren Sequenzen aus acht komplexen Symbolen. Um dies zu verdeutlichen, zeigt 2 die Nachschlagtabelle 36 mit den Realteilen der Symbole und die Nachschlagtabelle 37 mit den Imaginärteilen der Symbole. Insgesamt enthält jede Nachschlagtabelle 64 (= 26) Sequenzen. Die komplexen Symbole werden sequentiell mittels einer Schnittstelle zu einem Multiplizierer 35 zugeführt, der ferner ein Ausgangssignal aus dem DBPSK/DQPSK-Codierer 28 empfängt, der die beiden von dem zweiten Demultiplexer 34 über einen Demultiplexer 30 empfangenen Bits codiert. Dabei liefert der Demultiplexer 30 ein zweites Symbol. Jedes Symbol der Sequenz aus acht komplexen Symbolen, die von den Nachschlagtabellen 36 und 37 bereit gestellt werden, wird mit dem entsprechenden zweiten Symbol, das von dem Demultiplexer 30 beigesteuert wird, multipliziert.
  • In den 1 und 2 Mbps-Betriebsarten leitet der Demultiplexer 26 die von dem Verwürfler 25 empfangenen Daten an den DBPSK/DQPSK-Codierer 28 weiter. Für die Betriebsweise in der 1 Mbps-Nutzdatenrate und für die Kopfdaten weist der Codierer 28 in allen Raten eine DBPSK-Codierung auf, indem die empfangenen Daten differenziell codiert werden und der In-Phasen- und der Quadraturkanal I und Q zusammen angesteuert werden. Für die 2 Mbps-Datenrate wendet der Codierer 28 eine DQPSK-Datencodierung von 2 Di-Bits (2 Bits) an.
  • Für Datenraten von 1 Mbps und 2 Mbps liefert der Demultiplexer 30 die von dem Codierer 28 ausgegebenen Daten zu realen Multiplizierern 31 und 32. Ein Register 38 liefert ein 11-Bit-Barker-Wort. Das komplexe und das reale Bit des von dem Demultiplexer 30 ausgegebenen Symbols werden mit jedem der 11 Bits des Barker-Worts multipliziert, das im Register 38 gespeichert ist. Ein Multiplexer 33, der von der Steuerschaltung 27 gesteuert ist, leitet das Ausgangssignal der Realmultiplizierer 31 und 32 oder eines komplexen Multiplizierers 35 an zwei digitale Pulsformungsfilter 42 und 43, die in 3 gezeigt sind, über Leitungen 11 und 12 weiter, wovon jeweils eine für die In-Phasen-Komponente MI oder die Quadraturkomponente MQ des Ausgangssignals des Multiplexers xers 33 vorgesehen ist. Das Ausgangssignal der Pulsformungsfilter 42 und 43 wird in die analoge In-Phasen-Komponente TXI mittels eines Digital/Analog-Wandlers (DAC) 44 umgewandelt, und die analoge Quadratur-Komponente TXQ wird von dem DAC 45 erzeugt. Die analoge In-Phasen-Komponente TXI und die analoge Quadratur-Komponente werden an den Ausgängen 17 und 18 für das ZF-QMODEM bereit gestellt, beispielsweise kann ein HFA 3783 dafür angeschlossen sein.
  • Der Verwürfler 25 verwendet die in dem IEEE 802.11 Standard spezifizierten Zerhackungsalgorithmen. Der Verwürfler wird für die Präambel-, Dateikopf- und Nutzdaten in allen Betriebsmoden, d.h. 1, 2, 5.5 und 11 Mbps verwendet. Der Verwürfler umfasst ein 7-stufiges Schieberegister. Der Ausgang der vierten und der siebten Stufe sind mittels eines XOR verbunden. Das Ergebnis der XOR-Operation ist XOR für die eingespeisten seriellen Daten, um die seriellen Ausgangsdaten zu erzeugen. Die seriellen Ausgangsdaten werden in die erste Stufe des Schieberegisters eingespeist. Die Daten werden seriell in den Verwürfler 25 eingespeist und seriell aus dem Verwürfler an den Demultiplexer 26 ausgegeben.
  • Wie zuvor für den 1 Mbps-Modus erwähnt ist, sind die I- und Q-Ausgänge des Codierers 28 miteinander verbunden. Folglich werden die gleichen Bits in dem I- und Q-Kanal mit dem 11-Bit-Barker-Wort, das von dem Register 38 geliefert wird, multipliziert. Der Codierer liefert die Daten mit Raten von 1 Mbps auf den I- und Q-Ausgang. Die 11 Bits der Barker-Wörter werden mit einer Frequenz von 11 MHz ausgelesen. Dies führt zu einer höheren Pulsfolgerate an den Ausgängen der Multiplizierer 31 und 32 im Vergleich zu den Ausgängen des Codierers 28, wodurch ein gespreiztes Signal erzeugt wird.
  • Für den 2 Mbps-Modus verwendet der Codierer 28 eine DQPSK-Codierung, die aus der differenziellen Codierung der Di-Bits herrührt. Für den 2 Mbps-Modus werden die seriellen Daten in Di-Bits oder in Bit-Paaren in dem differenziellen Codierer gebildet. Ein Bit der Di-Bit-Ausgänge aus dem Codierer 28 geht zum I-Ausgang und das andere zum Q-Ausgang. Die an den I-Ausgängen bereit gestellten Daten werden jeweils mit dem 11-Bit-Barker-Wort mit der Spreizungsrate von 11 MHz multipliziert.
  • Wie zuvor erläutert ist, werden die von dem Multiplexer 33 über die Leitungen 11 und 12 ausgegebenen Signale in Pulsformungsfilter 42 und 43 eingespeist. Des Weiteren wer den die Pulsformungsfilter mit einem Takt von 44 MHz von einem Oszillator 41 angesteuert. Für jedes Pulsfolgeausgangssignal über die Leitungen 11 und 12 berechnet jeder Pulsformungsfilter 42 und 43 vier quasi-analoge 10-Bit-Werte, die an die Digital/Analog-Wandler 44 bzw. 45 ausgegeben werden. Durch Berechnung von 4 quasianalogen Werten mit jeweils einer Auflösung von 10-Bit können Spektralkomponenten im Frequenzbereich zwischen 11 MHz und 44 MHz eliminiert werden. Spektralkomponenten über 44 MHz besitzen einerseits eine kleine Amplitude und sind von dem Basisbandfrequenzbereich von 0 bis 11 MHz weit entfernt, so dass diese Komponenten in der Zwischenfrequenzstufe (beispielsweise HFA 3783) oder der Radiofrequenzstufe (z.B. HFA 3683A) nicht stören.
  • Anzumerken ist, dass der IEEE 802.11b-Standard weniger strikte spektrale Anforderungen stellt.
  • Um die Signalkomponenten zwischen 11 MHz und 44 MHz in effizienter Weise zu eliminieren, sind umfangreiche Berechnungen notwendig. Folglich sind die Pulsformungsfilter 42 und 43 der komplexeste Teil in der digitalen Basisbandübertragungseinheit des HFA 3861A. Dies bedeutet, dass die Pulsformungsfilter 42 und 43 eine große Fläche auf den Siliciumchips erfordern, auf denen die Basisbandeinheit HFA 3861A implementiert ist.
  • Ferner erfordert ein Digital/Analog-Wandler für Umwandlungsraten von 44 MHz und 10-Bit-Auflösung einen komplexen Schaltungsaufbau und einen beachtlichen Oberflächenbereich auf dem Chip.
  • US 4,481,640 beschreibt einen Modulator/Demodulator für die Übertragung und den Empfang von Datensignalen mittels einer Hochfrequenz-Kommunikationsschnittstelle. Die beschriebene Vorrichtung umfasst dabei einen Modulator, dessen Ausgangssignale mittels eines Multiplizierers mit einer Barker-Sequenz oder einem anderen Spreizspektrum multipliziert werden. Die Ausgabesignale des Multiplizierers werden an einen Digital/Analog-Wandler und einen Tiefpassfilter weitergeleitet, wobei die Signale in Analogsignale umgewandelt und geglättet werden.
  • VITERBI, A.J.: Principles of Spread Spectrum Communicatin. Reading, Massachusetts, Addison-Wesley, 1995, ISBN: 0-201-63374-4, S. 23-33 beschreibt unter anderem die Umwandlung von binären Zahlen in eine dem Rauschen ähnliche Wellenform durch die Modulation von einem Strom von periodischen Pulsen mit einer Pseudozufallssequenz.
    •
  • Es ist daher wünschenswert, eine Lösung bereitzustellen, die weniger Oberfläche auf den Siliciumchips erfordert.
  • Diese Aufgabe wird gelöst durch den Gegenstand der unabhängigen Ansprüche 1, 7, 18, 23, 31 und 42. Bevorzugte Ausführungsformen sind Gegenstand der abhängigen Ansprüche.
  • Gemäß einer Ausführungsform wird ein Spreizspektrumcodierer mit direkter Sequenz für digitale Information in drahtlosen LANs bereit gestellt. Der Codierer umfasst ein Register zum speichern eines 11-Bit-Barker-Worts und einen Multiplizierer, der mit dem Register verbunden ist, um seriell die in dem Register gespeicherten Daten zu empfangen und diese mit Datenbits zum Erzeugen eines gespreizten Signals zu multiplizieren.
  • Der Codierer umfasst ferner einen Digital/Analog-Wandler, der mit einem Ausgang des Multiplizierers zum Erzeugen eines analogen Signals auf der Grundlage des gespreizten Signals verbunden ist, und einen Tiefpassfilter, der mit einem Digital/Analog-Wandler zur Tiefpassfilterung des analogen Signals zur Erzeugung eines Tiefpass-gefilterten Signals verbunden ist. Der Tiefpassfilter ist mit einem QMODEM verbindbar.
  • Gemäß einer weiteren Ausführungsform wird ein Spreizspektrumcodierer mit direkter Sequenz für digitale Information in drahtlosen LANs bereit gestellt. Der Codierer umfasst einen Speicher zum Speichern einer Nachschlagtabelle zur Zuweisung zweier eingespeister Datenbits zu einer ausgewählten Sequenz aus vier wählbaren, nahezu orthogonalen Sequenzen, die aus 216 möglichen Sequenzen ausgewählt sind. Jede Sequenz weist acht Symbole auf. Der Codierer umfasst ferner eine Speicherschnittstelle, die mit dem Speicher verbunden ist, um der Reihe nach die Symbole der ausgewählten Sequenz aus der Nachschlagtabelle auszulesen. Schließlich umfasst der Codierer einen Digital/Analog-Wandler, der mit einem Ausgang der Speicherschnitstelle verbunden ist, um, ein analoges Signal auf der Grundlage der von der Speicherschnittstelle ausgegebenen Symbole zu erzeugen, und einen Tiefpassfilter, der mit dem Digital/Analog-Wandler zur Tiefpassfilterung des analogen Signals verbunden ist, um ein Tiefpassgefiltertes Signal zu erzeugen. Der Tiefpassfilter kann mit einem QMODEM verbunden werden.
  • Gemäß einer weiteren Ausführungsform wird ein Spreizcodierer mit direkter Sequenz für digitale Information in drahtlosen LANs bereit gestellt, der eine Spreizungseinrichtung zum Zuweisen zweier Eingangsdatenbits zu einer Sequenz aus vier wählbaren, nahezu orthogonalen Sequenzen, die aus 216 möglichen Sequenzen gewählt sind, umfasst; wobei jede Sequenz acht Symbole aufweist. Die Spreizungseinrichtung gibt ein Symbol nach dem Anderen in serieller Weise aus. Der Codierer umfasst ferner einen Digital/Analog-Wandler, der mit einem Ausgang der Spreizungseinrichtung zum Erzeugen eines analogen Signals auf der Grundlage der von der Spreizungseinrichtung ausgegebenen Symbole verbunden ist, und einen Tiefpassfilter, der mit dem Digital/Analog-Wandler zur Tiefpassfilterug des analogen Signals verbunden ist um ein Tiefpassgefiltertes Signal zu erzeugen. Der Tiefpassfilter kann mit einem QMODEM verbunden werden.
  • Gemäß einer noch weiteren Ausführungsform wird ein Spreizspektrum-Codierugsverfahren mit direkter Sequenz bereit gestellt, das das Erzeugen eines gespreizten Signals durch Multiplizieren eines 11-Bit-Barker-Worts mit Datenbits umfasst. Jedes Datenbit wird mit jedem Bit des Barker-Worts multipliziert. Das Verfahren umfasst ferner das digital/analoge Umwandeln des gespreizten Signals, um ein analoges Signal zu erzeugen, und das Tiefpassfiltern des analogen Signals mittels eines analogen Tiefpassfilters.
  • Gemäß einer noch weiteren Ausführungsform wird ein Spreizspektrum-Codierungsverfahren mit direkter Sequenz bereit gestellt. Das Verfahren umfasst das Zuordnen zweier eingespeister Datenbits zu einer ausgewählten Sequenz aus vier wählbaren, nahezu orthogonalen Sequenzen, die aus 216 möglichen Sequenzen gewählt sind, um ein gespreiztes Signals zu erzeugen. Jede Sequenz umfasst acht Symbole. Das Verfahren umfasst ferner das Digital/Analog-Wandeln des gespreizten Signals, um ein analoges Signal zu erzeugen, und das Tiefpassfiltern des analogen Signals mittels eines analogen Tiefpassfilters.
    •
  • Weitere Ausführungsformen, Vorteile und Aufgaben der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen aus der folgenden detaillierten Beschreibung deutlicher hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird; es zeigen:
  • 1 eine erfindungsgemäße Pulsformungs- und Digital/Analog-Wandlerstufe;
  • 2 ein Schaltbild eines Teils des Senderbereichs eines HFA 3861A;
  • 3 eine Pulsformungs- und Digital/Analog-Wandlerstufe des HFA 3861A; und
  • 4 einen Butterworth-Filter.
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsfomen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte es selbstverständlich sein, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angeführten Patentansprüche definiert ist.
  • Wie zuvor erläutert ist, umfassen aufgrund der weniger strikten spektralen Anforderungen des IEEE 802.11b Standards die Ausführungsformen eine weniger komplexe Pulsfilterungs- und Digital/Analog-Wandlerstufe, die einen Digital/Analog-Wandler zum Ausgeben eines analogen Signals und einen Tiefpassfilter, der hohe Frequenzkomponenten außerhalb des Basisbands aus dem analogen Signal entfernt, umfasst.
  • 1 zeigt eine Pulsformungs- und Digital/Analog-Wandlerstufe gemäß einer Ausführungsform. Das Ausgangssignal eines Multiplexers 33, das auf Leitungen 11 und 12 bereit gestellt wird, wird in zwei 1-Bit-Digital/Analog-Wandler 13 bzw. 14 eingespeist. In der Ausführungsform umfassen die Leitungen 11 und 12 tatsächlich lediglich eine Leitung, in der die Impulszüge seriell bei einer Frequenz von 11 MHz bereit gestellt werden. Jeder der 1-Bit-Digital/Analog-Wandler 13 und 14 gibt ein analoges Signal auf einer einzelnen Leitung aus. Jedes der analogen Signale wird Tiefpass-gefiltert mittels eines analogen Tiefpassfilters 15 und 16. Die Ausgänge der analogen Filter 15 und 16 sind mit einem QMODEM über Leitungen 17 bzw. 18 verbindbar. Die In-Phasen-Komponente des Ausgangssignals wird als TXI bezeichnet und auf Leitung 17 bereit gestellt. Die Quadratur-Komponente wird als TXQ bezeichnet und auf Leitung 18 bereit gestellt.
  • Die 1-Bit-Digital/Analog-Wandler 13 und 14 sind einfach zu implementieren und benötigen lediglich eine geringe Oberfläche auf dem Chip. Folglich können die erfindungsgemäßen Basisbandcodierer auf kleineren Chips implementiert werden. Auf diese Weise kann eine größere Anzahl an Basisbandcodierer auf einer Scheibe bearbeitet werden und die Produktionskosten können gesenkt werden.
  • Die Tiefpassfilter 44 und 45 können durch Butterworth-Filter dritter Ordnung eingerichtet werden. Ein derartiger Butterworth-Filter 51 ist in 4 gezeigt. Die Eingangsspannung für den Butterworth-Filter wird zwischen Masse 55 und dem Eingang 54 angelegt. Die Ausgangsspannung des Butterworth-Filters dritter Ordnung wird zwischen einem Ausgang 56 und der Masse 55 bereit gestellt. Der Butterworth-Filter dritter Ordnung umfasst Induktivitäten 52 und 53 und eine Kapazität 54. Der Eingang ist mit einem Anschluss einer Induktivität 52 verbunden. Der zweite Anschluss der Induktivität 52 ist mit einem ersten Anschluss der Induktivität 53 und einer ersten Elektrode des Kondensators 54 verbunden. Die andere Elektrode des Kondensators 54 ist mit Masse 55 verbunden. Der zweite Anschluss der Induktivität 53 liefert das Ausgangssignal des Butterworth-Filters 51.
  • Da es wünschenswert ist, die Tiefpassfilter 44 und 45 auf einem Siliciumchip zu integrieren anstatt den Butterworth-Filter 51, kann ein aktiver RC-Filter dritter Ordnung verwendet werden. Derartige Filter umfassen lediglich Transistoren, Kondensatoren und Verstärker, jedoch keine Induktivitäten. Aktive RC-Filter bis zur sechsten Ordnung sind gut bekannt.
  • Analoge Tiefpassfilter sind standardmäßige Komponenten und relativ einfach. Folglich helfen analoge Filter, die Gesamtkosten eines IEEE 802.11 WLAN-Senders zu reduzieren.

Claims (49)

  1. Spreizspektrumcodierer mit direkter Sequenz für digitale Information in drahtlosen LANs mit: einem Register (38), das ein 11-Bit-Barker-Wort speichert; einem Multiplizierer (31, 32), der mit dem Register (38) zum seriellen Empfangen und Multiplizieren der in dem Register (38) gespeicherten Bits mit Datenbits (21, 22, 23) zum Erzeugen eines gespreizten Signals verbunden ist; einem Digital/Analog-Wandler (13, 14), der mit einem Ausgang des Multiplizierers (31, 32) zum Erzeugen eines analogen Signals auf der Grundlage des gespreizten Signals verbunden ist; und einem Tiefpassfilter (15, 16), der mit einem Ausgang des Digital/Analog-Wandlers (13, 14) zur Tiefpassfilterung des analogen Signals verbunden ist, um ein Tiefpass-gefiltertes Signal zu erzeugen, wobei der Tiefpassfilter geeignet ist mit einem Quadraturmodulator/-demodulator verbunden zu werden.
  2. Codierer nach Anspruch 1, der ferner einen DBPSK-Codierer (28) aufweist, wobei ein Ausgang des DBPSK-Codierers (28) mit einem Eingang des Multiplizierers (31, 32) verbunden ist; wobei der DBPSK-Codierer (28) Datenbits (21, 22, 23) empfängt und differenziell codierte Bits zu dem Multiplizierer (31, 32) liefert.
  3. Codierer nach Anspruch 1, der ferner einen DQPSK-Codierer (28) aufweist, wobei ein Ausgang des DQPSK-Codierers (28) mit einem Eingang des Multiplizierers (31, 32) verbunden ist; wobei der DQPSK- Codierer (28) Datenbits (21, 22, 23) empfängt und differenziell codierte Bits den Multiplizierer (31, 32) zuführt.
  4. Codierer nach einem der Ansprüche 1 bis 3, der ferner einen Verwürfler (25) mit einem 7-stufigen Schieberegister umfasst; wobei ein Ausgang des Verwürflers (25) mit dem Multiplizierer (31, 32) zum Bereitstellen verwürfelter Datenbits für den Multiplizierer (31, 32) verbunden ist.
  5. Codierer nach einem der Ansprüche 1 bis 4, wobei der Digital/Analog-Wandler (13, 14) ein 1-Bit-Digital/Analog-Wandler ist.
  6. Codierer nach einem der Ansprüche 1 bis 5, wobei der Tiefpassfilter (15, 13) ein Butterworth-Filter dritter Ordnung (51) ist.
  7. Spreizspektrumcodierer mit direkter Sequenz für digitale Information in drahtlosen LANs mit: einer Spreizeinrichtung (36, 37) zum Zuweisen genau zweier eingespeister Datenbits (23) zu einer ausgewählten Sequenz aus genau vier wählbaren, nahezu orthogonalen Sequenzen, die aus genau 216 möglichen Sequenzen ausgewählt sind, wobei jede Sequenz acht komplexe Symbole aufweist; einem Digital/Analog-Wandler (13, 14), der mit einem Ausgang der Spreizeinrichtung zur Erzeugung eines analogen Signals auf der Grundlage der von der Spreizeinrichtung ausgegebenen Symbole verbunden ist; und einem Tiefpassfilter (15, 16), der mit einem Ausgang des Digital/Analog-Wandlers (13, 14) zur Tiefpassfilterung des analogen Signals verbunden ist, um ein Tiefpass-gefiltertes Signal zu erzeugen, wobei der Tiefpassfilter geeignet ist mit einem Quadraturmodulator/-demodulator verbunden zu werden.
  8. Codierer nach Anspruch 7, wobei die Spreizeinrichtung angeordnet ist, ein Symbol nach dem anderen seriell auszugeben.
  9. Codierer nach Anspruch 7 oder 8, wobei die Spreizeinrichtung einen Speicher zum Speichern einer Nachschlagtabelle umfasst.
  10. Codierer nach Anspruch 9, wobei die Spreizeinrichtung zusätzlich eine Speicherschnittstelle umfasst, die mit dem Speicher verbunden ist, um ein Symbol nach dem anderen der ausgewählten Sequenz aus der Nachschlagtabelle (36, 37) auszulesen.
  11. Codierer nach Anspruch 10, wobei der Codierer ferner einen komplexen Multiplizierer (35) aufweist, wobei ein Eingang des komplexen Multiplizierers (35) mit einem Ausgang der Speicherschnittstelle verbunden ist und ein zweiter Eingang des komplexen Multiplizierers (35) ein zweites Symbol empfängt; und wobei der komplexe Multiplizierer (35) die ausgewählte Sequenz aus Symbolen seriell mit dem zweiten Symbol multipliziert.
  12. Codierer nach Anspruch 11, wobei der Codierer ferner einen DQPSK-Codierer (28) zum Codieren zweier zusätzlicher Datenbits durch differenzielle Quadraturphasen-Umtastung, um das zweite Symbol zu erzeugen, aufweist, wobei ein Ausgang des DQPSK-Codierers mit dem zweiten Eingang des komplexen Multiplizierers (35) zum Bereitstellen des zweiten Symbols für den komplexen Multiplizierer (35) verbunden ist.
  13. Codierer nach Anspruch 11, wobei der Codierer ferner umfasst: einen DQPSK-Codierer (28), einen Demultiplexer (30), einen Multiplexer (33) und eine Steuerschaltung (27); wobei ein Eingang des Demultiplexers (30) mit einem Ausgang des DQPSK-Codierers (28) verbunden ist, ein erster Ausgang des Demultiplexers (30) mit einem ersten Eingang des Multiplexers (33) verbunden ist; ein zweiter Ausgang des Demultiplexers (30) mit einem zweiten Eingang des komplexen Multiplizierers (35) verbunden ist; der Ausgang des komplexen Multiplizierers (35) mit einem zweiten Eingang des Multiplexers (33) verbunden ist; ein Ausgang des Multiplexers (33) mit dem Digital/Analog-Wandler (13, 14) verbunden ist; die Steuerschaltung mit dem Demultiplexer (30) und dem Multiplexer (33) verbunden ist, um Datenbits, die von dem DQPSK-Codierer (28) oder dem Multiplizierer (35) geliefert werden, auszuwählen.
  14. Codierer nach Anspruch 13, wobei die Steuerschaltung (27) Datenbits, die von dem DQPSK-Codierer (28) bereit gestellt werden, auswählt, wenn die Datenbits zu einer Präambel (21) oder einem Dateikopf (22) gehören, und wobei die Steuerschaltung Datenbits auswählt, die von dem Multiplizierer (35) bereit gestellt werden, wenn die Datenbits Nutzdaten (23) bilden.
  15. Codierer nach einem der Ansprüche 7 bis 14, wobei der Codierer ferner einen Verwürfler (25) mit einem siebenstufigen Schieberegister zum Verwürfeln der Eingangsdatenbits umfasst.
  16. Codierer nach einem der Ansprüche 7 bis 15, wobei der Digital/Analog-Wandler (13, 14) ein 1-Bit-Digital/Analog-Wandler ist.
  17. Codierer nach einem der Ansprüche 7 bis 16, wobei der Tiefpassfilter (15, 16) ein Butterworth-Filter dritter Ordnung (51) ist.
  18. Spreizspektrum-Codierungsverfahren mit direkter Sequenz mit: Erzeugen eines gespreizten Signals durch Multiplizieren (31, 32) eines 11-Bit-Barker-Worts (38) mit Datenbits (21, 22, 23); wobei jedes Datenbit mit jedem Bit des Barker-Worts multipliziert wird; Digital/Analog-Wandeln (13, 14) des gespreizten Signals, um ein analoges Signal zu erzeugen; und Tiefpassfiltern des analogen Signals mittels eines analogen Tiefpassfilters (15, 16), wobei das gefilterte analoge Signal in einem Format ausgegeben wird, das für einen Quadraturmodulator/-demodulator geeignet ist.
  19. Verfahren nach Anspruch 18, das ferner DBPSK-Codieren (28) der Datenbits (21, 22, 23) umfasst, bevor diese mit dem Barker-Wort multipliziert (31, 32) werden.
  20. Verfahren nach Anspruch 18, das ferner DQPSK-Codieren (28) der Datenbits (21, 22, 23) vor dem Multiplizieren der Datenbits (21, 22, 23) mit dem Barker-Wort (38) umfasst.
  21. Verfahren nach einem der Ansprüche 18 bis 20, das ferner das Verwürfeln (25) der Datenbits (21, 22, 23) vor dem Multiplizieren der Datenbits (21, 22, 23) mit dem Barker-Wort (38) umfasst.
  22. Verfahren nach einem der Ansprüche 18 bis 21, wobei das Digital/Analog-Wandeln mittels eines 1-Bit-Digital/Analog-Wandlers (13, 14) ausgeführt wird.
  23. Spreizspektrum-Codierungsverfahren mit direkter Sequenz mit: Zuweisen (36, 37) genau zweier eingespeister Daten zu einer ausgewählten Sequenz aus genau vier wählbaren, nahezu orthogonalen Sequenzen, die aus genau 216 möglichen Sequenzen ausgewählt sind, um ein gespreiztes Signal zu erzeugen, wobei jede Sequenz acht komplexe Symbole umfasst; Digital/Analog-Wandeln (13, 14) des gespreizten Signals, um ein Analogsignal zu erzeugen; und Tiefpassfiltern des analogen Signals mittels eines analogen Tiefpassfilters (15, 16).
  24. Verfahren nach Anspruch 23, wobei das Verfahren ferner Multiplizieren der ausgewählten Sequenz aus Symbolen seriell mit einem zweiten Symbol umfasst, um eine multiplizierte Sequenz zu erzeugen.
  25. Verfahren nach Anspruch 24, das ferner DQPSK-Codieren (28) zweier zusätzlicher Datenbits umfasst, um das zweite Symbol zu erzeugen.
  26. Verfahren nach Anspruch 25, das ferner Wählen des zweiten Symbols oder der multiplizierten Sequenz für die Digital/Analog-Wandlung umfasst, wobei das zweite Symbol gewählt wird, wenn dieses zu einer Präambel (26) oder einem Dateikopf (22) gehört, und wobei die multiplizierte Sequenz gewählt wird, wenn die Datenbits Nutzungsdaten bilden.
  27. Verfahren nach einem der Ansprüche 23 bis 26, das ferner Verwürfeln (25) der Eingangsdatenbits mittels eines siebenstufigen Schieberegisters umfasst.
  28. Verfahren nach einem der Ansprüche 23 bis 27, wobei das Digital/Analog-Wandeln mittels eines 1-Bit-Digital/Analog-Wandlers (13, 14) ausgeführt wird.
  29. Verfahren nach einem der Ansprüche 23 bis 28, wobei das Tiefpassfiltern mittels eines Buttetworth-Filters dritter Ordnung (51) ausgeführt wird.
  30. Verfahren nach einem der Ansprüche 23 bis 29, wobei das gefilterte analoge Signal in einem Format ausgegeben wird, das für einen Quadraturmodulator/-demodulator geeignet ist.
  31. Spreizspektrumcodierer mit direkter Sequenz für digitale Information in drahtlosen LANs mit: einer Spreizeinrichtung (36, 37) zum Zuweisen genau 6 eingespeister Datenbits (23) zu einer ausgewählten Sequenz aus genau 64 wählbaren, nahezu orthogonalen Sequenzen, die aus genau 216möglichen Sequenzen ausgewählt sind, wobei jede Sequenz acht komplexe Symbole aufweist; einem Digital/Analog-Wandler (13, 14), der mit einem Ausgang der Spreizeinrichtung zur Erzeugung eines analogen Signals auf der Grundlage der von der Spreizeinrichtung ausgegebenen Symbole verbunden ist; und einem Tiefpassfilter (15, 16), der mit einem Ausgang des Digital/Analog-Wandlers (13, 14) zur Tiefpassfilterung des analogen Signals verbunden ist, um ein Tiefpass-gefiltertes Signal zu erzeugen, wobei der Tiefpassfilter geeignet ist mit einem Quadraturmodulator/-demodulator verbunden zu werden.
  32. Codierer nach Anspruch 31, wobei die Spreizeinrichtung angeordnet ist, ein Symbol nach dem anderen seriell auszugeben.
  33. Codierer nach Anspruch 31 oder 32, wobei die Spreizeinrichtung einen Speicher zum Speichern einer Nachschlagtabelle umfasst.
  34. Codierer nach Anspruch 33, wobei die Spreizeinrichtung zusätzlich eine Speicherschnittstelle umfasst, die mit dem Speicher verbunden ist, um ein Symbol nach dem anderen der ausgewählten Sequenz aus der Nachschlagtabelle (36, 37) auszulesen.
  35. Codierer nach Anspruch 34, wobei der Codierer ferner einen komplexen Multiplizierer (35) aufweist, wobei ein Eingang des komplexen Multiplizierers (35) mit einem Ausgang der Speicherschnittstelle verbunden ist und ein zweiter Eingang des komplexen Multiplizierers (35) ein zweites Symbol empfängt; und wobei der komplexe Multiplizierer (35) die ausgewählte Sequenz aus Symbolen seriell mit dem zweiten Symbol multipliziert.
  36. Codierer nach Anspruch 35, wobei der Codierer ferner einen DQPSK-Codierer (28) zum Codieren zweier zusätzlicher Datenbits durch differenzielle Quadraturphasen-Umtastung, um das zweite Symbol zu erzeugen, aufweist, wobei ein Ausgang des DQPSK-Codierers mit dem zweiten Eingang des komplexen Multiplizierers (35) zum Bereitstellen des zweiten Symbols für den komplexen Multiplizierer (35) verbunden ist.
  37. Codierer nach Anspruch 35, wobei der Codierer ferner umfasst: einen DQPSK-Codierer (28), einen Demultiplexer (30), einen Multiplexer (33) und eine Steuerschaltung (27); wobei ein Eingang des Demultiplexers (30) mit einem Ausgang des DQPSK-Codierers (28) verbunden ist, ein erster Ausgang des Demultiplexers (30) mit einem ersten Eingang des Multiplexers (33) verbunden ist; ein zweiter Ausgang des Demultiplexers (30) mit einem zweiten Eingang des komplexen Multiplizierers (35) verbunden ist; der Ausgang des komplexen Multiplizierers (35) mit einem zweiten Eingang des Multiplexers (33) verbunden ist; ein Ausgang des Multiplexers (33) mit dem Digital/Analog-Wandler (13, 14) verbunden ist; die Steuerschaltung mit dem Demultiplexer (30) und dem Multiplexer (33) verbunden ist, um Datenbits, die von dem DQPSK-Codierer (28) oder dem Multiplizierer (35) geliefert werden, auszuwählen.
  38. Codierer nach Anspruch 37, wobei die Steuerschaltung (27) Datenbits, die von dem DQPSK-Codierer (28) bereit gestellt werden, auswählt, wenn die Datenbits zu einer Präambel (21) oder einem Dateikopf (22) gehören, und wobei die Steuerschaltung Datenbits auswählt, die von dem Multiplizierer (35) bereit gestellt werden, wenn die Datenbits Nutzdaten (23) bilden.
  39. Codierer nach einem der Ansprüche 31 bis 38, wobei der Codierer ferner einen Verwürfler (25) mit einem siebenstufigen Schieberegister zum Verwürfeln der Eingangsdatenbits umfasst.
  40. Codierer nach einem der Ansprüche 31 bis 39, wobei der Digital/Analog-Wandler (13, 14) ein 1-Bit-Digital/Analog-Wandler ist.
  41. Codierer nach einem der Ansprüche 31 bis 40, wobei der Tiefpassfilter (15, 16) ein Butterworth-Filter dritter Ordnung (51) ist.
  42. Spreizspektrum-Codierungsverfahren mit direkter Sequenz mit: Zuweisen (36, 37) genau 6 eingespeister Daten zu einer ausgewählten Sequenz aus genau 64 wählbaren, nahezu orthogonalen Sequenzen, die aus genau 216 möglichen Sequenzen ausgewählt sind, um ein gespreiztes Signal zu erzeugen, wobei jede Sequenz acht komplexe Symbole umfasst; Digital/Analog-Wandeln (13, 14) des gespreizten Signals, um ein Analogsignal zu erzeugen; und Tiefpassfiltern des analogen Signals mittels eines analogen Tiefpassfilters (15, 16).
  43. Verfahren nach Anspruch 42, wobei das Verfahren ferner Multiplizieren der ausgewählten Sequenz aus Symbolen seriell mit einem zweiten Symbol umfasst, um eine multiplizierte Sequenz zu erzeugen.
  44. Verfahren nach Anspruch 43, das ferner DQPSK-Codieren (28) zweier zusätzlicher Datenbits umfasst, um das zweite Symbol zu erzeugen.
  45. Verfahren nach Anspruch 44, das ferner Wählen des zweiten Symbols oder der multiplizierten Sequenz für die Digital/Analog-Wandlung umfasst, wobei das zweite Symbol gewählt wird, wenn dieses zu einer Präambel (26) oder einem Dateikopf (22) gehört, und wobei die multiplizierte Sequenz gewählt wird, wenn die Datenbits Nutzungsdaten bilden.
  46. Verfahren nach einem der Ansprüche 42 bis 45, das ferner Verwürfeln (25) der Eingangsdatenbits mittels eines siebenstufigen Schieberegisters umfasst.
  47. Verfahren nach einem der Ansprüche 42 bis 46, wobei das Digital/Analog-Wandeln mittels eines 1-Bit-Digital/Analog-Wandlers (13, 14) ausgeführt wird.
  48. Verfahren nach einem der Ansprüche 42 bis 47, wobei das Tiefpassfiltern mittels eines Butterworth-Filters dritter Ordnung (51) ausgeführt wird.
  49. Verfahren nach einem der Ansprüche 42 bis 48, wobei das gefilterte analoge Signal in einem Format ausgegeben wird, das für einen Quadraturmodulator/-demodulator geeignet ist.
DE10250939A 2002-10-31 2002-10-31 DSSS und CCK-Basisband-Codierungsgerät und Verfahren Expired - Lifetime DE10250939B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10250939A DE10250939B4 (de) 2002-10-31 2002-10-31 DSSS und CCK-Basisband-Codierungsgerät und Verfahren
US10/652,092 US20040086028A1 (en) 2002-10-31 2003-08-29 DSSS and CCK baseband decoding device and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10250939A DE10250939B4 (de) 2002-10-31 2002-10-31 DSSS und CCK-Basisband-Codierungsgerät und Verfahren

Publications (2)

Publication Number Publication Date
DE10250939A1 DE10250939A1 (de) 2004-05-19
DE10250939B4 true DE10250939B4 (de) 2006-04-27

Family

ID=32115083

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10250939A Expired - Lifetime DE10250939B4 (de) 2002-10-31 2002-10-31 DSSS und CCK-Basisband-Codierungsgerät und Verfahren

Country Status (2)

Country Link
US (1) US20040086028A1 (de)
DE (1) DE10250939B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6956910B2 (en) * 2002-11-20 2005-10-18 Sandbridge Technologies, Inc. Fast transmitter based on table lookup
US7181187B2 (en) * 2004-01-15 2007-02-20 Broadcom Corporation RF transmitter having improved out of band attenuation
KR20080051714A (ko) * 2006-12-06 2008-06-11 삼성전기주식회사 듀얼모드 ｗｐａｎ 송수신기
US7817708B2 (en) * 2007-12-14 2010-10-19 Sivaswamy Associates, Llc. Orthogonal code division multiplex CCK (OCDM-CCK) method and apparatus for high data rate wireless LAN
DE102008027389B4 (de) * 2008-06-09 2019-11-14 Atmel Corp. Sendeschaltung und Verfahren zum Senden einer zu übertragenden Bitfolge
CN112350716B (zh) * 2020-11-27 2023-08-04 中科南京智能技术研究院 一种补码运算方法及装置、补码运算装置的运算方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4481640A (en) * 1982-06-30 1984-11-06 Canadian Patents And Development Limited Spread spectrum modem

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5248970A (en) * 1991-11-08 1993-09-28 Crystal Semiconductor Corp. Offset calibration of a dac using a calibrated adc
KR970011690B1 (ko) * 1994-11-22 1997-07-14 삼성전자 주식회사 파일럿트 채널을 이용한 대역확산 통신시스템의 데이타 송신기 및 수신기
KR100220140B1 (ko) * 1994-12-28 1999-09-01 다치카와 게이지 씨디엠에이 전송 시스템의 확산 스펙트럼 코드를 초기 동기시키 기 위한 장치 및 방법
KR0173101B1 (ko) * 1996-08-14 1999-03-30 양승택 직접 시퀀스 확산 스펙트럼 통신용 월쉬-4상 위상변조 칩 변조 장치
US5982807A (en) * 1997-03-17 1999-11-09 Harris Corporation High data rate spread spectrum transceiver and associated methods
US6124816A (en) * 1998-06-02 2000-09-26 Cirrus Logic, Inc. One bit digital to analog converter with relaxed filtering requirements
US6999500B2 (en) * 2000-11-03 2006-02-14 Qualcomm Inc. System for direct sequence spreading
US6707407B2 (en) * 2001-06-11 2004-03-16 Analog Devices, Inc. Method for converting a video signal from one of an analogue and digital form to the other of the analogue and digital form with enhanced signal to noise ratio
US20050129093A1 (en) * 2003-12-15 2005-06-16 Jayasuriyar Rajanik M. Digital communication system and method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4481640A (en) * 1982-06-30 1984-11-06 Canadian Patents And Development Limited Spread spectrum modem

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Direct Sequence Spread Spectrum Baseband Processor HFA 3861A. Data Sheet [online]. Intersil Americas Inc. Nov. 2001 [rech. am 27.06.2003]. Im Internet: <http://www.intersil. com/data/fn/fn4776.pdf> *
VITERBI,A.J.: Principles of Spread Spectrum Communication Reading, Massachusetts, Addison- Wesley, 1995, S. 23-33 *

Also Published As

Publication number Publication date
DE10250939A1 (de) 2004-05-19
US20040086028A1 (en) 2004-05-06

Similar Documents

Publication Publication Date Title
DE69428836T2 (de) Spreizspektrum-Übertragungssystem
DE69719886T2 (de) Orthogonales Modulationsverfahren
DE4193229C1 (de) Streuspektrumrauschunterdrücker und Verfahren zum Unterdrücken von Streuspektrumrauschen
DE69228281T2 (de) Digitaler Mehrzwecksender-Empfänger mit Zeitmultiplex
DE69717394T2 (de) Verfahren zur mit IS-95 Standard kompatiblen Breitbandkommunikation
DE69825427T2 (de) Verfahren und gerät zur erzeugung vierphasen komplex sequenzen in einem cdma kommunikationssystem
DE69627587T2 (de) Soforterfassung kurzer Pakete in einem Direktsequenzspreizspektrumempfänger
DE60038520T2 (de) Verschlüsselungskodes und Kanalisierungskodes für Signale mit mehreren Chipraten in einem CDMA zellularen Mobilfunkkommunikationssystem
DE4480172C2 (de) Vorrichtung und Verfahren zum digitalen Verarbeiten von Signalen in einem Funkfrequenz-Kommunikationssystem
DE60124588T2 (de) Hybride spreizband-technik zur erweiterung der kanalkapazität
EP1216516B1 (de) Verfahren und vorrichtung zum erzeugen von spreizcodierten signalen
DE60019469T2 (de) Effizienter spreizer für spreizspektrum-übertragungssysteme
DE69529434T2 (de) Funkgerät und entsprechendes Übertragungsverfahren
DE10250939B4 (de) DSSS und CCK-Basisband-Codierungsgerät und Verfahren
EP1391090B1 (de) Datenübertragungssystem mit höher datenübertragungsrate
DE69325224T2 (de) Verfahren zur Frequenzkammspreizspektrummodulation
DE102008057912A1 (de) Sender und Empfänger
DE19942944A1 (de) Kommunikationssystem und entsprechender Empfänger
DE69901762T2 (de) Gerät ermöglichend verschiedene Spreizfaktoren mit Erhaltung eines gemeinsamen Verschlüsselungskodes
EP1317830A1 (de) Verfahren zur erzeugung von mobilkommunikationssignalen verschiedener mobilfunkstandards
EP1221194B1 (de) Einrichtung und verfahren zur spektralen formung eines sendesignals in einem funksender
DE102010050118A1 (de) Sende-Empfangs-Vorrichtung und Verfahren zur Übertragung von Daten zwischen Knoten eines Funknetzes
DE69901276T2 (de) Multirate, Multikode CDMA Übertragung für ein zellulares Mobilfunksystem
DE102010000058A1 (de) Verfahren und Einrichtung zum Transfer von Daten
EP0924911B1 (de) Mehrträgerverfahren zur Übertragung über Energieverteilnetze

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right