ES2138949T3 - Metodo y aparato para generar secuencias complejas de cuatro fases para un sistema de comunicacion cdma. - Google Patents
Metodo y aparato para generar secuencias complejas de cuatro fases para un sistema de comunicacion cdma.Info
- Publication number
- ES2138949T3 ES2138949T3 ES98922420T ES98922420T ES2138949T3 ES 2138949 T3 ES2138949 T3 ES 2138949T3 ES 98922420 T ES98922420 T ES 98922420T ES 98922420 T ES98922420 T ES 98922420T ES 2138949 T3 ES2138949 T3 ES 2138949T3
- Authority
- ES
- Spain
- Prior art keywords
- values
- bits
- bit
- parameter
- mixer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/24—Radio transmission systems, i.e. using radiation field for communication between two or more posts
- H04B7/26—Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/10—Code generation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/0007—Code type
- H04J13/0022—PN, e.g. Kronecker
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/10—Code generation
- H04J13/102—Combining codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/0007—Code type
- H04J2013/0037—Multilevel codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Mobile Radio Communication Systems (AREA)
- Time-Division Multiplex Systems (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Complex Calculations (AREA)
Abstract
LA INVENCION SE REFIERE A UN DISEÑO DE SECUENCIAS MEJORADO PARA COMUNICACIONES DE ACCESO MULTIPLE POR DIVISION DE CODIGO (CDMA) QUE GENERA SECUENCIAS DE CODIGOS PSEUDO-ALEATORIOS DE CUATRO FASES COMPLEJOS, QUE PUEDEN PONERSE EN CORRELACION DIRECTA CON UNA CONSTELACION DE SEÑALES DE MANIPULACION POR DESPLAZAMIENTO DE FASE EN CUADRATURA (QPSK).
Description
Método y aparato para generar secuencias
complejas de cuatro fases para un sistema de comunicación CDMA.
La presente invención se refiere, en general, a
un diseño de secuencia mejorado para comunicaciones de acceso
múltiple por división de código (CDMA). Más concretamente, la
invención se dirige a la generación de secuencias de códigos
complejos seudo-aleatorios, de cuatro fases, que
puedan convertirse, directamente, en representación de una
constelación de señales moduladas por desplazamiento de fase en
cuadratura (QPSK).
El acceso múltiple por división de código (CDMA)
es un tipo de sistema de comunicaciones de espectro ensanchado en el
que cada unidad de abonado se distingue del resto de unidades de
abonado merced a la posesión de un código único. A fin de comunicar
con una unidad de abonado particular, una unidad transmisora
comunica el código único al transmitir y la unidad receptora utiliza
el código para descodificar la transmisión. Los sistemas CDMA de
comunicaciones transmiten información de voz y datos usando señales
de aspecto aleatorio y con características de ruido. Como las
secuencias aleatorias son generadas por elementos lógicos
determinísticos estándar, la generación de las secuencias de bits
son predecibles y repetibles. El uso de estas secuencias aleatorias
binarias repetibles es lo que permite una fácil modulación de
cualquier señal digital portadora de información para las
comunicaciones de datos. Estas secuencias aleatorias predecibles se
denominan secuencias seudo-aleatorias.
Cada unidad de abonado de un sistema de
comunicaciones CDMA recibe una pluralidad de secuencias
seudo-aleatorias a partir de estaciones de base que
estén dentro del alcance de comunicación de la unidad de abonado.
Como se ha indicado anteriormente, la unidad receptora utiliza un
código seudo-aleatorio particular para tratar de
descodificar una de las secuencias seudo-aleatorias
recibidas. El código particular puede usarse, solamente, para
descodificar una secuencia seudo-aleatoria,
contribuyendo el resto de secuencias
seudo-aleatorias al ruido.
A medida que la correlación entre las secuencias
seudo-aleatorias usada por el sistema de
comunicaciones CDMA disminuye, la magnitud del ruido emitido por la
unidad receptora también disminuye. Esta disminución puede
explicarse del modo siguiente: existe una elevada correlación entre
la secuencia seudo-aleatoria que incluya los datos a
transmitir a la unidad de abonado y la secuencia
seudo-aleatoria generada por el receptor. A medida
que disminuye la correlación entre dicha secuencia
seudo-aleatoria y las demás secuencias
seudo-aleatorias (es decir, la correlación cruzada),
resulta más fácil para la unidad de abonado reconocer su secuencia
seudo-aleatoria particular y eliminar por filtrado
el resto de secuencias seudo-aleatorias. En
consecuencia, se reduce el ruido y se mejora la claridad de la
señal.
Hay necesidad de un generador de secuencias
seudo-aleatorias mejorado que genere secuencias con
propiedades de correlación cruzada mejoradas, a fin de reducir el
ruido experimentado por el receptor. Hay necesidad, también, de un
generador de códigos seudo-aleatorios que sea de
ejecución sencilla.
El documento
US-A-5 218 559 describe un generador
seudo-aleatorio que comprende un circuito de
inicialización, un circuito de cálculo, que genera cuatro polinomios
de orden 5, 5, 7 y 7 y un circuito lógico de salida, que emite una
secuencia seudo-aleatoria de bytes. Otro generador
de números seudo-aleatorios se describe en un
documento de C.P. Downing, volumen 20, nº 11, 1984, páginas
435-436 de Electronics Letters.
La presente invención proporciona un método y un
aparato mejorados para generar secuencias de códigos complejos
seudo-aleatorios, de cuatro fases, que puedan
convertirse fácilmente en representación de una constelación de
señales QPSK y con una correlación cruzada y una autocorrelación
desfasada bajas.
En una realización, un generador de códigos
seudo-aleatorios produce códigos CDMA complejos, de
cuatro fases, utilizando un acumulador y una pluralidad de circuitos
biestables. El acumulador recibe el cociente del parámetro M entre
el parámetro N y recibe realimentación a partir de la pluralidad de
circuitos biestables. Los parámetros M y N son números enteros y
primos entre sí. El acumulador combina dicho cociente con los datos
recibidos a partir de los circuitos biestables y transmite los datos
combinados a los circuitos biestables. Se extraen dos bits y se usan
para generar códigos I y Q.
En otra realización, un generador de códigos
seudo-aleatorios genera códigos CDMA complejos, de
cuatro fases, proporcionando un circuito para emitir una progresión
aritmética de valores y un valor de incremento para la progresión
aritmética de valores. El generador de códigos
seudo-aleatorios incluye, también, un primer
mezclador para recibir la progresión aritmética de valores y los
valores de incremento. Un segundo mezclador recibe la salida del
primer mezclador y combina esta salida con el cociente del parámetro
2M entre el parámetro N, siendo M y N números enteros y primos entre
sí. Se extraen dos bits del segundo mezclador y se convierten en
códigos I y Q.
Otras ventajas resultarán evidentes a los
expertos en la técnica a partir de la lectura de la descripción
detallada de las realizaciones preferidas.
La figura 1 es un diagrama de bloques de un
transmisor de espectro ensanchado de la presente invención;
la figura 2 es un diagrama de bloques de un
receptor de espectro ensanchado de la presente invención;
la figura 3 es un diagrama de temporización de
una secuencia de código seudo-aleatorio
convencional;
la figura 4 es una primera realización de un
generador de códigos de espectro ensanchado para generar secuencias
de cuatro fases según la presente invención;
la figura 5 es un diagrama que muestra la
conversión a I y Q de la primera realización del generador de
códigos de espectro ensanchado;
la figura 6 es un diagrama que muestra los pasos
del método para generar secuencias de cuatro fases según la primera
realización de la presente invención;
la figura 7 es una segunda realización de un
generador de códigos de espectro ensanchado para generar secuencias
de cuatro fases según la presente invención;
la figura 8 es un diagrama que muestra la
conversión a I y Q de la segunda realización del generador de
códigos de espectro ensanchado;
la figura 9 es un diagrama que muestra los pasos
del método para generar secuencias de cuatro fases según la segunda
realización de la presente invención;
la figura 10 es un gráfico de un ejemplo de una
función de autocorrelación para la primera resolución subóptima;
y
la figura 11 es un ejemplo de una función de
correlación cruzada para la primera ejecución subóptima.
Las realizaciones preferidas se describen con
referencia a las figuras de los dibujos, en las que números
similares representan elementos similares en todas ellas.
Un transmisor 10 de espectro ensanchado, como se
muestra en la figura 1, incluye un convertidor 12 analógico/digital
(A/D) para recibir una señal de voz. Un conmutador 14 recibe la
señal digital de voz del convertidor 12 A/D y una señal digital de
datos de un terminal (no mostrado). El conmutador 14 conecta el
transmisor 10 de espectro ensanchado con una entrada para señales
digitales de voz o datos digitales. Las señales digitales de voz y
los datos digitales se denominarán en lo que sigue, en conjunto,
datos digitales. El conmutador 14 dirige los datos digitales a un
ensanchador 20, que puede incluir un mezclador. Una secuencia
seudo-aleatoria producida por el generador 30 de
códigos se aplica al ensanchador 20. El generador 30 de códigos y el
ensanchador 20 se muestran incluidos en el codificador 40 de
espectro ensanchado.
El ensanchador 20 realiza una función de
ensanchamiento del espectro de frecuencias multiplicando los datos
digitales por la secuencia seudo-aleatoria en el
dominio del tiempo, que es equivalente a envolver el espectro
bimodal de los datos digitales con el espectro, aproximadamente
rectangular, de la secuencia seudo-aleatoria en el
dominio de la frecuencia. La salida del ensanchador 20 se aplica a
un filtro 50 de pasa-bajos, cuya frecuencia de corte
es igual a la frecuencia F_{cr} de generación de bits del sistema.
La salida del filtro 50 de pasa-bajos se aplica,
entonces, a un terminal de un mezclador 60 y se convierte a una
frecuencia más alta, determinada por la frecuencia F_{c} de
portadora que se aplica a su otro terminal. A continuación, la señal
aumentada en frecuencia es hecha pasar por un filtro 70 de paso de
banda, que puede ser un resonador helicoidal. El filtro 70 tiene un
ancho de banda igual al doble de la frecuencia de generación de
bits, y una frecuencia central igual a la frecuencia central del
ancho de banda del sistema de espectro ensanchado. La salida del
filtro 70 se aplica a la entrada de un amplificador 80 de RF, cuya
salida activa una antena 90.
En la figura 2 se muestra un receptor 100 de
espectro ensanchado. Una antena 110 recibe la señal de espectro
ensanchado transmitida, que se filtra mediante un filtro 120 de paso
de banda. El filtro tiene un ancho de banda igual al doble de la
frecuencia F_{cr} de generación de bits, y una frecuencia central
igual a la frecuencia central del ancho de banda del sistema de
espectro ensanchado. Subsiguientemente, la salida del filtro 120 se
reduce en frecuencia mediante un mezclador 130, posiblemente en dos
etapas, para formar una señal de banda de base, usando un oscilador
local con una frecuencia constante que sea, aproximadamente, la
misma que la frecuencia Fc de portadora del transmisor 10. Luego, se
convierte la salida del mezclador 130 a su ancho de banda original
aplicándola a un primer terminal del correlacionador 140, mientras
se aplica la misma secuencia seudo-aleatoria
entregada al ensanchador 20 a un segundo terminal del
correlacionador 140. La secuencia seudo-aleatoria es
producida por un generador 30 de códigos. El correlacionador 140 y
el generador 30 de códigos están incluidos en un descodificador 160
de espectro ensanchado, como se muestra en la figura 2. La salida
del correlacionador 140 se aplica a un filtro 180 de
pasa-bajos, cuya frecuencia de corte es la
frecuencia de entrada de datos al transmisor 10 de espectro
ensanchado. La salida del filtro 180 de pasa-bajos
es una réplica de la entrada de datos de la figura 1.
Los expertos en la técnica apreciarán que la
secuencia seudo-aleatoria usada en el receptor 100
de un sistema de comunicaciones de espectro ensanchado tiene que
estar sincronizada con la secuencia seudo-aleatoria
usada en el transmisor 10. Los métodos para lograr esta
sincronización son, también, bien conocidos.
Una secuencia de ensanchado convencional es una
secuencia digital seudo-aleatoria, como se muestra
en la figura 3. La secuencia se usa para aumentar el ancho de banda
de la señal que se transmite y para reducir el ancho de banda de la
señal que se recibe a su estado original. Dos códigos binarios
diferentes que usen dos circuitos LFSR diferentes proporcionan
canales de I y Q para la transmisión de datos. Sin embargo, si
existe una elevada correlación cruzada entre los canales de I y Q
del lado del receptor, el receptor emitirá mucho ruido.
El generador 30 de códigos de la presente
invención produce secuencias de códigos
seudo-aleatorios con propiedades de correlación
cruzada muy mejoradas comparadas con las secuencias
seudo-aleatorias de la técnica anterior, tales como
la mostrada en la figura 3. Una secuencia
seudo-aleatoria de la técnica anterior comprende,
esencialmente, una señal con diferentes componentes de frecuencia.
Esta señal es una combinación de formas de onda sinusoidales con
diferentes frecuencias, tanto altas como bajas. En consecuencia, la
señal tiene un espectro de frecuencias que puede dividirse en zonas
de frecuencia. Las sinusoides con frecuencias más intensas (mayores
amplitudes) predominarán en la señal con respecto a las sinusoides
con frecuencias más débiles (menores amplitudes). Sin embargo, con
el fin de generar un código seudo-aleatorio mejorado
(código muy aleatorio) como en la presente invención, la intensidad
o amplitud de cada zona de frecuencia tiene que ser la misma. Los
códigos muy aleatorios tienen la propiedad de que incluyen
componentes en todas las zonas de frecuencia, lo que da lugar a un
espectro plano. El generador 30 de códigos produce una secuencia
seudo-aleatoria en la que la amplitud de las
sinusoides de todas las zonas de frecuencia es, aproximadamente, la
misma (plana), como se explicará con detalle en lo que sigue.
Una secuencia seudo-aleatoria con
una longitud N y X zonas de frecuencia puede representarse mediante
Y rangos de frecuencia de una representación en serie de Fourier
discreta, en la que cada rango corresponda a una zona de frecuencia.
Existen Y rangos para las X zonas de frecuencia (2\pi/T)k,k
= 0,..., N-1, siendo T el periodo de la secuencia de
ensanchamiento y siendo X=Y=N. De manera ideal, la frecuencia
instantánea de la secuencia tiene que tener la misma duración en
cada una de las X zonas de frecuencia. En consecuencia, cada zona o
rango de frecuencia tendrá la misma intensidad. Por ejemplo,
supongamos que s(t) indique una secuencia de ensanchamiento
que sea periódica. Entonces,
ecuación
(1)s(t)=\sum\limits_{k} c_{k}e^{j2\pi
kt/T}
es la representación en serie de
Fourier, en la
que
ecuación(2)c_{k}=\frac{1}{T}\int_{T}
s(t)e^{-j2\pi
kt/T}dt
siendo c_{k} la intensidad de las
sinusoides de una de las representaciones en serie de Fourier
discreta o la intensidad de las sinusoides de la zona o rango. La
potencia media de s(t) se expresa del modo
siguiente:
ecuación
(3)p=\sum\limits_{k}\left|c_{k}\right|^{2}
El espectro de magnitud de s(t) es
|c_{k}| y el espectro de potencia es |c_{k}|^{2}. El espectro
de potencia ideal es plano, cuya potencia promedio se distribuya en
todos los rangos de frecuencia de igual manera. Ello da lugar a una
autocorrelación estrecha. Todos los valores |c_{k}|^{2} tienen
que ser iguales. Ello se consigue con frecuencias instantáneas que
sean:
ecuación
(4)\frac{2\pi}{T}Mk,
k=0,...,N-1
siendo M y N son números enteros y
primos entre sí (M y N no tienen un divisor común). Ello garantiza
la presencia de cada rango de frecuencia (2\pi/T)k por
igual. Por ejemplo, si N=7 y M=3 la frecuencia instantánea es
entonces
ecuación
(5)0,\frac{2\pi}{T}x3,
\frac{2\pi}{T}x6,...,\frac{2\pi}{T}x18
Puesto que una discontinuidad de la fase tiene el
efecto de ensanchar la potencia introduciéndose en otros rangos de
frecuencia, la fase, preferiblemente, debe ser continua y estar
libre de irregularidades repentinas en la medida de lo posible.
La restricción principal consiste en que la fase
de la secuencia de ensanchamiento compleja tiene que limitarse a {0,
\pi/2, \pi, 3\pi/2}. Esta limitación da lugar a cambios de
fase repentinos e impide que el espectro de potencia llegue a ser
completamente plano. Sin embargo, puede obtenerse una secuencia con
una densidad espectral de potencia relativamente plana. Para que la
fase sea continua en t = (k/N)T, la ecuación recurrente
es
ecuación
(6)\Theta_{k-1}-\Theta_{k}=\frac{2\pi}{N}Mk
siendo \Theta la fase de las
secuencias redundantes de bits, individuales, de una secuencia y
k el índice (orden) de las secuencias redundantes de bits de
la secuencia. Si \Theta_{0} se escoge arbitrariamente de entre
(0, \pi/2, \pi, 3\pi/2), entonces \Theta_{1},
\Theta_{2},..., \Theta_{N} puede generarse de modo secuencial.
Esta solución da lugar a espectros planos, que es la
solución óptima. La elección de \Theta_{0} (0, \pi/2, \pi, 3\pi/2) es indiferente, porque un desplazamiento de fase constante en la secuencia no modifica sus propiedades espectrales.
solución óptima. La elección de \Theta_{0} (0, \pi/2, \pi, 3\pi/2) es indiferente, porque un desplazamiento de fase constante en la secuencia no modifica sus propiedades espectrales.
La resolución subóptima de la ecuación anterior
cuando \Theta_{k} está limitada a (0, \pi/2, \pi, 3\pi/2)
es la siguiente:
ecuación
(7)\Theta_{k-1}-\Theta_{k}=\frac{\pi}{2}\left(\left\lfloor4\frac{M}{N}k\right\rfloor_{módulo4}\right)
en la que
\lfloor4(M/N)k\rfloor significa el mayor número
entero menor o igual que 4(M/N)k. Esta ecuación es
una versión modificada de la ecuación (6) y convierte ángulos de
fase en uno de cuatro puntos, con objeto de permitir una fácil
modulación de amplitud en cuadratura. Ello limita las fases al
conjunto {0, \pi/2, \pi,
3\pi/2}.
Al continuar la desviación secuencial de fase a
fin de desarrollar una segunda resolución subóptima, se tiene:
\Theta_{k}=\Theta_{k-1}-\frac{2\pi}{T}M\frac{k}{N}T
ecuación
(8)\Theta_{k}=\Theta_{k-2}-\frac{2\pi}{T}M\frac{k-1}{N}T-\frac{2\pi}{T}M\frac{k}{N}T
\bullet
\bullet
\bullet
\Theta_{k}=\Theta_{0}-\frac{2\pi}{T}M\frac{T}{N}\sum\limits^{k}_{i=1}i=\Theta_{0}
-\frac{2\pi}{T}M\frac{T}{N}\frac{k(k+1)}{2}
ecuación
(9)\Theta_{k}=\Theta_{0}-\pi\frac{M}{N}k(k+1)
De nuevo, la segunda resolución subóptima con
cuatro fases (0, \pi/2, \pi, 3\pi/2) se obtiene como:
ecuación
(10)\Theta_{k}=\Theta_{0}-\frac{\pi}{2}\left(\left\lfloor
2
\frac{M}{N}k(k+1)\right\rfloor_{módulo4}\right)
Si \Theta_{0}=0, entonces:
ecuación
(11)\Theta_{k}=\frac{\pi}{2}\left\lfloor{2\frac{M}{N}}k(k+1)\right\rfloor_{módulo4}
para esta segunda resolución
subóptima.
Al examinar la ecuación 6 puede verse que cada
término de fase puede obtenerse añadiendo un término variable
(2\pi/N)(Mk) a la fase previa. Además, puesto que 2\piK es igual
a cero tomando como módulo 2\pi, el término que hay que añadir a
cada fase para obtener la fase siguiente se reduce a (M/N), que no
es un número entero. Por tanto, una posible resolución puede ser un
sumador recurrente (acumulador) que, en cada iteración, sume el
término (M/N) a la fase.
La figura 4 muestra una primera realización de un
generador 30 de códigos para generar secuencias de códigos
seudo-aleatorios, de cuatro fases, que mejoren en
gran medida las propiedades de autocorrelación y correlación
cruzada. La primera realización es un ejemplo de la primera
resolución subóptima de la ecuación 7. Aunque pueden generarse
secuencias de cuatro fases de cualquier longitud, se selecciona como
ejemplo una longitud de 127 bits. Además, para los fines de este
ejemplo, hay un número N de secuencias redundantes de bits en un
símbolo, que representa la ganancia de tratamiento. Se selecciona un
número M de modo que sea primo con respecto a N, lo que significa
que M y N no tienen un divisor común. El número L de bits necesario
para proporcionar una representación binaria de la ganancia N de
tratamiento se determina resolviendo la ecuación siguiente:
ecuación
(12)N\leq
2^{L}
El generador 30 de códigos incluye un acumulador
31 con una longitud de 2L bits. Como en este ejemplo N es igual a
127, L es igual a 8. Por tanto, el acumulador 31 tiene una longitud
de 16 bits. Un número M/N de ocho bits se aplica a una entrada del
acumulador 31. Un número de dieciséis bits, de los circuitos
biestables 32_{1} a 32_{2L}, se aplica a una segunda entrada del
acumulador 31. Los circuitos biestables 32_{1} a 32_{2L} pueden
reemplazarse por un registro de desplazamiento. Aunque los bits se
introducen en los circuitos biestables
32_{1}-32_{2L} y el acumulador 31 en paralelo,
podrían introducirse, también, en serie. La suma de los dos números
introducidos en el acumulador 31 se transmite a los circuitos
biestables 32_{1} a 32_{2L}. Un extractor 33 extrae el quinto y
el sexto bits menos significativos de los circuitos biestables
32_{1} a 32_{2L} (figura 5). El quinto y el sexto bits menos
significativos se aplican a una puerta 34 "O exclusiva".
La salida de la puerta 34 "O exclusiva" se
convierte a un valor Q mediante un convertidor 36. El sexto bit
emitido por el extractor 33 se convierte a un valor de I mediante el
convertidor 35. Los valores de I y Q emitidos por los convertidores
35 y 36 se aplican a un ensanchador 20 o un correlacionador 140.
Como se ha indicado en lo que antecede, M/N es un numero de ocho
bits en este ejemplo. El quinto y el sexto bits emitidos por el
acumulador representan los dos primeros bits significativos de
4(M/N), que aparece en la ecuación (7). Cuando 4(M/N)
se asocia con uno de cuatro valores {0,1,2,3} tomando como módulo 4,
el resultado es los dos primeros bits significativos de
4(M/N) o, de modo equivalente, el quinto y el sexto bits del
acumulador.
La figura 6 es un diagrama de flujo del método
ejecutado por el circuito mostrado en la figura 4. Los parámetros M
y N iniciales se cargan en registros o en memoria (no mostrados)
antes de realizar la función de división (M dividido por N). Además,
el valor del acumulador 31 es preferiblemente igual a cero. El resto
del generador 30 de códigos se inicializa (S1) también. La suma, que
inicialmente es cero, se añade (S2) al cociente de M entre N. El
quinto y el sexto bits de la nueva suma se extraen (S3) para ser
convertidos (S4 y S5) en los valores de I y Q. Los bits
(L-2) y (L-3) tienen que convertirse
en representación de una constelación de señales moduladas por
desplazamiento de fase, en cuadratura, como sigue:
00 | \rightarrow | 11 |
01 | \rightarrow | 1-1 |
10 | \rightarrow | -1-1 |
11 | \rightarrow | -11 |
Esta representación puede hacerse mediante lógica
o equipos usando, en primer lugar:
(L-2) | (L-3) | (L-2) | (L-2)\oplus(L-3) | |
0 | 0 | 0 | 0 | |
0 | 1 | 0 | 1 | |
1 | 0 | 1 | 1 | |
1 | 1 | 1 | 0 |
y usando, luego, la asociación 0 \rightarrow 1,
1 \rightarrow -1 estándar.
Por ejemplo, si el sexto bit por el bit
L-2 es igual a cero, entonces el valor de I es 1. Si
el sexto bit es un uno, entonces el valor de I es -1. En el caso del
valor de Q, si la salida de la puerta "O exclusiva" 34 es un 0,
el valor de Q es 1. Si la salida de la puerta "O exclusiva" 34
es un 1, el valor de Q es -1. Los valores de I y Q son transmitidos
(S6) al ensanchador 20 o al correlacionador 140. Los pasos S2 a S6
del método se repiten hasta que todos los datos digitales
alimentados por el conmutador 14 sean transmitidos, o todos los
datos sean recibidos por el conmutador 190.
La figura 7 muestra una segunda realización del
generador 200 de códigos. El generador 200 de códigos sustituye al
generador 30 de códigos y produce secuencias de códigos
seudo-aleatorias de cuatro fases, similares a las
generadas por el generador 30 de códigos, que mejoran en gran medida
las propiedades de autocorrelación y correlación cruzada. La segunda
realización es un ejemplo de la segunda resolución subóptima de la
ecuación (11). Aunque pueden generarse secuencias de cuatro fases de
cualquier longitud, se selecciona una longitud de 127 bits como
ejemplo. Además, para los fines de este ejemplo, hay un número N de
secuencias redundantes de bits en un símbolo, que representa la
ganancia de tratamiento. Se selecciona un número M de modo que sea
primo con respecto a N. El número L de bits necesario para
proporcionar una representación binaria de la ganancia N de
tratamiento se determina resolviendo la ecuación (12). Como en este
ejemplo M es igual a 127, L es igual a 8. Por tanto (M/N) tiene una
longitud de dieciséis bits.
El generador 200 de códigos incluye un acumulador
210 que tiene una longitud de L bits. El acumulador 210 tiene una
longitud de 8 bits. Con preferencia, se aplica un "1" a una
entrada del acumulador 210. El número procedente de los circuitos
biestables 220_{1} a 220_{L} se aplica a una segunda entrada del
acumulador 210. Los circuitos biestables 220_{1} a 220_{L}
pueden sustituirse por un registro de desplazamiento. Aunque los
bits se introducen en los circuitos biestables 220_{1} a 220_{L}
y el acumulador 210 en paralelo, podrían introducirse, también, en
serie. La suma de los dos números introducidos en el acumulador 210
se transmite a los circuitos biestables 220_{1} a 220_{L}. La
salida de los circuitos biestables 220_{1} a 220_{L} se
transmite a los circuitos biestables 230_{1} a 230_{L}, así como
al mezclador 240. El mezclador 240 recibe, también, la salida de los
circuitos biestables 230_{1} a 230_{L}. El acumulador 210, los
circuitos biestables 220_{1} a 220_{L}, los circuitos
biestables 230_{1} a 230_{L} y el mezclador 240 proporcionan un
circuito de realimentación para los circuitos biestables. La salida
del mezclador 240 se introduce en el mezclador 250. El mezclador 250
recibe, también, una entrada de 8 bits del cociente de (M/N). El
extractor 260 extrae el quinto y el sexto bits menos significativos
del mezclador 250. El sexto bit menos significativo emitido por el
extractor 260 es convertido a un valor de I por el convertidor 280.
El quinto y el sexto bits menos significativos se aplican a una
puerta "O exclusiva" 270. La salida de la puerta "O
exclusiva" 270 es convertida a un valor Q por el convertidor 290,
como se muestra en la figura 8. Los valores de I y Q emitidos por
los convertidores 280 y 290 se aplican al ensanchador 20 o al
correlacionador 140. Como se ha indicado antes, (M/N) es un número
de ocho bits en este ejemplo. Los circuitos biestables 220_{1} a
220_{L}emiten el valor de k y los circuitos biestables 230_{1} a
230_{L} emiten el valor de k+1 al mezclador 240. El mezclador 250
recibe la salida del mezclador 240 y el resultado del cociente de
(M/N). Cuando 2(M/N)k(k+1) se asocia con uno de
los cuatro valores {0, 1, 2, 3} tomando como módulo 4, el resultado
es el quinto y el sexto bits del extractor 260 (figura 8).
La figura 9 es un diagrama de flujo del método
ejecutado por el circuito mostrado en la figura 7. Los parámetros M
y N iniciales se cargan en registros o en memoria (no mostrados)
antes de realizar la función de división (M/N). Además, el valor de
k es, preferiblemente, igual a cero. El resto de la segunda
realización del generador 200 de códigos se inicializa (S1) también.
Se calcula (S2) el valor de (M/N)k(k+1). El quinto y
el sexto bits que resultan del cálculo anterior se extraen (S3) a
fin de convertirlos (S4 y S5) en valores de I y Q. Los bits
(L-2) y (L-3) tienen que convertirse
en representación de una constelación de señales moduladas por
desplazamiento de fase, en cuadratura, como sigue:
00 | \rightarrow | 11 |
01 | \rightarrow | 1-1 |
10 | \rightarrow | -1-1 |
11 | \rightarrow | -11 |
Esta representación puede hacerse mediante lógica
o equipos usando, primero:
(L-2) | (L-3) | (L-2) | (L-2)\oplus(L-3) | |
0 | 0 | 0 | 0 | |
0 | 1 | 0 | 1 | |
1 | 0 | 1 | 1 | |
1 | 1 | 1 | 0 |
y usando, después, la asociación 0 \rightarrow
1, 1 \rightarrow -1 estándar.
Por ejemplo si el sexto bit para
L-2 es igual a cero, entonces el valor de I es 1. Si
el sexto bit es un uno, entonces el valor de I es -1. En el caso del
valor de Q, si la salida de la puerta "O exclusiva" 270 es un
cero, el valor de Q es 1. Si la salida de la puerta "O
exclusiva" 270 es un uno, el valor Q es -1. Los valores de I y Q
son emitidos (S6) al ensanchador 20 o al correlacionador 140. Se
incrementa el valor de k. Los pasos S2 a S7 del método se repiten
hasta que todos los datos digitales alimentados por el conmutador 14
sean transmitidos, o todos los datos sean recibidos por el
conmutador 190.
La figura 10 muestra una función de
autocorrelación en la que N=127 y M=44, que es el resultado de usar
la primera resolución subóptima para generar el código
seudo-aleatorio.
La figura 11 muestra una función de correlación
cruzada en la que N=127 y M=44, que es el resultado de usar la
primera resolución subóptima para generar el código
seudo-aleatorio.
La autocorrelación a(n) de la secuencia
s(k) viene dada por:
ecuación
(13)a(n)=\sum\limits^{N}_{k=1}s(k)s^\text{*}(k+n)
en la que los índices en paréntesis
se toman con módulo N, y la correlación cruzada c(n) de dos
secuencias s(k) y r(k) viene dada
por:
ecuación
(14)c(n)=\sum\limits^{N}_{k=1}s(k)r^\text{*}(k+n)
en la que de nuevo, el índice se
toma con módulo M. La primera resolución subóptima logra el
resultado deseable de hacer que la magnitud de la correlación
cruzada y la autocorrelación (excepto para a(0)) sea pequeña
comparada con N. Aunque los resultados del ejemplo de la segunda
resolución subóptima no se muestran, dichos resultados son
similares. Las ecuaciones 13 y 14 son bien conocidas por quienes
posean un conocimiento normal de la
técnica.
Aunque la invención ha sido descrita, en parte,
haciendo referencia detallada a ciertas realizaciones específicas,
se pretende que tal detalle sea instructivo en lugar de restrictivo.
Los expertos en la técnica apreciarán que pueden hacerse muchas
variaciones en la estructura y el modo de operación de la invención,
tal como se describe en las enseñanzas de este documento.
Claims (19)
1. Un aparato (30) para generar códigos
complejos, de cuatro fases, de acceso múltiple por división de
código (CDMA), que comprende:
una pluralidad de circuitos biestables
(32_{1}-32_{2L}), que inicialmente se ajustan a
cero;
un acumulador (31), con una primera entrada para
recibir la salida de dicha pluralidad de circuitos biestables
(32_{1}-32_{2L}) y una segunda entrada para
recibir el cociente de un parámetro M entre un parámetro N, siendo M
y N números enteros y primos entre sí, y siendo N el número de
secuencias redundantes de bits de un símbolo; combinando dicho
acumulador (31) los datos recibidos a través de dichas primera y
segunda entradas y transmitiendo los datos combinados a dichos
circuitos biestables (32_{1}-32_{2L});
un extractor (33), que extrae un primero y un
segundo bits de los circuitos biestables
(32_{1}-32_{2L}); y
medios (35, 36) para convertir el primero y el
segundo bits extraídos a valores de I y Q.
2. El aparato (30) de la reivindicación 1, en el
que la pluralidad de circuitos biestables
(32_{1}-32_{2L}) proporciona un circuito de
realimentación y el acumulador (31) es un sumador.
3. El aparato (30) de la reivindicación 1, en el
que hay dieciséis circuitos biestables que representan bits
progresivamente más específicos, en el que dicho primer bit extraído
es el quinto bit menos significativo, y en el que dicho segundo bit
extraído es el sexto bit menos significativo.
4. El aparato (30) de la reivindicación 1 en el
que los valores de I y Q se transmiten a un ensanchador (20).
5. El aparato de la reivindicación 1, en el que
los valores de I y Q se transmiten a un correlacionador (140).
6. Un método para generar códigos complejos, de
cuatro fases, de acceso múltiple por división de código (CDMA), que
comprende:
(a) proporcionar un registro con una pluralidad
de bits ajustados inicialmente a cero;
(b) seleccionar un primer parámetro M y un
segundo parámetro N, siendo M y N números enteros y primos entre sí
y siendo N el número de secuencias redundantes de bits de un
símbolo;
(c) combinar el cociente de M entre N con el
contenido del registro a fin de generar una combinación de bits;
(d) reemplazar el contenido del registro por la
combinación de bits;
(e) extraer el primero y el segundo bits del
registro;
(f) generar valores de I y Q a partir del primero
y segundo bits extraídos;
(g) emitir los valores de I y Q; y
(h) repetir los pasos (c) a (g).
7. El método de la reivindicación 6, en el que el
registro tiene dieciséis bits progresivamente más significativos y
el primer bit es el quinto bit menos significativo de la suma, y en
el que el segundo bit es el sexto bit menos significativo de la
suma.
8. El método de la reivindicación 6, en el que la
combinación se realiza mediante un sumador que emite la suma del
cociente de M/N y del contenido del registro.
9. El método de la reivindicación 6, en el que
los valores de I y Q se transmiten a un ensanchador.
10. El método de la reivindicación 6, en el que
los valores de I y Q se transmiten a un correlacionador.
11. Un aparato (200) para generar códigos
complejos, de cuatro fases, de acceso múltiple por división de
código (CDMA) que comprende:
medios (210) para emitir una progresión
aritmética de valores;
medios (220_{1}-220_{L},
230_{1}-230_{L}) para emitir un valor de
incremento para dicha progresión aritmética de valores;
\newpage
un primer mezclador (240), con una primera
entrada para recibir dicha progresión aritmética de valores y una
segunda entrada para recibir dichos valores de incremento;
un segundo mezclador (250), con una entrada común
para recibir la salida de dicho primer mezclador y una segunda
entrada para recibir el cociente de un parámetro M entre un
parámetro N, siendo M y N números enteros y primos entre sí, y
siendo N número de secuencias redundantes de bits de un símbolo;
un extractor (260) asociado con la salida de
dicho segundo mezclador (250), para extraer un primero y un segundo
bits del segundo mezclador (250); y
medios (280, 290) para convertir el primero y el
segundo bits extraídos a valores de I y Q.
12. El aparato de la reivindicación 11 en el que
dichos medios para emitir una progresión aritmética de valores y
dichos medios para emitir un valor de incremento para dicha
progresión aritmética de valores incluyen, al menos, un registro de
desplazamiento.
13. El aparato de la reivindicación 11, en el que
el primer bit es el quinto bit menos significativo del segundo
mezclador (250) y el segundo bit es el sexto bit menos significativo
del segundo mezclador.
14. El aparato de la reivindicación 11, en el que
los valores de I y Q se transmiten a un ensanchador (20).
15. El aparato de la reivindicación 11, en el que
los valores de I y Q se transmiten a un correlacionador (140).
16. Un método para generar códigos complejos, de
cuatro fases, de acceso múltiple por división de código (CDMA), que
comprende:
(a) seleccionar un parámetro M y un parámetro N
que sean números enteros y primos entre sí, siendo N el número de
secuencias redundantes de bits de un símbolo;
(b) dividir el parámetro M por el parámetro N
para proporcionar un cociente;
(c) combinar el cociente con una progresión
aritmética de valores y un valor de incremento para dicha progresión
aritmética de valores, a fin de proporcionar un resultado;
(d) extraer el primero y el segundo bits del
resultado;
(e) generar valores de I y Q a partir del primero
y segundo bits;
(f) emitir los valores de I y Q; y
(g) repetir los pasos (c) a (f).
17. El método de la reivindicación 16, en el que
el primer bit extraído es el quinto bit menos significativo, y en el
que el segundo bit extraído es el sexto bit menos significativo.
18. El método de la reivindicación 16, en el que
los valores de I y Q se emiten a un ensanchador (20).
19. El método de la reivindicación 16, en el que
los valores de I y Q se emiten a un correlacionador (140).
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/956,808 US6026117A (en) | 1997-10-23 | 1997-10-23 | Method and apparatus for generating complex four-phase sequences for a CDMA communication system |
US956808 | 1997-10-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
ES2138949T1 ES2138949T1 (es) | 2000-02-01 |
ES2138949T3 true ES2138949T3 (es) | 2005-03-01 |
Family
ID=25498721
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
ES04018352T Expired - Lifetime ES2282768T3 (es) | 1997-10-23 | 1998-05-20 | Metodo y aparato para generar secuencias complejas de cuatro fases para un sistema de comunicacion cdma. |
ES98922420T Expired - Lifetime ES2138949T3 (es) | 1997-10-23 | 1998-05-20 | Metodo y aparato para generar secuencias complejas de cuatro fases para un sistema de comunicacion cdma. |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
ES04018352T Expired - Lifetime ES2282768T3 (es) | 1997-10-23 | 1998-05-20 | Metodo y aparato para generar secuencias complejas de cuatro fases para un sistema de comunicacion cdma. |
Country Status (13)
Country | Link |
---|---|
US (8) | US6026117A (es) |
EP (2) | EP0965188B9 (es) |
JP (1) | JP3884776B2 (es) |
KR (1) | KR100545502B1 (es) |
CN (2) | CN1131609C (es) |
AT (2) | ATE272917T1 (es) |
AU (1) | AU7497398A (es) |
CA (1) | CA2272864C (es) |
DE (3) | DE69825427T2 (es) |
DK (1) | DK0965188T3 (es) |
ES (2) | ES2282768T3 (es) |
HK (1) | HK1025690A1 (es) |
WO (1) | WO1999021299A1 (es) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6385264B1 (en) * | 1999-06-08 | 2002-05-07 | Qualcomm Incorporated | Method and apparatus for mitigating interference between base stations in a wideband CDMA system |
KR100404180B1 (ko) * | 1999-07-06 | 2003-11-03 | 엘지전자 주식회사 | 통신시스템에서의 기지국 신호 복조 장치 |
US20020031166A1 (en) * | 2000-01-28 | 2002-03-14 | Ravi Subramanian | Wireless spread spectrum communication platform using dynamically reconfigurable logic |
JP3917864B2 (ja) * | 2000-03-09 | 2007-05-23 | 富士通株式会社 | 疑似ランダム信号生成方法及びその装置 |
DE10036372A1 (de) * | 2000-07-18 | 2002-01-31 | Univ Berlin Tech | Sender, Empfänger sowie Sender- und Empfängeranordnung |
GB2376157B (en) * | 2001-01-29 | 2003-12-10 | Morphics Tech Inc | A method of generating a configuration for a configurable spread spectrum communication device |
US7203474B2 (en) * | 2001-10-24 | 2007-04-10 | Rohm Co., Ltd. | Receiver system |
WO2003081797A1 (en) * | 2002-03-22 | 2003-10-02 | Linkair Communications, Inc. | A coding method to create general spread spectrum sequence with zero correlation window |
JP4057467B2 (ja) * | 2002-11-12 | 2008-03-05 | 株式会社リコー | 超広帯域通信用受信機および超広帯域通信用の再生データ生成方法 |
JP4571178B2 (ja) * | 2002-11-12 | 2010-10-27 | 株式会社リコー | 超広帯域通信用受信機および超広帯域通信用の再生データ生成方法および、超広帯域通信システム |
KR100511299B1 (ko) | 2002-12-13 | 2005-08-31 | 엘지전자 주식회사 | 이동 통신 시스템의 데이터 심볼 맵핑 및 확산 장치 |
EP1496371A1 (en) * | 2003-07-07 | 2005-01-12 | Mitsubishi Electric Information Technology Centre Europe B.V. | Generation of packets of waveforms |
US8363704B1 (en) | 2003-07-24 | 2013-01-29 | Rayburn David C | Method of transmitting information using a bandwidth limited communications channel |
US20060013332A1 (en) * | 2004-07-16 | 2006-01-19 | Rayburn David C | Method of sending information using superresolution to didtinguish overlapping symbols |
US20070081484A1 (en) * | 2004-07-29 | 2007-04-12 | Wang Michael M | Methods and apparatus for transmitting a frame structure in a wireless communication system |
US9246728B2 (en) | 2004-07-29 | 2016-01-26 | Qualcomm Incorporated | System and method for frequency diversity |
US20080317142A1 (en) * | 2005-07-29 | 2008-12-25 | Qualcomm Incorporated | System and method for frequency diversity |
US8391410B2 (en) | 2004-07-29 | 2013-03-05 | Qualcomm Incorporated | Methods and apparatus for configuring a pilot symbol in a wireless communication system |
MX2007001166A (es) * | 2004-07-29 | 2007-07-11 | Qualcomm Inc | Sistema y metodo para intercalacion. |
US9391751B2 (en) * | 2005-07-29 | 2016-07-12 | Qualcomm Incorporated | System and method for frequency diversity |
US9042212B2 (en) | 2005-07-29 | 2015-05-26 | Qualcomm Incorporated | Method and apparatus for communicating network identifiers in a communication system |
US7983945B2 (en) * | 2006-10-18 | 2011-07-19 | Vienna Human Capital Advisors, Llc | Method and system for analysis of financial investment in human capital resources |
KR102534519B1 (ko) | 2011-02-18 | 2023-05-18 | 선 페이턴트 트러스트 | 신호생성방법 및 신호생성장치 |
EP2608474B1 (en) * | 2011-12-23 | 2018-09-05 | Vodafone Holding GmbH | Method and transmitter/receiver for data transmission with flexible exploitation of time and frequency diversity |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1580108A (es) * | 1966-03-02 | 1969-09-05 | ||
US3648238A (en) * | 1970-05-15 | 1972-03-07 | Precision Instr Co | Error-correcting encoder and decoder for asymmetric binary data channels |
US4158193A (en) * | 1977-06-06 | 1979-06-12 | International Data Sciences, Inc. | Data transmission test set with synchronization detector |
FR2394921A1 (fr) * | 1977-06-13 | 1979-01-12 | Poitevin Jean Pierre | Modulateur a quatre phases a sauts decales |
US4755969A (en) * | 1986-11-07 | 1988-07-05 | Digital Electronic Communications Equipment (Dece Corp.) | Pseudo random sequence generation |
US5361047A (en) * | 1990-02-13 | 1994-11-01 | Hitachi, Ltd. | PI/4 shift QPSK modulator and communication apparatus used therewith |
US5103459B1 (en) * | 1990-06-25 | 1999-07-06 | Qualcomm Inc | System and method for generating signal waveforms in a cdma cellular telephone system |
FR2671647A1 (fr) * | 1991-01-16 | 1992-07-17 | France Etat | Generateur pseudo-aleatoire. |
US5187676A (en) * | 1991-06-28 | 1993-02-16 | Digital Equipment Corporation | High-speed pseudo-random number generator and method for generating same |
US5233629A (en) * | 1991-07-26 | 1993-08-03 | General Instrument Corporation | Method and apparatus for communicating digital data using trellis coded qam |
FI925870A (fi) * | 1991-12-27 | 1993-06-28 | Mitsubishi Electric Corp | Demodulator med foerdroejd detektering |
US5408628A (en) * | 1992-07-07 | 1995-04-18 | Odetics, Inc. | Solid state recorder with flexible width data bus utilizing lock mapping and error correction and detection circuits |
US5373532A (en) * | 1992-09-11 | 1994-12-13 | Fujitsu Limited | π/4 quadrature phase shift keying modulator |
US5488629A (en) * | 1993-02-17 | 1996-01-30 | Matsushita Electric Industrial Co., Ltd. | Signal processing circuit for spread spectrum communications |
US5471497A (en) * | 1993-11-01 | 1995-11-28 | Zehavi; Ephraim | Method and apparatus for variable rate signal transmission in a spread spectrum communication system using coset coding |
US5467294A (en) * | 1994-03-09 | 1995-11-14 | Hu; Vince | High speed, low power direct digital synthesizer |
US5497395A (en) * | 1994-04-04 | 1996-03-05 | Qualcomm Incorporated | Method and apparatus for modulating signal waveforms in a CDMA communication system |
KR970002951B1 (ko) * | 1994-04-13 | 1997-03-13 | 양승택 | 2^n길이 의사 난수 계열 발생 장치 |
US5604770A (en) * | 1994-10-13 | 1997-02-18 | Hewlett-Packard Company | PI/4 DQPSK modulation with coarse mapper precession and fine filter precession |
US5640416A (en) * | 1995-06-07 | 1997-06-17 | Comsat Corporation | Digital downconverter/despreader for direct sequence spread spectrum communications system |
JP2737730B2 (ja) * | 1995-11-30 | 1998-04-08 | 日本電気株式会社 | スペクトル拡散送受信機 |
US6823488B1 (en) * | 1998-08-27 | 2004-11-23 | Texas Instruments Incorporated | Packet binary convolutional codes |
US6201835B1 (en) * | 1999-03-05 | 2001-03-13 | Burr-Brown Corporation | Frequency-shaped pseudo-random chopper stabilization circuit and method for delta-sigma modulator |
US6374278B1 (en) * | 1999-03-25 | 2002-04-16 | Intel Corporation | Method and apparatus for the generation of statistically random numbers |
US6628727B1 (en) * | 2000-01-10 | 2003-09-30 | Syncomm Technology Corporation | Apparatus and method for performing π/4-DQPSK baseband modulation based on a signal mapping to be simplified |
-
1997
- 1997-10-23 US US08/956,808 patent/US6026117A/en not_active Expired - Lifetime
-
1998
- 1998-05-20 DK DK98922420T patent/DK0965188T3/da active
- 1998-05-20 CA CA002272864A patent/CA2272864C/en not_active Expired - Fee Related
- 1998-05-20 ES ES04018352T patent/ES2282768T3/es not_active Expired - Lifetime
- 1998-05-20 AT AT98922420T patent/ATE272917T1/de not_active IP Right Cessation
- 1998-05-20 DE DE69825427T patent/DE69825427T2/de not_active Expired - Lifetime
- 1998-05-20 AT AT04018352T patent/ATE358364T1/de not_active IP Right Cessation
- 1998-05-20 EP EP98922420A patent/EP0965188B9/en not_active Expired - Lifetime
- 1998-05-20 ES ES98922420T patent/ES2138949T3/es not_active Expired - Lifetime
- 1998-05-20 AU AU74973/98A patent/AU7497398A/en not_active Abandoned
- 1998-05-20 JP JP52396999A patent/JP3884776B2/ja not_active Expired - Fee Related
- 1998-05-20 EP EP04018352A patent/EP1489761B1/en not_active Expired - Lifetime
- 1998-05-20 DE DE0965188T patent/DE965188T1/de active Pending
- 1998-05-20 CN CN98801378A patent/CN1131609C/zh not_active Expired - Fee Related
- 1998-05-20 WO PCT/US1998/010199 patent/WO1999021299A1/en active IP Right Grant
- 1998-05-20 KR KR1019997004487A patent/KR100545502B1/ko not_active IP Right Cessation
- 1998-05-20 DE DE69837452T patent/DE69837452T2/de not_active Expired - Lifetime
- 1998-05-20 CN CNA2003101044210A patent/CN1496045A/zh active Pending
-
1999
- 1999-12-27 US US09/472,348 patent/US6337875B1/en not_active Expired - Lifetime
-
2000
- 2000-06-19 HK HK00103672A patent/HK1025690A1/xx not_active IP Right Cessation
-
2001
- 2001-11-13 US US10/011,113 patent/US6606344B2/en not_active Expired - Fee Related
-
2002
- 2002-02-04 US US10/066,860 patent/US6614833B2/en not_active Expired - Fee Related
- 2002-02-04 US US10/067,082 patent/US6597726B2/en not_active Expired - Fee Related
- 2002-02-04 US US10/066,968 patent/US6731671B2/en not_active Expired - Fee Related
-
2003
- 2003-08-08 US US10/637,463 patent/US7164705B2/en not_active Expired - Fee Related
-
2004
- 2004-02-12 US US10/777,369 patent/US20050002443A1/en not_active Abandoned
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
ES2138949T3 (es) | Metodo y aparato para generar secuencias complejas de cuatro fases para un sistema de comunicacion cdma. | |
ES2271730T3 (es) | Metodo y aparato para generar una corriente de cifra. | |
ES2228562T3 (es) | Aparato de codificacion de un iondicador de combinacion de formato de transporte para un sistema de comunicacion. | |
US7876836B2 (en) | Precision timing pulse width communications | |
KR100671854B1 (ko) | 코드 위상 설정 방법 및 장치 | |
US7317763B2 (en) | Pulse generator, pulse generating method, communicating apparatus, and communicating method | |
EP1012902B1 (en) | Quasi-orthogonal code mask generating device in mobile communication system | |
KR100399199B1 (ko) | 가변 복잡도를 갖는 선택적 확산 코드 발생 장치 및 방법 | |
KR100346110B1 (ko) | 이동통신시스템의 준직교부호의 마스크 생성장치 | |
MXPA99004719A (es) | Metodo y aparato para generar secuencias complejas de cuatro fases para un sistema de comunicación cdma | |
Khodeir et al. | OPTIMAL SELECTION OF PN CODE SEQUENCE FOR A DDS FREQUENCY HOPPING TRANSMITTER | |
김지엽 | Construction of $ p $-ary Sequence Families of Period $(p^ n-1)/2$ and Cross-Correlation of $ p $-ary m-Sequences and Their Decimated Sequences | |
Faulkner | Composite sequences for rapid acquisition of direct-sequence spread spectrum signals. |