DE69823769T2

DE69823769T2 - Niederspannungs-Abtast- und Halteschaltungen

Info

Publication number: DE69823769T2
Application number: DE69823769T
Authority: DE
Inventors: David Gerard Red Bank Vallancourt
Original assignee: Lucent Technologies Inc
Current assignee: Nokia of America Corp
Priority date: 1997-10-17
Filing date: 1998-10-13
Publication date: 2005-04-28
Anticipated expiration: 2018-10-14
Also published as: EP0910095A3; JP3609631B2; DE69823769D1; JPH11273390A; US5982205A; EP0910095A2; EP0910095B1

Description

Diese Anmeldung wurde zusammen mit der ähnlichen Anmeldung Nr. 08/953,187, betitelt "Low Voltage Sample and Hold Circuits" und mit der ähnlichen Anmeldung Nr. 08/953,188, betitelt "Low Voltage Sample and Hold Circuits" eingereicht, welche beide hierin explizit durch Inbezugnahme aufgenommen werden.
Hintergrund der Erfindung
1. Bereich der Erfindung
Diese Erfindung betrifft Schaltungen und Verfahren zum Abtasten eines zeitvariierenden Eingabesignals. Insbesondere betrifft sie Abtast- und Halteschaltungen zur Verwendung mit einer Gesamtenergieversorgungsspannung, die so gering ist, dass sie nur wenige Zehntel Volt größer als die Schwellenwertspannung von in den Abtast- und Halteschaltungen verwendeten MOS-Transistoren ist.
2. Verwandter Stand der Technik
Die Tragbarkeit elektronischer Geräte ist eine wichtige Eigenschaft in der heutigen Gesellschaft, wie z. B. durch die Popularität von tragbaren Handys bewiesen wird. Es ist jedoch bekannt, dass ein wesentlicher Teil der Größe und des Gewichts eines tragbaren, elektronischen Geräts lediglich für die Energieversorgung des tragbaren, elektronischen Geräts benötigt wird. Um seine Größe zu reduzieren und/oder die Betriebsdauer zwischen Aufladungen zu erhöhen, ist es erwünscht, dass der Leistungsverbrauch tragbarer, elektronischer Geräte minimiert wird. Eine Möglichkeit, dieses Ziel zu erreichen, ist, das Spannungsniveau der Energieversorgung zu reduzieren. In einigen Fällen ist es notwendig, dass das Spannungsniveau der Energieversorgung reduziert wird, nicht nur, um den Leistungsverbrauch zu minimieren, sondern auch, um den niedrigen elektrischen Grenzen der Technologie integrierter Schaltungen mit feinen Leitungen zu entsprechen, welche sich nun Leitungsbreiten von weniger als 0,1 μm nähert. Die Schaltungsanordnungs- und Leitungsbreiten sind demgemäß in solch hochintegrierten Vorrichtungenn herunterskaliert, basierend auf dem gewünschten Energieversorgungsniveau. Während frühere tragbare elektronische Geräte typischerweise 5-Volt-Energieversorgungen verwendeten, sind die Energieversorgungsniveaus in letzter Zeit auf etwa 3 Volt gesunken und erreichten in neuester Zeit für viele tragbare elektronische Geräte eine Gesamtenergieversorgung von 1,0 Volt.
Bei sehr niedrigen Energieversorgungsspannungen werden analoge Funktionen schwierig zu implementieren unter Verwendung von MOS-Transistoren, welche Standardschwellenwertniveaus aufweisen. Um einen n-Kanal-Transistor-Schalter anzuschalten, muss eine Spannung größer als das durch seinen Kanal geführte Signal plus seine Schwellenwertspannung V_T,n an seinem Gate vorliegen. Für einen p-Kanal-Transistor-Schalter muss eine Spannung geringer als die Energieversorgungsspannung minus seine Schwellenwertspannung V_T,p an seinem Gate vorhanden sein.
Herkömmliche CMOS-Prozesse bieten n-Kanal-Vorrichtungen, die einen 0,7-Volt-Schwellenwert aufweisen, und p-Kanal-Vorrichtungen, die einen 1,0-Volt-Schwellenwert aufweisen. Damit ein p-Kanal-Transistor als ein Schalter arbeitet, muss seine Gate-Spannung auf einem Niveau sein, das mindestens eine Schwellenwertspannung V_T,p unterhalb des durch seinen Kanal geleiteten Signals ist. Bei einer 1-Volt-Gesamtenergieversorgung ist die gesamte Versorgungsspannung notwendig, um lediglich die p-Kanal-Transistor-Vorrichtung EIN zu schalten. Die p-Kanal-MOS-Transistor-Vorrichtung 402 wäre praktisch nutzlos, wenn sie mit solch einer geringen Energieversorgungsspannung als ein Schalter verwendet würde, weil es niemals EIN schalten würde, wie in 6A gezeigt.
Obwohl eine 1-Volt-Energieversorgung einen ausreichenden Bereich haben würde, um eine n-Kanal-MOS-Transistor-Vorrichtung 404 EIN zu schalten, zeigt 6B, dass andererseits nur etwa 30 Prozent (d. h. 0–0,3 Volt) des verfügbaren Signalbereichs (0–1 Volt) durch diese hindurchgehen würden.
Schwellenwertspannungen von Standard-MOS-Transistor-Vorrichtungen können mittels kostenintensiverer Fertigungsprozesse gesenkt werden, weisen aber immer noch Nachteile auf, wenn sie in Abtast- und Halteschaltungen verwendet werden. Wenn z. B. herkömmliche 0,35 μm-, 3-Volt-Technologie verwendet wird, hat eine n-Kanal-Transistor-Vorrichtung eine geringere Schwellenwertspannung von etwa 0,5 Volt. Wenn es als ein Schalter betrieben wird, kann der n-Kanal-Transistor-Schalter mit einer 1-Volt-Energieversorgung Signale von etwa 0 Volt bis 0,5 Volt durchlassen. Andererseits hat eine p-Kanal-Transistor-Vorrichtung, welche diese Technologie verwendet, eine geringere Schwellenwertspannung von etwa 0,8 Volt. Somit kann der p-Kanal-Transistor mit der geringeren Schwellenwertspannung Signale von etwa 0,8 Volt bis 1,0 Volt bei Verwendung derselben 1-Volt-Energieversorgung durchlassen.
Selbst wenn diese Vorrichtungen niedrigerer Schwellenwertspannung unter Verwendung einer 1 Volt Energieversorgung parallel verwendet werden, können Spannungs eingangssignale im Bereich von etwa 0,5 Volt bis 0,8 Volt immer noch nicht von entweder der p-Kanal-Transistor-Vorrichtung niedrigerer Schwellenwertspannung oder der n-Kanal-Transistor-Vorrichtung niedrigerer Spannung durchgelassen werden und würden somit nicht richtig abgetastet (sampled).
Die hierin diskutierte 1-Volt-Energieversorgung kann eine Batteriezelle sein, welche 1,2 Volt hat, wenn sie neu ist, sich aber auf etwa auf 1,0 Volt über ihre Nutzlebensdauer entlädt.
MOS-Transistor-Schalter werden allgemein in Abtast- und Halteschaltungen verwendet. Eine Abtast- und Halteschaltung (sample and hold (S/H) circuit) nimmt wiederholt eine einzelne Abtastung entweder des Stroms oder der Spannung eines zeitvariierenden Signals auf und hält sie lange genug aufrecht für einen Analog-zu-Digital-Wandler (ADC) oder eine andere nachfolgende Schaltung, um diese stabilisierte Abtastung zu verwenden. Ohne eine Abtast- und Halteschaltung würde sich die Genauigkeit des ADC oder der anderen, der Abtast- und Halteschaltung nachfolgenden Schaltungsanordnung verschlechtern aufgrund ihrer Empfindlichkeit auf Fluktuationen in dem Eingangssignal während der Zeitdauer, in der die Abtastung durch die nachfolgende Schaltungsanordnung verwendet wird.
7 zeigt eine herkömmliche Strom-Abtast- und Halteschaltung, welche einen Operationsverstärker (OP AMP) OA1, eine Standard-Schwellenwert-MOS-Transistor-Vorrichtung M1, die als ein Schalter betrieben wird, und einen Haltekondensator C_H aufweist. Die Abtast- und Halteschaltung versorgt einen Lastschalter ML und einen Lastwiderstand R_L während eines Aktivbereichs eines Haltesignals (HOLD-Signal). Der Schalter M1 wird unter der Kontrolle eines an dem Gate des Schalters M1 eingegebenen Abtastsignals SAMP betrieben. Wenn das Abtastsignal SAMP aktiv ist, d. h., auf einer logischen 1, erlaubt der Schalter M1 im Ausgangssignal des Operationsverstärkers OA1, zu passieren und den Haltekondensator C_H zu laden. Der Lastschalter wird unter der Kontrolle des HOLD-Signals betrieben.
Der Operationsverstärker OA1 selbst ist eine herkömmliche Vorrichtung, welche zu einem vollständigen Ausgangssignalbereich von 0 Volt bis hinauf zu dem vollen Niveau der Energieversorgung in der Lage ist, selbst mit einer 1 Volt Energieversorgung. Wegen der EIN-Schwellenwertspannung des Schalters M1 ist jedoch der Bereich der Ladespannung V_CH, die durch den Schalter M1 durchgelassen wird und mit welcher der Haltekondensator C_H aufgeladen wird, auf zwischen etwa 0 und 0,3 Volt begrenzt. Der Schalter M1 erlaubt somit nur etwa 30 Prozent des zur Verfügung stehenden Signalbe reichs von 0 bis 1,0 Volt, der durch die 1 Volt Spannungsversorgung bereitgestellt wird, zu passieren und den Haltekondensator C_H zu laden. Selbst wenn der Schalter M1 eine Vorrichtung mit einer geringeren EIN-Schwellenwertspannung wäre, den Bereich der Ladespannung V_CH über den Haltekondensator C_H verbessernd, würde ein gesteigerter Leckstrom durch den Schalter M1 in dem AUS-Zustand die Genauigkeit der Stromabtastschaltung nachteilig degradieren. Dies liegt daran, dass es einer Transistor-Vorrichtung niedriger Schwellenwertspannung schwierig, wenn nicht sogar unmöglich ist, vollständig AUS geschaltet zu werden.
Wenn der n-Kanal-Schalter M1 in der Schaltung der 7 eine Standard-Schwellenwert-Spannungs-Vorrichtung ist, d. h., eine EIN-Schwellenwert-Spannung von etwa 0,7 Volt hat, wird der Bereich der Ladespannung V_CH nur etwa 0 bis 0,3 Volt sein. In diesem Fall wird die Ladespannung V_CH die obere Grenze ihres Bereichs bei 0,3 Volt erreichen.
Wenn andererseits der Schalter M1 in der Schaltung der 7 eine Transistor-Vorrichtung niedriger Schwellenwertspannung ist, welche eine EIN-Schwellenwertspannung von z. B. 0,3 Volt aufweist, wird der Spannungsbereich des Haltekondensators C_H wesentlich verbessert auf 0 bis 0,7 Volt und wird in der Lage sein, auf jedes Niveau innerhalb des Bereichs der Ausgabespannung V_O des Operationsverstärkers OA1, d. h., 0 bis 0,7 Volt, zu laden. Die gesteigerte EIN-Leckage des Schalters M1 niedriger Schwellenwertspannung ist trotzdem ein Nachteil. Selbst wenn ein Schalter M1 niedrigen Schwellenwerts verwendet wird, kann leider der oberste Teil des vollständigen Bereichs der Ausgangsspannung V_O des Operationsverstärkers OA1, d. h. 0,7 bis 1 Volt, nicht abgetastet werden.
Somit können MOS-Transistor-Vorrichtungen niedrigen Schwellenwerts, wenn sie als Schalter verwendet werden, den Bereich der Ausgangsansteuerung der Abtast- und Halteschaltung wesentlich verbessern. MOS-Transistor-Vorrichtungen niedrigen Schwellenwerts sind jedoch im allgemeinen teuerer herzustellen als MOS-Transistor-Vorrichtungen normalen Schwellenwerts und weisen verglichen mit MOS-Transistor-Vorrichtungenn normalen Schwellenwerts einen unerwünschten Leckstrom im AUS-Zustand auf. Tatsächlich ist der MOS-Transistor-Schalter niedrigen Schwellenwerts ein schlechtes Abtast- und Halteelement, weil es schwierig und manchmal unmöglich ist, eine MOS-Vorrichtung niedrigen Schwellenwerts vollständig AUS zu schalten. Ferner begrenzen MOS-Transistor-Vorrichtungen niedrigeren Schwellenwerts trotz des niedrigen Schwellenwerts den zur Verfügung stehenden Signalbereich auf weniger als das, was durch eine Energieversorgung sehr geringer Spannung bereitgestellt wird.
Eine herkömmliche Technik hebt ("bootstraps") die Gate-Treiber-Spannung des MOS-Transistor-Schalters auf einen Wert höher als die Versorgungsspannung an. Dies funktioniert für Technologien integrierter Schaltungen, die bei diesen höheren Spannungen, d. h., bei Signalspannungen oberhalb der Energieversorgungsspannung, ohne Durchbruch funktionieren können, kann jedoch nicht bei Technologien sehr feinliniger, integrierter Schaltungen wie der 0,1 μm-Technologie verwendet werden aufgrund des kleineren Maßstabs und der begrenzten, elektrischen Fähigkeit der Verdrahtung und der Komponenten. Daher ist Bootstrapping der Gate-Treiber-Spannung keine bevorzugte Technik, insbesondere, da sie nicht auf Technologie feiner Leitungen von 0,1 μm oder weniger anwendbar ist.
Ein weiteres, herkömmliches System ist der bekannte "geschaltete Operationsverstärker", bei dem ein gesamter Verstärker aktiv geschaltet wird, d. h., EIN geschaltet wird, um den Haltekondensator C_H zu laden, und während der Haltephase des Abtast- und Haltevorgangs AUS geschaltet wird. 8 zeigt eine herkömmliche rückgekoppelte Spannungs-Abtast- und Halteschaltung mit einem, geschalteten Operationsverstärker. In 8 bildet ein rückgekoppelter, nicht-invertierender Verstärker OA2 eine Ausgangsstufe, die unter Steuerung eines Tristate-Signals TR1 im Tristate-Betrieb betrieben werden kann. Wenn es nicht in den Tristate-Zustand gebracht ist, lädt der Operationsverstärker OA2 den Haltekondensator C_H. Wenn er durch einen aktiven Zustand oder einen Zustand einer logischen 1 des Tristate-Signals in den Tristate-Zustand gebracht ist, sorgt die Ladespannung V_CH, bevor der Operationsverstärker OA2 in den Tristate-Zustand gebracht worden ist, für eine stabile Ausgangsabtastung der Eingangsspannung V_IN.
Die in 8 gezeigte, herkömmliche rückgekoppelte Spannungs-Abtast- und Halteschaltung mit geschaltetem Operationsverstärker sorgt für Abtastausgangssignale von einer Versorgungspotentialgrenze zu der anderen Versorgungspotentialgrenze, selbst wenn nicht genügend Logikansteuerung für MOS-Transistor-Schalter verfügbar ist. Leider muss die Ausgangsstufe des Operationsverstärkers OA2 sorgfältig abgeschaltet werden. Beispielsweise injiziert jede Fehlübereinstimmung in der Zeitgebung zwischen der n-Kanal-Abschaltung und der p-Kanal-Abschaltung der Verstärkerausgangsstufe eine Fehlerladung auf den Haltekondensator C_H, was dessen Ladespannung V_CH und somit das Ausgangssignal der Abtast- und Halteschaltung stört. Es ist möglich, dass diese Störung ziemlich groß ist.
Es besteht daher ein Bedarf an Abtastschaltungen, welche mit einer sehr geringen Energieversorgungsspannung zu präzisem und Vollbereichs-Betrieb in der Lage sind.
Der Artikel "Switched-Opump: An approach to realise full CMOS switched-capacitor circuits at very low power supply voltages" von J. Krolls et al., XP 002133374, IEEE Journal of solid-state Circuits, vol. 29, Nr. 8, August 1994, Seiten 936–942, beschreibt die Implementierung von analogen CMOS-Schaltungen, die in einem Spannungsbereich sehr geringer Energieversorgung arbeiten. Die beschriebenen Techniken sind von der Standardtechnik geschalteter Kondensatoren abgeleitet und werden "geschaltete Operationsverstärker" (Switched-OPAMP") genannt, weil sie auf der Ersetzung der kritischen Schalter durch Operationsverstärker basieren, die ein- und ausgeschaltet werden. Die beschriebenen Techniken führen zu einem echten Betrieb sehr geringer Spannung ohne den Bedarf an Spannungsmultiplizierern.
Gemäß einem Aspekt der vorliegenden Erfindung wird eine Abtastschaltung zum Betrieb mit einer sehr geringen Leistungsversorgung von weniger als 2 Volt vorgesehen, aufweisend eine Abtast- und Halteschaltung; einen Ausgangsspannungserhöhungskondensator; und eine Vorladeschaltung (M2, M5, M6) zum Vorladen des Ausgangsspannungserhöhungskondensators (C_S), wobei die Vorladeschaltung (M2, M5, M6) eine Rückkopplungsschleife zu einem Eingang (+) der Abtast- und Halteschaltung (OA4, M1, C_H) aufweist.
Gemäß einem zweiten Aspekt der vorliegenden Erfindung wird ein Verfahren zum Abtasten eines Eingangssignals vorgesehen, aufweisend ein Vorladen eines positiven Knotens + eines Ausgangsspannungserhöhungskondensators (C_S) auf ein erstes Spannungsniveau basierend auf einem Spannungsniveau des Eingangssignals (IIN); Laden eines negativen Knotens – des Ausgangsspannungserhöhungskondensators (C_S) auf ein zweites Spannungsniveau basierend auf einer Referenzspannung (V_OFFSET); Abtasten des Eingabesignals (IIN); Halten des abgetasteten Eingangssignals; und Addieren einer Spannung (OFFSET), welche über den Ausgangsspannungserhöhungskondensator (C_S) vorgeladen wird, zu einer Spannung (VCH), welche von einer Abtast- und Halteschaltung (VOFFSET) ausgegeben wird.
Es wird eine Abtastschaltung offenbart, welche einen Vollbereichsbetrieb und geringe Ausgangssignalschräge mit einer sehr geringen Gesamtenergieversorgungsspannung, z. B. etwa 1 Volt, sorgt. Die Abtastschaltung weist eine Abtast- und Halteschaltung, und eine Spannungserhöhungsschaltung auf, welche das Spannungsniveau des Ausgangs der Abtast- und Halteschaltung erhöht.
Es wird auch eine mit einer sehr niedrigen Spannung betriebene Vorladeschaltung offenbart, welche den Spannungsausgang eines intermittierend gehaltenen Signals erhöht. Die Vorladeschaltung lädt einen Erhöhungskondensator, der mit dem Spannungsausgang des intermittierend gehaltenen Signals verbunden ist. Während Vorladezyklen der Abtastschaltung schaltet ein erster Transistor einen positiven Knoten des Erhöhungskondensators auf ein erstes Spannungsniveau und ein zweiter Transistor schaltet einen negativen Knoten des Erhöhungskondensators auf ein zweites Spannungsniveau.
Ein Verfahren zum Abtasten eines Eingabesignals wird ebenfalls offenbart, wobei eine Spannungserhöhungsschaltung vorgeladen wird und ein Eingabesignal abgetastet wird. Anschließend wird das abgetastete Eingabesignal gehalten und das Spannungsniveau des abgetasteten und gehaltenen Eingabesignals wird durch eine in der Spannungserhöhungsschaltung vorgeladene Erhöhungsspannung gesteigert.
Kurze Beschreibung der Zeichnungen
Merkmale und Vorteile der vorliegenden Erfindung werden den Fachleuten aus der nachfolgenden Beschreibung unter Bezugnahme auf die Zeichnungen ersichtlich, wobei:
1 in einer ersten Ausführungsform der vorliegenden Erfindung eine Stromabtastschaltung zur Verwendung mit einer Energieversorgung sehr geringer Spannung zeigt.
2 eine Schaltung zum Erzeugen der Referenzspannung V_X für die in 1 gezeigte Schaltung zeigt.
3 in einer zweiten Ausführungsform der vorliegenden Erfindung eine Spannungsabtastschaltung zur Verwendung mit einer Energieversorgung sehr geringer Spannung zeigt.
4 in einer Alternative zu der zweiten Ausführungsform der vorliegenden Erfindung eine Spannungsabtastschaltung zur Verwendung mit einer Energieversorgung sehr geringer Spannung zeigt.
5A in einer dritten Ausführungsform der vorliegenden Erfindung eine Spannungsabtastschaltung zur Verwendung mit einer Energieversorgung sehr geringer Spannung zeigt.
5B ein Zeitdiagramm für die in 5A gezeigte Schaltung ist.
6A eine herkömmliche Schaltung zeigt, welche eine p-Kanal-MOSFET-Vorrichtung als einen Schalter in einer eine sehr niedrige Versorgungsspannung benutzenden Schaltung verwendet.
6B eine herkömmliche Schaltung zeigt, welche eine n-Kanal-MOSFET-Vorrichtung als einen Schalter in einer eine Spannung sehr geringer Energieversorgung einsetzenden Schaltung verwendet.
7 eine herkömmliche Stromabtastschaltung zeigt.
8 eine herkömmliche Abtast- und Halteschaltung mit einem rückgekoppelten, geschalteten Operationsverstärker zeigt.
Detaillierte Beschreibung veranschaulichender Ausführungsformen
Die vorliegende Erfindung kombiniert die Funktionen einer Abtast- und Halteschaltung mit denjenigen einer Stromkopier- oder dynamischen Stromspiegelschaltung, um eine vorteilhafte Abtastschaltung bereitzustellen, die mit einer sehr geringen Energieversorgungsspannung arbeiten kann.
Bei einer typischen Stromkopier- oder dynamischen Stromspiegelschaltung wird ein Eingangsstrom an das Drain einer Metall-Oxid-Halbleiter-Transistor-Vorrichtung angelegt, während deren Gate durch eine Rückkopplungsschaltung auf das Spannungsniveau gesteuert wird, welches notwendig ist, um diesen Eingangsdrainstrom aufrecht zu erhalten. Der Wert der Gatespannung ist nicht von Belang, solange der angelegte Drainstrom tatsächlich durch das Niveau der Gatespannung erreicht und aufrechterhalten werden kann. Die Verwendung eines Stromkopierers in einer Abtastschaltung gemäß der vorliegenden Erfindung sorgt für eine Vollbereichs-Ausgabefähigkeit über den gesamten Bereich bis zu einem Niveau sogar einer sehr geringen Energieversorgung, zum Beispiel einer 1-Volt-Quelle.
Erste Ausführungsform
1 zeigt eine einen Stromkopierer einsetzende Stromabtastschaltung gemäß einer ersten Ausführungsform der vorliegenden Erfindung. Diese Ausführungsform weist einen Operationsverstärker OA3, einen MOS-Transistor-Schalter M1 und einen Haltekondensator C_H in einer zu der in 8 gezeigten, herkömmlichen Schaltung ähnlichen Konfiguration auf. In 1 ist jedoch eine Vorladeschaltung 100 dem Ausgang des Haltekondensators C_H hinzugefügt, um das Niveau der Spannung an dem Gate eines Stromspeicher-MOS-Transistors M3 zu erhöhen. Der Stromspeicher-MOS-Transistor M3 arbeitet als ein dynamischer Stromspiegel.
Die Vorladeschaltung 100 weist einen n-Kanal-MOS-Transistor M2, einen Ausgangsspannungserhöhungskondensator C_S und einen p-Kanal-MOS-Transistor M4 auf. Der n-Kanal-MOS-Transistor M2 und der p-Kanal-MOS-Transistor M4 sind Standardschwellenwertspannungsvorrichtungen.
Der p-Kanal-MOS-Transistor M4 wird als ein Schalter unter der Steuerung eines an sein Gate gegebenen inversen Vorladesignals/PR betrieben und der n-Kanal-MOS-Transistor M2 wird als ein Schalter unter der Steuerung eines an sein Gate gegebenen Vorladesignals PR betrieben.
Das Vorladesignal PR und das Inverse des Vorladesignals/PR sind simultan aktiv und simultan inaktiv. Somit sind der Schalter M2, der durch das Vorladesignal M2 gesteuert ist, und der Schalter M4, der durch das inverse Vorladesignal/PR gesteuert ist, durch die simultan aktiven Vorladesignale PR und/PR simultan geschlossen und sind durch die simultan inaktiven Vorladesignale PR und/PR simultan geöffnet.
Der negative Knoten des Ausgangsspannungserhöhungskondensators C_S ist ferner mit dem positiven Knoten des Haltekondensators C_S verbunden und der positive Knoten des Ausgangsspannungserhöhungskondensators C_S ist ferner mit dem Gate des Stromspeicher-MOS-Transistors M3 verbunden. Die Source des Stromspeicher-MOS-Transistors M3 ist masseverbunden, wohingegen seine Drain zu dem nichtinvertierenden Eingang des Operationsverstärkers OA3 rückgekoppelt ist.
Die Source des Schalters M4 ist mit der sehr niedrigen Versorgungsspannung V_SUPPLY verbunden, wohingegen seine Drain mit dem positiven Knoten des Ausgangsspannungserhöhungskondensators C_S verbunden ist. Der Schalter M4 stellt einen schaltbaren, elektrischen Pfad zwischen dem positiven Knoten des Ausgangsspannungserhöhungskondensators C_S und der sehr niedrigen Versorgungsspannung V_SUPPLY bereit.
Die Source des Schalters M2 ist mit einer Referenzspannung V_X verbunden. Der Schalter M2 sorgt für einen schaltbaren, elektrischen Pfad zwischen der Referenzspannung V_X und dem negativen Knoten des Ausgangsspannungserhöhungskondensators C_S.
Der invertierende Eingang des Operationsverstärkers OA3 ist mit einer Gleichtaktspannung V_COM, die eine geeignete Schaltungsgleichtaktspannung ist, z. B. 0,7 Volt, verbunden.
Der Ausgangsstrom der Schaltung der 1 steuert eine Last, allgemein mit L dargestellt, die, wie gezeigt, mit der Versorgungsspannung V_SUPPLY, mit der Masse oder mit einer anderen Schaltungsanordnung (nicht gezeigt) verbunden sein kann. Der Strom zu der Last L wird durch einen idealen Schalter SW1 in bekannter Weise geschaltet.
Im Betrieb lädt das Ausgangssignal des Operationsverstärkers OA3 den Haltekondensator C_H, wenn der Schalter M1 durch ein positives oder logisch hohes Niveau des Abtastsignals SAMP EIN geschaltet ist. Wie oben diskutiert begrenzt die EIN-Schwellenwertspannung des Schalter M1 jedoch den Spannungsbereich des von dem Operationsverstärker OA3 durchgeleiteten Signals auf zwischen 0 und etwa 0,7 Volt bei Verwendung von Standard-Schwellenwert-Technologie. Wenn die Schalter M2 und M4 AN geschaltet sind, wird der negative Knoten des Ausgangsspannungserhöhungskondensators C_S auf etwa das Niveau der Referenzspannung V_X geladen und sein positiver Knoten wird auf etwa das Niveau der sehr geringen Energieversorgungsspannung V_SUPPLY geladen. Somit erhöht die Vorladeschaltung 100 die Schalter M1 abgebenen 0 bis 0,3 Volt auf ein Spannungsniveau höher als die Schwellenwertspannung der Stromspeicher-MOS-Transistor-Vorrichtung M3, so dass der gesamte Ausgangsbereich des Operationsverstärkers OA3 durch die Abtastschaltung verwendet wird.
2 zeigt ein Beispiel einer Schaltung zum Erzeugen der Referenzspannung V_X, welche die Spannung ist, auf die der negative Knoten des Ausgangsspannungserhöhungskondensators C_S geladen wird, bevor das Abtasten beginnt. Ein n-Kanal-MOS-Transistor M6 ist mit seiner Drain und seinem Gate mit der Energieversorgungsspannung V_SUPPLY verbunden und seine Source bildet eine Stromquelle durch eine Last 202. Das Spannungsniveau der Source des n-Kanal-MOS-Transistors M6 ist etwa gleich der Versorgungsspannung V_SUPPLY minus der Schwellenwertspannung des n-Kanal-MOS-Transistors M6. Die Schwellenwertspannung des n-Kanal-MOS-Transistors M6 sollte in etwa gleich der Schwellenwertspannung des Stromspeicher-MOS- Transistors M3 sein. Wenn eine Standardschwellenwertspannungsvorrichtung als der Stromspeicher-MOS-Transistor M3 verwendet wird (wie in der vorliegenden Ausführungsform), sollte somit der n-Kanal-MOS-Transistor M6 ebenfalls eine Standardschwellenwertspannungsvorrichtung sein. Demgemäß ist in der offenbarten Ausführungsform die Referenzspannung V_X etwa 0,3 Volt. VSUPPLY – VT,N = 1,0 V – 0,7 V = 0,3 V
Wenn die Vorladesignale PR und/PR jeweils an den Gates der Schalter M2, M4 aktiv sind (1), wird der Ausgangsspannungserhöhungskondensator C_S auf eine Erhöhungsspannung V_CS geladen etwa gleich: VCS = VSUPPLY – VX
Bei Verwendung einer Referenzspannung V_X wie in 2 gezeigt, wird V_CS gleich der EIN-Schwellenwertspannung des n-Kanal-MOS-Transistors M6 oder etwa 0,7 Volt. VCS = VT,N = 0,7 V
Während der Zeit, während der die Vorladesignale PR und/PR aktiv sind, ist das Abtastsignal SAMP inaktiv und der Schalter M1 ist somit AUS. Anschließend werden die Vorladesignale PR und/PR inaktiv, d. h., das Vorladesignal PR geht in einen logisch niedrigen Zustand und das inverse Vorladesignal/PR geht auf einen logisch hohen Zustand. Die Schalter M2 und M3 sind dann AUS geschaltet. Dementsprechend wird der Ausgangsspannungserhöhungskondensator C_S auf etwa 0,7 Volt geladen.
Nachdem der Ausgabegangsspannungserhöhungskondensator C_S vorgeladen ist, wird das Abtastsignal SAMP dazu bestimmt, den Schalter M1 EIN zu schalten, um ein Abtasten des an dem nicht-invertierenden Eingang des Operationsverstärkers OA3 eingegebenen Eingangssignals I_IN zu beginnen. Dem Ausgang des Operationsverstärkers OA3 wird ermöglicht, den Haltekondensator C_H derart zu laden, dass die am Gate des Stromspeicher-MOS-Transistors M3 auftretende Gesamtspannung diejenige Spannung ist, die notwendig ist, um seinen Drainstrom, der gleich I_IN ist, aufrechtzuerhalten. Die Gesamtspannung an dem Stromspeicher-MOS-Transistor M3 wird sowohl durch die Ladespannung V_CH über den Ladekondensator C_H als auch die Erhöhungsspannung V_CS über den Ausgangsspannungserhöhungskondensator C_S wiedergegeben. Vgate,M3 ≌ VCH + VCS ≈ VCH + VT,n = VCH + 0,7 V
Bestimmte Schlüsselresultate sind anzumerken. Wenn z. B. der Stromspeicher-MOS-Transistor M3 eine Standardschwellenwertvorrichtung ist, würde es eine Gatespannung größer als V_T,n (etwa 0,7 Volt) benötigen, um nennenswerten Strom aufrecht zu erhalten. Die "Erhöhung" der Ladespannung V_CH steigert den Ausgangsbereich von 0 bis 0,3 Volt des Haltekondensators C_H auf einen höheren Spannungsbereich oberhalb der Schwellenwertspannung des Stromspeicher-MOS-Transistors M3 und somit dahingehend, dass er innerhalb des Betriebsbereichs des Stromspeicher-MOS-Transistors M3 ist. Die Gatespannung V_Gata,M3 des Stromspeicher-MOS-Transistors M3 wird um etwa 0,7 Volt wie folgt erhöht. Vgate,M3 ≈ VCH + VT,n = VCH + 0,7 V
Somit kann der Stromspeicher-MOS-Transistor M3 erfolgreich betrieben werden, wenn die Ladespannung V_CH über dem Haltekondensator C_H durch die 0,7 Volt Erhöhungsspannung V_CS ergänzt wird. Somit ist die Ausgangsansteuerung der offenbarten Abtastschaltung nicht durch Erweitern des Bereichs von Spannungen, die der Schalter M1 durchleiten kann, gesteigert, sondern vielmehr durch Verschieben dieses Bereichs auf ein nützlicheres Niveau in Bezug auf ein Ansteuern des Stromspeicher-MOS-Transistors M3.
Eine übliche Alternative zu diesem Ansatz umfasst ein Erhöhen des Spannungsniveaus am Gate des Schalters M1 auf ein Niveau oberhalb der Versorgungsspannung. Obwohl dies den Bereich von Spannungen, die der Schalter M1 durchleiten kann, erweitern kann, kann es nur durchgeführt werden, wenn die relevante Technologie integrierter Schaltungen den Durchbruch verhindern kann, der auftreten kann, wenn die Gatespannung auf einem Niveau ist, das höher ist als dasjenige der Energieversorgung. Für fortgeschrittene Sub-Mikron-Prozesse wie die 0,1 μm-Technologie würde eine Energieversorgung sehr geringer Spannung von 1 Volt eine solche Option im wesentlichen ausschließen.
Die parasitäre Kapazität des Gates des Stromspeicher-MOS-Transistors M3 reduziert die Ladespannung V_CH durch Teilen der Ladung mit dem Ausgangsspannungserhöhungskondensator C_S. In diesem Fall kann die Referenzspannung V_X derart gewählt werden, dass ihr Wert näher (oder sogar gleich zu) dem Erdungspotential ist, um für eine höhere, dem Ausgangsspannungserhöhungskondensator C_S vorgeladene Erhöhungsspannung V_CS zu sorgen. Der Ausgangsspannungserhöhungskondensator C_S sollte derart gewählt werden, dass er vom Wert her viel größer ist als die parazitäre Kapazität des Gates des Stromspeicher-MOS-Transistors M3.
Der Bereich des Eingangsstrom I_IN und Dimensionen des Stromspeicher-MOS-Transistors M3 müssen geeignet gewählt werden, um zu dem Bereich des zulässigen Spannungs-MOS-Transistor dem Gate des Stromspeicher-MOS-Transistors M3 zugeführten entsprechen, d. h., um innerhalb des Bereichs von V_CH + V_CS zu bleiben. Der dynamische Bereich der Niederspannungsstromabtastschaltung ist dann im wesentlichen nur durch das Gate-bezogene Rauschen des Stromspeicher-MOS-Transistors M3 und die gesamte, verfügbare Signalaussteuerung am Gate des Stromspeicher-MOS-Transistors M3 begrenzt. In der offenbarten Ausführungsform ist diese gesamte, verfügbare Signalaussteuerung etwa: 1,0 V – 0,7 V = 0,3 V
Der Stromspeicher-MOS-Transistors M3 kann eine MOS-Transistor-Vorrichtung entweder einer Standardschwellenwertspannung oder einer niedrigen Schwellenwertspannung sein. Selbst wenn der Stromspeicher-MOS-Transistor M3 eine Vorrichtung niedriger Schwellenwertspannung ist im Gegensatz zu einer Vorrichtung einer Standardschwellenwertspannung, führt dies jedoch zu keinem besonderen Vorteil. Wenn z. B. der Stromspeicher-MOS-Transistor M3 eine niedrigere oder niedrige Schwellenwertspannung von etwa 0,5 bzw. 0,3 Volt hat, sollte der Schalter M4 durch einen durch das Steuersignal PR angesteuerten n-Kanal-MOS-Transistor ersetzt werden und die Referenzspannung V_X sollte auf etwa 0 Volt gesetzt werden. Dies führt zu einer verfügbaren Gateaussteuerung an dem Gate des Stromspeicher-MOS-Transistors M3 von zwischen 0,3 Volt und 0,6 Volt, was einen Betrieb ermöglicht, aber den Spannungsbereich von etwa 0,6 bis 1,0 Volt ungenutzt lässt.
Zweite Ausführungsform
3 zeigt eine zweite Ausführungsform der Erfindung und
4 zeigte eine Alternative zu der zweiten Ausführungsform.
In 3 empfängt ein Operationsverstärker OA4 eine an seinem nicht-invertierenden Eingangsknoten abzutastende Eingangsspannung V_IN. Der invertierende Knoten des
4 zeigte eine Alternative zu der zweiten Ausführungsform.
In 3 empfängt ein Operationsverstärker OA4 eine an seinem nicht-invertierenden Eingangsknoten abzutastende Eingangsspannung V_IN. Der invertierende Knoten des Operationsverstärkers OA4 ist mit der Abtast- und Halteschaltungsausgangsspannung V_OUT verbunden. Der Operationsverstärker OA4 ist eine herkömmliche Vorrichtung, die in der Lage ist, eine Rand-zu-Rand-Eingabe, z. B. 0 bis 1 Volt, mit einer 1 Volt-Energieversorgung zu akzeptieren.
Die in 3 gezeigte Spannungsabtast- und Halteschaltung weist ferner Schalter M1 und M2, einen Haltekondensator C_H und einen Ausgangsspannungserhöhungskondensator C_S auf, die wie in der in Bezug auf 1 gezeigten und beschriebenen Schaltung konfiguriert sind.
Anstatt des Schalters M4 weist die Schaltung in 3 jedoch eine parallele Kombination einer n-Kanal-MOS-Transistor-Vorrichtungs M5 und einer p-Kanal-MOS-Transistor-Vorrichtungs M6 auf, welche beide als Schalter arbeiten und welche beide zwischen dem positiven Knoten des Ausgangserhöhungsspannungskondensators C_S und dem nicht-invertierenden Eingang des Operationsverstärkers OA4 angeschlossen sind. Der Schalter M5 wird unter der Steuerung des Vorladesignals PR geschaltet oder betrieben und der Schalter M6 wird unter der Steuerung des invertierten Vorladesignals/PR geschaltet. Wie gezeigt ist der Schalter M2 zwischen dem negativen Knoten des Ausgangsspannungserhöhungskondensators C_S und Masse angeschlossen. Die Schalter M5 und M6 sind Vorrichtungen niedrigerer Schwellenwertspannung, welche eine 0,35 μm-IC-Technologie aufweisen, und welche einen Spannungsschwellenwert von 0,5 Volt für eine n-Kanal-Vorrichtung und 0,8 Volt für eine p-Kanal-Vorrichtung aufweisen.
Während der Vorladephase des Abtastens, d. h., wenn das Vorladesignal aktiv ist, ist der Schalter M1 AUS. Die Spannungseingabe V_IN wird durch die Schalter M5 und M6 zu dem positiven Knoten des Ausgangsspannungserhöhungskondensators C_S innerhalb der zulässigen Transmissionsbereiche der Schalter M5 und M6 durchgeleitet. Zum Beispiel leitet der n-Kanal-Schalter M5 niedrigerer Schwellenwertspannung für einen Bereich von Eingangsspannungen V_IN von 0 bis 0,5 Volt und V_OUT = V_IN. Für Eingaben von 0,8 Volt bis 1,0 Volt leitet der p-Kanal-Schalter M6 niedrigeren Schwellenwerts und wiederum ist V_OUT = V_IN. Bei einem Bereich von Eingangsspannungen V_IN von 0,5 Volt bis 0,8 Volt ist die Ausgangsspannung V_OUT nicht gleich der Eingangsspannung V_IN, da weder der Schalter M5 noch der Schalter M6 leitet.
Angenommen, dass der Ausgangsspannungserhöhungskondensator C_S anfänglich mittels einer herkömmlichen Einrichtung (nicht gezeigt) entladen ist, wird der Schalter M5, wenn eine Eingangsspannung V_IN im Bereich zwischen 0,5 und 0,8 Volt angelegt wird, den Ausgang auf 0,5 Volt laden und dann dramatisch verringern. V_OUT wird sich für alle Anwendungen und Zwecke auf etwa 0,5 Volt festlegen. Daher wird der Ausgangsspannungserhöhungskondensator C_S auf ein Maximum von V_CS = 0,5 Volt geladen.
Während der Abtastphase, d. h., wenn das Abtastsignal SAMP aktiv ist, wäre die Ausgangsspannung V_OUT, wenn die Eingangsspannung V_IN innerhalb des zulässigen Durchlassspannungsbereichs der Schalter M5 und M6 fallen würde, gleich der Eingangsspannung V_IN und die Ausgangsspannung V_O des Operationsverstärkers OA4 müsste für V_OUT = V_IN etwa 0 sein, um weiterhin wahr zu sein. Wenn das Abtastsignal SAMP auf einen logisch niedrigen Zustand geht, z. B. während der Haltephase, wird der Ausgang der Abtastschaltung auf dem gewünschten Spannungsniveau gehalten, d. h., gleich der Eingangsspannung V_IN.
Wenn die Eingangsspannung V_IN in dem Spannungsbereich zwischen 0,5 und 0,8 Volt ist, dann müsste die Ausgabe des Operationsverstärkers OA4 um einen Betrag gleich V_O = V_IN – 0,5 Volt ansteigen, damit die Ausgangsspannung V_OUT auf einen Wert gleich der Eingangsspannung V_IN während eines aktiven Abtastsignals SAMP gezwungen wird. Der Maximalwert der Ausgangsspannung V_O des Operationsverstärkers OA4 ist etwa 0,3 Volt in diesem Beispiel, da Eingabe größer als etwa 0,8 Volt durch den Schalter M6 während der Vorladephase PR erfolgreich zu dem Ausgang geleitet würden. Der Schalter M1 kann V_OA in dem benötigten Bereich handhaben, so dass wiederum die gewünschte Abtastung des Eingangssignals V_IN erzeugt wird.
Die folgende Tabelle I fasst die endgültigen Haltezustände für verschiedene Niveaus der Eingangsspannung V_IN zusammen.
Tabelle I
Es ist anzumerken, dass in Tabelle I die Einträge, bei denen die Eingangsspannung V_IN gleich 0,51 und 0,79 ist, in dem Bereich sind, wo die Schalter M5 und M6 nicht leiten.
Die vorangehende Analyse und Tabelle I zeigen, dass für Eingangsspannungen V_IN, die vom Ende des Vorladestadiums PR bis zum Ende des Abtastsignals SAMP nahezu konstant bleiben, alle Eingangsspannungen V_IN zwischen 0 Volt und 1 Volt in dem zulässigen Abtastbereich sind. Wenn sich jedoch die Eingangsspannung V_IN ändert, kann eine Modifikation der Schaltung notwendig sein. Wenn z. B. die Eingangsspannung V_IN abnimmt, müsste die Ausgangsspannung V_O des Operationsverstärkers OA4 negativ sein, wenn der gesamte Wert der Eingangsspannung V_IN über dem Ausgangsspannungserhöhungskondensator C_S während des Vorladestadiums PR gespeichert wurde. Um den sich ändernden Werten der Eingangsspannung V_IN Rechnung zu tragen, sollte die Source des Schalters M2 mit einer nicht-Null-Spannung V_OFFSET verbunden sein, wie in der in 4 gezeigten, alternativen Schaltung gezeigt.
4 zeigt eine Alternative zu der in 3 gezeigten Schaltung. In 4 sind ein Operationsverstärker OA5, Schalter M1, M5 und M6, ein Haltekondensator C_H und ein Ausgangsspannungserhöhungskondensator C_S wie in Bezug auf 3 beschrieben konfiguriert. Die Source des in 4 gezeigten Schalters M2 ist jedoch mit einer Offsetspannung V_OFFSET verbunden anstatt wie in 3 mit der Masse. Die Offsetspannung V_OFFSET gleicht die Änderungen in der Eingangsspannung V_IN aus und wird basierend auf Systemanforderungen gewählt.
In der Erklärung sei angenommen, dass der Ausgangsspannungserhöhungskondensator C_S immer anfänglich durch herkömmliche, separate Schalter (nicht gezeigt) zwischen sowohl dem Ausgangsspannungserhöhungskondensator C_S und Masse entladen ist.
Für eine Offsetspannung V_OFFSET, die gleich 0,2 Volt gewählt ist, zeigt Tabelle II die Ergebnisse der in 4 gezeigten Schaltung.
Tabelle II
Hierbei muss die Ausgangsspannung V_O des Operationsverstärkers OA5 mindestens 0,2 Volt für V_OUT = V_IN am Ende des Abtastsignals SAMP sein. Somit kann die Eingangsspannung V_IN zwischen dem Ende des Vorladestadiums PR und dem Ende des Abtastsignals SAMP um 0,2 Volt sinken, ohne dass der Operationsverstärker OA5 V_O negativ steuern muss. Jedoch würde dann das entgegensetzte Problem bestehen. Bei dem Eintrag in Tabelle II für die Eingangsspannung V_IN = 0,79 Volt ist zu sehen, dass die Ladespannung V_CH im wesentlichen bei ihrem höchsten, zulässigen Wert, d. h., bei 0,49 Volt, sein muss, um erfolgreich eine Eingangsspannung V_IN von 0,79 Volt abzutasten. Wenn die Eingangsspannung V_IN bei 0,79 Volt am Ende des Abtastsignals SAMP startete und dann auf ein höheres Spannungsniveau ansteigen würde, wäre die Abtastschaltung nicht in der Lage, V_OUT = V_IN zu erreichen, weil die Ladespannung V_CH höher sein müsste, als dies der Schalter M1 leisten kann.
Die Schaltung aus 4 gleicht diese Änderung in der Eingangsspannung V_IN während des Abtastens aus durch Wählen einer Offsetspannung V_OFFSET = 0,1 Volt in diesem Beispiel. Die Ergebnisse der in 4 gezeigten Schaltung mit einer Offsetspannung V_OFFSET = 0,1 Volt sind in Tabelle III gezeigt.
Der Wert der Offsetspannung V_OFFSET ist basierend auf den folgenden, allgemeinen Regeln gewählt:

(1) Der Maximalbetrag, um den die Eingangsspannung V_IN zwischen dem Ende des Vorladestadiums PR und dem Ende des Abtastsignals SAMP fallen kann, ist gleich der Offsetspannung V_OFFSET.
(2) Der Maximalbetrag, um den die Eingangsspannung V_IN zwischen dem Ende des Vorladestadiums PR und dem Ende des Abtastsignals SAMP ansteigen kann, ist: 2VT,n – (VT,p + VOFFSET)
(3) Für symmetrischen Betrieb ist V_OFFSET wie folgt gewählt.

Nun sei unterstellt, dass die Abtastschaltung der vorliegenden Erfindung Nyquist-Abtastung durchführt. In diesem Fall ist die Abtastperiode T_S Sekunden, so dass die maximale Eingangsfrequenz 1/2 T_S Hertz ist. Die maximale Flankensteilheit für eine sinusartige Eingabe ist: πVSUPPLY/2TS Volt/sek.
Der maximale Anstieg oder Abfall dieses sinusartigen Eingangssignals während der Abtastzustandspulsweite τ ist:
Ein Gleichsetzen dieser Quantität auf den gewählten Wert der oben berechneten Offsetspannung VOFF führt zu der Bedingung für den Arbeitszyklus des Abtastpulses τ.
Für V_RAIL ≤ V_T,n + V_T,p ist dies die Bedingung, die für einen toten Bereich in der Schaltertransfercharakteristik benötigt ist.
In diesem Beispiel führt dies zu τ/T_S = 0,064, d. h., der Abtastpuls τ kann nicht mehr als 6,4% der gesamten Abtastperiode T_S sein. Dieses Ergebnis ist konsistent mit denjenigen herkömmlicher Abtastschaltungen.
Somit erlaubt die Spannungs-Abtast- und Halteschaltung gemäß der vorliegenden Erfindung ein Signal abzutasten, welches die gesamte Versorgungsspannung überspannt, ohne auf entweder ein Schaltergatespannungsbootstrapping oder Vorrichtungen niedrigen Schwellenwerts zurückzugreifen, was wiederum die Implementierung von Technologien sehr feiner Linien (d. h., weniger als 0,1 μm) mit einer sehr geringen Haltemodusschräge erlaubt.
Dritte Ausführungsform
5A zeigt eine dritte Ausführungsform der vorliegenden Erfindung, welche eine Verbesserung zu der zuvor in Bezug auf die Schaltung aus 8 beschriebenen Konfiguration eines geschalteten Operationsverstärkers ist.
5A zeigt einen geschalteten Verstärker 500, der einen Operationsverstärker OA5 und zwei Tristate-Puffer 502, 504 aufweist, welche separate Ausgangsstufen bilden, welche den Ausgang des Operationsverstärkers OA5 jeweils unter Steuerung von Tristate-Steuersignalen TR1, TR2. Die Tristate-Puffer 502, 504 gehen in einen Ausgangs-Tristate-Modus hoher Impedanz, wenn die Tristate-Steuersignale TR1, TR2 auf ein logisches HIGH gehen. Die Tristate-Puffer 502, 504 leiten ihr Eingangssignal durch, wenn die Tristate-Steuersignale TR1, TR2 auf ein logisches LOW gehen, d. h., versetzen ihre Ausgänge in einen Hochimpedanzzustand. Selbstverständlich können andere Typen von Tristate-Puffer, andere Logikkomponenten und/oder Vorrichtungen mit Logikzuständen, die von den in der vorliegenden Ausführungsform Offenbarten verschieden sind, implementiert werden. Der erste Tristate-Buffer 502 steuert den Rückkopplungspfad des Ausgangs des Operationsverstärkers OA5 zurück zu dem invertierenden Eingang des Operationsverstärkers OA5. Der zweite Tristate-Puffer 504 steuert den Durchgang der Ausgabe des Operationsverstärkers OA5 zu dem Schalter M1.
Ein Ausgangsspannungserhöhungskondensator C_S erhöht das Niveau der Spannung des Haltekondensators C_H ähnlich zu den vorangehenden Ausführungsformen. Hierbei wird jedoch der positive Knoten des Ausgangsspannungserhöhungskondensators C_S direkt durch die von dem Operationsverstärker OA5 ausgegebene Spannung V_O, geladen. Der positive Knoten wird auf das Niveau des Ausgangs des Operationsverstärkers OA5 geladen, wenn der erste Tristate-Puffer 502 nicht im Tristate-Zustand ist. Eine als ein Schalter arbeitende n-Kanal-MOS-Transistor-Vorrichtung M7 ist zwischen dem negativen Knoten des Ausgangsspannungserhöhungskondensators C_S und einer Referenzaussteuerungsspannung (reference swing voltage) V_SWING angeschlossen. Der Schalter M7 ist durch das Vorladesignal PR gesteuert.
5B ist ein Zeitdiagramm, welches die Zeitgebung von Steuersignalen in der Schaltung aus 5A während des Vorlade-, Abtast-, Halte- und Endladezyklus zeigt. Insbesondere zeigt 5B das Vorladesignal PR, das Abtastsignal SAMP und das erste und das zweite Tristate-Signal TR1 und TR2, welche Aspekte der in 5A gezeigten Schaltung steuern.
Während des Vorladezyklus zeigt die Wellenform (a) in 5B, dass das Vorladesignal PR auf logisch hoch ist und somit den Schalter M7 EIN schaltet. Zu diesem Zeitpunkt ist das Abtastsignal SAMP, wie in Wellenform (b) in 5B gezeigt, niedrig und schaltet somit den Schalter M1 AUS. Während des Vorladeryklus ist ebenfalls das erste Tristate-Signal TR1 wie in Wellenform (c) in 5B gezeigt, niedrig, was dem ersten Tristate-Puffer 502 erlaubt, die Ausgabe des Operationsverstärkers OA5 zu dem positiven Knoten des Ausgangsspannungserhöhungskondensator C_S zu leiten. Dies lädt den positiven Knoten auf das Niveau der Ausgangsspannung V_O1. Die Wellenform (d) in 5B zeigt, dass das zweite Tristate-Signal TR2 während des Vorladezyklus hoch ist, wodurch der Ausgang des zweiten Tristate-Puffers 504 in den Tristate bringt.
In dem Vorladezyklus wird dem ersten Tristate-Puffer 502 erlaubt, sein Eingangssignal durchzulassen, und der Operationsverstärker OA5 ist als ein nicht invertierender Einheitssteigerungs-Verstärker mit der Verstärkung eins konfiguriert. Die Ausgangsspannung V_OUT wird über die Rückkopplungsschleife 506 dazu gezwungen, gleich der Eingangsspannung V_IN sein, und die Ladespannung V_CH über den Haltekondensator C_H wird gleich der Aussteuerungsspannung V_SWING eingestellt. Dies erzeugt eine Spannung über dem Ausgangsspannungserhöhungskondensator C_S von etwa V_CS = V_in – V_SWING. Während des Abtastzyklus ist das Vorladesignal PR niedrig, was den Schalter M7 AUS schaltet, und das Laden des negativen Knotens des Ausgangsspannungserhöhungskandensators C_S anhält. Das Abiastsignal SAMP ist während des Abtastzyklus hoch, um den Schalter M1 EIN zu schalten, und der zweite Tristate-Puffer 504 ist durch das Tristate-Signal TR2 EIN geschaltet, um der Ausgangsspannung V_O2 des Operationsverstärkers OA5 zu erlauben, den Haltekondensator C_H zu laden. Das erste Tristate-Signal TR1 bringt den ersten Tristate-Puffer 502 während des Abtastzyklus in den Tristate-Zustand, um seinen Ausgang in einen Hochimpedanzzustand zu versetzen.
Wenn er in dem Abtastzyklus ist, bringt der erste Tristate-Puffer 502 seinen Ausgang auf einen Tristate-Hochimpedanzzustand hoch und der zweite Tristate-Puffer 504 lässt sein Eingabesignal passieren. Da die Ladespannung V_CH gleich der Aussteuerungsspannung V_SWING war und die Ausgangsspannung V_OUT gleich der Eingangsspannung V_IN in der Vorladephase wird, muss der Operationsverstärker OA5 wieder dieselbe Spannung an seinem Ausgang erzeugen, um V_OUT = V_IN aufrecht zu erhalten. Wenn jedoch der Vorgang des AUS-Schaltens des ersten Tristate-Puffers 502 die Ladespannung V_CS irgendwie verfälscht hat, so dass das ausgegebene V_OUT nicht länger gleich der Eingangsspannung V_IN ist, kann die Rückkopplungsschleife durch den zweiten Tristate-Puffer 504 eine Verfälschung der Ladespannung V_CH korrigieren, um V_OUT = V_IN wieder herzustellen, indem die Ladespannung V_CH über oder unter die Aussteuerungsspannung V_SWING wie benötigt bewegt wird.
Wenn z. B. der Schalter M1 eine niedrigere Schwellenwertspannung von 0,5 Volt hat, kann die Aussteuerungsspannung V_SWING auf 0,25 Volt eingestellt werden, was eine Korrektur von +/– 0,25 Volt an der Ladespannung V_CH erlaubt. Für eine Versorgungsspannung von 1,0 Volt ist dies die Hälfte des gesamten Signalbereichs, was eine sehr wesentliche Fehlerkorrekturfähigkeit ist.
Der Haltezyklus stellt eine Zeitperiode dar, während welcher die von der Abtast- und Halteschaltung ausgebene, abgetastete Eingabe stabil ist, und durch eine nachfolgende Schaltungsanordnung verwendet werden kann. Während des Haltezyklus ist das Vorladesignal PR niedrig, was den Schalter M7 AUS schaltet, ist das Abtastsignai SAMP niedrig, was den Schalter M1 AUS schaltet, und sind beide Tristate-Signale TR1 und TR2 HIGH, um die Ausgänge des ersten und des zweiten Tristate-Puffers 502, 504 in einen hochohmigen Tristate-Zustand zu versetzen.
Der Ausgangsspannungserhöhungskondensator C_S wird während des Vorladezyklus auf ein Niveau gleich der Ausgangsspannung V_O des Operationsverstärkers OA5 minus der Aussteuerungsspannung V_SWING geladen. Der Haltekondensator C_H wird während des Abtastzyklus auf das Niveau der Eingangsspannung V_IN geladen. Sowohl der Ausgangsspannungserhöhungskondensator C_S als auch der Haltekondensator C_H halten ihre Ladung während des Haltezyklus aufrecht und werden während des Endladezyklus durch geschaltete Verbindungen nach Masse (nicht gezeigt) entladen.
Somit fügt die dritte Ausführungsform der vorliegenden Erfindung einen zweiten Schritt zu dem Abtasten eines Eingangssignals hinzu, d. h., Tristate-Ausgangsstufen für den Operationsverstärker OA5, um den potenziell großen Fehler zu korrigieren, der erzeugt werden kann, wenn die Ausgangsstufe eines herkömmlichen, geschalteten Operationsverstärkers Tristate-gesteuert wird.
Der Haltekondensator C_H und der Ausgangsspannungserhöhungskondensator C_S können nicht-lineare Kondensatoren sein, z. B. MOS-Gate-Kondensatoren. Der Wert des Haltekondensators C_H hängt von anderen Systembetrachtungen ab wie den Anforderungen an thermisches Rauschen und die gewünschte Bit-Level-Genauigkeit. Die hier offenbarten Ausführungsformen sind bezogen auf eine 10- oder 11-Bit-Genauigkeit im Ausgang. Der Ausgangsspannungserhöhungskondensator ist in den offenbarten Ausführungsformen 1 Picofarad (pF), was dauerhaft geeignet ist für etwa eine 10-Bit-Genauigkeit im Ausgang.
Obwohl Vorrichtungen niedrigeren oder sogar niedrigen Stellenwerts in der Schaltung von 5A verwendet werden können, wird der Ausgangssignalabfall der Abtast- und Halteschaltung niedriger Spannung durch die Verwendung von Standardschwellenwertspannungsvorrichtungenn verbessert.
Die vorliegende Erfindung verbessert die Genauigkeit von Abtastschaltungen, die bei sehr geringen Energieversorgungen arbeiten, weil sie die AUS-Zustand-Leckage und einen Abfall, die üblicherweise mit dieser geringen Energieversorgung arbeitenden, herkömmlichen Vorrichtungen verbunden ist, verbessert. Die vorliegende Erfindung verbessert auch den Bereich der Ausgabe der Abtastschaltung.

Claims

Abtastschalturg zum Betrieb mit einer sehr geringen Spannungsversorgung von weniger als etwa 2 V, aufweisend: eine Abtast- und Halteschaltung (OA4, M1, CH); einen Ausgangsspannungserhöhungskondensator (CS); und eine Vorladeschaltung (M2, M5, M6) zum Vorladen des Ausgangsspannungserhöhungskondensators (CS), wobei die Vorladeschaltung (M2, M5, M6) eine Rückkopplungsschleife zu einem Eingang (+) zu der Abtast- und Halteschaltung (OA4, M1, CH) aufweist.
Abtastschaltung nach Anspruch 1, ferner aufweisend: einen Reihentransistor (M5, M6) in der Rückkopplungsschleife, um die Rückkopplungsschleife zu öffnen und zu schließen.
Abtastschaltung nach Anspruch 1, ferner aufweisend: einen n-Kanal-Transistor (M5); und einen p-Kanal-Transistor (M6) parallel zu dem n-Kanal-Transistor (M5); wobei der n-Kanal-Transistor (M5) und der p-Kanal-Transistor (M6) dahingehend wirken, die Rückkopplungsschleife zu öffnen und zu schließen.
Abtastschaltung nach Anspruch 1, wobei die Vorladeschaltung aufweist: einen ersten Transistor (M2), um einen negativen Knoten (–) des Ausgangsspannungserhöhungskondensators (CS) auf ein erstes Spannungsniveau während eines Vorladezyklus der Abtastschaltung (OA4, M1) zu laden; und einen zweiten Transistor (M5, M6), um den positiven Knoten (+) des Ausgangsspannungserhöhungskondensators (CS) auf ein zweites Spannungsniveau während des Vorladezyklus der Abtastschaltung (OA4, M1) zu laden.
Abtastschaltung nach Anspruch 4, wobei die Vorladeschaltung ferner aufweist: einen dritten Transistor (M5, M6), um den positiven Knoten (+) des Ausgangsspannungserhöhungskondensators (CS) auf das zweite Spannungsniveau während des Vorladezyklus zu laden.
Abtastschaltung nach Anspruch 1, wobei die Abtast- und Halteschaltung (OA4, M1, CH) aufweist: einen Operationsverstärker (OA4); und einen Haltekondensator (CH).
Abtastschaltung nach Anspruch 6, wobei die Abtast- und Halteschaltung (OA4, M1, CH) ferner aufweist: einen Transistor (M1), um einem Ladesignal zu ermöglichen, den Haltekondensator (CH) während eines Abtastzyklus der Abtastschaltung (OA4, M1) zu laden.
Abtastschaltung zum Betrieb mit einer sehr geringen Spannungsversorgung von weniger als etwa 2 V nach Anspruch 1, wobei die Vorladeschaltung (M2, M5, M6) aufweist: eine negativen-Knoten-Vorladungsschaltung (M2), um einen negativen Knoten (–) des Ausgangsspannungserhöhungskondensators (CS) während eines Vorladezyklus der Abtastschaltung (OA4, M1) zu laden; und eine Rückkopplungsschaltung (M5, M6) zum Laden eines positiven Knotens (+) des Ausgangsspannungserhöhungskondensators (CS) während des Vorladezyklus der Abtastschaltung (OA4, M1) auf ein Spannungsniveau basierend auf einer Eingabe zu der Abtast- und Halteschaltung (OA4, M1, CH).
Verfahren zum Abtasten einer Eingabe, aufweisend: Vorladen eines positiven Knotens (+) eines Ausgangsspannungserhöhungskondensators (CS) auf ein erstes Spannungsniveau basierend auf einem Spannungsniveau des Eingabesignals (IIN); Vorladen eines negativen Knotens (–) des Ausgangsspannungserhöhungskondensators (CS) auf ein zweites Spannungsniveau basierend auf einer Referenzspannung (VOFFSET); Abtasten des Eingabesignals (IIN); Halten des abgetasteten Eingabesignals; und Addieren einer Spannung (OFFSET), welche über den Ausgangsspannungserhöhungskondensator (CS) vorgeladen wird, zu einer Spannung (VCH), welche von einer Abtast- und Halteschaltung (VOFFSET) ausgegeben wird.