JP3609631B2 - 低電圧サンプル・ホールド回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は時間変化する入力信号のサンプリング回路および方法に関するものである。特に、サンプル及びホールド回路において使用されるＭＯＳトランジスタのしきい値電圧より数１０分の１ボルト程度と低い全体の電源電圧で使用されるサンプル及びホールド回路に関する。
【０００２】
【発明が解決しようとする課題】
現代の社会においては、例えば携帯電話の一般化によって明らかなように、電子機器の携帯性は重要な特長である。しかしながら、周知の通り、携帯用の電子機器の電源部分は携帯用電子機器のサイズと重さの大部分を占めてしまう。サイズを小さくするため及び／または充電と充電の間の作動可能な時間を延ばすために、携帯用電子機器の電力消費を最小限にすることが求められている。この目的を果たす一つの方法は、電源の電圧レベルを下げることである。いくつかの例においては、電力消費を最小限に抑えるだけでなく、現在０．１μｍ以下の線幅に近づきつつある、微細ラインの集積回路技術の、低いレベルでの電気限界に対応するために、電源の電圧レベルを下げることが必要とされる。このように高度に集積されたデバイスにおける回路と線幅は、必要な電源レベルに基づいて縮小される。よって、既存の携帯用電子機器は典型的に５ボルトの電源を使用している一方で、近年、電源のレベルは３ボルトに減少しており、最近では、多くの携帯用電子機器の全体の電源は、１．０ボルトに近づきつつある。
【０００３】
非常に低い電源電圧において、基準のしきい値を示すＭＯＳトランジスタを使用してアナログ機能を実施することは困難とされている。ｎ−チャンネルトランジスタのスイッチを入れためには、このチャンネルを通過する信号にしきい値電圧Ｖ_Ｔ，ｎ を加えた以上の電圧が、そのゲートに存在しなければならない。ｐ−チャンネルトランジスタのスイッチについては、電源電圧からそのしきい値電圧Ｖ_Ｔ，Ｐ を差し引いたものより小さい電圧が、そのゲートに存在しなければならない。
【０００４】
従来のＣＭＯＳの工程においては、０．７ボルトのしきい値を示すｎ−チャンネルのデバイス、および１．０ボルトのしきい値を示すｐ−チャンネルのデバイスを特徴としている。スイッチとして動作するｐ−チャンネルトランジスタに対しては、そのゲートの電圧が、そのチャネルを通過する信号より少なくともしきい値電圧Ｖ_Ｔ，Ｐ より低くなければならない。１ボルトの全体の電源で、ｐ−チャンネルトランジスタのデバイスのスイッチを入れるためだけに全供給電圧が必要である。ｐ−チャンネルトランジスタデバイス４０２は、このように低い電源を行うスイッチとして使用した場合、図６Ａに示されるようにスイッチが入らないため、実質的には役に立たない。
【０００５】
一方、１ボルトの電源は、ｎ−チャンネルトランジスタデバイス４０４のスイッチを入れるのに十分な範囲を有するが、図６Ｂでは、有効な信号範囲（０から１ボルト）の約３０％（例えば０から０．３ボルト）だけが通過することを示している。
【０００６】
標準的なＭＯＳトランジスタデバイスのしきい値電圧は、より費用のかかる製造プロセスを使用することで低下できるが、サンプル及びホールド回路に使用される場合は、不都合な点が残る。例えば、従来の０．３５μｍ，３ボルトの技術を使用した場合、ｎ−チャンネルトランジスタデバイスは約０．５ボルトの低いしきい値電圧を有する。スイッチとして動作する場合、ｎ−チャンネルトランジスタスイッチは、１ボルトの電源で約０ボルト乃至０．５ボルトの信号を送ることが出来る。一方、この技術を使用したｐ−チャンネルトランジスタデバイスは、約０．８ボルトの低いしきい値電圧を有する。このように、低いしきい値電圧のｐ−チャンネルトランジスタスイッチは、同じ１ボルトの電源を使用することによって、約０．８ボルト乃至１．０ボルトの信号を送ることが出来る。
【０００７】
仮に、これらの低いしきい値電圧のデバイスが１ボルトの電源を使用して並列に使用された場合でも、約０．５ボルト乃至０．８ボルトの範囲内での電圧入力は、低いしきい値電圧のｐ−チャンネルによっても、あるいはｎ−チャンネルトランジスタデバイスによっても送ることはできず、従って適切にサンプリングされない。
【０００８】
本明細書において説明する１ボルトの電源は、新しい状態では１．２ボルトの蓄電池であり、耐用年数を過ぎると約１．０ボルトまで放電する。
【０００９】
ＭＯＳトランジスタスイッチは、サンプル及びホールド回路に通常使用される。サンプル及びホールド（Ｓ／Ｈ）回路は、アナログ・デジタル式変換器（ＡＤＣ）あるいは他の後続の回路がサンプルを安定させるために十分足りる長さの、時間変動式信号の電流あるいは電圧の単独サンプルの確保と維持を繰り返す。サンプル及びホールド回路なしでは、サンプルが後続の回路により利用される時間長の間における入力信号における変動に対して脆弱であるため、ＡＤＣあるいはサンプル及びホールドカイロに続く他の回路の精度が悪くなる。
【００１０】
図７は、演算増幅器（ｏｐ ａｍｐ）ＯＡ１と、スイッチとして動作される基準しきい値のＭＯＳトランジスタデバイスＭ１、並びにホールドコンデンサＣ_Ｈとを含む、従来の電流のサンプル及びホールド回路を示す。サンプル及びホールド回路は、ホールド信号の動作部分の間に負荷スイッチＭＬと、負荷抵抗Ｒ_Ｌ に給電する。スイッチＭ１は、サンプリング信号ＳＡＭＰの制御下で、スイッチＭ１のゲートに入力するように動作される。サンプリング信号ＳＡＭＰが有効な場合、すなわち論理１において、スイッチＭ１は演算増幅器ＯＡ１の出力がホールドコンデンサＣ_Ｈ を通り充電することを許容する。負荷スイッチはホールド信号の制御下で動作される。
【００１１】
演算増幅器ＯＡ１自体は、１ボルトの電源でも、０ボルト乃至電源の最大レベルまでの最大出力範囲を持つ従来のデバイスである。しかしながら、スイッチＭ１のＯＮしきい値電圧のため、スイッチＭ１を通りホールドコンデンサＣ_Ｈ で充電される充電圧Ｖ_ＣＨの範囲は、わずかに約０乃至０．３ボルトの間に限定される。従って、スイッチＭ１は、１ボルトの電源によって提供される０乃至１．０ボルトの有効な信号範囲の約３０％が通過し、ホールドコンデンサＣ_Ｈ を充電することを許容する。たとえスイッチＭ１が、ホールドコンデンサＣ_Ｈ と反対側の充電圧Ｖ_ＣＨの範囲を改善する、低いＯＮしきい値電圧を有するデバイスであったとしても、ＯＦＦ状態のスイッチＭ１を通して増加された電流の漏出は、電流のサンプリング回路の精度を悪化させる。これは、低いしきい値電圧のトランジスタデバイスが、完全にＯＦＦにならないためである。
【００１２】
図７の回路においてｎ−チャンネルスイッチＭ１が、基準しきい値の電圧デバイスである場合、すなわち約０．７ボルトのＯＮしきい値電圧を有する場合、充電圧Ｖ_ＣＨの範囲は約０．３ボルト程度となる。この場合、充電圧Ｖ_ＣＨは、その範囲の上限である０．３ボルトに達する。
【００１３】
一方、図７の回路においてスイッチＭ１が、例えば約０．３ボルトのＯＮしきい値電圧を示す低いしきい値の電圧デバイスである場合、ホールドコンデンサＣ_Ｈ の電圧範囲は、０乃至０．７ボルトと大幅に改善され、演算増幅器ＯＡ１の出力電圧Ｖ_ｏ 、すなわち０ないし０．７ボルトの範囲内のどのレベルにも充電可能となる。しかしながら、低いしきい値電圧のスイッチＭ１の増加されたＯＮ漏出は、いずれにしても不都合である。残念ながら、たとえ低いしきい値スイッチＭ１を使用しても、演算増幅器ＯＡ１の出力電圧Ｖ_ｏ の全範囲の上限部分、すなわち０．７乃至１ボルトの部分は、サンプリングできない。
【００１４】
よって、スイッチとして使用する場合、低いしきい値のＭＯＳトランジスタデバイスは、サンプル及びホールド回路の範囲を大幅に増大させることが出来る。しかしながら、低いしきい値のＭＯＳトランジスタデバイスは、普通のしきい値のＭＯＳトランジスタデバイスの製造プロセスのために、一般的にコストがかかり、普通のしきい値ＭＯＳトランジスタデバイスに比べて、ＯＦＦ状態における好ましくない漏れ電流がでる。実際、低いしきい値のＭＯＳトランジスタデバイスのスイッチを完全に切ることが困難であり、不可能な場合もあるため、低いしきい値のＭＯＳトランジスタスイッチは不十分なサンプル及びホールド構成要素である。更に、低いしきい値であるにもかかわらず、低いしきい値のＭＯＳトランジスタデバイスでは、有効な信号範囲が低い電圧の電源によって提供されるものよりも小さく収斂させてしまう。
【００１５】
従来の１つの技術では、ＭＯＳトランジスタスイッチのゲート駆動電圧を、供給電圧より大きい値に「ブートストラップ」している。この技術は、これらのより高い電圧、つまり電源電圧より高い信号においてブレークダウンなしに機能することができる集積回路技術に有効であるが、配線および構成部品の規模がより小さくまた電気的機能が制限させることから０．１μｍの技術のような非常に微細なラインの集積回路技術には利用することができない。それゆえ、ゲート駆動電圧のブートストラップは、特に０．１μｍや、それ以下の細線技術に対応できず、好ましい技術ではない。
【００１６】
従来の別のシステムは、周知のスイッチ演算増幅器であり、全アンペアが能動的に切り換えられる、すなわちホールドコンデンサＣ_Ｈ を充電するためにＯＮに入れたり、サンプル及びホールド作動のホールド位相の間にスイッチをＯＦＦに入れたりすることが出来る。図８は、従来の閉ループ、スイッチ演算増幅器ＯＡ２、電圧サンプル、並びにホールド回路を示す。図８において、閉ループ、非反転増幅器は、トリステート信号ＴＲ１の制御下でトリステートすることができる出力ステージを持つ特性がある。トリステートされない時は、演算増幅器ＯＡ２が、ホールドコンデンサＣ_Ｈ を充電する。トリステート信号ＴＲ１の能動的、あるいは論理１の状態によってトリステートされた時は、演算増幅器ＯＡ２がトリステートされる前に、ホールドコンデンサＣ_Ｈ の反対側に展開される充電圧Ｖ_ＣＨにより、入力電圧Ｖ_ＩＮの安定した出力サンプルが提供される。
【００１７】
図８に示した閉ループ、スイッチ演算増幅器、電圧サンプル及びホールド回路は、ＭＯＳトランジスタスイッチに対して十分な論理的な駆動ができない時にも、レール間サンプリング出力を提供する。残念ながら、演算増幅器ＯＡ２の出力ステージは、慎重に停止しなければならない。例えば、アンペア出力ステージの、ｎ−チャンネルの停止とｐ−チャンネルの停止の間のタイミングの不適合によってホールドコンデンサＣ_Ｈ に誤った充電がなされ、従ってその充電圧Ｖ_ＣＨと、サンプル及びホールド回路の出力が妨害される。この妨害は、相当に大きくなる可能性がある。
従って、正確でフルレンジでの動作が可能な、非常に低い電源電圧を持つサンプリング回路が必要とされる。
【００１８】
【課題を解決するための手段】
例えば約１ボルトの、非常に低い全体の電源電圧でフルレンジおよび低い出力垂下特性を提供するサンプリング回路が開示されている。サンプリング回路は、サンプル及びホールド回路と、サンプル及びホールド回路の出力の電圧レベルを昇圧する電圧ブースト回路とから構成される。
【００１９】
断続的にホールドされた信号の電圧出力を昇圧する、非常に低い電圧を電源とするプレチャージ回路も開示されいてる。プレチャージ回路は、断続的にホールドされた信号の電圧出力に接続されたブーストコンデンサを充電する。サンプリング回路のプレチャージサイクルの間、第１のトランジスタは、ブーストコンデンサの陽極ノードを、第１の電圧レベルに切り換え、第２のトランジスタは、ブーストコンデンサの陰極ノードを、第２の電圧レベルに切り換える。
【００２０】
電圧ブースト回路がプレチャージされ、また入力信号がサンプリングされる、入力信号をサンプリングする方法も開示されている。その後、サンプリングされた入力信号はホールドされ、サンプリングされホールドされた入力信号の電圧レベルは、電圧ブースト回路の中でプレチャージされたブースト電圧によって昇圧される。
本発明の特長および利点は、図面の参照して以下の説明から当業者には自明である。
【００２１】
【発明の実施の形態】
本発明は、非常に低い電源電圧によって動作可能で有効なサンプリング回路を提供するために、サンプル及びホールド回路の機能に、電流複写機つまり動的電流ミラー回路を結合させたものである。
【００２２】
典型的な電流複写機つまり動的電流ミラー回路においては、そのゲートがフィードバック回路によって、入力ドレイン電流を維持するのに必要な電圧レベルまで駆動させられる間に、入力電流が金属酸化物半導体（ＭＯＳ）トランジスタデバイスのドレインに印加される。ゲートの電圧の値は、印加されるドレイン電流がゲート電圧のレベルに実際に到達し維持されている間は問題ではない。本発明によるサンプリング回路に電流複写機を使用することで、例えば１ボルトの電圧源の非常に低い電源のレベルにまで及ぶ、フルレンジ出力機能を提供することができる。
【００２３】
（第１の実施形態）
図１は、本発明の第１の実施形態における電流複写機を用いた、電流サンプリング回路を示す。この実施形態は、演算増幅器ＯＡ３、ＭＯＳトランジスタスイッチＭ１、並びに図８に示される従来の回路に類似した配列のホールドコンデンサＣ_Ｈ を含む。しかしながら、図１におけるプレチャージ回路１００は、蓄電流ＭＯＳトランジスタＭ３のゲートにおいて、電圧レベルを昇圧するために、ホールドコンデンサＣ_Ｈ の出力に加えられる。蓄電流ＭＯＳトランジスタＭ３は、動的電流ミラー回路として作動する。
【００２４】
プレチャージ回路１００は、ｎ−チャンネルＭＯＳトランジスタＭ２、出力電圧ブーストコンデンサＣＳ 、並びにｐ−チャンネルＭＯＳトランジスタＭ４を含んでいる。ｎ−チャンネル、並びにｐ−チャンネルＭＯＳトランジスタＭ２、Ｍ４は、基準しきい値の電圧デバイスである。
【００２５】
ｐ−チャンネルＭＯＳトランジスタＭ４は、そのゲートに入力された反転プレチャージ信号／ＰＲの制御下にあるスイッチとして作動され、ｎ−チャンネルＭＯＳトランジスタＭ２は、そのゲートに入力されたプレチャージ信号／ＰＲの制御下にあるスイッチとして作動される。
【００２６】
プレチャージ信号ＰＲとプレチャージ信号／ＰＲの反転は、同時にアクティブとなり、同時にインアクティブとなる。従って、プレチャージ信号Ｍ２によって制御されるスイッチＭ２、反転プレチャージ信号／ＰＲによって制御されるスイッチＭ４は、同時にアクティブとなるプレチャージ信号ＰＲと／ＰＲによって同時に閉じられ、また、同時にインアクティブとなるプレチャージ信号ＰＲと／ＰＲによって同時に開く。出力電圧ブーストコンデンサＣ_Ｓ の陰極ノードは、更にホールドコンデンサＣ_Ｈ の陽極ノードに接続されており、出力電圧ブーストコンデンサＣ_Ｓ の陽極ノードは、更に蓄電流ＭＯＳトランジスタＭ３のゲートに接続されている。蓄電流ＭＯＳトランジスタＭ３は、そのドレインが演算増幅器ＯＡ３の非反転入力へフィードバックされる間に、接地される。
【００２７】
スイッチＭ４の供給電圧は、そのドレインが出力電圧ブーストコンデンサＣ_Ｓの陽極ノードに接続される間に、非常に低い電源電圧Ｖ_{ＳＵＰＰＬＹ}に接続される。スイッチＭ４は、出力電圧ブーストコンデンサＣ_Ｓ の陽極ノードと非常に低い電源電圧Ｖ_{ＳＵＰＰＬＹ}との間に、切り換え可能な電気的通路を提供する。
【００２８】
スイッチＭ２の供給電圧は、基準電圧Ｖ_Ｘ に接続されている。スイッチＭ２は、基準電圧Ｖ_Ｘ と出力電圧ブーストコンデンサＣＳの陰極ノードとの間に、切り換え可能な電気的通路を提供する。
【００２９】
演算増幅器ＯＡ３の反転入力は、平常モード電圧Ｖ_ＣＯＭ に接続されており、それは有益な回路の通常モードの電圧、すなわち０．７ボルトの電圧である。
【００３０】
図１の回路の出力電流は、供給電圧Ｖ_{ＳＵＰＰＬＹ}、アース、あるいは他の回路（図示されない）に接続される、Ｌで示された負荷を駆動する。負荷Ｌへの電流は、理想的なスイッチＳＷ１によって、既知の方法で切り換えられる。
【００３１】
動作中は、サンプリング信号ＳＡＭＰの正レベルないし論理的なハイレベルによってスイッチＭ１がＯＮになると、演算増幅器ＯＡ３がホールドコンデンサＣ_Ｈ を充電する。しかしながら上述の通り、スイッチＭ１のＯＮしきい値電圧は、基準しきい値技術を用いて、演算増幅器ＯＡ３から送られる信号の電圧範囲を０乃至約０．７ボルトの間に限定する。スイッチＭ２及びＭ４がＯＮになると、出力電圧ブーストコンデンサＣ_Ｓ の陰極ノードは、基準電圧Ｖ_Ｘ と略同じのレベルまで充電され、またその陽極は、非常に低い電源電圧Ｖ_{ＳＵＰＰＬＹ}と略同じレベルまで充電される。従って、プレチャージ回路１００は、スイッチＭ１から、蓄電流ＭＯＳトランジスタデバイスＭ３のしきい値電圧より高い電圧レベルに達する０乃至０．３ボルトの出力を昇圧し、これにより演算増幅器ＯＡ３の全出力範囲がサンプリング回路に利用される。
【００３２】
図２は、出力電圧ブーストコンデンサＣ_Ｓ の陰極ノードがサンプリング開始後に充電される電圧である基準電圧Ｖ_Ｘ 発生させるための回路の一例を示している。ｎ−チャンネルＭＯＳトランジスタＭ６は、電源電圧Ｖ_{ＳＵＰＰＬＹ}に接続されたドレインとゲートに接続され、更に負荷２０２を通して、電源を形成するソースに接続される。ｎ−チャンネルＭＯＳトランジスタＭ６の源の電圧レベルは、ｎ−チャンネルＭＯＳトランジスタＭ６のしきい値電圧を引いた供給電圧Ｖ_{ＳＵＰＰＬＹ}と略同じである。ｎ−チャンネルＭＯＳトランジスタＭ６のしきい値電圧は蓄電流ＭＯＳトランジスタＭ３のしきい値電圧と略同じであるべきである。従って、基準しきい値電圧デバイスが、蓄電流ＭＯＳトランジスタＭ３として（本発明の実施形態に見られるように）使用された場合、ｎ−チャンネルＭＯＳトランジスタＭ６も基準しきい値電圧デバイスであるべきである。よて、開示された実施形態において、基準電圧Ｖ_Ｘ は約０．３ボルトである。
【数１】

【００３３】
プレチャージ信号ＰＲおよび／ＰＲがスイッチＭ２，Ｍ４のゲートにおいてそれぞれにアクティブなときには（図１）、出力電圧ブーストコンデンサＣ_Ｓ は、ブースト電圧Ｖ_ＣＳに下式と略同じに充電される。
【数２】

【００３４】
図２に示されるように、基準電圧Ｖ_Ｘ を使うことによって、Ｖ_ＣＳは、ｎ−チャンネルＭＯＳトランジスタＭ６のＯＮしきい値電圧と略同じつまり約０．７ボルトになる。
【数３】

【００３５】
プレチャージ信号ＰＲと／ＰＲがアクティブの間、サンプリング信号ＳＡＭＰはインアクティブであり、したがって、スイッチＭ１はＯＦＦになる。その後、プレチャージ信号ＰＲと／ＰＲがインアクティブ、すなわちプレチャージ信号ＰＲが論理的にロー状態になり、反対側にあるプレチャージ信号／ＰＲが理論的にハイ状態になる。スイッチＭ２とＭ４がＯＦＦになる。よって、出力電圧ブーストコンデンサＣ_Ｓ は、約０．７ボルトに充電される。
【００３６】
出力電圧ブーストコンデンサＣ_Ｓ がプレチャージされた後、演算増幅器ＯＡ３の非反転入力に入力される入力信号Ｉ_ＩＮのサンプリングを開始するスイッチを入れるため、サンプリング信号ＳＡＭＰが出される。ゲートに現れる蓄電流ＭＯＳトランジスタＭ３の全体の電圧がどの程度の電圧であれ、そのドレイン電流を必然的に維持するという方法で、演算増幅器ＯＡ３の出力は、ホールドコンデンサＣ_Ｈ の充電を許容する。蓄電流ＭＯＳトランジスタＭ３における全体電圧は、ホールドコンデンサＣ_Ｈ の反対側にある充電圧Ｖ_ＣＨと、出力電圧ブーストコンデンサＣ_Ｓ の反対側にあるブースト電圧Ｖ_ＣＳの両方によって表わされる。
【数４】

【００３７】
重要な結論を記述する。例えば、蓄電流ＭＯＳトランジスタＭ３が標準的なしきい値デバイスである場合、大きな電流を維持するために、Ｖ_Ｔ，Ｎ （約０．７ボルト）より大きなゲート電圧が必要となる。充電圧Ｖ_ＣＨの“ブースト”は０乃至０．３ボルトのレンジ出力をホールドコンデンサＣ_Ｈ から蓄電流ＭＯＳトランジスタＭ３のしきい値電圧より高い電圧レンジへと上昇させ、従って、蓄電流ＭＯＳトランジスタＭ３の作動レンジは、その中にある。蓄電流ＭＯＳトランジスタＭ３のゲート電圧Ｖ_{ｇａｔｅ，Ｍ３} は、下記の通り、約０．７ボルトに昇圧される。
【数５】

【００３８】
従って、ホールドコンデンサＣ_Ｈ の反対側にある充電圧Ｖ_ＣＨが、０．７ボルトのブースト電圧Ｖ_ＣＳを補給されると、蓄電流ＭＯＳトランジスタＭ３はうまく駆動される。従って、開示されたサンプリング回路の出力駆動は、スイッチＭ１が通れる電圧の範囲の拡張によってではなく、むしろ蓄電流ＭＯＳトランジスタＭ３の駆動に関してより有用なレベルまで範囲を移動させることによってその能力がより高められる。
【００３９】
この手法への一般的な代りの方法は、スイッチＭ１のゲートにおける電圧レベルを供給電圧以上のレベルにまで昇圧することを含んでいる。これによってスイッチＭ１が通れる電圧の範囲を拡張することができるが、関連する集積回路技術がゲート電圧が電源のレベルより高いレベルにある時に起こる停止を回避できた場合においてのみ達成できる。０．１μｍ技術のようなより高度なサブミクロンプロセスのためには、１ボルトの非常に低い電源電圧がこのような選択を本質的に邪魔している。
【００４０】
蓄電流ＭＯＳトランジスタＭ３のゲートの寄生的な静電容量は、出力電圧ブーストコンデンサＣ_Ｓ との共有の充電によって充電圧Ｖ_ＣＨを減らす。この場合、基準電圧Ｖ_Ｘ は、出力電圧ブーストコンデンサＣ_Ｓ の上に、より高いブースト電圧Ｖ_ＣＳを提供する電位の接地の値に近づく（あるいは同じにする）ために選ぶことができる。出力電圧ブーストコンデンサＣ_Ｓ は、蓄電流ＭＯＳトランジスタＭ３のゲートの寄生的な静電容量よりはるかに大きな値に選ばれる。
【００４１】
入力電流Ｉ_ＩＮの範囲と、蓄電流ＭＯＳトランジスタＭ３の寸法は、蓄電流ＭＯＳトランジスタＭ３のゲートに入力された、許容可能な電圧の範囲に対応して適切に選ばれなければならない、すなわち、Ｖ_ＣＨ＋Ｖ_ＣＳの範囲中になければならない。低い電圧の電流サンプリング回路の動的範囲は、本質的には、蓄電流ＭＯＳトランジスタＭ３のゲートの基準ノイズと、蓄電流ＭＯＳトランジスタＭ３のゲートにおける全体の有効信号の振れとによって限定されるだけである。開示された実施形態において、この全体の有効信号の振れは、
【数６】

【００４２】
蓄電流ＭＯＳトランジスタＭ３は、基準しきい値あるいは低いしきい値電圧ＭＯＳトランジスタデバイスのいずれにもなることができる。しかしながら、たとえ、蓄電流ＭＯＳトランジスタＭ３が、基準しきい値電圧デバイスと対立する低い電圧デバイスであっても、これにより特に特長はない。例えば、仮に、蓄電流ＭＯＳトランジスタＭ３がより低いないし約０．５または０．３ボルトの低いしきい値電圧を有する場合、スイッチＭ４は、制御信号ＰＲによって駆動するｎ−チャンネルＭＯＳトランジスタに置換され、基準電圧Ｖ_Ｘ は、約０ボルトに設定される。これは、結果的に、蓄電流ＭＯＳトランジスタＭ３のゲートにおける、０．３ボルトと０．６ボルトの間の有効なゲート振動となり、動作はできるが約０．６乃至１．０の電圧範囲を浪費する。
【００４３】
（第２の実施形態）
図３は、発明の第２の実施形態を示し、図４は、第２の実施形態とは別の実施形態を示す。
図３において、演算増幅器ＯＡ４は、非反転の入力ノードにおいてサンプリングするために、入力電流Ｉ_ＩＮを受け取る。演算増幅器ＯＡ４の反転ノードは、サンプル及びホールドの出力電圧Ｖ_ＯＵＴ に接続される。演算増幅器ＯＡ４は、１ボルト、例えば０乃至１ボルトの電力供給を持つ、レールツウレール入力が可能な一般的なデバイスである。
【００４４】
図３に示される電圧サンプル及びホールド回路は、回路中に示され、また図１に関連して述べられるように、スイッチＭ１，Ｍ２、ホールドコンデンサＣ_Ｈ 、並びに出力電圧ブーストコンデンサＣ_Ｓ をさらに含んでいる。
【００４５】
しかしながら、スイッチＭ４よりも、むしろ図３に示される回路は、ｎ−チャンネルＭＯＳトランジスタデバイスＭ５とｐ−チャンネルＭＯＳトランジスタデバイスＭ６との並列接続を含み、そのいずれもがスイッチとして動作され、出力電圧ブーストコンデンサＣ_Ｓ の陽極ノードと、演算増幅器ＯＡ４の非反転入力との間に接続される。スイッチＭ５は、プレチャージ信号ＰＲの制御下で切り換え、あるいは作動され、スイッチＭ６は、プレチャージ信号／ＰＲの反転の制御下で切り換えられる。図示したように、スイッチＭ２は、出力電圧ブーストコンデンサＣ_Ｓ の陰極ノードとアースとの間に接続される。スイッチＭ５とＭ６は、共にｎ−チャンネルデバイスのために０．５ボルトの、またｐ−チャンネルデバイスのために０．８ボルトの電圧しきい値を示す０．３５μｍの統合された回路技術を利用したしきい値電圧デバイスである。
【００４６】
サンプリングプレチャージ位相の間に、すなわちプレチャージ信号がアクティブのときにスイッチＭ１はＯＦＦになる。電圧入力Ｖ_ＩＮは、スイッチＭ５とＭ６を通り、スイッチＭ５とＭ６の許容可能な伝達の範囲内で、出力電圧ブーストコンデンサＣ_Ｓ の陽極に伝えられる。例えば、０ボルト乃至０．５ボルトの電圧入力Ｖ_ＩＮの範囲のために、低いしきい値電圧のｎ−チャンネルスイッチＭ５は導通し、Ｖ_ＯＵＴ ＝Ｖ_ＩＮとなる。０．８ボルト乃至１．０ボルトの入力のために、低いしきい値電圧のｎ−チャンネルスイッチＭ６は導通し、同様にＶ_ＯＵＴ ＝Ｖ_ＩＮとなる。しかしながら、０．５ボルト乃至０．８ボルトの入力電圧Ｖ_ＩＮの範囲では、スイッチＭ５とＭ６がいずれも導通しないため、出力電圧Ｖ_ＯＵＴ は電圧入力Ｖ_ＩＮと同じではない。
【００４７】
出力電圧ブーストコンデンサＣ_Ｓ が従来手段（図示されない）を使用して最初に放電されると仮定して、０．５ボルト乃至０．８ボルトの範囲で入力電圧Ｖ_ＩＮが印加されると、スイッチＭ５は出力を０．５ボルトまで充電し、次いで大きく減じる。すべての用途や目的のため、Ｖ_ＯＵＴ は０．５ボルトにとどめる。よって、出力電圧ブーストコンデンサＣ_Ｓ は最大でＶ_ＣＳ＝０．５ボルトまで充電される。
【００４８】
サンプル位相の間、すなわちサンプリング信号ＳＡＭＰがアクティブのときに、入力電圧Ｖ_ＩＮは、Ｍ５とＭ６の許容可能な導通電圧の範囲内にあり、出力電圧Ｖ_ＯＵＴ は入力電圧Ｖ_ＩＮと略同じとなり演算増幅器ＯＡ４の出力電圧Ｖ_Ｏ は、Ｖ_ＯＵＴ ＝Ｖ_ＩＮを現実に持続させるためには、約０であることが必要である。サンプリング信号ＳＡＭＰが論理的にローとなる時、例えばホールド位相の間などにおいて、サンプリング回路の出力が、必要とされる電圧レベル、すなわち入力電圧Ｖ_ＩＮと同じレベルでホールドされる。
【００４９】
入力電圧Ｖ_ＩＮの電圧が、０．５乃至０．８ボルトの範囲内である場合、アクティブなサンプリング信号ＳＡＭＰの間に出力電圧Ｖ_ＯＵＴ を入力電圧Ｖ_ＩＮと同じにするためには、演算増幅器ＯＡ４出力はＶ_Ｏ ＝Ｖ_ＩＮ−０．５ボルトと同じ大きさに上昇しなければならない。約０．８ボルトより大きな入力が、プレチャージ位相ＰＲの間に、スイッチＭ６によって出力にうまく導電されるためには、アンプＯＡ４の出力電圧Ｖ_Ｏ の最大値はこの例においては約３ボルトである。スイッチＭ１は、所望の範囲でＶ_ＯＡを処理できるため必要な入力電圧Ｖ_ＩＮのサンプルが発生される。
【００５０】
下記の表Ｉは、入力電圧Ｖ_ＩＮの多様なレベルにおける、最終ホールド状態をまとめたものである。
【表１】

【００５１】
表Ｉにおいて、入力電圧ＶＩＮが０．５１と０．７９に等しいときにスイッチＭ５とＭ６が導電しない範囲にあることに注意。
上記の分析と表１は、プレチャージステージＰＲの端部から、サンプリング信号ＳＡＭＰの端部まで、略一定に留まる入力電圧Ｖ_ＩＮのために、０乃至１ボルトの間の全ての入力電圧Ｖ_ＩＮが、許容可能なサンプリング範囲の中にあることを示している。しかしながら、入力電圧Ｖ_ＩＮが充電されると回路の修正が必要となる。例えば、入力電圧Ｖ_ＩＮが減少し、プレチャージステージＰＲの間に、入力電圧Ｖ_ＩＮの全値が出力電圧ブーストコンデンサＣ_Ｓ の反対側に蓄えられると、演算増幅器ＯＡ４の出力電圧Ｖ_Ｏ はマイナスにならなければならない。入力電圧Ｖ_ＩＮの変化する値を適応するためには、図４の別の回路に示されるように、スイッチＭ２の供給電圧が、非ゼロ電圧Ｖ_{ＯＦＦＳＥＴ}に接続されなければならない。
【００５２】
図４は、図３に示される回路とは別の回路を示す。図４において、演算増幅器ＯＡ５、スイッチＭ１、Ｍ５とＭ６、ホールドコンデンサＣ_Ｈ 、出力電圧ブーストコンデンサＣ_Ｓ が図３に示したように配列される。しかしながら、図４に示されるスイッチＭ２の供給電圧は、図３に示すアースではなくてオフセット電圧Ｖ_{ＯＦＦＳＥＴ}に接続される。オフセット電圧Ｖ_{ＯＦＦＳＥＴ}は入力電圧Ｖ_ＩＮにおける変化に適応しシステム要件に基づいて選択される。
【００５３】
説明においては、出力電圧ブーストコンデンサＣ_Ｓ が、従来の分離したスイッチ（示されない）によって各々の出力電圧ブーストコンデンサＣ_Ｓ とアースとの間に常に最初に放電されるものとする。
【００５４】
０．２ボルトと同じに選択されたオフセット電圧Ｖ_{ＯＦＦＳＥＴ}のために、表ＩＩは図４に示される回路の結果を示す。
【表２】

【００５５】
ここで、演算増幅器ＯＡ５の出力電圧Ｖ_Ｏ は、サンプリング信号ＳＡＭＰの端部において、Ｖ_ＯＵＴ ＝Ｖ_ＩＮに、少なくとも０．２ボルトなければならない。従って、入力電圧Ｖ_ＩＮは、０．２ボルトで、プレチャージステージＰＲとサンプリング信号ＳＡＭＰの端部との間に、演算増幅器ＯＡ５がＶ_Ｏ をマイナスに駆動させることなく落とすことが出来る。しかしそれでは、その反対の問題が存在する。入力電圧Ｖ_ＩＮ＝０．７９ボルトのための表ＩＩの項目の中で、０．７９ボルトの入力電圧Ｖ_ＩＮをうまくサンプリングするために、可変電圧Ｖ_ＣＨは、本質的にその許容可能な最高の値、すなわち０．４９ボルトでなければならない。仮に、サンプリング信号ＳＡＭＰの端部において、入力電圧Ｖ_ＩＮが０．７９ボルトから始まり、より高い電圧レベルまで上昇すると、充電圧Ｖ_ＣＨは、スイッチＭ１が適応できる電圧よりも高くなくてはならないため、サンプリング回路はＶ_ＯＵＴ ＝Ｖ_ＩＮに達することができなくなる。
【００５６】
図４の回路は、この例において０．１ボルトに相当する、オフセット電圧Ｖ_{ＯＦＦＳＥＴ}の選択によるサンプリング間に、この入力電圧Ｖ_ＩＮにおける変化に適合する。図４に示された回路の結果は、１ボルトに相当するオフセット電圧Ｖ_{ＯＦＦＳＥＴ}とともに、表ＩＩＩに示される。
【００５７】
オフセット電圧Ｖ_{ＯＦＦＳＥＴ}の値は、下記の一般的なルールに基づいて選択される。
（１）入力電圧Ｖ_ＩＮが、プレチャージステージＰＲの端部とサンプリング信号ＳＡＭＰの端部との間になることが可能な最大量は、オフセット電圧Ｖ_{ＯＦＦＳＥＴ}と同じである。
（２）入力電圧Ｖ_ＩＮが、プレチャージステージＰＲの端部と、サンプリング信号ＳＡＭＰの端部との間に、上昇することが可能な最大量は：
【数７】

（３）対称的な動作のため、Ｖ_{ＯＦＦＳＥＴ}が下記の通り選択される。
【数８】

【００５８】
ここで、本発明のサンプリング回路がＮｙｑｕｉｓｔサンプリングを行うものと仮定する。この場合、サンプリング時間はＴ_Ｓ 秒であり、最大出力周波数は１／２Ｔ_Ｓ Ｈｅｒｔｚである。正弦波入力のための最大スルーレートは、
【数９】

【００５９】
サンプリングステージパルスの幅τの中の、この正弦波入力信号の最大上昇、あるいは下降は：
【数１０】

この量を、上記に計算されたオフセット電圧Ｖ_{ＯＦＦＳＥＴ}の選択された値と、同じに設定することが、サンプリングパルスτの負荷サイクルに条件を与える。
【数１１】

Ｖ_ＲＡＩＬ≦Ｖ_Ｔ，ｎ ＋Ｖ_Ｔ，ｐ について、これは、スイッチの移動特性における、デッドゾーンのために必要な条件である。
【００６０】
この例において、これはτ／Ｔ_Ｓ ＝０．０６４を与える、すなわちサンプリング信号τは、総サンプリング時間Ｔ_Ｓ の６．４％以上にはなり得ない。この結果は、従来のサンプリング回路のそれに一貫するものである。
【００６１】
従って、本発明による電圧サンプル及びホールド回路は、スイッチゲートの電圧ブーストトラップにも、低いしきい値デバイスにも頼ることなくサンプリングされる、全ての供給電圧にわたる信号を許容し、その代わりに、非常に低いホールド−モードの垂下に伴う、非常に微細なライン（すなわち、０．１μｍ以下）の技術の実施を行うことができる。
【００６２】
【第３の実施形態】
図５Ａは、本発明の第３の実施形態を示し、図８の回路に関する上記したスイッチングされた演算増幅器の構成を改善したものである。
【００６３】
図５Ａは、１つの演算増幅器ＯＡ５と、２つのトリステートバッファ５０２、５０４とから構成される、スイチングされたアンプ５００を示し、その２つのトリステートバッファ５０２、５０４は、トリステート制御信号ＴＲ１、ＴＲ２の制御下において、演算増幅器ＯＡ５の出力をトリステートする、分離した出力ステージを形成する。トリステートバッファ５０２、５０４は、トリステート制御信号ＴＲ１、ＴＲ２が、論理的にハイになると、高インピーダンス出力のトリステートモードに入る。トリステートバッファ５０２、５０４は、トリステート制御信号ＴＲ１、ＴＲ２が、論理的にローとなる、すなわち高インピーダンスステージ内にその出力を設置すると、その入力信号を送る。もちろん、他の形態のトリステートバッファ、他の論理的構成要素、及び／または、本実施形態に説明されるものとは論理的に異なる、ステートを有するデバイスを実施することもできる。第１のトリステートバッファ５０２は、演算増幅器ＯＡ５の反転入力に戻って、演算増幅器ＯＡ５の出力のフィードバック通路を制御する。第２のトリステートバッファ５０４は、スイッチＭ１への、演算増幅器ＯＡ５の出力の伝達を制御する。
【００６４】
出力電圧ブーストコンデンサＣ_Ｓ は、上記の実施形態に類似したホールドコンデンサＣ_Ｈ の電圧のレベルを昇圧する。しかしながら、ここでは、出力電圧ブーストコンデンサＣ_Ｓ の陽極は、電圧Ｖ_０１出力によって、演算増幅器ＯＡ５から直接充電される。第１トリステートバッファ５０２が、トリステートされていない時、その陽極は、演算増幅器ＯＡ５の出力のレベルまで充電される。スイッチとして作動する、ｎ−チャンネルＭＯＳトランジスタデバイスＭ７は、出力電圧ブーストコンデンサＣＳの陽極と基準振動電圧Ｖ_{ＳＷＩＮＧ} との間に接続される。スイッチＭ７は、プレチャージ信号ＰＲによって動作される。
【００６５】
図５Ｂは、プレチャージ、サンプリング、ホールド及び放電サイクルの間の、図５Ａの回路の中の制御信号のタイミングを示すタイミング線図である。特に、図５Ｂは、プレチャージ信号ＰＲ、サンプリング信号ＳＡＭＰ，並びに第１及び第２トリステート信号ＴＲ１、ＴＲ２を示し、図５Ａに示された回路のアスペクトを制御する。
【００６６】
プレチャージサイクルの間、図５Ｂの波形（ａ）は、プレチャージ信号ＰＲが、論理的にハイレベルにあり、それによってスイッチＭ７を入れることを示す。この時、サンプリング信号ＳＡＭＰは、図５Ｂの波形（ｂ）に示されるように低く、それによってスイッチＭ１をＯＦＦに入れることを示す。更に、第１トリステート信号ＴＲ１は、図５Ｂの波形（ｃ）に示されるように低く、第１トリステートバッファ５０２が、演算増幅器ＯＡ５から、出力電圧ブーストコンデンサＣ_Ｓ の陽極へと出力を送ることを許容する。これが、陽極を出力電圧Ｖ_０１のレベルまで充電する。図５Ｂの波形（ｄ）は、プレチャージサイクルが、第２トリステートバッファ５０４の出力をトリステートする間、第２トリステート信号ＴＲ２が高いことを示す。
【００６７】
プレチャージサイクルの間、第１トリステートバッファ５０２は、入力信号を送ることを許容され、また、演算増幅器ＯＡ５は、非反転の固体がアンプを得るように構成される。出力電圧Ｖ_ＯＵＴ は、フィードバックループ５０６を介して、入力電圧Ｖ_ＩＮと同じとされ、ホールドコンデンサＣ_Ｈ の反対側にある充電圧Ｖ_ＣＨは、振動電圧Ｖ_{ＳＷＩＮＧ} と同じに設定される。これにより、出力電圧ブーストコンデンサＣ_Ｓ の反対側に約Ｖ_ＣＳ＝Ｖ_ＩＮ−Ｖ_{ＳＷＩＮＧ} の電圧が生じる。
【００６８】
サンプリングサイクルの間、プレチャージ信号ＰＲは低く、スイッチＭ７をＯＦＦにして、出力電圧ブーストコンデンサＣ_Ｓ の陰極の充電を停止する。サンプリングサイクルがスイッチＭ１をＯＮにする間、サンプリング信号ＳＡＭＰは高く、ホールドコンデンサＣ_Ｈ へ、演算増幅器ＯＡ５の出力電圧Ｖ_０２を許容するため、トリステート信号ＴＲ２によってトリステートバッファ５０４がＯＮになる。第１トリステート信号ＴＲ１は、サンプリングサイクルがその出力を高インピーダントの状態にある間、第１トリステートバッファ５０２をトリステートする。
【００６９】
サンプリングサイクルの間、第１トリステートバッファ５０２は、その出力を高インピーダントの状態にトリステートし、第２トリステートバッファ５０４は、入力信号が通ることを許容する。充電圧Ｖ_ＣＨが振動電圧Ｖ_{ＳＷＩＮＧ} と同じであり、出力電圧Ｖ_ＯＵＴ はプレチャージ位相の中で入力電圧Ｖ_ＩＮと同じとなり、演算増幅器ＯＡ５は、出力が維持するＶ_ＯＵＴ ＝Ｖ_ＩＮにおいて、再度、同じ電圧を生じる。しかし、第１トリステートバッファ５０２を停止させる何かしらの動きが出力電圧Ｖ_ＯＵＴ が入力電圧Ｖ_ＩＮと同じではなくなるように充電圧Ｖ_ＣＨに起こった場合、第２トリステートバッファ５０４を通して、フィードバックループが、充電圧Ｖ_ＣＨ を必要に応じて振動電圧Ｖ_{ＳＷＩＮＧ} の上、あるいは下に移すことによって、充電圧Ｖ_ＣＨがＶ_ＯＵＴ ＝Ｖ_ＩＮを蓄える不都合が正される。
【００７０】
例えば、スイッチＭ１が０．５ボルトの低いしきい値電圧を有すると、＋／−０．２５ボルトの修正は充電圧Ｖ_ＣＨに許容できるとして、振動電圧Ｖ_{ＳＷＩＮＧ} は、０．２５ボルトに設定される。１．０ボルトの供給電圧に対しては、これは、非常に実質的なエラー修正機能である全信号範囲の半分である。
【００７１】
ホールドサイクルは、サンプル及びホールド回路によって、サンプリングされた入出力が、安定して後述の回路に利用される一期間を表わす。ホールドサイクルの間、プレチャージ信号ＰＲは低く、スイッチＭ７をＯｆｆにして、サンプリング信号ＳＡＭＰも低く、スイッチＭ１をＯＦＦにし、両トリステート制御信号ＴＲ１、ＴＲ２が、第１及び第２トリステートバッファ５０２及び５０４の出力をトリステートするために高い。
【００７２】
プレチャージサイクルの間に、出力電圧ブーストコンデンサＣ_Ｓ は、振動電圧Ｖ_{ＳＷＩＮＧ} を差し引いた演算増幅器ＯＡ５の出力電圧Ｖ_０１と同じレベルまで充電される。サンプリングサイクルの間に、ホールドコンデンサＣ_Ｈ は、入力電圧Ｖ_ＩＮと同じレベルまで充電される。出力電圧ブーストコンデンサＣ_Ｓ と、ホールドコンデンサＣ_Ｈ は、ホールドサイクルの間に、充電を維持し、放電サイクルの間に、切り換えられたアース（図示されない）への接続によって放電される。
【００７３】
従って、本発明の第３の実施形態は、入力信号のサンプリングへの第２ステップを加える、すなわち、演算増幅器ＯＡ５のためのトリステート出力ステージが、従来の切り換えられた演算増幅器の出力ステージがトリステートされる時に生じる、潜在的に大きなエラーが修正される。
【００７４】
ホールドコンデンサＣ_Ｈ と出力電圧ブーストコンデンサＣ_Ｓ は、例えば、ＭＯＳゲートコンデンサのような、非直線コンデンサになり得る。ホールドコンデンサＣ_Ｈ の値は、熱雑音要求や、ビットレベルの必要精度のような、他のシステム要求による。ここに述べられる実施形態は、出力において、１０あるいは１１ビットの精度に関する。出力電圧ブーストコンデンサは、上述の実施形態において１ピコファラド（ｐＦ）であり、出力において精度約１０ビットで、適当に安定している。
【００７５】
より低い、あるいは低いしきい値のデバイスは、図５Ａの回路に使用されることが可能であり、低い電圧のサンプル及びホールド回路の出力減衰は、基準しきい値電圧デバイスの使用によって改善される。
【００７６】
この低い電力供給で作動する、従来のデバイスに関連するＯＦＦ状態での漏れや、出力垂下を改善するため、本発明は、非常に低い電力供給で作動する、サンプリング回路の精度を改善する。本発明はまた、サンプリング回路の出力の範囲も改善する。
【００７７】
以上、例示的な好ましい実施形態を参照して発明を説明したが、発明の真の趣旨及び範囲から逸脱することなく当業者が上述の実施形態に様々な修正を加えることが出来る。
【図面の簡単な説明】
【図１】本発明の第１の実施形態において、非常に低い電圧の電源に使用される電流のサンプリング回路を示した説明図である。
【図２】図１に示された回路のための、基準電圧Ｖ_Ｘ を発生させるための回路を示した説明図である。
【図３】本発明の第２の実施形態において、非常に低い電圧の電源に使用される電圧のサンプリング回路を示した説明図である。
【図４】本発明の第２の実施形態の代わりの、非常に低い電圧の電源に使用される電圧のサンプリング回路を示した説明図である。
【図５Ａ】本発明の第３の実施形態において、非常に低い電圧の電源に使用される電圧のサンプリング回路を示した説明図である。
【図５Ｂ】図５Ａに示される回路のための、タイミング図である。
【図６Ａ】非常に低い電圧の電源を利用する回路におけるスイッチとして、ｐ−チャンネルＭＯＳＦＥＴデバイスを使用する従来の回路を示した説明図である。
【図６Ｂ】非常に低い電圧の電源を利用する回路におけるスイッチとして、ｎ−チャンネルＭＯＳＦＴデバイスを使用する従来の回路を示す図である。
【図７】従来の電流のサンプリング回路を示した説明図である。
【図８】従来の閉ループスイッチングされる演算増幅器のサンプリング及びホールド回路を示した説明図である。

Claims (21)

1. 約２ボルトより低い非常に低い電源で動作するためのサンプリング回路において、
   サンプル及びホールド回路と、
   前記該サンプル及びホールド回路からのホールド電圧出力をオフセットするために該サンプル及びホールド回路に連通して接続されている出力電圧昇圧コンデンサを含むプリチャージ回路とを含み、
   前記プリチャージ回路が前記サンプル及びホールド回路の電圧入力（Ｖｉｎ）へのフィードバックループを含むサンプリング回路。
2. 前記フィードバックループを開き及び閉じるための、前記フィードバックループに直列のトランジスタをさらに含む請求項１記載のサンプリング回路。
3. ｎ−チャネルトランジスタ、および
   前記ｎ−チャネルトランジスタに並列なｐ−チャネルトランジスタをさらに含み、
   前記ｎ−チャネルトランジスタおよび前記ｐ−チャネルトランジスタが前記フィードバックループを開きおよび閉じるために動作する請求項１記載のサンプリング回路。
4. 前記プリチャージ回路が、
   前記サンプリング回路のプリチャージサイクルの間に前記出力電圧昇圧コンデンサの陰極ノードを第１電圧レベルに充電するための第１のトランジスタ、および
   前記サンプリング回路のプリチャージサイクルの間に前記出力電圧昇圧コンデンサの陽極ノードを電圧入力のレベルに充電するための第２のトランジスタを含んでなる請求項１記載のサンプリング回路。
5. 前記プリチャージ回路が、
   前記サンプリング回路のプリチャージサイクルの間に前記出力電圧昇圧コンデンサの前記陽極ノードを電圧入力のレベルに充電するための第３のトランジスタを含んでなる請求項１記載のサンプリング回路。
6. 前記サンプル及びホールド回路が、
   演算増幅器、および
   該演算増幅器に連通するホールドコンデンサを含んでなる請求項１記載のサンプリング回路。
7. 前記サンプル及びホールド回路が
   前記サンプリング回路のサンプリングサイクルの間に充電信号が前記ホールドコンデンサを充電することを許容するトランジスタをさらに含んでなる請求項６記載のサンプリング回路。
8. 約２ボルトより低い非常に低い電源で動作するためのサンプリング回路において、
   サンプル及びホールド回路と、
   前記該サンプル及びホールド回路からのホールド電圧出力をオフセットするために該サンプル及びホールド回路に連通して接続されている出力電圧昇圧コンデンサと、
   前記出力電圧昇圧コンデンサの第１のノードと前記サンプル及びホールド回路の入力との間のフィードバックループとを含んでなるサンプリング回路。
9. 前記出力電圧昇圧コンデンサの第２のノードに接続された基準電圧をさらに含んでなる請求項８記載のサンプリング回路。
10. 前記基準電圧がアースである請求項９記載のサンプリング回路。
11. 前記基準電圧の値が前記サンプル及びホールド回路への前記入力の約半分の変動に基づくものである請求項９記載のサンプリング回路。
12. 前記基準電圧の値が前記サンプル及びホールド回路への前記入力の変動の略半分に基づくものである請求項９記載のサンプリング回路。
13. 前記サンプルおよびホールド回路が、
    演算増幅器、および
    該演算増幅器に連通するホールドコンデンサを含んでなる請求項８記載のサンプリング回路。
14. 前記サンプル及びホールド回路がさらに、
    前記サンプリング回路のサンプリングサイクルの間に充電信号に前記ホールドコンデンサへの充電を許容するトランジスタを含んでなる請求項１３記載のサンプリング回路。
15. 約２ボルトより低い非常に低い電源で動作するためのサンプリング回路において、
    サンプル及びホールド回路と、
    前記サンプル及びホールド回路からのホールド電圧出力をオフセットするために該サンプル及びホールド回路に連通して接続される出力電圧昇圧コンデンサと、
    前記サンプリング回路のプリチャージの間に前記出力電圧昇圧コンデンサの陰極ノードを充電するための陰極ノードプリチャージ回路と、
    前記サンプリング回路のプリチャージの間に前記サンプル及びホールド回路への入力に基づく電圧レベルに前記出力電圧昇圧コンデンサの陽極ノードを充電するためのフィードバック回路とを含んでなるサンプリング回路。
16. 前記陰極ノードプリチャージ回路が前記出力電圧昇圧コンデンサの前記陰極ノードと基準電圧との間に接続されたトランジスタを含んでなる請求項１５記載のサンプリング回路。
17. 前記フィードバック回路が前記出力電圧昇圧コンデンサの前記陽極ノードと前記サンプル及びホールド回路への入力との間の並列なトランジスタ対を含む請求項１５記載のサンプリング回路。
18. 約２ボルトより低い非常に低い電源で動作するためのサンプリング回路であって、
    サンプル及びホールド回路と、
    前記サンプル及びホールド回路からのホールド電圧出力を増加させ、かつサンプル及びホールド回路のプリチャージサイクルの間にプリチャージされた電圧を蓄えるための電圧蓄積手段を含み、前記電圧蓄積手段は陽極ノードおよび陰極ノードを有し、および
    前記プリチャージサイクルの間に前記電圧蓄積手段の前記陽極ノードを充電するための陽極ノード充電手段を含み、
    前記プリチャージサイクルの間に前記電圧蓄積手段の前記陰極ノードを充電するための陰極ノード充電手段を含み、
    前記サンプル及びホールド回路のサンプリングサイクルの後に、前記電圧蓄積手段を前記サンプル及びホールド回路と直列に切り換えるための出力電圧昇圧スイッチング手段を含んでなるサンプリング回路。
19. 入力信号をサンプリングする方法において、
    前記入力信号の電圧レベルに基づいて出力電圧昇圧コンデンサの陽極ノードを第１の電圧レベルにプリチャージするステップ、
    基準電圧に基づいて出力電圧昇圧コンデンサの陰極ノードを第２の電圧レベルにプリチャージするステップ、
    前記入力信号をサンプリングするステップ、
    前記サンプリングされた入力信号をホールドするステップ、および
    前記出力電圧昇圧コンデンサを通ってプリチャージされた電圧をホールドされたサンプリング入力信号に加えるステップを含み、
    前記出力電圧昇圧コンデンサの前記陽極ノードが前記入力信号へのフィードバックループを使用してプリチャージされるサンプリング方法。
20. 請求項１記載の約２ボルトより小さい非常に低い電源で動作するサンプリング回路において、前記オフセットは正のオフセットである回路。
21. 請求項８記載の約２ボルトより小さい非常に低い電源で動作するサンプリング回路において、前記オフセットは正のオフセットである回路。

Images