DE69735056T2

DE69735056T2 - VERFAHREN ZUR HERSTELLUNG EINES HALBLEITERBAUELEMENTS MIT SiC-HALBLEITERSCHICHTEN MITTELS EINES IMPLANTIERUNGSSCHRITTS

Info

Publication number: DE69735056T2
Application number: DE69735056T
Authority: DE
Inventors: Adolf SCHÖNER; Kurt Rottner; Nils Nordell
Original assignee: Cree Inc
Current assignee: Wolfspeed Inc
Priority date: 1996-03-27
Filing date: 1997-03-26
Publication date: 2006-08-31
Anticipated expiration: 2017-03-27
Also published as: EP0890186B1; JP2000507395A; JP4530432B2; DE69735056D1; EP0890186A2

Description

Technisches Gebiet der Erfindung und Stand der Technik
Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer Halbleitervorrichtung, die Halbleiterschichten aus SiC mit mindestens drei dotierten Schichten übereinander aufweist, mit einem Schritt a), dass eine erste Halbleiterschicht aus SiC aufgewachsen wird, einem Schritt b) in Anschluss an Schritt a), dass ein Fremdstoffdotiermittel in die erste Schicht implantiert wird, um eine zweite dotierte Oberflächenschicht als eine Teilschicht darin zu bilden.
Solch ein Verfahren ist in der US-A-5 135 885 offen gelegt.
Solch eine Ionen-Implantationstechnik kann zur Herstellung alle Arten von Halbleitervorrichtungen wie z. B. verschiedener Typen von Dioden, Transistoren und Thyristoren verwendet werden und ist eine attraktive Technik zur Fertigung von Vorrichtungen, da sie eine Steuerung sowohl des Anteils als auch der Verteilung eines Fremdstoffes zulässt. Diese Technik ist für Si-Vorrichtungen gut entwickelt, aber das Verfahren, das erfolgreich für eine Ionenimplantation für solche Vorrichtungen verwendet wird, kann auf Grund der vollkommen unterschiedlichen Eigenschaft von SiC in Bezug auf Si nicht für SiC-Vorrichtungen genutzt werden. Solche Vorrichtungen aus SiC werden besonders in Anwendungen verwendet, in denen es möglich ist, aus den überlegenen Eigenschaften von SiC im Vergleich mit primär Si, und zwar der Fähigkeit von SiC, unter extremen Bedingungen gut zu arbeiten, Nutzen zu ziehen. SiC besitzt eine hohe thermische Stabilität auf Grund einer großen Energielücke, so dass Vorrichtungen, die aus dem Material hergestellt sind, bei hohen Temperaturen, und zwar bis zu 1000 °K, arbeiten können.
Ferner besitzt es eine hohe Wärmeleitfähigkeit und eine Durchbruchfeldstärke, die mehr als fünfmal höher als jene von Si ist, so dass SiC-Vorrichtungen bei einer hohen Dichte angeordnet werden können. Daher ist SiC gut geeignet als Material in Hochleistungsvorrichtungen, die unter Bedingungen arbeiten, wo hohe Spannungen im Sperrzustand der Vorrichtung auftreten können.
Demgemäß besteht der starke Wunsch, ein Mittel zum Steuern dieser Vorrichtungsfertigungstechnik auch für SiC zu finden, um die Herstellung einer größeren Menge von SiC-Halbleitervorrichtungen hoher Qualität speziell für Stromanwendungen zuzulassen.
Bekannte Verfahren von dem in der Einleitung definierten Typ, d. h. solche, die einen Implantationsschritt verwenden, weisen mehrere Einschränkungen auf. Eine grundsätzliche Einschränkung einer Ionenimplantation ist die, dass nur die Dotierungskonzentration erhöht werden kann, was bedeutet, dass nur die Dichte von Fremdstoffzentren durch eine Implantation erhöht werden kann. In einigen Vorrichtungsanwendungen sind jedoch Strukturen mit niedrig dotierten Schichten oben auf höher dotierten Schichten wünschenswert, bis jetzt war man jedoch nicht erfolgreich, die Implantationstechnik in SiC und die Vorteile davon in Verbindung mit der möglichen Bildung planarer Strukturen an Stelle von Mesa-Strukturen, um solche erwünschten Strukturen mit einer hohen Qualität zu erhalten, zu nutzen. Zunächst ist die Tiefe, in die in SiC implantiert werden kann, sehr begrenzt. Diese maximale Implantationstiefe ist durch die Beschleunigungsenergie der Ionen, die auf die SiC-Oberfläche geschossen werden, gegeben. Ferner erhöht sich die Mindestdicke solch einer Schicht mit der Beschleunigungsenergie auf Grund einer Bereichsstreuung, was bedeutet, dass die Grenze einer Schicht, die durch Implantation unter Verwendung einer hohen Beschleunigungsenergie erzeugt wird, sehr breit sein wird, und die Mindestdicke der Schicht für einige Vorrichtungsanwendungen zu groß sein könnte. Darüber hinaus erstreckt sich das Schadensprofil einer Hochenergieimplantation bis zu der Oberfläche der SiC-Schicht, in die implantiert wurde. Somit kann in der niedrig dotierten Oberflächenschicht der Implantationsschaden die Lebensdauer für Ladungsträger beeinträchtigen und die Trägermobilität durch Bildung einer Kompensation empfindlich verringern. Demgemäß war es nicht möglich, eine Schicht mit einer dicken Schicht oben auf dieser in SiC durch Verwenden der Implantationstechnik zum Bilden der unteren Schicht zu bilden und die Bildung einer Schicht durch Implantation in SiC in einem Abstand von der Oberfläche davon resultierte in einer sehr schlechten Qualität der Schicht oben auf der implantierten Schicht.
Zusammenfassung der Erfindung
Es ist das Ziel der vorliegenden Erfindung ein Verfahren der in der Einleitung erwähnten Art bereitzustellen, welches es möglich macht, die oben erwähnten Probleme weitgehend zu lösen.
Dieses Verfahren beinhaltet einen Schritt c) in Anschluss an Schritt b), in dem eine dritte Halbleiterschicht aus SiC epitaktisch oben auf die zweite Schicht aus SiC aufgewachsen wird. Die Kombination von Ionenimplantation und nachfolgendem epitaktischem Aufwachsen, was in der Praxis ein so genanntes erneutes Aufwachsen ist, da die erste Schicht zuerst aufgewachsen wird und ein weiterer Verfahrensschritt dann ausgeführt wird, bevor das epitaktische Aufwachsen der dritten Schicht erfolgt, ist sehr vorteilhaft, da es weniger kompliziert ist, solch ein erneutes Aufwachsen auf einer implantierten Struktur als an geätzten Mesa-Strukturen mit unterschiedlicher Kristallorientierung um das Mesa herum auszuführen. Des Weiteren kann die Oberfläche, die für das erneute Aufwachsen verwendet wird, auf eine Weise gewählt werden, die optimale Ergebnisse des erneuten Aufwachsens liefert, z. B. durch Bestimmen der Oberflächenorientierung der zweiten Schicht bereits durch das epitaktische Aufwachsen der ersten Schicht, da die Ionenimplantation diesen Zustand nicht ändert. Es wäre auch möglich, diese Orientierung z. B. durch Wasserstoffätzen zu erhalten. Ein weiterer Vorteil solch eines Verfahrens besteht darin, dass es möglich wird, eine bestimmte, durch Implantation erhaltene Schicht tief in einer Halbleiterstruktur zu positionieren, ohne die Schicht oben auf dieser zu beschädigen, da der Implantationsschaden auf das implantierte Volumen beschränkt ist und andere Vorrichtungsteile nicht betrifft. Somit wird es möglich, eine niedrig dotierte Schicht oben auf der implantierten Schicht zu bilden, ohne dass irgendwelche Schäden darin die Trägerlebensdauer und -mobilität in der niedrig dotierten Schicht beeinträchtigen. Selbstverständlich muss die Schicht oben auf der implantierten Schicht nicht niedrig dotiert sein, sondern ihr kann jede beliebige gewünschte Dotierungskonzentration verliehen werden. Demgemäß ist die Tiefe vergrabener Strukturen nicht länger durch die Implantationsenergie begrenzt, so dass es möglich sein wird, eine geringere Energie für die Implantation zu verwenden und dadurch eine deutlichere Grenze zwischen der implantierten Schicht und den anderen Schichten zu erhalten. Somit erlaubt die Kombination von Implantation und erneutem Aufwachsen die Herstellung von entworfenen vergrabenen Strukturen in SiC, während eine hohe Qualität aller Schichten der so erzeugten Halbleitervorrichtung erhalten wird.
Das Aufwachsen in dem Schritt c) wird auf einer solch hohen Temperatur ausgeführt, das die in Schritt b) implantierten Dotiermittel elektrisch aktiv gemacht werden und Implantationsschäden verringert werden. Demgemäß wird das epitaktische Aufwachsen der dritten Schicht auf diese Weise den Glühschritt, der normalerweise zum Aktivieren des implantierten Dotiermittels notwendig ist, ersetzen. Es würde jedoch noch immer möglich sein, einen zusätzlichen Glühschritt in den Vorgang des erneuten Aufwachsens einzuschließen.
Gemäß einer bevorzugten Ausführungsform der Erfindung wird die dritte Halbleiterschicht in Schritt c) durch Abscheidung aus der Dampfphase (CVD) aufgewachsen, welches die am häufigsten verwendete Technik zum epitaktischen Aufwachsen von Schichten aus SiC ist und es ermöglicht, eine hohe Qualität solcher aufgewachsener Schichten zu erhalten. Solch ein CVD-Aufwachsen wird auf solch hohen Temperaturen ausgeführt, dass die implantierte zweite Schicht während dieses Aufwachsens automatisch geglüht wird.
Die Implantation in Schritt b) wird zum Herstellen einer zweiten dotierten Oberflächenschicht ausgeführt, die mit Ausnahme ihrer oberen Oberfläche von der ersten Halbleiterschicht umgeben ist, und wobei die dritte Halbleiterschicht in Schritt c) epitaktisch oben auf die zweite Schicht sowie Bereiche der ersten Schicht benachbart dazu aufgewachsen wird und die zweite Halbleiterschicht umgibt und vollständig vergräbt. Dies stellt einen vorteilhaften Weg zum Bilden einer vergrabenen Struktur, d. h., einer Struktur, in der eine Schicht von anderen Schichten vollständig umgeben ist, dar und demgemäß befinden sich die Übergänge zu dieser Schicht in dem Bulk einer Halbleitervorrichtung mit dieser Struktur.
Gemäß einer weiteren bevorzugen Ausführungsform der Erfindung wird ein Fremdstoffdotiermittel mit einem ersten Leitfähigkeitstyp, und zwar einer von a) n und b) p, in Schritt b) in die erste, gemäß einem zweiten entgegengesetzten Leitfähigkeitstyp dotierte Halbleiterschicht implantiert, um einen pn-Übergang an der Grenzfläche zwischen der ersten und zweiten Schicht zu bilden. Dies macht es möglich, die Implantationstechnik zum Bilden von pn-Übergängen in einer Halbleitervorrichtung auch zu verwenden, wenn diese unter einer weiteren Halbleiterschicht angeordnet wurde und demgemäß die zweite Schicht in der Halbleiterstruktur vergraben ist.
Gemäß einer weiteren bevorzugten Ausführungsform der Erfindung wird in Schritt b) Bor als das Fremdstoffdotiermittel implantiert und die Implantation wird ausgeführt, während die erste Halbleiterschicht aus SiC auf einer Temperatur von 400 – 600 °C gehalten wird. Versuche haben gezeigt, dass das erneute Aufwachsen von SiC auf der so erhaltenen Schicht zu guten Ergebnissen führt.
Gemäß einer weiteren bevorzugten Ausführungsform der Erfindung wird in Schritt c) die dritte Halbleiterschicht mit einer Dotierungskonzentration, die niedriger als die durch die Implantation erhaltene Dotierungskonzentration der zweiten Halbleiterschicht ist, aufgewachsen. Auf diese Weise wird es möglich eine niedrig dotierte Schicht mit einer hohen Qualität oben auf einer durch Ionenimplantation erhaltenen Schicht zu bilden, und gemäß einer weiteren bevorzugten Ausführungsform der Erfindung wird in Schritt c) die dritte Halbleiterschicht aufgewachsen während ihr eine niedrige Dotierungskonzentration verliehen wird. Dies bedeutet, dass die Dotierungskonzentration unterhalb von 10¹⁷ cm^-3 liegt und die Dotierung ohne jegliche Zufuhr von Dotiermitteln, während des Aufwachsens sondern lediglich durch den zwangsläufigen Fremdstoffeinbau von Stickstoff während des Aufwachsprozesses erhalten werden kann. Obwohl dies bevorzugte Ausführungsformen der Erfindung darstellt, sind selbstverständlich andere Dotierungskonzentrationen vorstellbar.
Gemäß einer weiteren bevorzugten Ausführungsform der Erfindung umfasst das Verfahren mehrere abwechselnde, aufeinander folgende Schritte von Implantation und erneutem Aufwachsen gemäß den Schritten b) und c). Solch ein Verfahren ermöglicht die Herstellung von Halbleiterstrukturen mit einer beliebigen Anzahl von implantierten, vergrabenen Schichten in einer beliebigen gewünschten Tiefe darin.
Gemäß einer weiteren bevorzugten Ausführungsform der Erfindung wird das erneute Aufwachsen von Schichten mit den Bedingungen des darauf folgenden Implantationsschrittes abgestimmt, um die durch diesen Implantationsschritt erhaltene Schicht derart einzurichten, dass sie sich durch die gesamte zuvor erneut aufgewachsene Schicht erstreckt und sich mit der zuvor durch den vorhergehenden Implantationsschritt erhaltenen Schicht verbindet, um eine kontinuierliche, dicke, implantierte Schicht zu bilden. Demgemäß kann solch eine Reihe von aufeinander folgenden erneuten Aufwachs- und Implantationsschritten verwendet werden, um auch dicke Schichten mit einer hohen Qualität durch Verwenden der Implantationstechnik zu bilden, so dass durch Implantation viel dickere Schichten erhalten werden können als zuvor.
Gemäß einer weiteren bevorzugten Ausführungsform der Erfindung wird ein erneuter Aufwachsschritt nach dem letzten Implantationsschritt zum Bilden der dicken, kontinuierlichen, implantierten Schicht ausgeführt, um eine Halbleitervorrichtung mit einer dicken, vergrabenen Schicht zu bilden.
Dieses Verfahren ermöglicht die Bildung einer dicken, vergrabenen Halbleiterschicht in SiC durch Verwenden der Implantationstechnik.
Weitere bevorzugte Merkmale und Vorteile der Erfindung werden aus der nachfolgenden Beschreibung und den weiteren abhängigen Ansprüchen ersichtlich.
Kurzbeschreibung der Zeichnungen
Bezug nehmend auf die nachfolgenden beigefügten Zeichnungen erfolgt eine spezielle Beschreibung beispielhaft angeführter bevorzugter Ausführungsformen der Erfindung.
1 veranschaulicht symmetrisch die durch ein Verfahren nach dem Stand der Technik hergestellte Halbleiterstruktur und einen Graph ihres Implantationsschadens als eine Funktion der Tiefe der Halbleiterschicht,
2 ist eine Ansicht entsprechend 1 einer durch ein Verfahren gemäß einer bevorzugten Ausführungsform der Erfindung hergestellten Halbleiterstruktur und eines Graphen ihres Implantationsschadens als eine Funktion der Tiefe der Halbleiterschicht,
3A-F sind sehr schematische Darstellungen, die veranschaulichen, wie eine durch Implantation hergestellte, dicke, vergrabene Halbleiterschicht durch abwechselnde aufeinander folgende Implantations- und erneute Aufwachsschritte in einem Verfahren gemäß einer bevorzugten Ausführungsform der Erfindung erzeugt werden kann, und
4 ist eine schematische Darstellung, die eine Vorrichtungsstruktur in der Form eines Hochspannungs-J-FET veranschaulicht, der durch Verwendung des Verfahrens gemäß der vorliegenden Erfindung erhalten werden kann.
Detaillierte Beschreibung bevorzugter Ausführungsformen der Erfindung
1 veranschaulicht deutlich die Nachteile von Verfahren nach dem Stand der Technik zum Herstellen von mindestens drei aufeinander folgenden Halbleiterschichten aus SiC übereinander durch Verwenden der Implantationstechnik zum Erzeugen der Zwischenschicht. In diesem Verfahren wird eine erste niedrig dotierte Schicht 1 vom n-Typ aus SiC oben auf einer hoch dotierten Substratschicht 2 vom n-Typ, durch die ein guter Ohmscher Kontakt zu einer Vorrichtung hergestellt werden kann, epitaktisch aufgewachsen. Danach wurden Fremdstoffdotiermittel vom p-Typ in die erste Schicht 1 durch Verwenden einer hohen Beschleunigungsenergie implantiert, so dass eine zweite dotierte Schicht 3 vom p-Typ in der ersten Schicht 1 erzeugt wird. Danach müssen die Schichten auf eine hohe Temperatur zum Glühen der zweiten Schicht 3 erhitzt werden. In der vertikalen Richtung wird auf diese Weise über die zweite Schicht 3 die folgende Reihenfolge von Schichten erzeugt: eine erste Schicht 1 unter der zweiten Schicht 3 und oben auf dieser eine dritte Schicht 4, die durch den niedrig dotierten Bereich vom n-Typ der über der zweiten Schicht angeordneten ersten Schicht 1 gebildet wird. Der Graph rechts, der den Implantationsschaden als eine Funktion der Tiefe veranschaulicht, zeigt, dass diese dritte Schicht 4 stark beschädigt ist. Der Schaden ist schädlich für die Lebensdauer und verringert die Trägermobilität drastisch durch Bilden einer Kompensation.
2 veranschaulicht eine Halbleiterstruktur, die durch ein Verfahren gemäß der Erfindung hergestellt wurde. In diesem Verfahren wurde zuerst ein Schritt a) eines epitaktischen Aufwachsens einer ersten Halbleiterschicht 1 aus SiC oben auf der Substratschicht 2 ausgeführt. Danach wurden Ionen des p-Typs unter Verwendung einer vergleichsweise niedrigen Energie zum Bilden einer zweiten Oberflächenschicht 3 in der ersten Schicht 1 implantiert. Dank der Möglichkeit, die Ionen mit einer vergleichsweise niedrigen Energie zu implantieren, können der zweiten Schicht 3 relativ deutliche Grenzen verliehen werden. Danach wird ein dritter Schritt c) ausgeführt, in dem eine dritte Schicht 4 aus SiC epitaktisch oben auf der ersten 1 und zweiten 3 Schicht unter Verwendung der Technik der Abscheidung aus der Dampfphase epitaktisch aufgewachsen wird, was bedeutet, dass die Schichten während dieses Aufwachsens auf eine hohe Temperatur, vorzugsweise über 1500 °C erhitzt werden, was wiederum die in Schritt b) implantierten Fremdstoffdotiermittel elektrisch aktiv macht und Implantationsschäden verringert. Dieses erneute Aufwachsen kann in einer sehr hohen Qualität der dritten Schicht resultieren, da die Ionenimplantation die Orientierung der Schicht darunter nicht verändert hat und die Oberfläche, auf der sie aufgewachsen ist, die gewünschte Qualität besitzt. Es ist deutlich veranschaulicht, dass eine vergrabenen Schicht 3, die vorzugsweise eine andere Dotierung als die erste 1 und dritte 4 Schicht aufweist, auf diese Weise in einer beliebigen Tiefe ohne Verwendung irgendwelcher hoher Implantationsenergien vergraben werden kann. Ferner zeigt der Graph rechts, dass der Implantationsschaden auf das implantierte Volumen beschränkt ist, und andere Vorrichtungsteile nicht betrifft.
In 3 ist veranschaulicht, wie es möglich sein wird, dickere, vergrabene Strukturen durch aufeinander folgende erneute Aufwachs- und Implantationsschritte zu bilden. 3A veranschaulicht, wie eine implantierte Schicht 3 in einer ersten Schicht 1 erzeugt wird. 3B zeigt, dass eine dritte Schicht 4 epitaktisch oben auf der ersten 1 und zweiten 3 Schicht zu einer Dicke, die im Wesentlichen jener der zweiten Schicht entspricht, aufgewachsen wurde, während diese Schicht geglüht wurde. 3C veranschaulicht, wie ein weiterer Implantationsschritt ausgeführt wird, um eine weitere implantierte Schicht 3' zu bilden, wonach gemäß 3D ein weiterer Aufwachsschritt ausgeführt wird. Diese Abfolge kann so lange wie gewünscht wiederholt werden und in diesem Fall werden drei solche implantierte Schichten erzeugt, bevor auf diesen eine Endschicht zu dem in 3F gezeigten Endergebnis epitaktisch aufgewachsen wird. Auf diese Weise war es möglich, eine dicke, vergrabene zweite Schicht durch Hinzufügen der drei implantierten Schichten zueinander Dank einer Abstimmung des erneuten Aufwachsens von Schichten mit den Bedingungen des darauf folgenden Implantationsschrittes zu erhalten, um die durch den Implantationsschritt erhaltene Schicht derart einzurichten, dass sie sich durch die gesamte zuvor erneut aufgewachsene Schicht erstreckt. In den 3A-F wurde links veranschaulicht, wie das Verfahren ausgeführt werden kann, um eine vertikale Form der dicken Schicht zu erhalten. Ein weiterer Vorteil dieses Verfahrens besteht darin, dass schräge Formen erzeugt werden können, und dies wurde rechts von jeder Fig. veranschaulicht.
Die verschiedenen seitlichen Ausdehnungen der implantierten Schichten in 2 wie auch in den 3A-F wurden durch die Verwendung herkömmlicher Halbleiterverarbeitungstechniken wie z. B. der Maskentechnik erzielt.
4 zeigt einen Hochspannungs-J-FET als ein Beispiel einer Vorrichtungsstruktur, die vergrabene Gitter verwendet und durch das erfindungsgemäße Verfahren erhalten werden kann. Diese Halbleitervorrichtung besitzt einen unteren Drain 5, eine hoch dotierte Substratschicht 6 vom n-Typ zum Bilden eines guten Kontakts zu dem Drain, eine niedrig dotierte Driftbereichsschicht 7 vom n-Typ, in der hoch dotierte Gate-Schichten 8 vom p-Typ vergraben sind und eine zusätzliche hoch dotierte Schicht vom n-Typ zum Bilden einer Kontaktschicht zu einer Quelle 10. Die Breite der leitenden Kanäle 11 zwischen benachbarten Gate-Schichten 8 kann durch Variieren einer an die Gates angelegten Spannung geändert werden, so dass ein Strom durch die Vorrichtung auf diese Weise gesteuert und vollständig abgeschnitten werden kann, indem die Kanalbereiche zu Schichten vom p-Typ umgewandelt werden. Die vergrabenen Schichten 8 wurden durch einen Implantationsschritt gebildet und danach wurde der Rest der Schicht 7 oben auf dieser aufgewachsen und dann wurde die Einführung von Dotiermitteln erhöht, um die hoch dotierte Schicht 9 oben auf dieser zu erhalten. Somit könnte auf diese Weise ein pn-Übergang tief in einer Halbleitervorrichtung in gewünschten Positionen gebildet werden, während eine optimale kristalline Qualität der Schichten oben auf diesen erhalten wird.
Die Erfindung ist selbstverständlich in keiner Weise auf die oben beschriebenen bevorzugten Ausführungsformen beschränkt, sondern für den Fachmann sind viele Möglichkeiten und Abwandlungen derselben offensichtlich.
Die Leitfähigkeitstypen der oben erwähnten Dotiermittel können selbstverständlich vertauscht werden, so dass z. B. Dotiermittel vom n-Typ in einer ersten Schicht vom p-Typ implantiert werden, und es könnte unter bestimmten Umständen auch erwünscht sein, Dotiermittel zu implantieren, die denselben Leitfähigkeitstyp wie jenen der Schicht, in die sie implantiert werden, aufweisen, und diese Alternative soll innerhalb des Umfangs der Erfindung liegen.
Des Weiteren ist es nicht notwendig, dass eine durch Verwenden des Verfahrens gemäß der Erfindung hergestellte Halbleitervorrichtung SiC als das einzige Halbleitermaterial aufweist, sondern nur die erste, zweite und dritte Schicht müssen aus SiC sein und die Vorrichtung kann einen Heterocharakter aufweisen, falls dies gewünscht ist.
Alle Definitionen, die das Material der verschiedenen Schichten betreffen, umfassen selbstverständlich zwangsläufig auch Fremdstoffe, wie auch ein beabsichtigtes Dotieren, was SiC betrifft. „Eine Halbleiterschicht aus SiC" soll auch den Fall abdecken, in dem kleine Mengen von anderen Elementen dieser Schicht hinzugefügt werden, wie z. B. kleinere Mengen von Elementen der Gruppe 3B.
Zahlreiche weitere herkömmlich Prozessschritte wie z. B. eine Passivierung, wie sie dem Fachmann gut bekannt sind, können mit den Schritten in Übereinstimmung mit dem erfindungsgemäßen Verfahren zur Herstellung von Halbleitervorrichtungen hierdurch kombiniert werden.
Es wurde oben veranschaulicht, wie die erste Halbleiterschicht in Schritt a) epitaktisch aufgewachsen wird, es liegt aber innerhalb des Umfangs der Erfindung, ein Substrat für diese erste Schicht zu verwenden, so dass das Aufwachsen in Schritt a) dann durch Verwendung der Sublimationstechnik bewerkstelligt wird.

Claims

Verfahren zum Herstellen einer Halbleitervorrichtung, die Halbleiterschichten aus SiC mit mindestens drei dotierten Schichten übereinander aufweist, mit einem Schritt a), dass eine erste Halbleiterschicht (1) aus SiC aufgewachsen wird, einem Schritt b) in Anschluss an Schritt a), dass ein Fremdstoffdotiermittel in die erste Schicht implantiert wird, um eine zweite dotierte Oberflächenschicht (3) als eine Teilschicht innerhalb der ersten Schicht zu bilden, mit einem Schritt c) in Anschluss an Schritt b), in dem eine dritte Halbleiterschicht (4) aus SiC epitaktisch oben auf die zweite Schicht (3) aus SiC aufgewachsen wird, wobei das Aufwachsen in Schritt c) auf einer solch hohen Temperatur ausgeführt wird, dass die in Schritt b) implantierten Dotiermittel elektrisch aktiv gemacht und Implantationsschäden verringert werden, und wobei die Implantation in Schritt b) ausgeführt wird, um eine zweite dotierte Oberflächenschicht (3) herzustellen, die mit Ausnahme ihrer oberen Oberfläche von der ersten Halbleiterschicht (1) umgeben ist, und wobei in Schritt c) die dritte Halbleiterschicht (4) epitaktisch oben auf die zweite Schicht (3) sowie oben auf Bereiche der ersten Schicht (1) benachbart dazu aufgewachsen wird und dadurch die zweite Halbleiterschichtumgibt und vollständig vergräbt.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Temperatur höher als 1500°C ist.
Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass in Schritt c) die dritte Halbleiterschicht (4) durch Abscheidung aus der Dampfphase (CVD) aufgewachsen wird.
Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass in Schritt b) ein Fremdstoffdotiermittel mit einem ersten Leitfähigkeitstyp, und zwar einer von a) n und b) p, in die erste, gemäß einem zweiten entgegengesetzten Leitfähigkeitstyp dotierte Halbleiterschicht (1) implantiert wird, um einen pn-Übergang an der Grenzfläche zwischen der ersten und zweiten Schicht zu bilden.
Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die in Schritt b) implantierten Fremdstoffdotiermittel vom p-Typ sind.
Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass in Schritt b) Bor als das Fremdstoffdotiermittel implantiert wird.
Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass in Schritt b) Aluminium als Fremdstoffdotiermittel implantiert wird.
Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die Implantation in Schritt b) ausgeführt wird, während die erste Halbleiterschicht (1) aus SiC auf einer Temperatur von 400-600°C gehalten wird.
Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass benachbarte Schichten der drei Schichten (1, 3, 4) gemäß unterschiedlichen Leitfähigkeitstypen dotiert werden, und zwar einer von a) n und b) p.
Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass in Schritt c) die dritte Halbleiterschicht (4) mit einer niedrigeren Dotierungskonzentration als die durch die Implantation erhaltene Dotierungskonzentration der zweiten Halbleiterschicht (3) aufgewachsen wird.
Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die erste und dritte Schicht in Schritt a) und Schritt c) epitaktisch aufgewachsen werden, während sie mit Dotiermitteln vom n-Typ dotiert werden.
Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die dritte Halbleiterschicht (4) in Schritt c) aufgewachsen wird, während ihr eine niedrige Dotierungskonzentration verliehen wird.
Verfahren nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass es mehrere abwechselnde, aufeinander folgende Schritte von Implantation und erneutem Aufwachsen nach den Schritten b) und c) umfasst.
Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass das erneute Aufwachsen von Schichten mit den Bedingungen des darauf folgenden Implantationsschrittes abgestimmt wird, um die durch diesen Implantationsschritt erhaltene Schicht derart einzurichten, dass sie sich durch die gesamte zuvor aufgewachsene Schicht erstreckt und sich mit der zuvor durch den vorhergehenden Implantationsschritt erhaltenen Schicht verbindet, um eine kontinuierliche dicke implantierte Schicht zu bilden.
Verfahren nach den Ansprüchen 1 und 14, dadurch gekennzeichnet, dass ein Schritt eines erneuten Aufwachsens nach dem letzten Implantationsschritt zum Bilden der dicken kontinuierlichen implantierten Schicht ausgeführt wird, um eine Halbleitervorrichtung mit einer dicken vergrabenen Schicht zu bilden.